CN106158933A - SiC-LDMOS功率表器件及其制备方法 - Google Patents

SiC-LDMOS功率表器件及其制备方法 Download PDF

Info

Publication number
CN106158933A
CN106158933A CN201510167697.6A CN201510167697A CN106158933A CN 106158933 A CN106158933 A CN 106158933A CN 201510167697 A CN201510167697 A CN 201510167697A CN 106158933 A CN106158933 A CN 106158933A
Authority
CN
China
Prior art keywords
type
groove
layer
sic
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510167697.6A
Other languages
English (en)
Other versions
CN106158933B (zh
Inventor
程新红
夏超
王中健
徐大伟
曹铎
郑理
沈玲燕
王谦
俞跃辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201510167697.6A priority Critical patent/CN106158933B/zh
Publication of CN106158933A publication Critical patent/CN106158933A/zh
Application granted granted Critical
Publication of CN106158933B publication Critical patent/CN106158933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。

Description

SiC-LDMOS功率表器件及其制备方法
技术领域
本发明涉及一种半导体器件结构及其制备方法，特别是涉及一种SiC-LDMOS功率表器件及其制备方法。
背景技术
据统计，60％至70％的电能是在低能耗系统中使用的，而其中绝大多数是消耗于电力变换和电力驱动。在提高电力利用效率中起关键作用的是功率器件，也称为电力电子器件。如何降低功率器件的能耗已成为全球性的重要课题，在这种情况下，性能远优于普遍使用的硅器件的SiC器件受到人们青睐。SiC器件具有较高的击穿电压、高电流密度、高工作频率，并具有耐高温(工作温度和环境温度)和抗辐射的优势，适于在恶劣条件下工作。特别是与传统的硅器件相比，目前已实用的SiC器件可大大降低电力电子装置的功耗，由此将减少设备的发热量，从而可大幅度降低电力变换和驱动装置的体积和重量。随着碳化硅材料技术的进步，各种碳化硅功率器件被研发出来。从2001年最先投产SiC二极管的德国英飞凌科技开始，美国科锐(Cree)与意法半导体，日本罗姆、三菱电机等海外厂商也相继投产。但由于受成本、产量以及可靠性的影响，碳化硅电力电子器件目前在低压领域实现了产业化，目前的商业产品电压等级在600V-1700V。目前，国际上商业化的SiC功率器件主要是SBD二极管，JFET与MOSFET为代表的场效应管。SiC SBD的出现使肖特基二极管的应用范围从原来的250V提高到1700V以上。同时，其高温特性好，从室温到由管壳限定的175℃，反向漏电流几乎没有增加。由于SiC材料具有三倍于硅的热导率，高压SiC场效应管器件(>1200V)导通电阻小、开关频率快，使的SiC场效应管代替Si IGBT成为可能，开关损耗降低80％以上。
最近几年，国外SiC功率电子器件研究已经从单纯的器件制备转向SiC器件的应用。目前对于SiC整流器的研究，一方面是对已有器件继续进行优化，使其能满足军事和商业的应用；另一方面继续开发更低导通压降，更小芯片面积和更高工作温度的器件。Cree公司、Microsemi公司、Infineon公司、Rohm公司的碳化硅肖特基二极管用于变频或逆变装置中替代硅快恢复二极管，显著提高了工作频率和整机效率，大幅度降低了开关损耗，对于Si-IGBT与SiC-SBD相结合制作而成的3kV/200A SiC混合模块，其总体效益远远超过SiC器件与Si器件的价格差。对于500W PFC电源模块，效率同为94％，使用SiC二极管(右)，体积缩少40％，尽管目前预测SiC SBD产品的价格是Si器件的5倍，但通过组件中IGBT数量、滤波电路的减少等，模块的成本降低20％。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SiC-LDMOS功率表器件及其制备方法，以提高SiC-LDMOS功率表器件漂移区电流，降低器件的导通电阻，提高器件的功率因子。
为实现上述目的及其他相关目的，本发明提供提供一种SiC-LDMOS功率表器件，包括：
P-型衬底；
P型外延层，位于所述P-型衬底之上；
N型外延层，位于所述P型外延层之上；
第一沟槽，形成于所述N型外延层之中；
绝缘层，填充于所述第一沟槽之内；
多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；
所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。
作为本发明的SiC-LDMOS功率表器件的一种优选方案，所述多个N型多晶硅层的宽度自下而上依次增大。
作为本发明的SiC-LDMOS功率表器件的一种优选方案，所述N型多晶硅层的数量为3层。
作为本发明的SiC-LDMOS功率表器件的一种优选方案，所述P-型衬底、P型外延层以及N型外延层的材料为SiC。
本发明还提供一种SiC-LDMOS功率表器件的制备方法，所述制备方法包括步骤：
1)提供一P-型衬底，于所述P-型衬底表面依次形成P型外延层以及N型外延层；
2)于所述N型外延层中刻蚀出第一沟槽；
3)于所述第一沟槽中形成绝缘层及多个N型多晶硅层，所述多个N形多晶硅层自下而上间隔分布于所述绝缘层中；
4)于所述第一沟槽的一侧形成P-型阱，于所述P-型阱中形成N+型源区及与所述N+型源区相连的P+型层，于所述N+型源区与所述第一沟槽之间的表面形成绝缘栅以及栅金属层；于所述第一沟槽的另一侧形成N+型漏区，并制作出源极金属和漏极金属。
作为本发明的SiC-LDMOS功率表器件的制备方法的一种优选方案，步骤3)中的多个N型多晶硅层的宽度自下而上依次增大。
作为本发明的SiC-LDMOS功率表器件的制备方法的一种优选方案，步骤3)包括步骤：
3-1)于所述第一沟槽中形成绝缘层，并于所述绝缘层中刻蚀出第二沟槽，然后于所述第二沟槽底部形成第一N型多晶硅层；
3-2)于所述第二沟槽中填充绝缘材料，并于所述绝缘层中刻蚀出第三沟槽，然后于所述第三沟槽底部形成第二N型多晶硅层；
3-3)于所述第三沟槽中填充绝缘材料，并于所述绝缘层中刻蚀出第四沟槽，然后于所述第四沟槽底部形成第三N型多晶硅层，最后于所述第四沟槽中填充绝缘材料。
进一步地，所述第二沟槽、第三沟槽及第四沟槽的宽度依次增大，所述第一N型多晶硅层、第二N型多晶硅层及第三N型多晶硅层的宽度依次增大。
作为本发明的SiC-LDMOS功率表器件的制备方法的一种优选方案，所述P-型衬底、P型外延层以及N型外延层的材料为SiC。如上所述，本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层，位于所述P-型衬底之上；N型外延层，位于所述P型外延层之上；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明对器件结构进行了优化，首先，在SiC外延层漂移区中插入氧沟槽后，使得漂移区折叠，在相同的漂移区长度下，器件面积大幅减小，在器件处于关断状态时，随着漏极电压逐渐增加，漂移区完全耗尽后留下了大量的不可动的正电荷，而氧沟槽中的N型多晶硅中充斥着大量的电子，根据高斯定理可知，SiC/SiO2界面的电场大大增加，因此，在每层多晶硅的两端都将产生两个电场峰值，极大的提高了器件漂移区电场。由于靠近氧沟槽底部，多晶硅的长度逐渐减小，等效于器件的场氧厚度逐渐增加，可以进一步提高器件耐压。在器件导通时，由于多晶硅层的存在，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
附图说明
图1～图2显示为本发明的SiC-LDMOS功率表器件的制备方法步骤1)所呈现的结构示意图。
图3显示为本发明的SiC-LDMOS功率表器件的制备方法步骤2)所呈现的结构示意图。
图4～图13显示为本发明的SiC-LDMOS功率表器件的制备方法步骤3)所呈现的结构示意图。
图14显示为本发明的SiC-LDMOS功率表器件的制备方法步骤4)所呈现的结构示意图。
元件标号说明
101 P-型衬底
102 P型外延层
103 N型外延层
104 第一沟槽
105 绝缘层
106 第二沟槽
107 第一N型多晶硅层
108 第三沟槽
109 第二N型多晶硅层
110 第四沟槽
111 第三N型多晶硅层
112 P-型阱
113 N+型源区
114 P+型层
115 N+型漏区
116 绝缘栅
117 栅金属层
118 源极金属
119 漏极金属
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图14所示，本实施例提供一种SiC-LDMOS功率表器件，包括：
P-型衬底101；
P型外延层102，位于所述P-型衬底101之上；
N型外延层103，位于所述P型外延层102之上；
第一沟槽104，形成于所述N型外延层103之中；
绝缘层105，填充于所述第一沟槽104之内；
多个N型多晶硅层，自下而上间隔分布于所述绝缘层105中；
所述第一沟槽104的一侧形成有P-型阱112，所述P-型阱112中形成有N+型源区113及与所述N+型源区113相连的P+型层114，所述N+型源区113表面形成有源极金属118，所述N+型源区113与所述第一沟槽104之间的表面形成有绝缘栅116以及栅金属层117；所述第一沟槽104的另一侧形成有N+型漏区115，所述N+型漏区115表面形成有漏极金属119。
作为示例，所述多个N型多晶硅层的宽度自下而上依次增大。
作为示例，所述N型多晶硅层的数量为3层。
作为示例，所述P-型衬底101、P型外延层102以及N型外延层103的材料为SiC。
作为示例，所述绝缘层105为二氧化硅。
如图1～图14所示，本实施例还提供一种SiC-LDMOS功率表器件的制备方法，所述制备方法包括步骤：
如图1～图2所示，首先进行步骤1)，提供一P-型衬底101，于所述P-型衬底101表面依次形成P型外延层102以及N型外延层103。
作为示例，所述P-型衬底101、P型外延层102以及N型外延层103的材料为SiC。所述P-型衬底101、P型外延层102以及N型外延层103的掺杂浓度可以依据对器件的实际性能进行确定。
如图3所示，然后进行步骤2)，于所述N型外延层103中刻蚀出第一沟槽104。
作为示例，首先于所述N型外延层103表面制作掩膜层，然后通过光刻形成掩膜图形后，采用如RIE、ICP等刻蚀方法刻蚀出所述第一沟槽104。
如图4～图13所示，接着进行步骤3)，于所述第一沟槽104中形成绝缘层105及多个N型多晶硅层，所述多个N形多晶硅层自下而上间隔分布于所述绝缘层105中。
作为示例，多个N型多晶硅层的宽度自下而上依次增大。
在本实施例中，所述N型多晶硅层的数量为3层，步骤3)包括步骤：
如图4～6所示，首先进行步骤3-1)，于所述第一沟槽104中形成绝缘层105，并于所述绝缘层105中刻蚀出第二沟槽106，然后于所述第二沟槽106底部形成第一N型多晶硅层107。
作为示例，采用PECVD方法于所述第一沟槽104中形成绝缘层105，所述绝缘层105的材料为二氧化硅。
如图7～图9所示，然后进行步骤3-2)，于所述第二沟槽106中填充绝缘材料，并于所述绝缘层105中刻蚀出第三沟槽108，然后于所述第三沟槽108底部形成第二N型多晶硅层109。
作为示例，采用PECVD方法于所述第二沟槽106中填充绝缘材料，在本实施例中，所述绝缘材料为二氧化硅。
如图10～图13所示，最后进行步骤3-3)，于所述第三沟槽108中填充绝缘材料，并于所述绝缘层105中刻蚀出第四沟槽110，然后于所述第四沟槽110底部形成第三N型多晶硅层111，最后于所述第四沟槽110中填充绝缘材料。
作为示例，采用PECVD方法于第三沟槽108中填充绝缘材料，在本实施例中，所述绝缘材料为二氧化硅。
在本实施例中，所述第二沟槽106、第三沟槽108及第四沟槽110的宽度依次增大，所述第一N型多晶硅层107、第二N型多晶硅层109及第三N型多晶硅层111的宽度依次增大。
如图14所示，最后进行步骤4)，于所述第一沟槽104的一侧形成P-型阱112，于所述P-型阱112中形成N+型源区113及与所述N+型源区113相连的P+型层114，于所述N+型源区113与所述第一沟槽104之间的表面形成绝缘栅116以及栅金属层117；于所述第一沟槽104的另一侧形成N+型漏区115，并制作出源极金属118和漏极金属119。
如上所述，本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层，位于所述P-型衬底之上；N型外延层，位于所述P型外延层之上；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明对器件结构进行了优化，首先，在SiC外延层漂移区中插入氧沟槽后，使得漂移区折叠，在相同的漂移区长度下，器件面积大幅减小，在器件处于关断状态时，随着漏极电压逐渐增加，漂移区完全耗尽后留下了大量的不可动的正电荷，而氧沟槽中的N型多晶硅中充斥着大量的电子，根据高斯定理可知，SiC/SiO2界面的电场大大增加，因此，在每层多晶硅的两端都将产生两个电场峰值，极大的提高了器件漂移区电场。由于靠近氧沟槽底部，多晶硅的长度逐渐减小，等效于器件的场氧厚度逐渐增加，可以进一步提高器件耐压。在器件导通时，由于多晶硅层的存在，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种SiC-LDMOS功率表器件，其特征在于，包括：
P-型衬底；
P型外延层，位于所述P-型衬底之上；
N型外延层，位于所述P型外延层之上；
第一沟槽，形成于所述N型外延层之中；
绝缘层，填充于所述第一沟槽之内；
多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；
所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。
2.根据权利要求1所述的SiC-LDMOS功率表器件，其特征在于：所述多个N型多晶硅层的宽度自下而上依次增大。
3.根据权利要求1所述的SiC-LDMOS功率表器件，其特征在于：所述N型多晶硅层的数量为3层。
4.根据权利要求1所述的SiC-LDMOS功率表器件，其特征在于：所述P-型衬底、P型外延层以及N型外延层的材料为SiC。
5.一种SiC-LDMOS功率表器件的制备方法，其特征在于，所述制备方法包括步骤：
1)提供一P-型衬底，于所述P-型衬底表面依次形成P型外延层以及N型外延层；
2)于所述N型外延层中刻蚀出第一沟槽；
3)于所述第一沟槽中形成绝缘层及多个N型多晶硅层，所述多个N形多晶硅层自下而上间隔分布于所述绝缘层中；
4)于所述第一沟槽的一侧形成P-型阱，于所述P-型阱中形成N+型源区及与所述N+型源区相连的P+型层，于所述N+型源区与所述第一沟槽之间的表面形成绝缘栅以及栅金属层；于所述第一沟槽的另一侧形成N+型漏区，并制作出源极金属和漏极金属。
6.根据权利要求5所述的SiC-LDMOS功率表器件的制备方法，其特征在于：步骤3)中的多个N型多晶硅层的宽度自下而上依次增大。
7.根据权利要求5所述的SiC-LDMOS功率表器件的制备方法，其特征在于：步骤3)包括步骤：
3-1)于所述第一沟槽中形成绝缘层，并于所述绝缘层中刻蚀出第二沟槽，然后于所述第二沟槽底部形成第一N型多晶硅层；
3-2)于所述第二沟槽中填充绝缘材料，并于所述绝缘层中刻蚀出第三沟槽，然后于所述第三沟槽底部形成第二N型多晶硅层；
3-3)于所述第三沟槽中填充绝缘材料，并于所述绝缘层中刻蚀出第四沟槽，然后于所述第四沟槽底部形成第三N型多晶硅层，最后于所述第四沟槽中填充绝缘材料。
8.根据权利要求7所述的SiC-LDMOS功率表器件的制备方法，其特征在于：所述第二沟槽、第三沟槽及第四沟槽的宽度依次增大，所述第一N型多晶硅层、第二N型多晶硅层及第三N型多晶硅层的宽度依次增大。
9.根据权利要求5所述的SiC-LDMOS功率表器件的制备方法，其特征在于：所述P-型衬底、P型外延层以及N型外延层的材料为SiC。
CN201510167697.6A 2015-04-09 2015-04-09 SiC-LDMOS功率器件及其制备方法 Active CN106158933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510167697.6A CN106158933B (zh) 2015-04-09 2015-04-09 SiC-LDMOS功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510167697.6A CN106158933B (zh) 2015-04-09 2015-04-09 SiC-LDMOS功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN106158933A true CN106158933A (zh) 2016-11-23
CN106158933B CN106158933B (zh) 2018-12-04

Family

ID=57336482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510167697.6A Active CN106158933B (zh) 2015-04-09 2015-04-09 SiC-LDMOS功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN106158933B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546274A (zh) * 2017-08-22 2018-01-05 电子科技大学 一种具有阶梯型沟槽的ldmos器件
CN109103180A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件芯片及其制造方法
CN112071896A (zh) * 2020-07-30 2020-12-11 浙江大学 一种横向4H-SiC MOSFET功率器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138077A (zh) * 2005-02-07 2008-03-05 Nxp股份有限公司 横向半导体装置的制造
US20090140343A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
CN102169903A (zh) * 2011-03-22 2011-08-31 成都芯源系统有限公司 Ldmos器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138077A (zh) * 2005-02-07 2008-03-05 Nxp股份有限公司 横向半导体装置的制造
US20090140343A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
CN102169903A (zh) * 2011-03-22 2011-08-31 成都芯源系统有限公司 Ldmos器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. POLI ET. AL.: "Numerical investigation of the total SOA of trench field-plate LDMOS devices", 《2010 INTERNATIONAL CONFERENCE ON SIMULATION OF SEMICONDUCTOR PROCESSES AND DEVICES》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546274A (zh) * 2017-08-22 2018-01-05 电子科技大学 一种具有阶梯型沟槽的ldmos器件
CN107546274B (zh) * 2017-08-22 2020-01-17 电子科技大学 一种具有阶梯型沟槽的ldmos器件
CN109103180A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件芯片及其制造方法
CN109103180B (zh) * 2018-08-15 2023-09-05 深圳市金誉半导体股份有限公司 一种功率器件芯片及其制造方法
CN112071896A (zh) * 2020-07-30 2020-12-11 浙江大学 一种横向4H-SiC MOSFET功率器件

Also Published As

Publication number Publication date
CN106158933B (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
CN108807548A (zh) 带有改良fom的可扩展的sgt结构
CN101950759A (zh) 一种Super Junction VDMOS器件
CN102723363B (zh) 一种vdmos器件及其制作方法
CN103943688B (zh) 一种肖特基势垒二极管器件结构及其制作方法
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN202282352U (zh) 通过外延方法形成fs层的高压igbt
CN106158933A (zh) SiC-LDMOS功率表器件及其制备方法
CN207183281U (zh) 一种可调节开关速度的沟槽栅超结半导体器件
CN107393814A (zh) 一种mos功率器件及其制备方法
CN103137710A (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN209029379U (zh) 一种新型宽禁带功率半导体器件
CN103199119A (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN103594503A (zh) 具有浮结结构的igbt
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN103545381A (zh) 一种水平结构沟槽肖特基半导体装置及其制备方法
CN207199624U (zh) 一种复合型沟槽mos器件
CN102184859A (zh) 冷mos超结结构的制造方法以及冷mos超结结构
CN204885170U (zh) 具有自适应性的场截止电流控制型功率器件
CN204834631U (zh) 一种采用沟槽场效应实现自适应场截止技术的器件结构
Vaid et al. A novel trench gate floating islands power MOSFET (TG-FLIMOSFET): Two-dimensional simulation study
CN106783954B (zh) 一种低功率沟槽式肖特基整流器件及其制造方法
CN204011433U (zh) 功率半导体器件
CN103280455B (zh) 横向扩散型低导通电阻mos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant