CN109473483B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109473483B
CN109473483B CN201710803403.3A CN201710803403A CN109473483B CN 109473483 B CN109473483 B CN 109473483B CN 201710803403 A CN201710803403 A CN 201710803403A CN 109473483 B CN109473483 B CN 109473483B
Authority
CN
China
Prior art keywords
gallium nitride
nitride layer
cathode electrode
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710803403.3A
Other languages
English (en)
Other versions
CN109473483A (zh
Inventor
邱建维
林鑫成
林永豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201710803403.3A priority Critical patent/CN109473483B/zh
Publication of CN109473483A publication Critical patent/CN109473483A/zh
Application granted granted Critical
Publication of CN109473483B publication Critical patent/CN109473483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出了一种半导体装置及其制造方法,其中半导体装置包含设置于半导体基底上的第一氮化镓层,其中第一氮化镓层具有第一导电类型,设置于第一氮化镓层上的第二氮化镓层,其中第二氮化镓层具有第一导电类型,且第一氮化镓层的掺质浓度高于第二氮化镓层的掺质浓度,设置于第二氮化镓层上的阳极电极,设置于第一氮化镓层上且直接接触第一氮化镓层的阴极电极,以及设置于第一氮化镓层上且直接接触第一氮化镓层的绝缘区,其中绝缘区位于阴极电极与第二氮化镓层之间。

Description

半导体装置及其制造方法
技术领域
本发明是关于半导体装置,特别是关于半垂直式(semi-vertical)的半导体装置及其制造方法。
背景技术
在半导体产业中,根据电流的方向可将半导体装置区分为水平式或垂直式的结构,相较于垂直式的半导体装置,水平式结构的半导体装置具有晶粒(die)成本较低的优势,然而却容易因电流拥挤效应(current crowding)的影响,使得单位面积的电流密度下降。
此外,过去数十年间半导体装置与制造技术的进步使得电路越来越小也越来越复杂,为了在缩小元件尺寸的同时节省工艺成本,如何提高半导体装置的单位面积的电流密度是目前需努力的方向。
发明内容
本发明提供了半导体装置的实施例及其制造方法的实施例,特别是半垂直式的肖特基二极管(Schottky diode)。以往水平式的氮化镓肖特基二极管容易因电流拥挤效应的影响,使得单位面积电流密度下降。为了提升氮化镓肖特基二极管的单位面积电流密度,本发明的实施例在半导体基底上设置第一氮化镓层,在第一氮化镓层上设置第二氮化镓层,第一氮化镓层和第二氮化镓层具有相同的导电类型,例如为N型,且第一氮化镓层的掺质浓度高于第二氮化镓层的掺质浓度。
此外,本发明的实施例在氮化镓肖特基二极管中,将阴极电极的底面设置为低于阳极电极的底面,使得整体的氮化镓肖特基二极管具有半垂直式的结构,不同于以往通过异质材料的能隙(band gap)差而产生的二维电子气(two-dimensional electron gas,2DEG),本发明的实施例通过掺质浓度的差异,使得氮化镓肖特基二极管的电流垂直向下,再流入底面位置较低的阴极电极。因此,本发明的实施例通过此半垂直式的结构以克服水平式结构的电流拥挤效应的问题,以有效提升单位面积的电流密度。
再者,本发明的实施例使用氮化镓来制造肖特基二极管,相较于碳化硅的肖特基二极管,本发明的实施例具有晶粒(die)成本较低的优势。
根据一些实施例,提供半导体装置。半导体装置包含设置于半导体基底上的第一氮化镓层,其中第一氮化镓层具有第一导电类型。半导体装置也包含设置于第一氮化镓层上的第二氮化镓层,其中第二氮化镓层具有第一导电类型,且第一氮化镓层的掺质浓度高于第二氮化镓层的掺质浓度。半导体装置更包含设置于第二氮化镓层上的阳极电极,以及设置于第一氮化镓层上且直接接触第一氮化镓层的阴极电极。此外,半导体装置包含设置于第一氮化镓层上且直接接触第一氮化镓层的绝缘区,其中绝缘区位于阴极电极与第二氮化镓层之间。
根据一些实施例,提供半导体装置的制造方法。半导体装置的制造方法包含形成第一氮化镓层于半导体基底上,其中第一氮化镓层具有第一导电类型。半导体装置的制造方法也包含形成第二氮化镓层于第一氮化镓层上,其中第二氮化镓层具有第一导电类型,且该第一氮化镓层的掺质浓度高于该第二氮化镓层的掺质浓度。半导体装置的制造方法更包含形成阳极电极于第二氮化镓层上,以及形成阴极电极于第一氮化镓层上且直接接触第一氮化镓层。此外,半导体装置的制造方法包含形成绝缘区于第一氮化镓层上且直接接触第一氮化镓层,其中绝缘区位于阴极电极与第二氮化镓层之间。
本发明通过掺质浓度的差异,使得氮化镓肖特基二极管的电流垂直向下,再流入底面位置较低的阴极电极。因此,本发明的实施例通过此半垂直式的结构以克服水平式结构的电流拥挤效应的问题,以有效提升单位面积的电流密度。
本发明的半导体装置可应用于多种类型的半导体装置,为让本发明的特征和优点能更明显易懂,下文特举出应用于氮化镓肖特基二极管的实施例,并配合所附图式,作详细说明如下。
附图说明
通过以下的详述配合所附图式,我们能更加理解本发明实施例的观点。值得注意的是,根据工业上的标准惯例,一些部件(feature)可能没有按照比例绘制。事实上,为了能清楚地讨论,不同部件的尺寸可能被增加或减少。
图1是显示比较例的半导体装置的剖面示意图;
图2A-图2D是根据本发明的一些实施例,显示形成半导体装置的各个阶段的剖面示意图;
图3A-图3D是根据本发明的另一些实施例,显示形成半导体装置的各个阶段的剖面示意图。
附图标号:
100、200、300~半导体装置;
101、201、301~半导体基底;
103、203、303~缓冲层;
105~氮化镓层;
107~氮化铝镓层;
109~盖层;
111~钝化层;
113、213、313~阴极电极;
115、215、315~阳极电极;
205、305~第一氮化镓层;
207、307~第二氮化镓层;
209、309~绝缘材料;
209’、309’~绝缘区;
210~开口;
308~第一凹陷;
310~第二凹陷;
A~区域;
t1、t2~厚度。
具体实施方式
以下揭露提供了很多不同的实施例或范例,用于实施所提供的半导体装置的不同元件。各元件和其配置的具体范例描述如下,以简化本发明实施例。当然,这些仅仅是范例,并非用以限定本发明。举例而言,叙述中若提及第一元件形成在第二元件之上,可能包含第一和第二元件直接接触的实施例,也可能包含额外的元件形成在第一和第二元件之间,使得它们不直接接触的实施例。此外,本发明实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚,而非用以表示所讨论的不同实施例及/或形态之间的关系。
以下描述实施例的一些变化。在不同图式和说明的实施例中,相似的参考数字被用来标明相似的元件。可以理解的是,在方法的前、中、后可以提供额外的操作,且一些叙述的操作可为了该方法的其他实施例被取代或删除。
图1是显示比较例的半导体装置100的剖面示意图。如图1所示,半导体装置100,例如水平式结构的氮化镓肖特基二极管,包含半导体基底101,设置在半导体基底101上的缓冲层103,设置在缓冲层103上的氮化镓层105,设置在氮化镓层105上的氮化铝镓层107,设置在氮化铝镓层107上的盖层109,以及设置在盖层109上的钝化层111。此外,半导体装置100也包含设置在氮化铝镓层107上的阴极电极113和阳极电极115,其中阴极电极113和阳极电极115延伸至氮化铝镓层107内,亦即,阴极电极113和阳极电极115的底面低于氮化铝镓层107的顶面。
如图1所示,半导体装置100的电流自阳极电极115流出,经阳极电极115下方的氮化铝镓层107流至氮化镓层105(氮化镓层105相当于半导体装置100的通道层),接着,电流水平式的流经氮化镓层105靠近氮化铝镓层107的表面,再经阴极电极113下方的氮化铝镓层107流入阴极电极113。
半导体装置100通过异质材料,例如氮化镓层105和氮化铝镓层107,之间的能隙差,以产生二维电子气(two-dimensional electron gas,2DEG)的电流,前述水平式的结构容易在阴极电极113靠近阳极电极115与氮化铝镓层107该侧的角落,亦即图1所示的A区域,产生电流拥挤效应。因此,半导体装置100,例如水平式结构的氮化镓肖特基二极管,需克服单位面积电流密度低的问题。
图2A-图2D是根据本发明的一些实施例,显示形成半导体装置200的各个阶段的剖面示意图。
根据一些实施例,如图2A所示,提供半导体基底201。一些实施例中,半导体基底201可由硅(Si)、碳化硅(SiC)、氮化镓(GaN)、二氧化硅(SiO2)、蓝宝石(Sapphire)或前述的组合所形成。此外,半导体基底201可为轻掺杂的P型或N型基底。
接着,在半导体基底201上形成晶种层(未绘示),在晶种层上形成缓冲层203。一些实施例中,晶种层和缓冲层203是通过金属有机化学气相沉积(metal organic chemicalvapor deposition,MOCVD)、分子束外延(molecular beam epitaxy,MBE)或前述的组合所形成。晶种层可由氮化铝(AlN)、氧化铝(Al2O3)、氮化铝镓(AlGaN)、碳化硅(SiC)、铝(Al)或前述的组合所形成,且晶种层可为单一或多层结构。
另外,缓冲层203的材料是由晶种层的材料和外延工艺时通入的气体所决定。一些实施例中,缓冲层203可由氮化铝(AlN)、氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝铟镓(InAlGaN)或前述的组合所形成。一些实施例中,缓冲层203可为掺杂碳、硅、镁或铁的多层结构。一些实施例中,缓冲层203的厚度在约1微米至约20微米的范围内。
再参见图2A,在缓冲层203上形成第一氮化镓层205,且在第一氮化镓层205上形成第二氮化镓层207。值得注意的是,在第一氮化镓层205和第二氮化镓层207内植入N型掺杂物,例如磷(P)或砷(As),且第一氮化镓层205的掺质浓度高于第二氮化镓层207的掺质浓度。一些实施例中,第一氮化镓层205的掺质浓度在约1x1019原子/立方公分(atom/cm3)以上,而第二氮化镓层207的掺质浓度在约1x1015原子/立方公分(atom/cm3)至约1x1018原子/立方公分(atom/cm3)的范围内。
一些实施例中,第二氮化镓层207的厚度t2大于第一氮化镓层205的厚度t1。在其他实施例中,第二氮化镓层207的厚度t2可小于或等于第一氮化镓层205的厚度t1
根据一些实施例,如图2B所示,实施注入隔离(implant isolation)工艺,将氧离子注入于第二氮化镓层207的一部分中,使得此部分的第二氮化镓层207转换为绝缘材料209。一些实施例中,绝缘材料209为第二氮化镓层207的材料掺杂氧离子。在其他实施例中,注入隔离工艺可使用其他的重离子,例如氩(Ar)离子。
接续前述,如图2C所示,在绝缘材料209内形成开口210以暴露第一氮化镓层205的一部分。一些实施例中,开口210可通过光刻和刻蚀的工艺形成,刻蚀工艺可包含干式刻蚀或湿式刻蚀。在开口210形成之后,剩余的绝缘材料209即为绝缘区209’。
根据一些实施例,如图2D所示,在开口210内形成阴极电极213,阴极电极213位于第一氮化镓层205上且直接接触第一氮化镓层205,以及在第二氮化镓层207上形成阳极电极215。明确而言,绝缘区209’位于阴极电极213与第二氮化镓层207之间,且绝缘区209’环绕阴极电极213,使得阴极电极213与第二氮化镓层207隔开。此外,阴极电极213的底面低于阳极电极215的底面。
一些实施例中,如图2D所示,阴极电极213延伸至左右两侧的绝缘区209’上,且阴极电极213的顶面高于第二氮化镓层207的顶面。在其他实施例中,阴极电极213未延伸至左右两侧的绝缘区209’上,且阴极电极213的顶面水平于第二氮化镓层207的顶面。
一些实施例中,阴极电极213和阳极电极215使用化学气相沉积(chemical vapordeposition,CVD)、物理气相沉积(physical vapor deposition,PVD)、原子层沉积(atomiclayer deposition,ALD)、电镀(electroplating)、溅射(sputtering)或其他合适的方法形成。此外,阴极电极213和阳极电极215可包含金属材料。
值得注意的是,阳极电极215可选用功函数较阴极电极215高的金属材料,使得阴极电极213与第一氮化镓层205之间为欧姆接触(Ohmic contact),且阳极电极215与第二氮化镓层207之间为肖特基接触(Schottky contact)。举例而言,阴极电极213可由钛(Ti)、铝(Al)或前述的组合形成,阳极电极215可由镍(Ni)、金(Au)或前述的组合形成。
再参见图2D,半导体装置200的电流自阳极电极215流出,垂直式地流经阳极电极215下方的第二氮化镓层207,接着,电流水平式的流经第一氮化镓层205靠近第二氮化镓层207的表面,再流入阴极电极213。由于半导体装置200具有半垂直式的结构,可有效克服水平式结构的电流拥挤效应的问题,使得单位面积的电流密度得以提升。
图3A-图3D是根据本发明的另一些实施例,显示形成半导体装置300的各个阶段的剖面示意图。
如图3A所示,在半导体基底301上依序设置缓冲层303、第一氮化镓层305和第二氮化镓层307,以及在第二氮化镓层307内形成第一凹陷308,第一凹陷308暴露出第一氮化镓层305的一部分。一些实施例中,第一凹陷308可通过光刻和刻蚀的工艺形成,刻蚀工艺可包含干式刻蚀或湿式刻蚀。半导体基底301、缓冲层303、第一氮化镓层305和第二氮化镓层307的材料和工艺可相似或相同于前述图2A的半导体基底201、缓冲层203、第一氮化镓层205和第二氮化镓层207,在此便不赘述。
根据一些实施例,如图3B所示,在第一凹陷308内填入绝缘材料309。绝缘材料309使用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度电浆化学气相沉积(high density plasma chemical vapor deposition,HDPCVD)工艺、金属有机化学气相沉积(MOCVD)工艺、电浆增强化学气相沉积(PECVD)工艺或前述的组合而形成。
值得注意的是,与半导体装置200不同的是,半导体装置300的绝缘材料309不是由第二氮化镓层307的材料转变而成。一些实施例中,绝缘材料309可包含氧化硅、氮化硅、氮氧化硅、前述的组合或其他合适的绝缘材料。另外,在将绝缘材料309填入第一凹陷308之后,可选择性地实施平坦化工艺,例如化学机械研磨(chemicalmechanical polishing,CMP)工艺,以移除位于第二氮化镓层307上的绝缘材料309。
接续前述,如图3C所示,移除绝缘材料309的一部分,以在绝缘材料309内形成第二凹陷310,且第二凹陷310暴露出第一氮化镓层305的一部分,剩余的绝缘材料309形成绝缘区309'。一些实施例中,第二凹陷310的工艺方式可相似或相同于第一凹陷308,在此便不赘述。
根据一些实施例,如图3D所示,在第二凹陷310内形成阴极电极313,阴极电极313位于第一氮化镓层305上且直接接触第一氮化镓层305,以及在第二氮化镓层307上形成阳极电极315。明确而言,绝缘区309’位于阴极电极313与第二氮化镓层307之间,使得阴极电极313与第二氮化镓层307隔开。此外,阴极电极313的底面低于阳极电极315的底面。
一些实施例中,如图3D所示,阴极电极313延伸至绝缘区309’上,且阴极电极313的顶面高于第二氮化镓层307的顶面。在其他实施例中,阴极电极313未延伸至绝缘区309’上,且阴极电极313的顶面水平于第二氮化镓层307的顶面。
此外,阴极电极313和阳极电极315的材料与工艺可相似或相同于前述的阴极电极213和阳极电极215,在此便不赘述。
再参见图3D,半导体装置300的电流自阳极电极315流出,垂直式地流经阳极电极315下方的第二氮化镓层307,接着,电流水平式的流经第一氮化镓层305靠近第二氮化镓层307的表面,再流入阴极电极313。由于半导体装置300具有半垂直式的结构,可有效克服水平式结构的电流拥挤效应的问题,使得单位面积的电流密度得以提升。
以往水平式的氮化镓肖特基二极管容易因电流拥挤效应的影响,使得单位面积电流密度下降。为了提升氮化镓肖特基二极管的单位面积电流密度,本发明的实施例在半导体基底上设置第一氮化镓层,在第一氮化镓层上设置第二氮化镓层,第一氮化镓层和第二氮化镓层具有相同的导电类型,例如为N型,且第一氮化镓层的掺质浓度高于第二氮化镓层的掺质浓度。
此外,本发明的实施例在氮化镓肖特基二极管中,将阴极电极的底面设置为低于阳极电极的底面,使得整体的氮化镓肖特基二极管具有半垂直式的结构,不同于以往通过异质材料的能隙差而产生的二维电子气(2DEG),本发明的实施例通过掺质浓度的差异,使得氮化镓肖特基二极管的电流垂直向下,再流入底面位置较低的阴极电极。因此,本发明的实施例通过此半垂直式的结构以克服水平式结构的电流拥挤效应的问题,以有效提升单位面积的电流密度。
再者,本发明的实施例使用氮化镓来制造肖特基二极管,相较于碳化硅的肖特基二极管,本发明的实施例具有晶粒(die)成本较低的优势。
以上概述数个实施例,以便在本发明所属技术领域中相关技术人员可以更理解本发明实施例的观点。在本发明所属技术领域中相关技术人员应该理解,他们能以本发明实施例为基础,设计或修改其他工艺和结构,以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中相关技术人员也应该理解到,此类等效的工艺和结构并无悖离本发明的精神与范围,且他们能在不违背本发明的精神和范围之下,做各式各样的改变、取代和替换。

Claims (17)

1.一种半导体装置,其特征在于,包括:
一第一氮化镓层,设置于一半导体基底上,其中该第一氮化镓层具有一第一导电类型;
一第二氮化镓层,设置于该第一氮化镓层上,其中该第二氮化镓层具有该第一导电类型,且该第一氮化镓层的掺质浓度高于该第二氮化镓层的掺质浓度;
一阳极电极,设置于该第二氮化镓层上;
一阴极电极,设置于该第一氮化镓层上且直接接触该第一氮化镓层,其中该阴极电极的顶面高于该第二氮化镓层的顶面,且该阴极电极的顶面水平于该阳极电极的顶面;以及
一绝缘区,设置于该第一氮化镓层上且直接接触该第一氮化镓层,其中该绝缘区位于该阴极电极与该第二氮化镓层之间,且该阴极电极完全覆盖该绝缘区。
2.如权利要求1所述的半导体装置,其特征在于,该第一导电类型为N型。
3.如权利要求1所述的半导体装置,其特征在于,该绝缘区环绕该阴极电极。
4.如权利要求1所述的半导体装置,其特征在于,该绝缘区的材料为该第二氮化镓层的材料掺杂氧离子。
5.如权利要求1所述的半导体装置,其特征在于,该第二氮化镓层的厚度大于该第一氮化镓层的厚度。
6.如权利要求1所述的半导体装置,其特征在于,该阳极电极与该第二氮化镓层之间为肖特基接触,且该阴极电极与该第一氮化镓层之间为欧姆接触。
7.如权利要求1所述的半导体装置,其特征在于,更包括:
一缓冲层,设置于该半导体基底和该第一氮化镓层之间。
8.如权利要求1所述的半导体装置,其特征在于,该阴极电极的底面低于该阳极电极的底面。
9.一种半导体装置的制造方法,其特征在于,包括:
形成一第一氮化镓层于一半导体基底上,其中该第一氮化镓层具有一第一导电类型;
形成一第二氮化镓层于该第一氮化镓层上,其中该第二氮化镓层具有该第一导电类型,且该第一氮化镓层的掺质浓度高于该第二氮化镓层的掺质浓度;
形成一阳极电极于该第二氮化镓层上;
形成一阴极电极于该第一氮化镓层上且直接接触该第一氮化镓层,其中该阴极电极的顶面高于该第二氮化镓层的顶面,且该阴极电极的顶面水平于该阳极电极的顶面;以及
形成一绝缘区于该第一氮化镓层上且直接接触该第一氮化镓层,其中该绝缘区位于该阴极电极与该第二氮化镓层之间,且该阴极电极完全覆盖该绝缘区。
10.如权利要求9所述的半导体装置的制造方法,其特征在于,该第一导电类型为N型。
11.如权利要求9所述的半导体装置的制造方法,其特征在于,形成该阴极电极的步骤包括:
形成一第一凹陷于该第二氮化镓层内;
将一绝缘材料填入该第一凹陷内;
移除该绝缘材料的一部分,以在该绝缘材料内形成一第二凹陷,其中该第二凹陷暴露出该第一氮化镓层,且剩余的该绝缘材料形成该绝缘区;以及
在该第二凹陷内形成该阴极电极。
12.如权利要求9所述的半导体装置的制造方法,其特征在于,形成该阴极电极的步骤包括:
实施一注入隔离工艺将该第二氮化镓层的一部分转换为一绝缘材料;
在该绝缘材料内形成一开口,以暴露出该第一氮化镓层且形成该绝缘区;以及
在该开口内形成该阴极电极,其中该绝缘区环绕该阴极电极。
13.如权利要求12所述的半导体装置的制造方法,其特征在于,该注入隔离工艺将氧离子注入于该第二氮化镓层的该部分中。
14.如权利要求9所述的半导体装置的制造方法,其特征在于,该第二氮化镓层的厚度大于该第一氮化镓层的厚度。
15.如权利要求9所述的半导体装置的制造方法,其特征在于,该阳极电极与该第二氮化镓层之间形成肖特基接触,且该阴极电极与该第一氮化镓层之间形成欧姆接触。
16.如权利要求9所述的半导体装置的制造方法,其特征在于,更包括:
形成一缓冲层于该半导体基底和该第一氮化镓层之间。
17.如权利要求9所述的半导体装置的制造方法,其特征在于,该阴极电极的底面低于该阳极电极的底面。
CN201710803403.3A 2017-09-08 2017-09-08 半导体装置及其制造方法 Active CN109473483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710803403.3A CN109473483B (zh) 2017-09-08 2017-09-08 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710803403.3A CN109473483B (zh) 2017-09-08 2017-09-08 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN109473483A CN109473483A (zh) 2019-03-15
CN109473483B true CN109473483B (zh) 2022-04-01

Family

ID=65658373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710803403.3A Active CN109473483B (zh) 2017-09-08 2017-09-08 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN109473483B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034116A1 (en) * 2000-03-22 2001-10-25 Lg Electronics Inc. Semiconductor device with schottky contact and method for forming the same
CN102315280A (zh) * 2010-07-08 2012-01-11 英特赛尔美国股份有限公司 具有合并的场板和保护环的肖特基二极管
FR3011385A1 (fr) * 2013-09-27 2015-04-03 St Microelectronics Tours Sas Diode schottky en nitrure de gallium avec anneau de garde
CN104821341A (zh) * 2014-02-05 2015-08-05 意法半导体(图尔)公司 垂直氮化镓肖特基二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034116A1 (en) * 2000-03-22 2001-10-25 Lg Electronics Inc. Semiconductor device with schottky contact and method for forming the same
CN102315280A (zh) * 2010-07-08 2012-01-11 英特赛尔美国股份有限公司 具有合并的场板和保护环的肖特基二极管
FR3011385A1 (fr) * 2013-09-27 2015-04-03 St Microelectronics Tours Sas Diode schottky en nitrure de gallium avec anneau de garde
CN104821341A (zh) * 2014-02-05 2015-08-05 意法半导体(图尔)公司 垂直氮化镓肖特基二极管

Also Published As

Publication number Publication date
CN109473483A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
US7842974B2 (en) Gallium nitride heterojunction schottky diode
EP2722890B1 (en) Schottky diode structure and method of fabrication
US9543391B2 (en) High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
JP5909531B2 (ja) 窒化物系トランジスタおよびその製造方法
CN106783995B (zh) 导通状态阻抗降低的常闭型晶体管及其制造方法
CN110313071B (zh) 半导体装置
US10707322B2 (en) Semiconductor devices and methods for fabricating the same
KR101878931B1 (ko) 반도체 소자 및 그 제조 방법
KR20190130032A (ko) 고전력 소자의 열관리를 위한 다이아몬드 에어 브리지
KR101051561B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR101841631B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
US10032938B1 (en) Semiconductor devices and methods for manufacturing the same
CN109473483B (zh) 半导体装置及其制造方法
CN111755330A (zh) 一种半导体结构及其制造方法
TWI623967B (zh) 半導體裝置及其製造方法
KR20140141126A (ko) 전계 완화부를 구비하는 질화물계 트랜지스터 및 이의 제조 방법
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
JP5648307B2 (ja) 縦型AlGaN/GaN−HEMTおよびその製造方法
KR102113253B1 (ko) 질화물계 반도체 소자
CN113906571B (zh) 半导体器件及其制造方法
CN117316767B (zh) 一种半导体器件及其制备方法
CN111276538B (zh) 半导体装置及其制造方法
US11955541B2 (en) Semiconductor device and method for forming the same
JP2016174070A (ja) ショットキーバリアダイオードおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant