CN102315280A - 具有合并的场板和保护环的肖特基二极管 - Google Patents

具有合并的场板和保护环的肖特基二极管 Download PDF

Info

Publication number
CN102315280A
CN102315280A CN2011101382226A CN201110138222A CN102315280A CN 102315280 A CN102315280 A CN 102315280A CN 2011101382226 A CN2011101382226 A CN 2011101382226A CN 201110138222 A CN201110138222 A CN 201110138222A CN 102315280 A CN102315280 A CN 102315280A
Authority
CN
China
Prior art keywords
guard ring
layer
field plate
schottky
merging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101382226A
Other languages
English (en)
Inventor
F·希伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN102315280A publication Critical patent/CN102315280A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种肖特基二极管，包括限定了肖特基接触区域的合并的保护环和场板。肖特基金属至少部分地形成在肖特基接触区域之上以及至少部分地形成在合并的保护环和场板之上。

Description

具有合并的场板和保护环的肖特基二极管
相关申请的交叉引用
本申请涉及2010年8月7日提交的题为“SCHOTTKY DIODE WITHCOMBINED FIELD PLATE AND GUARD RING”的序列号为61/362,499(律师卷号为SE-2808)并且在此被称为‘499申请的美国临时专利申请。本申请据此要求美国专利申请No.61/362,499的权益。‘499申请的整体由此以引用方式并入与此。
技术领域
本发明总体上涉及半导体处理领域，尤其涉及肖特基二极管。
背景技术
肖特基二极管可以包括具有低正向压降和快速切换操作的半导体二极管。肖特基二极管可以用于功率应用，包括例如在DC-DC同步降压转换器、DC-DC升压转换器以及AC-DC功率转换器中的体二极管。
发明内容
本发明的实施例提供了在高施加电压下具有减小泄露的一个或多个半导体二极管。这种半导体二极管的一个示例包括肖特基二极管，具有限定了肖特基接触区域的合并的保护环和场板。肖特基金属可以至少部分地形成在肖特基接触区域之上以及至少部分地形成在合并的保护环和场板之上。
附图简述
图1A是具有正极掺杂的氮化镓(P-GaN)的合并的保护环和场板的垂直肖特基二极管的一个实施例的截面图。
图1B是具有两个合并的保护环和场板的垂直肖特基二极管的一个实施例的截面图。
图2A是具有单级自对准场板的垂直肖特基二极管的一个实施例的截面图。
图2B是具有双场板的垂直肖特基二极管的一个实施例的截面图。
图3A和图3B是具有两个合并的保护环和场板的垂直肖特基二极管的实施例的截面图。
图4A和图4B是具有P外延环的垂直肖特基二极管的实施例的截面图。
图5A到图5K是对应于制造垂直肖特基二极管的方法的一个实施例的垂直肖特基二极管的一个实施例的截面图。
图6A到图6I是对应于制造垂直肖特基二极管的方法的一个实施例的垂直肖特基二极管的替代实施例的截面图。
图7是具有双场板的横向PN结二极管的一个实施例的截面图。
图8A和图8B是具有P-GaN重叠的横向肖特基二极管的实施例的截面图。
图9A到图9F是对应于制造横向二极管的方法的一个实施例的横向二极管的一个实施例的截面图。
图10是包括具有场板和保护环的至少一个二极管的装置的框图。
在各个附图中相同的标号和指代指示相同的元件。
标号列表
100 肖特基二极管
110 场板
116 阴极
120 肖特基金属
122 电压保持层
124 电介质
130 接触区域
132 基板
134 缓冲层
136 阴极层
140 二极管
142 肖特基金属
144 双场板
146 双场板
150 掺杂层
200 肖特基二极管
210 场板
210-1 保护环
210-2 场板
222 电压保持层
224 电介质
240 肖特基二极管
242-1 保护环
242-2 场板
244 肖特基金属
250 双场板
300 肖特基二极管
310 场板
310-1 保护环
310-2 场板
324 电介质
325 阶层
332 肖特基金属
342 肖特基金属
350 肖特基二极管
360 场板
410 保护环
420 肖特基金属
424 电介质
430 场板
500 肖特基二极管
502 基板
504 缓冲层
506 阴极层
508 电压保持层
510 电介质
510-1 氮氧化物层
510-2 氮化物层
510-3 氮氧化物层
512 光致抗蚀剂掩模
513 保护环图案
514 保护环
516 掩模
517 肖特基开口
518 金属
520 阴极电极
522 阳极电极
600 肖特基二极管
602 基板
604 缓冲层
606 掩埋层
608 电压保持层
609 氧化物层
610 电介质
611 氮化物层
613 光致抗蚀剂掩模
614 P-GaN层
614-2 其他层
616 抗蚀剂
617 肖特基开口区域
620 肖特基金属
622 肖特基金属
630 GaN层
632 阴极电极
636 阳极电极
640 保护环图案
700 二极管
702 PN结
710 双场板
734 阴极
810 场板
850 肖特基二极管
860 肖特基金属
900 肖特基二极管
902 基板
904 缓冲层
906 沟道层
910 施主层
911 电介质
912 顶部电介质
913 底部电介质
914 环形掩模
916 抗蚀剂
920 保护环
922 掩模
930 接触区域
1000 装置
1010 功率转换器
1012 场板
1020 处理电路
1022 电源
发明详述
本文描述的一些实施例提供了将保护环与自对准场板结构相结合的二极管。二极管的实施例包括垂直肖特基二极管、横向肖特基二极管和横向P-N结二极管。在一些实施例中，保护环与场板同时形成。本文描述的其他实施例包括两个或三个场板。
图1A是具有合并的保护环和场板110的垂直肖特基二极管100的一个实施例的截面图。合并的保护环和场板110是击穿电压增强结构，提供了场板与保护环两者的功能。如图1A所示，合并的保护环和场板110包括正极掺杂(p型)氮化镓(P-GaN)。在其他实施例中，合并的保护环和场板110包括正极掺杂氮化铝镓(P-AlGaN)、正极掺杂氮化铟铝(P-InAlN)或者正极掺杂氮化铟镓(InGaN)。用于GaN，AlGaN，InAlN和InGaN实施例的P型掺杂剂的一个实施例是镁(Mg)。
肖特基二极管100包括基板132，在基板之上形成了缓冲层134。阴极层136形成在缓冲层134之上并且包括GaN N+。形成环形的阴极116形成在GaN N+阴极层136的部分之上。电压保持层122也形成在GaN N+阴极层136的部分之上。在图1A的实施例中，电压保持层122包括由GaN形成的N-外延层。电压保持层122限定了用于垂直肖特基二极管100的作为GaN N+阴极层136的掺杂浓度和厚度的函数的垂直击穿电压。例如，垂直厚度大约为6-9微米(μm)以及掺杂浓度大约为1E15到1E17(每cm3的原子)的电压保持层122产生大约500-800伏(V)的击穿电压。
肖特基二极管100使用金属-半导体结作为肖特基接触区域130(也被称为阻挡区域或者肖特基接触开口)。肖特基接触区域130是位于由合并的保护环和场板110包围的电压保持层122上方的区域。合并的保护环和场板110的场板部分是耦合到电压保持层122的栅极，电压位于电压保持层122与肖特基金属120之间。
肖特基金属120起到阳极的作用。在图1A所示的实施例中，肖特基金属120形成在电压保持层122的至少部分之上。电流从肖特基金属120经过电压保持层122，通过GaN N+阴极层136流到阴极116。实现较低电压水平的实施例可以具有较薄的电压保持层122或者具有比实现较高电压水平的实施例更高的掺杂浓度。类似地，具有较高电压水平的实施例将具有较厚电压保持层122或者具有较低掺杂浓度。
合并的保护环和场板110是自对准的并且部分地形成在电介质124之上。自对准表明场板和保护环与单个掩模同时形成从而得到具有相同结构和形状的合并的保护环和场板110。这消除了将需要对准的额外的掩模的需要。在一个实施例中，合并的保护环和场板110包括沿电介质124的边沿形成的近似环形层，在合并的保护环和场板110的环形内和下方的区域中限定了肖特基接触区域130。在一个实施例中，肖特基金属120形成在肖特基接触区域130的至少部分以及合并的保护环和场板110的至少部分之上。
典型的肖特基二极管在高电压具有明显的泄露电流，这是因为在肖特基接触区域130的周围的低阻挡高度或不理想末端。这种泄露一般来说是反向施加电压的函数，这是因为在肖特基接触区域130的周围的高并且集中的电场。在图1A中，合并的保护环和场板110提供场板从而减小肖特基接触区域130处的峰值电场。合并的保护环和场板110形成作为导电场板，也作为n型电压保持层122内的p型保护环。合并的保护环和场板110也提供肖特基接触区域130以及暴露的肖特基金属120的周围的屏蔽，尤其在高电压处。在垂直肖特基二极管100中，电流在位于限定或环绕在合并的保护环和场板110内的中心区域下方的电压保持层122的中心区域(即，肖特基接触区域130)中流动，控制电场并且通过阳极肖特基金属120。
肖特基金属120的实施例包括用于特定半导体和应用的NiAu或任何其他适合材料，包括但不限于镍(Ni)，钛(Ti)，钴(Co)，铝(Al)，铂(Pt)，钽(Ta)等。垂直二极管的一些实施例包括对金属化层(例如，肖特基金属120)的欧姆接触而不是对金属化层的类肖特基接触。在这种实施例中，Ti/Al/Au，Ti/Al/Ni/Au，或层的其他结合在大约800℃或更高温度下被退火从而形成对p型合并的保护环和场板110的欧姆(即，非整流)接触。
电压保持层122是氮化镓(GaN)N-外延层。在其他实施例中，电压保持层122包括其他材料，包括但不限于硅(Si)，锗(Ge)，SiGe，氮化铝镓(AlGaN)，氮化铟镓(InGaN)，磷化铟(InP)，砷化镓(GaAs)等。电压保持层122的实施例包括掺杂或未掺杂材料。基板132可以包括任何适合的基板材料，包括但不限于Si，蓝宝石，金刚石，碳化硅，GaN，InP等。电介质层124的一些实施例包括氮化硅，氮氧化硅，氧化物，氮化铝，三氧化二铝(Al2O3)，或它们的组合，包括具有多层的实施例。电介质层124的其他实施例是钝化膜，例如厚度范围大约为1-20μm的聚酰亚胺，苯丙环丁烯(BCB)，或者厚度范围大约为1-15μm的SU-8光致抗蚀剂。
在图1A所示的实施例中，合并的保护环和场板110包括使用选择性外延生长(SEG)或横向外延过生长(ELO)所形成的p-GaN。SEG是用于在半导体基板上外延生长半导体材料的工艺。在图1A中，合并的保护环和场板110是使用SEG生长在电压保持层122上。p-n结形成在p-型GaN场板110与n-型电压保持层122之间。在使用SEG时不需要注入。以低于用于退火的典型温度的温度进行外延层的生长。例如，外延生长的一些实现方式处于950-1100℃范围，而注入物退火的一些实现方式大约在1200℃附近。因为肖特基二极管100在退火步骤期间没有暴露于高温，所以SEG与不同的层结构更兼容。例如，SEG与较薄的GaN层兼容，这是因为降低了从GaN N+层扩散的风险以及其他应力的减小。使用SEG来生长层提供了单个步骤用于形成P-GaN的合并的保护环和场板110，这是因为它可以从电压保持层122的界面横向生长(例如由于ELO)。
P-GaN的合并的保护环和场板110在暴露于生长GaN的反应物时在电介质124中的曲面之上生长。电介质的曲形减小了峰值电场，这是由于缺少锐角和逐步的电介质厚度变化。在电介质层124例如是二氧化硅或包含电介质的其他氧化硅的肖特基二极管100的实施例中，在选择性地生长合并的保护环和场板110时减小了区域中除了图案化的保护环开口之外的p型GaN或AlGaN的晶核。
图1B是具有合并的保护环和双场板144的垂直肖特基二极管140的一个实施例的截面图。在该实施例中，肖特基金属142重叠合并的保护环和场板110从而形成合并的保护环和双场板144。肖特基金属142的这种重叠起到第二场板(被称为双场板146)的作用，形成了合并的保护环和双场板144。合并的保护环和双场板144耦合到电压保持层122。这种耦合的强度取决于合并的保护环和双场板144以及双场板146到电压保持层122的接近程度。
通过二极管140的电场的形状基于合并的保护环和场板110以及双场板146的形状变化。合并的保护环和场板110以及双场板146的一些实施例设计成更多地保护电压保持层122的初始接触并且在到电压保持层122的距离增大时向外和向上扩散。在其他实施例中，合并的保护环和场板110以及双场板146具有分层结构并且形成曲面从而减小尖锐边沿以改善屏蔽。
在图1B所示的实施例中，掺杂层150生长在合并的保护环和场板110的顶部。掺杂层150是合并的保护环和场板110的上方部分，被掺杂成比合并的保护环和场板110的下方部分更高的浓度。掺杂层150在任意阳极金属电极与掺杂半导体层之间提供了低电阻接触。在合并的保护环和场板110为P-型时，掺杂层150为P+掺杂层。掺杂层150例如包括GaN或者AlGaN。掺杂层150与合并的保护环和场板110相比相对要薄。在一个实施例中，掺杂层150通过仅掺杂合并的保护环和场板110的上方部分而形成。
图2A是具有单级自对准的合并的保护环和场板210的垂直肖特基二极管200的一个实施例的截面图。在该实施例中，合并的保护环和场板210包括没有选择性生长的GaN。典型地，当在电介质或形成的材料之上没有非选择性生长半导体时，所得到的半导体的结构在非晶体半导体区域之上是非晶体，多晶体，微晶体或者纳米晶体，并且晶体材料一般来说生长在晶体半导体开口窗之上。如图2A所示，合并的保护环和场板210包括两部分：保护环210-1和场板210-2。保护环210-1为单晶体，而场板210-2具有较低品质(即，具有更多晶粒边界)。由于结位于保护环210-1的单晶体区域中并且电流不流过场板210-2，所以这没有引起电性能问题。在一些实施例中，电介质224之上形成的场板210-2的品质不同于电压保持层222之上的保护环210-1的品质。
在图2A所示的实施例中，保护环210-1包括从电压保持层222生长的P-GaN并且为单晶体或者具有较高品质而场板210-2包括P-GaN并且为多晶体、微晶体或纳米晶体。GaN非选择性地生长在电介质224(例如包括氧化物)之上并且生长到电压保持层222之上的窗口中，在单个步骤中得到两个不同种类的生长。因此，无需考虑场板210-2的生长缺陷，合并的保护环和场板210借助GaN生长过程获得，该GaN生长过程是比SEG生长更快和较低温度过程(取决于反应物的制法)。基于氮化物的电介质224可以用于在例如使用全P型GaN或AlGaN生长合并的保护环和场板210时有利于合并的保护环和场板210的P型材料的晶核和生长。
图2B是具有合并的保护环和双场板250的垂直肖特基二极管240的一个实施例的截面图。合并的保护环和双场板250包括起到第一场板作用的P-GaN场板242-2和通过重叠场板242-2起到第二场板作用的肖特基金属244以及保护环242-1。P-GaN保护环242-1和场板242-2没有选择性地生长。
图3A和3B是具有合并的保护环和双场板的垂直肖特基二极管的实施例的截面图。在图3A中，肖特基二极管300包括具有P-GaN的合并的保护环和双自对准场板310(在本文被称为“双场板310”)。双场板310包括在电介质层324中的阶层325之上形成的保护环310-1和场板310-2。在该实施例中，双场板310包括P-GaN并且使用在分阶的电介质324和p-保护环结构中的阶层325来实现。在一个实施例中，使用横向外延(“epi”)过生长(ELO)工艺形成P-GaN。肖特基金属332形成在双场板310的部分之上并且尽管没有完全覆盖场板310-2但是提供了双场板。
图3B示出了图3A的肖特基二极管300的替代肖特基二极管350，肖特基金属342在双场板310之上延伸。在该实施例中，使用肖特基金属342和P-GaN保护环材料实现两个合并的保护环和场板360。
图4A和4B是具有P-外延保护环的垂直肖特基二极管的实施例的截面图。在图4A中，通过选择性地生长P-GaN(没有ELO)，或者通过生长全p型外延层并且蚀刻掉不是保护环410的部件的任何部分来形成P-GaN外延保护环410。电介质424部分地形成在P-GaN外延保护环410之上并且接触肖特基金属420，其中肖特基金属420没有重叠电介质424。在图4B中，肖特基金属420在电介质424之上延伸并且形成场板430。
图5A到5L是对应于制造垂直肖特基二极管500的方法的一个实施例的垂直肖特基二极管500的一个实施例的截面图。在一个实施例中，该方法形成具有选择性地生长P-GaN保护环514的垂直GaN肖特基二极管500，保护环形成自对准场板518。图5A描绘了形成在基板502之上的至少一个缓冲层504。基板502的实施例包括Si，蓝宝石，硅-金刚石(SOD)，碳化硅等。N+GaN阴极层506(也被称为掩埋层)生长在至少一个缓冲层504之上。在一些实施例中，缓冲层504包括多层。电压保持层508包括生长在GaN N+掩埋层506之上的N型漂移区域。在一个实施例中，电压保持层508为GaN N-外延层。在其他实施例中，GaN N-外延电压保持层508的掺杂浓度大约为1015到1017，厚度范围大约为1-10微米(μm)，取决于所需要的击穿电压(例如100到1000V)。
蚀刻电压保持层508的部分已暴露图5B中的阴极层506。在一个实施例中，执行台面蚀刻来暴露阴极层506。可以使用干法蚀刻(例如，感应耦合等离子体(ICP))进行蚀刻，也可以使用其他工艺。在图5C中，电介质层510沉积在暴露的阴极层508之上并且保留电压保持层508。图5C所示的电介质层510的实施例包括三层：第一氧化物或氮氧化物层510-1，氮化物层510-2，以及第二氧化物或氮氧化物层510-3(也被称为“氧化物-氮化物-氧化物层”)。电介质层510的其他实施例包括氧化物，氮氧化物，或包括氮化硅，AlN，AlSiN，AlSi，N等的任何其他电介质材料。在图5D中，图案化光致抗蚀剂掩模512以暴露保护环图案513。各向同性地蚀刻电介质510从而限定横向场板的范围。
图5E到5H示出了形成保护环514的阶段。在图5E中，在合适位置使用原始光致抗蚀剂掩模512干法蚀刻电介质510的氮化物510-2和较低氧化物层510-1从而暴露电压保持层508的环。在图5F中执行抗蚀剂剥离。在图5G中，在暴露的电压保持层508之上的窗口513中生长P-GaN或者AlGaN保护环514。使用SEG或ELO生长P-GaN或AlGaN保护环514的实施例。在一个实施例中，如果对于SEG/ELO P-GaN或AlGaN生长优选氧化物层，则选择性地去除任何暴露的氮化物510-2。一个实施例包括生长在P层顶部的P+GaN或AlGaN盖层从而减小与P层的接触电阻。
图5H描述了从肖特基开口掩模516的图案化以及暴露的GaN保护环514的蚀刻得到的肖特基开口517。在一个实施例中，由于从右到左来蚀刻和暴露电介质510的容限的原因，掩模516是简单的掩模。在一个实施例中，对暴露的电介质510执行过蚀刻。肖特基开口517的边沿处在P-GaN保护环514内，在那与电压保持层508接触。在图5I中，蚀刻电介质510的氮化物510-2和氧化物层510-1的暴露部分从而暴露电压保持层508。
在图5J中，执行完剥离抗蚀剂和清洁。在一个实施例中，沉积和蚀刻肖特基金属518。在另一实施例中，沉积光致抗蚀剂，随后沉积肖特基金属518并且执行光致抗蚀剂的卸除。肖特基金属的实施例包括Ni，NiAu，Pt，Ti，Co，Ta，Ag，Cu，Al连同其他以及它们的组合。在图5J中示出了不带肖特基金属场板的肖特基二极管500(类似于图1A的实施例)。在另一实施例中，肖特基金属518延伸通过P-GaN保护环514从而提供额外的场板(类似于图1B的实施例)。图5K示出了暴露阴极区域、形成阴极电极520，钝化该装置，以及执行互连金属518图案化以及形成阳极电极522的结果。互连金属518的实施例包括TiW/Au，Ti/Au，Ti/Al/Au，Ti/TiN/Al，Ti/TiN/AlCu，Ti/Al/Ni/Au，和其他以及它们的组合。互连金属518通过在较低场板之外延伸可以起到场板的作用。在上述方法的一些实施例中，以比典型方法少的步骤图案化该装置的保护环514和内部区域。
图6A到6I是对应于制造垂直肖特基二极管600的方法的一个实施例的阶段的垂直肖特基二极管600的一个实施例的截面图。图6A图示了形成在掩埋层606，缓冲层604和基板602之上的GaN N-外延电压保持层608之上的电介质层610的沉积的结果。在图6A的实施例中，电介质层610包括形成在氧化物层609之上的氮化物层611。在其他实施例中，电介质层610包括氮化硅，AlSiN，氧化物，氮氧化物，ALN，或它们的组合。在另一实施例中，在执行图6A的电介质沉积之前实现类似于图5A和5B的制造阶段。
在图6B中，图案化光致抗蚀剂掩模613，暴露保护环图案，以及各向同性地蚀刻电介质层610从而限定横向场板范围。在另一实施例中，添加掩模从而限定横向场板范围。使用图6C中的抗蚀剂掩模613执行电介质层610的干法蚀刻从而形成保护环图案640。图6C具体地示出了蚀刻氧化物层609。图6D图示了在剥离光致抗蚀剂掩模613之后的垂直肖特基二极管600。由于如图6D所示执行的各向同性选择性蚀刻的结果形成了肖特基开口区域617。
图6E描述了使用非选择性“全外延”工艺或导致在电介质掩模区域之上生长非单晶体材料614的SEG-ELO工艺而生长的P-GaN(或AlGaN)层614(例如，在使用快速生长率时)。在GaN N-外延层614-1之上生长的P-GaN(或AlGaN)是单晶体，而在其他层614-2之上生长的P-GaN(或AlGaN)具有纳米晶体、微晶体或多晶体结构。在一个实施例中，在氧化物层用于P-GaN外延生长时选择性地去除任何暴露的氮化物层611。使用氮化物或氮氧化物来取代氧化物的实施例得到改善，其中氮化物在外延生长期间被暴露，这是因为基于氮化物的薄膜效果是更有效的晶核层(即，在高温下具有较高稳定性)并且在外延生长期间更稳定，并且如果在高温金属有机化学汽相沉积(MOCVD)外延生长epi过程期间氧化物分解(即，氢将SiO2分解成Si和氧，并且Si为GaN或AlGaN中的N型掺杂物)，则氧化物的存在可以产生P-型GaN(或AlGaN)的一些相反掺杂。
在图6F中，已图案化肖特基开口掩模616并且蚀刻暴露的GaN或AlGaN从而暴露电介质610。在一个实施例中，肖特基开口区域617的边沿处于P-GaN或AlGaN保护环614内，在那与电压保持层608接触。图6G示出了保持在被蚀刻从而暴露电压保持层608的肖特基开口区域617内的电介质610。在图6H中，已蚀刻抗蚀剂616并且清洁晶片。已图案化肖特基金属622，其在一个实施例中在P-保护环结构614外部延伸从而提供额外的场板。图6I描述了图案化的阴极电极634和阳极电极636。
在图6I所示的实施例的一种实现方式近似包括以下厚度：200到2000μm用于基板层602，0.1到5μm用于缓冲层604，0.1到5μm用于掩埋层606，0.5到9μm用于电压保持层608，0.01到2μm用于电介质层610，以及500到
Figure BSA00000504641700131
用于肖特基金属622。P-型保护环614的厚度近似为100到并且宽度可以处于0.1到2μm范围，取决于图案化小尺寸的能力。然而，这应该理解作为示例性非限定实施例，并且其他实施例可以包括不同的尺寸。
图7是具有双场板710的横向PN结702二极管700的一个实施例的截面图。重叠P-AlGaN保护环610的阳极/欧姆或肖特基金属620形成双场板710。P-AlGaN(或GaN)保护环610接触载流子施主层632，包括形成在GaN层630之上的AlGaN。在一个实施方式中，在P-AlGaN(或GaN)保护环610上生长P+GaN或AlGaN层从而减小接触电阻。在该横向PN结二极管700中，电流从阳极(例如，横向PN结702)流到阴极734。击穿电压由阳极边沿702到阴极734的接触边沿的横向间隔来设置。在正向偏置状况下，电流流过形成在紧挨着AlGaN或InAlN载流子施主层632下方的GaN层630(也被称为缓冲或沟道层)中的2DEG(二维电子气体)。在实现AlGaN或GaN的实施例中，10μm的横向间隔产生大约在500和1000V之间的击穿电压。实现保护环的横向二极管的其他实施例包括GaN之上的InAlN，或各层的另外组合从而基于2DEG(2维电子气体)形成横向装置。不同的实现方式包括各种环或“轨道”类型布局，例如，阳极电极围绕阴极电极，或反之亦然。
横向肖特基二极管的替代实施例包括不同的半导体层。例如，横向肖特基二极管的一个实施例包括以下层组合：基板，应力消除层，缓冲或沟道层(例如GaN的缓冲或沟槽层)，薄二元阻挡层(例如包括厚度大约为
Figure BSA00000504641700141
的AlN)，载流子施主层(例如包括具有大约25％的Al的AlGaN，或者具有大约10-25％的In的InAlN)，以及盖层或钝化层(例如包括厚度大约为
Figure BSA00000504641700143
的GaN，AlN钝化，或者SiN钝化)。薄二元阻挡层改善了2DEG中的载流子密度。盖层或钝化层可以不掺杂用于低电压应用或者掺杂N+从而减小接触电阻。
图8A和8B是具有P-GaN重叠的横向肖特基二极管的实施例。图8A描述了包括形成围绕肖特基接触区域的环的自对准的合并的保护环和场板810的横向肖特基二极管800。合并的保护环和场板810包括P-AlGaN或GaN。图8B描述了具有双场板的横向肖特基二极管850。肖特基金属860重叠场板和保护环810从而形成双场板。
图9A到9F是对应于制造横向肖特基二极管900的方法的一个实施例的阶段的横向肖特基二极管900的一个实施例的截面图。载流子施主层910形成在缓冲或沟道层906之上，缓冲或沟道层906形成在基板902上的应力消除或缓冲层904之上。基板的实现方式包括Si(例如，具有<111>朝向)，蓝宝石(例如，c-平面)，碳化硅，SOD，硅上硅金刚石，或任何其他基板材料。通过注入或者台面蚀刻载流子施主层910执行横向隔离从而消除2DEG并且由此将装置区域与周围区域相隔离。电介质911沉积在载流子施主层910之上。在该实施例中，载流子施主层910包括具有大约10-30％范围的Al的AlGaN。在另一实施例中，载流子施主层910包括具有大约5-25％范围的In的InAlN。在一个实施例中，电介质911是电介质层叠，包括底部电介质913之上的顶部电介质912。电介质911的一些实施例包括氮化物，氮化物氧化物，或下方和上方具有氧化物的氮氧化物。在电介质911之上图案化肖特基环形掩模914，并且干法蚀刻电介质911以暴露半导体层910。如本领域技术人员已知的那样，在横向肖特基实施例中，本文描述的层的外延结构和目的可以不同于相对于垂直肖特基实施例的上述的结构和目的。
在图9B中，执行剥离抗蚀剂从而消除肖特基环形掩模914。图案化第二抗蚀剂916从而形成场板区域。图9C示出了顶部电介质912的各向同性蚀刻、形成凹坑或下切用于场板的结果。在图9D中，去除第二抗蚀剂916。肖特基接触区域930中的垂直壁足够高从而限制保护环920的生长。借助ELO选择性地生长保护环920。在一些实施例中，保护环920包括P-型GaN，AlGaN，或InAlN。非选择性地生长保护环920的其他实施例。在这种实施例中，执行蚀刻从而从不想要的区域去除任何生长的GaN或AlGaN。
在图9E中，图案化肖特基掩模922。蚀刻肖特基接触区域930之上的电介质911从而暴露肖特基接触区域930。图9F示出了剥离掩模922以及在肖特基接触区域930之上沉积并图案化肖特基金属940的结果。在其他实施例中，图案化阴极，进一步蚀刻电介质，形成金属互连并且钝化装置900。
图10是装置1000，包括具有合并的保护环和场板1012的至少一个肖特基二极管。装置1000包括耦合到电源1022和处理电路1020的功率转换器1010。功率转换器1010并入具有合并的保护环和场板1012的至少一个肖特基二极管。在一个实施例中，装置1000包括具有合并的保护环和双场板的肖特基二极管。在另一实施例中，电源1022位于装置1000外部。装置1000为任意电子装置，例如蜂窝电话，计算机，导航装置，微处理器，高频装置等。在一个实施例中，功率转换器1010为高电流和高电压功率转换器。本文描述的场板二极管的实施例可以实现在其他功率装置，高功率密度和高效率DC功率转换器以及高电压AC/DC功率转换器或者使用肖特基二极管或横向P-N结二极管的任何其他应用中。
本文描述的一些实施例提供了具有减小泄露的肖特基二极管。制造方法的一些实施例提供了形成肖特基二极管的更少步骤，减小了制造成本。在一个实施例中，单个步骤形成P-N保护环和场板两者。生长p-保护环比注入产生较小破坏和泄露并且是较低温度过程。本文描述的一个实施例包括具有击穿电压增强结构的二极管，由合并的保护环和场板结构组成，其具有与阴极掺杂相对的导电类型。保护环与邻近肖特基接触开口的阴极区域接触。保护环和场板由相同的材料制成并且场板与保护环电接触并且重叠围绕肖特基接触开口的电介质。
在本文的讨论和权利要求中，相对于一个位于另一个上的两个材料使用的术语“在…上”表示材料之间的至少一定的接触，而“在…之上”表示材料接近，但是可能存在一个或多个另外的介入材料使得接触成文可能但不是必需的。“在…上”或“在…之上”都不暗指本文所使用的任何方向。术语“共形”描述了一种涂覆材料，其中共形材料保持了底面材料的夹角。术语“大约”指示所列数值可能存在稍微变化，只要这种变化不会造成过程或结构对所示实施例的不一致即可。
在本申请中使用的相对位置的术语是基于平行于晶片或基板的惯用平面或工作表面的平面定义的，而与晶片或基板的朝向无关。在本申请中使用的术语“水平”或“横向”被定义为平行于晶片或基板的惯用平面或工作表面的平面，而与晶片或结构的朝向无关。术语“垂直”指的是垂直于水平的方向。诸如“在…上”，“侧”(如在“侧壁”中那样)，“较高”，“较低”，“在…之上”，“顶部”和“下方”的术语是相对于晶片或基板的顶表面的惯用平面或工作表面定义的，而与晶片或基板的朝向无关。
描述了由所附权利要求限定的本发明的许多实施例。然而，应当理解，可以在不脱离所要保护的发明的精神和范围的情况下对所述实施例进行各种变型。本文描述的特定实施例的特征和方面可以与其他实施例的特征和方面结合或者替代其他实施例的特征和方面。因此，其他实施例落入所附权利要求的范围内。

Claims (52)

1.一种肖特基二极管，包括：
合并的保护环和场板，限定了肖特基接触区域；以及
肖特基金属，至少部分地形成在肖特基接触区域之上以及至少部分地形成在合并的保护环和场板之上。
2.如权利要求1所述的肖特基二极管，进一步包括：
电压保持层，其中合并的保护环和场板的至少一部分接触所述电压保持层；
其中肖特基接触形成在所述肖特基金属与所述电压保持层之间。
3.如权利要求2所述的肖特基二极管，其中，所述电压保持层包括氮化镓(GaN)、氮化铝镓(AlGaN)、硅(Si)、锗(Ge)、硅锗(SiGe)、氮化铟镓(InGaN)、磷化铟(InP)、氮化铟铝(InAlN)、或砷化镓(GaAs)中之一。
4.如权利要求2所述的肖特基二极管，其中所述合并的保护环和场板是p型材料并且借助所述电压保持层形成P-N结。
5.如权利要求1所述的肖特基二极管，进一步包括：
载流子施主层，其中所述合并的保护环和场板至少部分地形成在所述载流子施主层之上。
6.如权利要求5所述的肖特基二极管，其中：
所述合并的保护环和场板包括氮化镓(GaN)；并且
所述载流子施主层包括氮化铝镓(AlGaN)或氮化铟铝(InAlN)中之一并且在所述合并的保护环和场板下方形成二维电子气体(2DEG)。
7.如权利要求5所述的肖特基二极管，进一步包括：
基板；
形成在所述基板之上的应力消除层；
包括GaN的沟道层；
形成在所述沟道层之上的二元阻挡层；以及
形成在所述载流子施主层之上的钝化层。
8.如权利要求1所述的肖特基二极管，其中所述合并的保护环和场板包括氮化镓(GaN)、正极掺杂的氮化铝镓(P-AlGaN)或正极掺杂的氮化铟铝(P-InAlN)。
9.如权利要求1所述的肖特基二极管，其中所述肖特基金属形成在合并的整个保护环和场板之上。
10.如权利要求1所述的肖特基二极管，进一步包括：
形成在掩埋区域之上的阴极；以及
形成在基板之上的缓冲层，其中所述掩埋区域形成在缓冲区域之上；
其中所述阴极为第一导电类型；并且
其中所述合并的保护环和场板为与第一导电类型相对的第二导电类型。
11.如权利要求1所述的肖特基二极管，其中所述合并的保护环和场板的上方部分被掺杂成比所述合并的保护环和场板的下方部分更高的浓度。
12.一种肖特基二极管，包括：
基板，其中电压保持层位于所述基板之上；
合并的保护环和场板，与所述电压保持层的至少一部分接触；
在所述合并的保护环和场板限定并且在所述合并的保护环和场板之上至少部分地延伸的区域中、形成在所述电压保持层之上的肖特基金属。
13.如权利要求12所述的肖特基二极管，其中所述合并的保护环和场板在电介质层之上至少部分地延伸。
14.如权利要求12所述的肖特基二极管，其中所述肖特基金属形成在合并的整个保护环和场板之上。
15.如权利要求12所述的肖特基二极管，其中所述合并的保护环和场板包括第一晶体类型的第一部分以及第二晶体类型的第二部分。
16.如权利要求15所述的肖特基二极管，其中所述第一部分接触所述电压保持层而所述第二部分形成在所述电介质层之上。
17.如权利要求15所述的肖特基二极管，其中所述第一晶体类型具有比所述第二晶体类型更好的品质。
18.如权利要求15所述的肖特基二极管，其中：
所述第一晶体类型为单晶体；并且
所述第二晶体类型为非晶体、纳米晶体、微晶体或多晶体中之一。
19.如权利要求12所述的肖特基二极管，进一步包括：
形成在掩埋区域之上的阴极；以及
形成在所述基板之上的缓冲层。
20.如权利要求19所述的肖特基二极管，其中：
所述阴极为第一导电类型；并且
所述合并的保护环和场板为与所述第一导电类型相对的第二导电类型。
21.如权利要求12所述的肖特基二极管，其中所述电介质层包括含有氧化物层、氮化物层、氮氧化物层的一层或多层。
22.如权利要求12所述的肖特基二极管，其中所述电介质层是分阶的。
23.如权利要求12所述的肖特基二极管，其中：
所述电压保持层包括氮化镓(GaN)、氮化铝镓(AlGaN)、铝(Si)、锗(Ge)、硅锗(SiGe)、氮化铟镓(InGaN)、氮化铟铝(InAlN)、磷化铟(InP)或砷化镓(GaAs)中之一；并且
所述合并的保护环和场板包括正极掺杂的氮化镓(P-GaN)或正极掺杂的InAlN中之一；
所述基板包括Si、蓝宝石、硅-金刚石、碳化硅、GaN或InP中之一；并且
所述肖特基金属包括镍、钛、钴、铝、铂或钽中之一、或者它们的结合。
24.如权利要求12所述的肖特基二极管，其中所述合并的保护环和场板是自对准的。
25.如权利要求12所述的肖特基二极管，其中所述合并的保护环和场板的上方部分被掺杂成比所述合并的保护环和场板的剩余部分更高的浓度。
26.一种形成二极管的方法，包括：
沿肖特基接触区域的边沿形成保护环，其中所述保护环部分地与所述肖特基接触区域共面并且部分地在所述肖特基接触区域上方延伸；以及
在所述肖特基接触区域的至少一部分和所述保护环的至少一部分之上沉积肖特基金属。
27.如权利要求26所述的方法，进一步包括：
形成电介质层；
在所述至少电介质层之上图案化第一抗蚀剂从而形成保护环图案；
蚀刻所述电介质层从而形成保护环区域，其中所述保护环区域接触所述肖特基接触区域的边沿；
剥离所述第一抗蚀剂；
在所述保护环的至少一部分之上图案化第二抗蚀剂从而形成肖特基开口；
蚀刻未由所述第二抗蚀剂覆盖的暴露的保护环以及所述肖特基开口内的电介质层的部分；以及
剥离所述第二抗蚀剂。
28.如权利要求27所述的方法，进一步包括各向同性地蚀刻所述电介质层从而限定场板的横向范围。
29.如权利要求27所述的方法，其中蚀刻所述电介质层的一部分进一步包括执行干法蚀刻从而去除所述电介质层的部分。
30.如权利要求26所述的方法，进一步包括：
形成电压保持层，其中所述保护环部分地形成在所述电压保持层上。
31.如权利要求30所述的方法，进一步包括：
蚀刻所述电压保持层的一部分从而暴露所述阴极层；以及
在暴露的阴极层之上沉积所述电介质层。
32.如权利要求30所述的方法，其中形成电介质层进一步包括：
在所述电压保持层之上沉积第一氧化物或氮氧化物层；
在所述第一氧化物或氮氧化物层之上沉积氮化物层；以及
在所述氮化物层之上沉积第二氧化物或氮氧化物层。
33.如权利要求30所述的方法，进一步包括：
在掩埋层之上形成阴极电极；
钝化所述二极管；以及
图案化互连金属，其中所述互连金属在场板之上延伸从而提供双场板。
34.如权利要求26所述的方法，其中形成保护环包括使用选择性外延生长(SEG)工艺在所述保护环区域中生长所述保护环。
35.如权利要求26所述的方法，其中形成保护环包括使用横向外延过生长(ELO)工艺在所述保护环区域中生长所述保护环。
36.如权利要求26所述的方法，进一步包括：
形成载流子施主层，其中所述保护环部分地形成在所述载流子施主层上。
37.如权利要求26所述的方法，其中形成保护环进一步包括选择性地生长所述保护环从而形成自对准的合并的保护环和场板。
38.如权利要求37所述的方法，其中所述保护环包括第一晶体结构而所述场板包括第二晶体结构。
39.如权利要求26所述的方法，其中沉积肖特基金属包括在整个保护环之上沉积所述肖特基金属。
40.如权利要求26所述的方法，其中
所述保护环至少部分生长在电介质之上；以及
所述肖特基金属形成在所述保护环的部分之上而非电介质之上，并且其中所述肖特基金属没有形成在所述电介质之上。
41.如权利要求26所述的方法，进一步包括：
在缓冲层和电压保持层之上形成电介质层，其中所述电介质层包括形成在氧化物层之上的氮化物层；
在至少电介质层之上图案化第一抗蚀剂从而形成保护环图案；
横向蚀刻所述氮化物层从而形成保护环区域和场板的横向范围，其中所述保护环区域接触所述肖特基接触区域的边沿；
蚀刻由所述第一抗蚀剂暴露的所述氧化物层；
剥离所述第一抗蚀剂；
其中形成保护环包括在剥离所述第一抗蚀剂之后生长正极掺杂的氮化镓(P-GaN)、正极掺杂的氮化铝镓(P-AlGaN)、正极掺杂的氮化铟镓(P-InGaN)或正极掺杂的氮化铟铝(P-InAlN)中之一，其中在所述电压保持层正上方生长的保护环的一部分具有第一晶体结构而在其他地方生长的保护环的至少一部分具有第二晶体结构；
图案化第二抗蚀剂；
蚀刻由所述第二抗蚀剂暴露的所述保护环的至少一部分；以及
剥离所述第二抗蚀剂。
42.如权利要求41所述的方法，其中形成保护环进一步包括使用非选择性全外延工艺、选择性外延生长(SEG)工艺或者横向外延过生长(ELO)工艺中之一来生长所述保护环。
43.如权利要求26所述的方法，进一步包括：
在掩埋层之上形成电压保持层；
通过蚀刻所述电压保持层的部分形成横向隔离；
在所述电压保持层之上沉积电介质层；
在所述电介质层之上图案化环形掩模；
蚀刻由所述环形掩模暴露的所述电介质层从而暴露所述电压保持层；
剥离所述环形掩模；
图案化第一抗蚀剂从而限定场板区域；
执行对所述电介质层的至少一部分的各向同性蚀刻；
剥离所述第一抗蚀剂；
使用横向外延过生长(ELO)工艺选择性地生长所述保护环；
图案化第二抗蚀剂从而限定结区域；
蚀刻由所述第二抗蚀剂暴露的表面；以及
剥离所述第二抗蚀剂。
44.一种二极管，包括：
具有第一导电类型的阴极；
在电介质区域内的肖特基接触开口；以及
邻近所述肖特基接触开口的击穿电压增强结构，具有与所述第一导电类型相对的第二导电类型，包括合并的保护环和场板；
其中所述保护环和场板包括第一材料；
其中所述保护环接触所述阴极；并且
其中所述场板与所述保护环电接触并且重叠所述电介质区域。
45.如权利要求44所述的二极管，进一步包括形成在所述肖特基接触开口以及合并的保护环和场板的至少一部分之上的阳极金属。
46.如权利要求44所述的二极管，其中所述阳极金属形成在合并的整个保护环和场板之上并且提供双场板。
47.一种二极管，包括：
具有第一导电类型的阴极；
电介质区域内的接触开口；以及
所述接触开口内的击穿电压增强结构，具有与所述第一导电类型相对的第二导电类型，包括合并的保护环和场板；
其中所述合并的保护环和场板包括第一材料；
其中所述保护环与电压保持层电接触；并且
所述场板与所述保护环电接触并且重叠所述电介质区域。
48.如权利要求47所述的二极管，其中在所述保护环与所述电压保持层之间的所述接触形成P-N结。
49.一种电子装置，包括：
包括至少一个二极管的功率转换器，其中所述二极管包括：
基板，其中击穿电压增强结构位于所述基板之上；
沿肖特基接触区域的边沿形成的合并的保护环和场板；
在由所述合并的保护环和场板限定并且在所述合并的保护环和场板之上至少部分地延伸的区域中、在所述击穿电压增强结构之上形成的金属；以及
耦合到所述功率转换器的处理电路。
50.如权利要求49所述的装置，其中所述至少一个二极管为垂直肖特基二极管、横向肖特基二极管或P-N结二极管中之一。
51.如权利要求49所述的装置，其中所述合并的保护环和场板至少部分地在电介质层之上延伸。
52.如权利要求49所述的装置，其中所述金属形成在合并的整个保护环和场板之上。
CN2011101382226A 2010-07-08 2011-05-17 具有合并的场板和保护环的肖特基二极管 Pending CN102315280A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US36249910P 2010-07-08 2010-07-08
US61/362,499 2010-07-08
US12/944,163 US20120007097A1 (en) 2010-07-08 2010-11-11 Schottky diode with combined field plate and guard ring
US12/944,163 2010-11-11

Publications (1)

Publication Number Publication Date
CN102315280A true CN102315280A (zh) 2012-01-11

Family

ID=45437953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101382226A Pending CN102315280A (zh) 2010-07-08 2011-05-17 具有合并的场板和保护环的肖特基二极管

Country Status (5)

Country Link
US (1) US20120007097A1 (zh)
KR (1) KR20120005372A (zh)
CN (1) CN102315280A (zh)
DE (1) DE102011050943A1 (zh)
TW (1) TW201208082A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400864A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
CN104347732A (zh) * 2013-07-23 2015-02-11 立锜科技股份有限公司 接面能障肖特基二极管及其制造方法
CN107393952A (zh) * 2017-07-12 2017-11-24 电子科技大学 一种具有复合介质层结构的结势垒肖特基二极管
CN108292687A (zh) * 2015-12-24 2018-07-17 英特尔公司 用于ge nmos的低肖特基势垒触点结构
CN109216437A (zh) * 2017-06-30 2019-01-15 无锡华润上华科技有限公司 场板的自对准制造方法及半导体器件的制造方法
CN109473483A (zh) * 2017-09-08 2019-03-15 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN111192928A (zh) * 2020-01-09 2020-05-22 西安交通大学 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN111799172A (zh) * 2019-04-08 2020-10-20 上海先进半导体制造股份有限公司 利用肖特基二极管作场板制作的ldmos及其制作方法
CN115547828A (zh) * 2022-11-07 2022-12-30 瑞森半导体科技(湖南)有限公司 一种肖特基二极管及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2631950A4 (en) * 2010-10-20 2015-10-21 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US8772144B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
US8871600B2 (en) * 2011-11-11 2014-10-28 International Business Machines Corporation Schottky barrier diodes with a guard ring formed by selective epitaxy
US8772901B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US8927999B2 (en) 2011-11-21 2015-01-06 Avogy, Inc. Edge termination by ion implantation in GaN
US9324884B1 (en) * 2015-02-12 2016-04-26 Cindy X. Qiu Metal oxynitride diode devices
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
WO2019066914A1 (en) 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
WO2019066908A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE
WO2019066916A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
CN109950323B (zh) * 2017-12-20 2022-04-08 中国科学院苏州纳米技术与纳米仿生研究所 极化超结的ⅲ族氮化物二极管器件及其制作方法
US10833198B2 (en) 2019-03-14 2020-11-10 International Business Machines Corporation Confined source drain epitaxy to reduce shorts in CMOS integrated circuits
CN111048597B (zh) * 2019-12-09 2022-07-29 中国电子科技集团公司第五十五研究所 一种sbd器件及其制备方法
US11848389B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
US20060091493A1 (en) * 2004-11-01 2006-05-04 Silicon-Based Technology Corp. LOCOS Schottky barrier contact structure and its manufacturing method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347732A (zh) * 2013-07-23 2015-02-11 立锜科技股份有限公司 接面能障肖特基二极管及其制造方法
CN103400864B (zh) * 2013-07-31 2016-12-28 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
CN103400864A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
CN108292687A (zh) * 2015-12-24 2018-07-17 英特尔公司 用于ge nmos的低肖特基势垒触点结构
CN109216437A (zh) * 2017-06-30 2019-01-15 无锡华润上华科技有限公司 场板的自对准制造方法及半导体器件的制造方法
CN107393952B (zh) * 2017-07-12 2020-01-17 电子科技大学 一种具有复合介质层结构的结势垒肖特基二极管
CN107393952A (zh) * 2017-07-12 2017-11-24 电子科技大学 一种具有复合介质层结构的结势垒肖特基二极管
CN109473483A (zh) * 2017-09-08 2019-03-15 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN109473483B (zh) * 2017-09-08 2022-04-01 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN111799172A (zh) * 2019-04-08 2020-10-20 上海先进半导体制造股份有限公司 利用肖特基二极管作场板制作的ldmos及其制作方法
CN111192928A (zh) * 2020-01-09 2020-05-22 西安交通大学 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN111192928B (zh) * 2020-01-09 2021-08-13 西安交通大学 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN115547828A (zh) * 2022-11-07 2022-12-30 瑞森半导体科技(湖南)有限公司 一种肖特基二极管及其制备方法
CN115547828B (zh) * 2022-11-07 2023-03-10 瑞森半导体科技(湖南)有限公司 一种肖特基二极管及其制备方法

Also Published As

Publication number Publication date
TW201208082A (en) 2012-02-16
DE102011050943A1 (de) 2012-03-08
US20120007097A1 (en) 2012-01-12
KR20120005372A (ko) 2012-01-16

Similar Documents

Publication Publication Date Title
CN102315280A (zh) 具有合并的场板和保护环的肖特基二极管
US11121216B2 (en) III-nitride devices including a graded depleting layer
US10573762B2 (en) Vertical gallium nitride Schottky diode
CN101562182B (zh) 集成的hemt和横向场效应整流器组合、方法及系统
CN105977209B (zh) 半导体装置及其制造方法
JP4531071B2 (ja) 化合物半導体装置
TWI514592B (zh) 用於氮化鎵肖特基二極體之端接結構
CN100380675C (zh) 包括GaN的高压微电子器件
US20110101369A1 (en) Gallium nitride semiconductor device with improved termination scheme
US9755045B2 (en) Rectifier structures with low leakage
TW201036145A (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP2013080895A (ja) 窒化物半導体素子及びその製造方法
CN103035702A (zh) 化合物半导体器件及其制造方法
KR20150084853A (ko) 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드
WO2015077916A1 (zh) GaN基肖特基二极管整流器
JP2010199597A (ja) 化合物半導体装置の製造方法
KR20140124273A (ko) 질화물 반도체 소자 및 그 제조 방법
US8592298B2 (en) Fabrication of floating guard rings using selective regrowth
CN102544087B (zh) 基于氮化物的半导体器件及其制造方法
CN106298977A (zh) 二极管阳极结构、纵向二极管以及横向二极管
CN106449775A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
JP5569321B2 (ja) 半導体装置およびその製造方法
JP6516738B2 (ja) Ｉｉｉ族窒化物半導体を用いた電子デバイスおよびその製造方法、および該電子デバイスを製作するためのエピタキシャル多層ウエハ
CN106486545A (zh) 半导体单元
CN109285774B (zh) 一种基于氮化镓的结势垒肖特基二极管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111

WD01 Invention patent application deemed withdrawn after publication