TW201208082A - Schottky diode with combined field plate and guard ring - Google Patents

Schottky diode with combined field plate and guard ring Download PDF

Info

Publication number
TW201208082A
TW201208082A TW100116640A TW100116640A TW201208082A TW 201208082 A TW201208082 A TW 201208082A TW 100116640 A TW100116640 A TW 100116640A TW 100116640 A TW100116640 A TW 100116640A TW 201208082 A TW201208082 A TW 201208082A
Authority
TW
Taiwan
Prior art keywords
guard ring
layer
field plate
schottky
over
Prior art date
Application number
TW100116640A
Other languages
English (en)
Inventor
Francois Hebert
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of TW201208082A publication Critical patent/TW201208082A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201208082 六、發明說明： 【相關申請的交叉引用】 本申請涉及2010年8月7日提交的題爲“30：11〇丁1'1<：丫 diode with combined field plate and guard RING”的序列號爲61/362,499 (代理人的卷號爲SE-2808) 並且在此被稱爲‘ 499申請的美國臨時專利申請。本申請據 此要求美國專利申請N 〇. 6 1 / 3 6 2，4 9 9的權益。‘ 4 9 9申請的 整體由此以引用方式併入於此處。 【發明所屬之技術領域】 本發明總體上涉及半導體製程領域，尤其涉及蕭特基 二極體。 【先前技術】 蕭特基二極體可以包括具有低正向壓降和快速切換操 作的半導體二極體。蕭特基二極體可以用於功率應用，包 括例如在DC-DC同步降壓轉換器、DC-DC升壓轉換器以及 AC-DC功率轉換器中的二極體。 【發明内容】 本發明的實施例提供了在高施加電壓下具有減小漏電 流的一個或多個半導體二極體。這種半導體二極體的一個 示例包括蕭特基二極體’具有限定了蕭特基接觸區域的合 併的保護環和場板。蕭特基金屬可以至少部分地形成在蕭 201208082 特基接觸區域之上以及至少部分地形成在合併的保護環和 場板之上。 【實施方式】 本文描述的一些實施例提供了將保護環與自我對準場 板結構相結合的二極體.二極體的實施例包括垂直蕭特基 二極體、橫向蕭特基二極體和橫向p_N接面二極體。在一 些實施例中，保護環與場板同時形成。本文描述的其他實 施例包括兩個或三個場板。
圖1A疋具有合併的保護環和場板1丨〇的垂直蕭特基二 極體100的一個實施例的截面圖。合併的保護環和場板i ^ 〇 疋崩潰電壓增強結構，提供了場板與保護環兩者的功能。 如圖1A所示，合併的保護環和場板丨1〇包括正摻雜（p型） 氮化鎵（P-GaN) 〇在其他實施例中，合併的保護環和場板丄J 〇 包括正摻雜氮化鋁鎵（P_A1GaN) '正摻雜氮化銦鋁（p inAlN) 或者正摻雜氮化銦鎵（InGaN)。用於GaN ’ AmaN，inAiN 和InGaN實施例的P型摻雜劑的一個實施例是鎂（Mgh ^蕭特基二極體1〇〇包括基板132,在基板之上形成了緩 衝層13心陰極層136形成在緩衝層134之上並且包括 N+。形成環形的陰極116形成在GaNN +陰極層ι36的部分 之上電壓保持層122也形成在GaN N+陰極層136的部分 之上。在圖1A的實施例中，電壓保持層122包括由GaN 形成的Nj晶層。電壓保持層122限定了用於垂錢特基 二極體1〇〇的作爲GaNN+陰極層136的摻雜濃度和厚度的 201208082 « 函數的垂直崩潰電壓。例如，垂直厚度大約爲6_9微米hm) 以及摻雜濃度大約爲^15到1Ε17 (每cm3的原子）的電壓保 持層122產生大約50〇_8〇〇伏（v)的崩潰電壓。 蕭特基二極體1〇〇使用金屬_半導體結作爲蕭特基接觸 區域1 3 0 (也被稱爲阻擋區域或者蕭特基接觸開口）。蕭特基 接觸區域130是位於由合併的保護環和場板11〇包圍的電 壓保持層122上方的區域。合併的保護環和場板ιι〇的場 板部分是耦合到電壓保持層122的閘極，電壓位於電壓保 持層122與蕭特基金屬12〇之間。 *蕭特基金屬120充當陽極。在圖1A所示的實施例中， 蕭特基金屬120形成在電壓保持層122的至少部分之上。 電流從蕭特基金屬120經過零壓保持層122，通過㈣N+ 陰極層136流到陰極丨16。實現較低電壓水平的實施例可以 具有較薄的電壓保持層122或者具有比實現較高電壓水平 的實施例更尚的摻雜濃度。類似地，具有較高電壓水平的 實施例將具有較厚電壓保持層122或者具有較低摻雜濃度。 、合併的保護環和場板110是自我對準的並且部分地形 成在電介質124之上。自我對準表明場板和保護環與單個 f罩同時形成從而知到具有相同結構和形狀的合併的保護 &和场板1 10。這消除了將需要對準的額外的遮罩的需要。 在個實施例中，合併的保護環和場板丄【〇包括沿電介質 ⑵的邊緣形成的近似環形層’在合併的保護環和場板ιι〇 的環形内和下方的區域中限定了蕭特基接觸區域13〇。在一 個實施例中，蕭特基金屬12〇形成在蕭特基接觸區域13〇 5 201208082 的至少部分以及合併的保護環和場板1 1 〇的至少部分之上。 典型的蕭特基一極體在高電塵具有明顯的漏電流，這 是因爲在蕭特基接觸區域130的周圍的低阻擋高度或不理 想末知（。這種漏電流一般來說是反向施加電屡的函數，這 ’是因爲在蕭特基接觸區域13〇的周圍的高並且集中的電 場。在圖1Α中，合併的保護環和場板110提供場板從而減 小蕭特基接觸區域130處的峰值電場。合併的保護環和場 板110形成作爲導電場板，也作爲η型電壓保持層122内 的Ρ型保濩環。合併的保護環和場板Η 〇也提供蕭特基接 觸區域130以及暴露的蕭特基金屬12〇的周圍的遮罩，尤 其在高電壓處。在垂直蕭特基二極體1〇〇中，電流在位於 限定或環繞在合併的保護環和場板11〇内的中心區域下方 的電壓保持層122的中心區域（即，蕭特基接觸區域13〇)中 流動，控制電場並且通過陽極蕭特基金屬12〇。 蕭特基金屬120的實施例包括用於特定半導體和應用 的NiAu或任何其他適合材料，包括但不限於錄（Ni)、鈦 (Ti)、始（Co)、鋁（A1)、鉑（Pt)、钽（Ta)等。垂直二極體的一 些實施例包括對金屬化層（例如，蕭特基金屬12〇)的歐姆接 觸而不是對金屬化層的類蕭特基接觸。在這種實施例中， Ti/Al/Au、Ti/Al/Ni/Au或層的其他結合在大約8〇〇。〇或更高 溫度下被退火從而形成對p型合併的保護環和場板丨丨〇的 歐姆（即，非整流）接觸β 電壓保持層122是氮化鎵（GaN)N-磊晶層。在其他實施 例中’電壓保持層12 2包括其他材料，包括但不限於石夕 201208082 (Sl)、鍺（Ge)、SiGe、氮化鋁鎵（AlGaN)、氮化銦鎵（InGaN)、 磷化銦（InP)、畔化鎵（GaAs)等。電壓保持層m的實施例 包括摻雜或未摻雜材料。基才反132可以包括任何適合的基 板材料’包括但不限於Si、藍寶石、鑽石、碳化石夕、㈣、 InP %。電介質層124的一些實施例包括氮化矽、氮氧化矽、 氧化物氮化链、氧化铭（Α!2〇3)或它們的組合，包括具有 多層的實施例。電介質| 124的其他實施例是鈍化膜，例 如厚度範圍大約爲的聚酰亞胺、苯並環丁烯 (BCB)，或者厚度範圍大約爲115μηι的su_8光阻劑。 在圖1A所示的實施例中，合併的保護環和場板11〇包 括使用選擇性磊晶成長（SEG)或磊晶橫向過成長（EL⑺所形 成的p-GaN。SEG是用於在半導體基板上磊晶成長半導體 材料的技術。在圖1A中，合併的保護環和場板n〇是使用 SEG成長在電壓保持層122上。p_N接面形成在^型 場板110與η-型電壓保持層122之間。在使用SEG時不需 要注入。以低於用於退火的典型溫度的溫度進行磊晶層的 成長。例如，磊晶成長的一些實現方式處於95〇_丨丨〇〇。c範 圍，而注入物退火的一些實現方式大約在i 200。C附近。因 爲蕭特基二極體100在退火步驟期間沒有暴露於高溫，所 以SEG與不同的層結構更相容。例如，SEG與較薄的GaN 層相容’這是因爲降低了從GaN N+層擴散的風險以及其他 應力的減小。使用SEG來成長層提供了單個步驟用於形成 P-GaN的合併的保護環和場板11 〇 ’這是因爲它可以從電壓 保持層122的介面橫向成長（例如由於ELO)。 201208082 P-GaN的合併的保護環和場板11〇在暴露於成長以N 的反應物時在電介f 124中的曲面之上成長。電介質的曲 形減小了峰值電場，這是由於缺少銳角和逐步的電介質厚 度變化。在電介質"4例如是二氧化石夕或包含電介質的 其他氧化石夕的-蕭特基二極體1〇〇的實施例+，在選擇性地 成長合併的保護環和場板110時減小了區域中除了圖案化 的保護環開口之外的P型GaN或AlGaN的晶核。 圖1 B是具有合併的保護環和雙場板144的垂直蕭特基 二極體140的一個實施例的截面圖。在該實施例中蕭特 基金屬142重疊合併的保護環和場板u〇從而形成合併的 保護環和雙場板144。蕭特基金屬142的這種重疊充當第二 場板（被稱爲雙場板146)，形成了合併的保護環和雙場板 M4。合併的保護環和雙場板144耦合到電壓保持層a〗。 這種耦合的強度取決於合併的保護環和雙場板144以及雙 場板146到電壓保持層122的接近程度。 通過二極體140的電場的形狀基於合併的保護環和場 板110以及雙場板146的形狀變化❶合併的保護環和場板 1 10以及雙場板146的一些實施例設計成更多地保護電壓保 持層122的初始接觸並且在到電壓保持層122的距離增大 時向外和向上擴散。在其他實施例中，合併的保護環和場 板U0以及雙場板146具有分層結構並且形成曲面從而減 小尖銳邊緣以改善遮罩。 在圖1B所示的實施例中，摻雜層丨5〇成長在合併的保 護環和場板1 10的頂部。摻雜層丨50是合併的保護環和場 8 201208082 板no的上方部分，被摻雜成比合併的保護環和場板丨1〇 勺下方邛刀更问的濃度。掺雜層15〇在任意陽極金屬電極 人4雜半V體層之間提供了低電阻接觸。在合併的保護環 昜板1 10爲P-型時，播雜層15〇爲P +換雜層。彳參雜層15〇 7如包括GaN或者A1GaN。摻㈣15〇與合併的保護環和 場板11G相比相對要薄。在—個實施例中，摻雜層150通 過僅摻雜合併的保護環和場板11〇的上方部分而形成。 圖2A是具有單級自我對準的合併的保護環和場板210 的垂直蕭特基二_ 的—個實施例的戴面^在該實 包Ή中&併的保蠖環和場板2 1 0包括沒有選擇性成長的 Ν 〃型地，*在電介質或形成的材料之上沒有非選擇性 成長半導a^·，所得到的半導體的結構在非晶體半導體區 或之上是非Ba體，多晶冑，微晶體或者奈米晶體，並且晶 體材料一般來說成長在晶體半導體開口窗之上。如圖2A所 示，合併的保護環和場板21〇包括兩部分：保護環UOd 和場板2丨0-2。保護環21(M爲單晶體，而場板2i〇 2具有 較低負（P具有更多晶粒邊界）。由於結位於保護環21 〇 _ ^ 的單晶體區域十並且電流 不流過場板2 1 0-2，所以這沒有引 電介質224之上形成的 起電性能問題《在一些實施例中 222之上的保護環 場板2 10-2的品質不同於電壓保持層 21 CM的品質。 在圖2A所示的實施例中，保護環210-1包括從電壓保 1層222成長的P_GaN並且爲單晶體或者具有較高品質而 悬板 I括P_GaN並且爲多晶體、微晶體或奈米晶體。 201208082
GaN非選擇性地成長在電介質224 (例如包括氧化物）之上 並且成長料€保持層222之上的視窗中，在單個步驟中 得到兩個不同種類的成長。因此’無需考慮場板η。」的成 長缺陷，合併的保護環和場板2丨〇借助GaN成長過程獲得， 該GaN成長過程是比SEG成長更快和較低溫度過程（取決 於反應物的制法）。基於氮化物的電介質224可以用於在 例士使用全P型GaN或AlGaN成長合併的保護環和場板 2 1 0時有利於合併的保護環和場板2丨〇的p型材料的晶核和 成長* 圖2B是具有合併的保護環和雙場板25〇的垂直蕭特基 二極體240的一個實施例的截面圖。合併的保護環和雙場 板250包括充當第一場板的P_GaN場板242_2和透過重疊 %板242-2充當第二場板的蕭特基金屬244以及保護環 242-1。P-GaN保護環242-1和場板242-2沒有選擇性地成 長。 圖3 A和3B是具有合併的保護環和雙場板的垂直蕭特 基二極體的實施例的截面圖。在圖3A中，蕭特基二極體300 包括具有P-GaN的合併的保護環和雙自我對準場板3 1〇(在 本文被稱爲“雙場板310”）。雙場板31〇包括在電介質層 324中的階層325之上形成的保護環310-1和場板310-2 » 在該實施例中’雙場板3 1 〇包括P_GaN並且使用在分階的 電介質324和P-保護環結構中的階層325來實現。在一個 實施例中’使用磊晶（‘‘ epi” ）橫向過成長（EL0)技術形成 P-GaN。蕭特基金屬332形成在雙場板310的部分之上並且 10 201208082 儘管沒有完全覆蓋場板3 1 〇 - 2但是提供了雙場板β 圖3Β示出了圖3Α的蕭特基二極體300的替代蕭特基 二極體350，蕭特基金屬342在雙場板31〇之上延伸。在該 實施例中，使用蕭特基金屬342和p_GaN保護環材料實現 兩個結合保護環和場板3 6 0。 圖4A和4B是具有p_磊晶保護環的垂直蕭特基二極體 的實施例的截面圖。在圖4A中，透過選擇性地成長 P-GaN(沒有ELO)，或者透過成長全p型磊晶層並且蝕刻掉 不是保護環410的部件的任何部分來形成p_GaN磊晶保護 裒41 0電”貝424部分地形成在p_GaN蟲晶保護環4 1 〇 之上亚且接觸蕭特基金屬420，其中蕭特基金屬42〇沒有重 疊電介質424。在圖4B中，蕭特基金屬42〇在電介質4之4 之上延伸並且形成場板430。 圖5A到5L是對應於製造垂直蕭特基二極體5〇〇的方 法的一個實施例的垂直蕭特基二極體5〇〇的一個實施例的 截面圖。在一個實施例中，該方法形成具有選擇性地成長 P-GaN保護環514的垂直GaN蕭特基二極體5〇〇，保護環 形成自我對準場板5 1 8。圖5A描繪了形成在基板5〇2之上 的至少一個緩衝層5〇4。基板5〇2的實施例包括⑴、藍寶石、 鑽石矽晶體（SOD)、碳化矽等。N+GaN陰極層5〇6(也被稱 爲掩埋層）成長在至少一個緩衝層5〇4之上。在一些實施例 中’緩衝層504包括多層。電壓保持層5〇8包括成長在 掩埋層5 0 6之上的N型漂移區域。在一個實施例中，電 壓保持層508爲GaNN-磊晶層。在其他實施例中，&νν_ 201208082 磊晶電壓保持層508的摻雜濃度大約爲l〇i5到ι〇ΐ7，厚度 範圍大約爲M〇微米（μηι)，取決於所需要的崩潰電壓（例如 100 到 1000 V) 〇 I虫刻電壓保持層508的部分已暴露圖5Β中的陰極層 5〇6。在-個實施例中，執行臺面㈣來暴露陰㈣5〇6。 可以使用乾㈣（例如，感應柄合等離子體（icp))進行絲 刻，也可以使用其他技術。在圖5〇：中，電介質層51〇沈積 在暴露的陰極f 508之上並且保冑電壓保持層5〇8。圖％ 所示的電介質| 5H)的實施例包括三層：第—氧化物或氣 氧化物層510-1，氮化物層51〇_2，以及第二氧化物或氮氡 化物層5 1 0-3 (也被稱爲“氧化物_氮化物氧化物層”）。電 介質層510的其他實施例包括氧化物、氮氧化物或包括 氮化矽、AIN、AlSiN ' AlSi、N等的任何其他電介質材料。 在圖5D中，圖案化光阻劑光阻遮罩5丨2以暴露保護環圖案 513。各向同性地蝕刻電介質51〇從而限定橫向場板的範圍。
圖5E到5H示出了形成保護環5 14的階段。在圖5E中， 在合適位置使用原始光阻劑光阻遮罩512乾蝕刻電介質51〇 的氮化物5 1 0-2和較低氧化物層5丨〇_ 1從而暴露電壓保持層 508的環。在圖5F中執行抗蝕劑剝離。在圖中，在暴露 的電壓保持層508之上的視窗513中成長p_GaN或者AmaN 保護環514。使用3£0或£1^0成長？_0心或入1(3心保護環 5 14的實施例。在一個實施例中，如果對於SEG/ELO P-GaN 或AlGaN成長優選氧化物層，則選擇性地去除任何暴露的 氮化物510-2。一個實施例包括成長在p層頂部的p + GaN 12 201208082 或AlGaN蓋層從而減小與p層的接觸電阻。 圖5H描述了從蕭特基開口遮罩516的圖案化以及暴露 的GaN保護環514的蝕刻得到的蕭特基開口 517。在一個 實施例中’由於從右到左來蝕刻和暴露電介質51〇的容限 的原因，遮罩516是簡單的遮罩。在一個實施例中，對暴 露的電介質5 1 〇執行過蝕刻。蕭特基開口 5丨7的邊緣處在 P-GaN保護環514内，在那與電壓保持層5〇8接觸。在圖 51中’飯刻電介質510的氮化物510_2和氧化物層51(M 的暴露部分從而暴露電壓保持層508。 在圖5 J中，執行完剝離抗蝕劑和清潔。在—個實施例 中，沈積和蝕刻蕭特基金屬518。在另一實施例中’沈積光 阻劑，隨後沈積蕭特基金屬518並且執行光阻劑的卸除。 蕭特基金屬的實施例包括Ni、NiAu、Pt、Ti、Co、Ta、Ag、 Cu、A1連同其他以及它們的組合。在圖5J中示出了不帶蕭 特基金屬場板的蕭特基二極體5〇〇(類似於圖丨A的實施 例）。在另一實施例中，蕭特基金屬5 1 8延伸通過p_GaN保 護環514從而提供額外的場板（類似於圖iB的實施例）。圖 5K不出了暴露陰極區域、形成陰極電極520，鈍化該裝置， 以及執行互連金屬518圖案化以及形成陽極電極522的結 果。互連金屬518的實施例包括Tiw/Au、Ti/Au、Ti/Al/Au、 Ti/TiN/A卜 Ti/TiN/AlCu、Ti/Al/Ni/Au 和其他以及它們的組 δ。互連金屬5 1 8通過在較低場板之外延伸而可以充當場 板。在上述方法的一些實施例中，以比典型方法少的步驟 圖案化該裝置的保護環5 14和内部區域。 13 201208082 圖6A到61是對應於製造垂直蕭特基二極體600的方 法的一個實施例的階段的垂直蕭特基二極體600的—個實 施例的截面圖。圖6 A圖示了形成在掩埋層6 0 6，緩衝層6 〇 4 和基板602之上的GaN N-蟲晶電壓保持層608之上的電介 質層610的沈積的結果。在圖6A的實施例中，電介質層61〇 包括形成在氧化物層609之上的氮化物層611。在其他實施 例中’電介質層610包括氮化矽，AlSiN、氧化物、氮氧化 物、ALN或它們的組合。在另一實施例中，在執行圖6 a的 電介質沈積之前實現類似於圖5A和5B的製造階段。 在圖6B中，圖案化光阻劑光阻遮罩6 1 3，暴露保護環 圖案’以及各向同性地姑刻電介質層6 1 0從而限定橫向場 板範圍。在另一實施例中，添加遮罩從而限定橫向場板範 圍。使用圖6C中的抗蝕劑遮罩613執行電介質層61〇的乾 敍刻從而形成保護環圖案640。圖6C具體地示出了触刻氧 化物層609。圖6D圖示了在剝離光阻劑光阻遮罩6丨3之後 的垂直蕭特基二極體600。由於如圖6D所示執行的各向同 性選擇性触刻的結果形成了蕭特基開口區域6丨7。 圖6Ε描述了使用非選擇性“全磊晶”技術或導致在電 介質遮罩區域之上成長非單晶體材料614的SEG-ELO技術 而成長的P-GaN(或AlGaN)層614(例如，在使用快速成長率 時）。在GaNN-磊晶層614]之上成長的p_GaN (或A1GaN) 是單晶體，而在其他層614_2之上成長的p_GaN (或AlGaN) 具有奈米晶體、微晶體或多晶體結構。在一個實施例中， 在氧化物層用於P-GaN磊晶成長時選擇性地去除任何暴露 ⑧ 14 201208082 的氮化物層611。使用氮化物或氮氧化物來取代氧化物的實 施例得到改善，其中氮化物在磊晶成長期間被暴露，這是 因爲基於氮化物的薄膜效果是更有效的晶核層（即，在高溫 下具有較高穩定性）並且在磊晶成長期間更穩定，並且如果 在高溫金屬有機化學汽相沈積（MOCVD)磊晶成長epi過程 期間氧化物分解（即，氫將Si02分解成Si和氧，並且以 爲GaN* A1GaN中的摻雜物），則氧化物的存在可以 産生P-型GaN(或AlGaN)的一些相反摻雜。 在圖6F中，已圖案化蕭特基開口遮罩6 1 6並且蝕刻| 露的GaN或A1GaN&而暴露電介質61〇。在一個實施例中J 蕭特基開口區域617的邊緣處於p_GaN或AlGaN保護環61 内在那與電壓保持層6〇8接觸。圖6G示出了保持在被舍 而暴露電壓保持層6〇8的蕭特基開口區域617内的喝 ”貝6 1 〇。在圖6H中，已蚀刻抗触劑6 ^ 6並且清潔晶片。 已圖案化蕭特基金屬622,其在一個實施例中在 構614外部延伸從而提供額外的場板。圖61描述了圖案“ 的陰極電極634和陽極電極636。 ^ ^在圖61所示的實施例的一種實現方式近似包括以 厚度：2〇〇到2__用於基板層6()2, g」到_用於 衝層6〇4 ’ 0·1到5 _用於掩埋層606，0.5到9 μιη用 電壓保持層608，〇.01到用於電介質層610,以及5 到5〇〇〇 Α用於蕭特基金屬622。ρ，保護環614的厚戶 :為⑽到丨0，_Α並且寬度可以處於範； 取決於圖案化小尺寸的能力。然而，這應該理解作爲示 15 201208082 性非限定實施例，並且其他實施例可以包括不同的尺寸。 圖7是具有雙場板710的橫向PN接面7〇2二極體7〇〇 的一個實施例的截面圖。重疊P-A1GaN保護環61〇的陽極 /歐姆或蕭特基金屬620形成雙場板710。p_A1GaN(或GaN) 保護環610接觸載子施體層632，包括形成在GaN層63〇 之上的AlGaN »在一個實施方式中，在p_A1GaN (或GaN) 保護環610上成長P + GaN或AlGaN層從而減小接觸電阻。 在該橫向PN接面二極體700中，電流從陽極（例如，橫向 PN接面702)流到陰極734。崩潰電壓由陽極邊緣7〇2到陰 極734的接觸邊緣的橫向間隔來設置。在正向偏置狀況下， 電流流過形成在緊挨著AlGaN或In A1N載子施體層632下 方的GaN層630(也被稱爲緩衝或通道層）中的二維電 子氣）。在實現AlGaN或GaN的實施例中，丨〇 μιη的橫向間 隔產生大約在500和1000V之間的崩潰電壓。實現保護環 的橫向二極體的其他實施例包括GaN之上的inAIN，或各 層的另外組合從而基於2DEG (二維電子氣）形成橫向裝 置◊不同的實現方式包括各種環或“軌道，，類型佈局，例 如，陽極電極圍繞陰極電極，或反之亦然。 橫向蕭特基二極體的替代實施例包括不同的半導體 層。例如，橫向蕭特基二極體的一個實施例包括以下層組 合：基板、應力減緩層、緩衝或通道層（例如GaN的缓衝或 溝槽層）、薄二元阻擋層（例如包括厚度大約爲5-25人的 A1N)、載子施體層（例如包括具有大約25%的A1的AlGaN 或者具有大約10-25%的In的InAIN)以及蓋層或鈍化層（例 16 201208082 化）%予尺大約爲5到30人的GaN、細鈍化或者SiN鈍 可—凡阻擒層改善了雇G中的載子密度。蓋層或鈍 S以不摻雜用於低電壓應用或者摻雜N+從而減小接觸 電阻。 〜〜 〜圖8 A和8B是具有p_GaN重疊的橫向蕭特基二極體的 霄施例。圖8A描述了包括形成圍繞蕭特基接觸區域的環的 自我對準的結合保護環和場&㈣的橫向蕭特基二極體 副。結合保護環和場板81〇包括P-AlGaN或GaN。圖8B 描述了具有雙場板的橫向蕭特基二極體850。蕭特基金屬 重疊場板和保護環81〇從而形成雙場板。 圖9A到9F是對應於製造橫向蕭特基二極體9〇〇的方 法的—個實施例的階段的橫向蕭特基二極體9〇〇的一個實 轭例的截面圖。載子施體層910形成在緩衝或通道層9〇6 ^上緩衝或通道層906形成在基板9〇2上的應力減緩或 爰衝層904之上。基板的實現方式包括以（例如，具有< 1 1卜 朝向）、藍資石（例如，c_平面）、碳化矽、s〇D，矽上鑽石矽 晶體（silicon on diamond on siHc〇n)或任何其他基板材料。 透過注入或者臺面蝕刻載子施體層91〇執行橫向隔離從而 肖除2DEG並且由此將裝置區域與周圍區域相隔離。電介質 9U沈積在載子施體層910之上。在該實施例中，載子施體 層91〇包括具有大約10-30%範圍的A1的AlGaN。在另_實 施例中，載子施體層910包括具有大約5_25%範圍的化的 InAIN。在一個實施例中，電介質9丨丨是電介質層疊，包括 底部電介質913之上的頂部電介質912。電介質911的一此 17 201208082 實施例包括氮化物、氮化物氧化物或 奶及下方和上方具有氧化 物的氮氧化物。在電介質911夕 買1之上圖案化蕭特基環形遮罩 914,並且乾#刻電介f 911以暴露半導體層910。如本領 域技術人員已知的那樣’在橫向蕭特基實施例巾，本文描 述的層的H结構和目的可以不同於相對於垂 施例的上述的結構和目的。 在圖9B中，執行剝離抗蚀劑從而減緩蕭特基環形遮罩 914。圖案化第二抗蝕齊"16從而形成場板區域。圖％示 出了頂部電介f 912的各向同性敍刻、形成凹坑或下切用 於場板的結果。在圆9D中’去除第二抗钮劑916。f特基 接觸區域930中的垂直壁足夠高從而限制保護環％。的成 長。借助ELO選擇性地成長保護環92〇。在一些實施例中， 保·1 920包括P-型GaN、AlGaN或inAIN。非選擇性地 成長保護環920的其他實施例。在這種實施例中，執行蝕 刻從而從不想要的區域去除任何成長的GaN或AiGaN。 在圖9β中，圖案化蕭特基遮罩922。触刻.蕭特基接觸 區域930之上的電介質911從而暴露蕭特基接觸區域93〇。 圖9F示出了剝離遮罩922以及在蕭特基接觸區域93〇之上 沈積並圖案化蕭特基金屬940的結果。在其他實施例中， 圖案化陰極，進一步蝕刻電介質，形成金屬互連並且鈍化 裝置900。 圖1〇是裝置1000,包括具有合併的保護環和場板1012 的至少一個蕭特基二極體。裝置1000包括耦合到電源1022 和處理電路1 020的功率轉換器1 〇 1 〇。功率轉換器1 〇丨〇並 ⑧ 18 201208082 入具有合併的保護環和場板1 〇 1 2的至少一個蕭特基二極 體。在一個實施例中’裝置1 〇〇〇包括具有結合保護環和雙 場板的蕭特基二極體。在另一實施例中，電源丨〇22位於裝 置1 000外部。裝置1 〇〇〇爲任意電子裝置，例如行動電話、 電腦、導航裝置、微處理器、高頻裝置等。在一個實施例 中，功率轉換器1 0 1 0爲高電流和高電壓功率轉換器。本文 “述的％板一極體的實施例可以實現在其他功率裝置，高 功率密度和尚效率DC功率轉換器以及高電壓AC/DC功率 轉換器或者使用蕭特基二極體或橫向p_N接面二極體的任 何其他應用中。 本文描述的一些實施例提供了具有減小漏電流的蕭特 基二極體。製造方法的一些實施例提供了形成蕭特基二極 體的更少步驟’減小了製造成本。在一個實施例中，單個 步驟形成P-N保護環和場板兩者。成長p保護環比注入產 生較小破壞和漏電流並且是較低溫度過程。本文描述的一 個實施例包括具有崩潰電壓增強結構的二極體，由合併的 保護環和場板結構組成’其具有與陰極摻雜相對的導電類 型。保護環與鄰近蕭特基接觸開口的陰極區域接觸。保護 環^場板由相同的材料製成並且場板與保護環電接觸並且 重登圍繞蕭特基接觸開口的電介質。 在本文的討論和申請專利範圍中，相對於一個位 :::上㈣材料使用的術語“在…上，、示材料之間的
At六士 y 衣不材枓接近，但是可 此存在-個或多個另外的介人材料使得接觸成文可能但不 19 201208082 疋％黑的。"在…上”或“在…之上，，都不暗指本文所使 用的任何方向。術語“共形”描述了 一種塗覆材料，其中 八升7材料保持了底面材料的夾角。術語“大約”指示所列 數值可能存在稍微變化，只要這種變化不會造成過程或結 構對所示實施例的不一致即可。 在本申請中使用的相對位置的術語是基於平行於晶片 或基板的慣用平面或工作表面的平面定義的，而與晶片或 基板的朝向無關β在本申請中使用的術語“水平，，或“橫 向”被定義爲平行於晶片或基板的慣用平面或工作表面的 平面，而與晶片或結構的朝向無關。術語“垂直，，指的是 垂直於水平的方向。諸如“在…上”、“側，，（如在“側 壁”中那樣）、“較高，，、“較低”、“在…之上，，“頂 部”和"下方”的術語是相對於晶片或基板的頂表面的 慣用平面或工作表面定義的，而與晶片或基板的朝向無關。 描述了由所附申請專利範圍限定的本發明的許多實施 例。然而，應當理解，彳以在不脫離所要保護的發明的精 神和範圍的情況下對所述實施例進行各種變型。本文描述 的特定實施例的特徵和方面可以與其他實施例的特徵和方 面結合或者替代其他實施例的特徵和方面。因此，其他實 施例落入所附申請專利範圍的範疇内。 【圖式簡單說明】 圖1Α疋具有正摻雜的氮化鎵（p_GaN)的結合保護環和 場板的垂直蕭特基二極體的一個實施例的截面圖。 ⑧ 201208082 圖1 β是具有兩個結合保護環和場板的垂直蕭特基二極 體的一個實施例的截面圖。 圖2 Α疋具有單級自我對準場板的垂直蕭特基二極體的 一個實施例的戴面圖。 2 日 ^ 疋”有雙場板的垂直蕭特基二極體的一個實施例 的截面圖。 圖3 A和圖3B是具有兩個結合保護環和場板的垂直蕭 特基二極體的實施例的戴面圖。 圖A和圖4B是具有P磊晶環的垂直蕭特基二極體的 實施例的戴面圖。 圖5A到圖5K是對應於製造垂直蕭特基二極體的方法 勺個實施例的垂直蕭特基二極體的一個實施例的戴面 圖。 圖6Α到圖61是對應於製造垂直蕭特基二極體的方法 的個實％例的垂直蕭特基二極體的替代實施例的截面 圖。 圖7疋具有雙場板的橫向ρΝ接面二極體的一個實施例 的截面圖。 圖8Α和圖8Β是具有p_GaN重疊的橫向蕭特基二極體 的實施例的截面圖。 一圖9A到圖9F是對應於製造橫向二極體的方法的—個 Λ施例的檢向二極體的—個實施例的戴面圖。 圖〇疋包括具有場板和保護環的至少一個二極體的货 置的框圖。 21 201208082 在各個附圖中相同的標號和指代指示相同的元件 【主要元件符號說明】 100 蕭特基二極 110 場板 116 陰極 120 蕭特基金屬 122 電壓保持層 124 電介質 130 接觸區域 132 基板 134 緩衝層 136 陰極層 140 二極體 142 蕭特基金屬 144 雙場板 146 雙場板 150 摻雜層 200 蕭特基二極 210 場板 210-1 保護環 210-2 場板 222 電壓保持層 224 電介質 22 201208082 240 蕭特基二極體 242-1 保護環 242-2 場板 244 蕭特基金屬 250 雙場板 300 蕭特基二極體 310 場板 3 10-1 保護環 310-2 場板 324 電介質 325 階層 332 蕭特基金屬 342 蕭特基金屬 350 蕭特基二極體 360 場板 410 保護環 420 蕭特基金屬 424 電介質 430 場板 500 蕭特基二極體 502 基板 504 緩衝層 506 陰極層 508 電壓保持層 23 201208082 510 電介質 510-1 氮氧化物層 510-2 氮化物層 510-3 氮氧化物層 512 光阻劑光阻遮罩 513 保護環圖案 5 14 保護環 516 遮罩 517 蕭特基開口 518 金屬 520 陰極電極 522 陽極電極 600 蕭特基二極體 602 基板 604 緩衝層 606 掩埋層 608 電壓保持層 609 氧化物層 610 電介質 611 氮化物層 613 光阻劑光阻遮罩 614 _ P-GaN 層 614-2 其他層 616 蕭特基開口遮罩 24 201208082 617 蕭特基開口區域 620 蕭特基金屬 622 蕭特基金屬 630 GaN層 632 陰極電極 636 陽極電極 640 保護環圖案 700 二極體 702 PN接面 710 雙場板 734 陰極 810 場板 850 蕭特基二極體 860 蕭特基金屬 900 蕭特基二極體 902 基板 904 緩衝層 906 通道層 910 施體層 911 電介質 912 頂部電介質 913 底部電介質 914 環形遮罩 916 抗蝕劑 25 201208082 920 保護環 922 遮罩 930 接觸區域 1000 裝置 1010 功率轉換器 1012 場板 1020 處理電路 1022 電源 26

Claims (1)

  1. 201208082 七、申請專利範圍： 1 · 一種蕭特基二極體，包括·· 及 合併的保護環和場板 其限定了蕭特基接觸區域；以 〜取隹肅特基接角f 上以及至少部分地形成在合併的保護環和場板之上。 2·如申請專利範圍第1項所述的蕭特基二極體，進一步 包括： π 7 電壓保持層’其中合併的佯 J 1示邊娘和場板的至少一部分 接觸所述電壓保持層； 其中蕭特基接觸形成在所械I 取仗所述蕭特基金屬與所述電壓保 持層之間。 的蕭特基二極體，其中， 、氮化鋁鎵（AlGaN)、矽 3.如申請專利範圍第2項所述 所述電壓保持層包括氮化鎵（GaN) ⑶）、緒（Ge)、石夕錯（SlGe)、氮化銦鎵（inGaN)、磷化銦（Μ) 氮化銦鋁（InAIN)或砷化鎵（GaAs)t之一。 (如申請專利範圍帛2項戶斤述的蕭特基二極體，其中所 述合併的保護環和場板《p型材料並且借助所述電壓保持 層形成P-N接面。 5·如申請專利範圍第1項所述的蕭特基二極體，進一步 包括： 載子施體層，其中所述合併的保護環和場板至少部分 地形成在所述載子施體層之上。 6.如申請專利範圍第5項所述的蕭特基二極體，其中： 27 201208082 所述結合保護環和場板包括氮化鎵（GaN);並且 所述載子施體層包括氮化鋁鎵（AlGaN)或氮化銦紹 (InAIN)中之一，並且在所述合併的保護環和場板下方形成 二維電子氣（2DEG)。 7. 如申請專利範圍第5項所述的蕭特基二極體，進—步 包括： 基板； 應力減緩層，其形成在所述基板之上； 包括GaN的通道層； 二元阻擋層，其形成在所述通道層之上；以及 鈍化層，其形成在所述載子施體層之上。 8. 如申請專利範圍第1項所述的蕭特基二極體，其中所 述合併的保護環和場板包括氮化鎵（GaN)、正摻雜的氮化鋁 鎵（P-AlGaN)或正摻雜的氮化銦紹（ρ_ιηΑΐΝ)。 9. 如申請專利範圍第丨項所述的蕭特基二極體，其中所 述蕭特基金屬形成在整個合併的保護環和場板之上。 10. 如申請專利範圍第i項所述的蕭特基二極體，進一 步包括： 陰極’其形成在掩埋區域之上；以及 緩衝層，其形成在基板之上，其中所述掩埋區域形成 在緩衝區域之上； 其中所述陰極爲第一導電類型；以及 其中所述合併的保護環和場板爲與第一導電類型相對 的第二導電類型。 28 201208082 11. 如申請專利範圍第丨項所述的蕭特基二極體，其中 所述合㈣保m環和場板的上方部分被摻雜成比所述合併 的保護環和場板的下方部分更高的濃度。 12. —種蕭特基二極體，包括： 基板，其中電壓保持層位於所述基板之上； 合併的保遵被和場板，其與所述電壓保持層的至少一 部分接觸； 蕭特基金屬，其形成在所述合併的保護環和場板所限 定的區域中的戶斤述電壓保持層之上並且在所述合併的保護 環和場板之上至少部分地延伸。 13. 如申請專利範圍第12項所述的蕭特基二極體，其中 所述合併的保護環和場板在電介f層之上至少部分地延 伸0 M.如申請專利範圍第12項所述的蕭特基二極體，其中 所述蕭特基金屬形成在整個合併的保護環和場板之上。 15.如申清專利範圍第12項所述的蕭特基二極體，其中 所述合併的保護環和場板包括第一晶體類型的第一部分以 及第二晶體類型的第二部分。 16·如申請專利範圍第15項所述的蕭特基二極體，立中 所述第-料接觸所述電㈣持層輯述第三部分形成在 所述電介質層之上。 1 7 .如申請專利範圍第Μ τ5 M、_L. 貝所述的蕭特基二極體，豆中 所述第一晶體類型具有比所述篦_ a 4第一日日體類型更好的品質。 18.如申請專利範圍第M TS ^、、 員所述的蕭特基二極體，其 29 201208082 中： 所述第一晶體類型爲單晶體；以及 所述第二晶體類型爲非晶 晶體中之一。 非—奈水晶體、微晶體或多 19.如申請專利範圍第12項所述的蕭特基二極體，進一 步包括： M進 陰極，其形成在掩埋區域之上的；以及 缓衝層，其形成在所述基板之上的。 卜20.如申請專利範圍第19項所述的蕭特基二極體，其 所述陰極爲第一導電類型；以及 所述合併的保護環和場板爲與所述第-導電類型相對 的第二導電類型。 2^.如申請專利範圍第12項所述的蕭特基二極體，其中 所述電介質層包括含有氧化物層' 氮化㈣、氮氧化物層 的一層或多層。 22·如申請專利範圍第12項所述的蕭特基二極體，其中 所述電介質層是分階的。 23·如申請專利範圍帛12工貝所述的蕭特基二極體，其 中： 所述電壓保持層包括氮化鎵（GaN)、氮化鋁鎵 (AlGaN) ' 鋁（Si)、鍺（Ge)、矽鍺（siGe)、氣化銦鎵（InGaN)、 氮化銦鋁（ΙηΑΙΝ)、磷化銦（Inp)或砷化鎵（GaAs)*之一；並 且 30 201208082 所述合併的保護環和場板包括正摻雜的氮化鎵（p_GaN) 或正推雜的InAIN中之一； 所述基板包括Si、藍寶石、矽-鑽石、碳化矽、GaN或 InP中之一；以及 所述蕭特基金屬包括鎳、鈦、鈷、鋁、鉑或钽中之一、 或者它們的結合。 24.如申請專利範圍第12項所述的蕭特基二極體，其中 所述合併的保護環和場板是自我對準的。 25 ·如申請專利範圍第12項所述的蕭特基二極體，其中 所述合併的保護環和場板的上方部分被摻雜成比所述合併 的保護環和場板的剩餘部分更高的濃度。 26. —種形成二極體的方法，包括： 沿蕭特基接觸區域的邊緣形成保護環，其中所述保護 環部分地與所述蕭特基接觸區域共面並且部分地在所述蕭 特基接觸區域上方延伸；以及 在所述蕭特基接觸區域的至少一部分和所述保護環的 至少一部分之上沈積蕭特基金屬。 27·如申請專利範圍第26項所述的方法，進一步包括： 形成電介質層； 在所述至少電介質層之上圖案化第一抗蝕劑從而形成 保護環圖案； 蝕刻所述電介質層從而形成保護環區域，其中所述保 護壞區域接觸所述蕭特基接觸區域的邊緣； 剝離所述第一抗蝕劑； 31 201208082 在所述保護環的至少 而形成蕭特基開口； —部分之上圖 案化第二抗触劑從 名J未由所述第一杬蝕劑覆蓋的暴露的保護環以及所 述蕭特基開口内的電介質層的部分；以及 剝離所述第二抗敍劑。 28. 如申請專利範圍第27項所述的方法，進一步包括各 向同性地蝕刻所述電介質層從而限定場板的橫向範圍。 29. 如申請專利範圍帛27項所述的方法，其中敍刻所述 電介質層的—部分進—步包括執行乾㈣從而去除所述電 介質層的部分。 30.如申請專利範圍第26項所述的方法，進一步包括： 形成電壓保持層，其中所述保護環部分地形成在所述 電壓保持層上。 31·如申請專利範圍第30項所述的方法，進一步包括： 蝕刻所述電壓保持層的一部分從而暴露所述陰極層； 以及 在暴露的陰極層之上沈積所述電介質層。 32.如申請專利範圍第3〇項所述的方法，其中形成電介 質層進一步包括： 在所述電壓保持層之上沈積第一氧化物或氮氧化物 層； 在所述第一氧化物或氮氧化物層之上沈積氮化物層； 以及 在所述氮化物層之上沈積第二氧化物或氮氧化物層。 ⑧ 32 201208082 33.如申請專利範圍第3()項所述的方法，進—步包括·· 在掩埋層之上形成陰極電極； 鈍化所述二極體；以及 圖案化互連金屬，I φ新、+· 萄其中所述互連金屬在場板之上延伸 從而提供雙場板。 f 34.如申請專利範圍第26項所述的方法，其中形 環包括使用選擇性磊晶成旱Γ Sp 丧 ^ 日曰成長（SEG)技術在所述俤護環區域 中成長所述保護環。 Λ π 35.如申請專利範圍第26項所述的方法，其中形成保護 環包括使用磊晶橫向過成e ( Ρ τ Α、 ’ ϋ 錢長（ELQ)技術在㈣保護㈣域 中成長所述保護環》 36.如申請專利範圍第26項所述的方法，進一步包括： 形成載子施體層，其中所述保護環部分地形成在所述 载子施體層上。 r隹3一7:::專利範圍第％項所述的方法，其中形成保護 衣進…括選擇性地成長所述保護環從而形成自我對準 的合併的保護環和場板。 38·如申請專利範圍第37項所述的方法，其中所述保護 環包括第-晶體結構而所述場板包括第二晶體結構。 39. 如申請專利範圍第26項 只π述的方法，其中沈積蕭特 基金屬包括在整個保護環之上呔藉 上沈積所述蕭特基金屬。 40. 如申請專利範圍帛26項所述的方法，其中 所述保護環至少部分成長在電介質之上；以及 所述蕭特基金屬形成在所述保護環的部分之上而非電 33 201208082 介質之上，並且其中所述蕭特基金屬沒有形成在所述電介 質之上。 41 ·如申請專利範圍第26項所述的方法，進一步包括： 在緩衝層和電壓保持層之上形成電介質層，其中所述 電介質層包括形成在氧化物層之上的氮化物層； 在至少電介質層之上圖案化第一抗蝕劑從而形成保護 環圖案； 橫向蝕刻所述氮化物層從而形成保護環區域和場板的 橫向範圍，其中所述保護環區域接觸所述蕭特基接觸區域 的邊緣； 蝕刻由所述第一抗蝕劑暴露的所述氧化物層； 剝離所述第一抗蝕劑； 其中形成保護環包括在剝離所述第一抗触劑之後成長 t穆雜的氮化鎵（P-GaN)、正換雜的氮化㈣（p_AiGaN)、正 :雜的氮化鋼鎵（P_InGaN)或正摻雜的氮化銦歸_in謂) =一 1中在所述電㈣持層正上方成長的保護環的一 一：具有第一晶體結構而在其他地方成長的保護環的至少 4分具有第二晶體結構； 圖案化第二抗蝕劑； 分 蝕刻由所述第二抗！虫劑暴露的所述保護環的至少一部 以及 剝離所述第二抗蝕劑。 環二如=?_項所述的方法，其中形成保護 少包括使㈣選擇性全5晶技術、選擇㈣晶成長 34 201208082 (S E G)技術或者蟲晶橫命…屮曰 來成 長所述保護環。曰曰^向過成長（⑽）技術中之 43·如申請專利範圍第26項所述的方法，進—Η括： 在掩埋層之上形成電壓保持層； 乂 ^ 透過触刻所述電壓保持層 卢如、+、#广 J 1刀办成知向隔離； 在所边電壓保持層之上沈積電介質層； 在所述電介質層之上圖案化環形遮罩； 韻刻由所述環形遮罩暴露的所述電介 述電壓保持層； 曰攸而暴路所 剝離所述環形遮罩； 圖案化第一抗敍劑從而限定場板區域； 執行對所述電介質層的至少一 〇|刀的各向同性蝕刻； 剝離所述第一抗蝕劑； 護壤使用蟲晶橫向過成長(EL〇)技術選擇性地成長所述保 圖案化第二抗蝕劑從而限定結區域，· 蝕刻由所述第二抗蝕劑暴露的表面；以及 剝離所述第二抗蝕劑。 44.一種二極體，包括： 陰極，其具有第一導電類型； 蕭特基接觸開口，其在電介質區域内；以及 ^朋’貝％壓增強結構，其鄰近所述蕭特基接觸開口，具 有_所述第一導電類型相對的第二導電類㉟，並且包括合 併的保護環和場板； 35 201208082 其中所述保護環和場板包括第一材料； 其中所述保護環接觸所述陰極；並且 其中所述場板與所述保護環電接觸並且重疊所述電介 質區域。 45. 如申請專利範圍第44項所述的二極體進一步包括 形成在所述蕭特基接觸開口以及合併的保護環和場板的至 少一部分之上的陽極金屬。 46. 如申請專利範圍第44項所述的二極體，其中所述陽 極金屬形成在合併的整個保護環和場板之上並且提供雙場 板。 47. —種二極體，包括： 陰極，其具有第一導電類型； 接觸開口’其在電介質區域内；以及 崩潰電壓增強結構’其在所述接觸開口内，具有與所 述第一導電類型相對的第二導電類型，並且包括合併的保 護環和場板； 其中所述合併的保護環和場板包括第一材料； 其中所述保護環與電壓保持層電接觸；以及 所述場板與所述保護環電接觸並且重疊所述電介質區 域0 48. 如申請專利範圍第47項所述的二極體，其中在所述 保護環與所述電壓保持層之間的所述接觸形成P-N接面。 49. 一種電子裝置，包括： 包括至少一個二極體的功率轉換器，其中所述二椏體 ⑧ 201208082 包括·’ 基板，其中崩潰電壓增強結構位於所述基板之上； 合併的保護環和場板，其沿蕭特基接觸區域的邊緣形 成， 金屬’其形成在由所述合併的保護環和場板限定的區 域中的所述崩潰電壓增強結構之上並且在所述合併的保護 環和場板之上至少部分地延伸；以及 處理電路’其耦合到所述功率轉換器。 50.如申請專利範圍第49項所述的裝置，其中所述至少 一個二極體爲垂直蕭特基二極體、橫向蕭特基二極體或p_N 接面二極體中之一。 裂置，其中所述合併 之上延伸。 裝置，其中所述金屬 5 1 _如申請專利範圍第49項所述的 的保護環和場板至少部分地在電介質層 52.如申請專利範圍第49項所述的 形成在整個合併的保護環和場板之上。 八、圖式： (如次頁） 37
TW100116640A 2010-07-08 2011-05-12 Schottky diode with combined field plate and guard ring TW201208082A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36249910P 2010-07-08 2010-07-08
US12/944,163 US20120007097A1 (en) 2010-07-08 2010-11-11 Schottky diode with combined field plate and guard ring

Publications (1)

Publication Number Publication Date
TW201208082A true TW201208082A (en) 2012-02-16

Family

ID=45437953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116640A TW201208082A (en) 2010-07-08 2011-05-12 Schottky diode with combined field plate and guard ring

Country Status (5)

Country Link
US (1) US20120007097A1 (zh)
KR (1) KR20120005372A (zh)
CN (1) CN102315280A (zh)
DE (1) DE102011050943A1 (zh)
TW (1) TW201208082A (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2631950A4 (en) * 2010-10-20 2015-10-21 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US8772144B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
US8871600B2 (en) * 2011-11-11 2014-10-28 International Business Machines Corporation Schottky barrier diodes with a guard ring formed by selective epitaxy
US8772901B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US8927999B2 (en) 2011-11-21 2015-01-06 Avogy, Inc. Edge termination by ion implantation in GaN
CN104347732A (zh) * 2013-07-23 2015-02-11 立锜科技股份有限公司 接面能障肖特基二极管及其制造方法
CN103400864B (zh) * 2013-07-31 2016-12-28 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
US9324884B1 (en) * 2015-02-12 2016-04-26 Cindy X. Qiu Metal oxynitride diode devices
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
DE112015007227T5 (de) * 2015-12-24 2018-09-13 Intel Corporation Kontaktstruktur mit niedriger Schottky-Barriere für Ge-NMOS
CN109216437B (zh) * 2017-06-30 2021-08-24 无锡华润上华科技有限公司 场板的自对准制造方法及半导体器件的制造方法
CN107393952B (zh) * 2017-07-12 2020-01-17 电子科技大学 一种具有复合介质层结构的结势垒肖特基二极管
CN109473483B (zh) * 2017-09-08 2022-04-01 世界先进积体电路股份有限公司 半导体装置及其制造方法
WO2019066914A1 (en) 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
WO2019066908A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE
WO2019066916A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
CN109950323B (zh) * 2017-12-20 2022-04-08 中国科学院苏州纳米技术与纳米仿生研究所 极化超结的ⅲ族氮化物二极管器件及其制作方法
US10833198B2 (en) 2019-03-14 2020-11-10 International Business Machines Corporation Confined source drain epitaxy to reduce shorts in CMOS integrated circuits
CN111799172A (zh) * 2019-04-08 2020-10-20 上海先进半导体制造股份有限公司 利用肖特基二极管作场板制作的ldmos及其制作方法
CN111048597B (zh) * 2019-12-09 2022-07-29 中国电子科技集团公司第五十五研究所 一种sbd器件及其制备方法
CN111192928B (zh) * 2020-01-09 2021-08-13 西安交通大学 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
US11848389B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
CN115547828B (zh) * 2022-11-07 2023-03-10 瑞森半导体科技(湖南)有限公司 一种肖特基二极管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
US20060091493A1 (en) * 2004-11-01 2006-05-04 Silicon-Based Technology Corp. LOCOS Schottky barrier contact structure and its manufacturing method

Also Published As

Publication number Publication date
DE102011050943A1 (de) 2012-03-08
CN102315280A (zh) 2012-01-11
US20120007097A1 (en) 2012-01-12
KR20120005372A (ko) 2012-01-16

Similar Documents

Publication Publication Date Title
TW201208082A (en) Schottky diode with combined field plate and guard ring
US8492773B2 (en) Power devices with integrated protection devices: structures and methods
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
EP2394299B1 (en) Semiconductor structure and a method for manufacturing a semiconductor structure
US8372738B2 (en) Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
CN105977209B (zh) 半导体装置及其制造方法
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US20160190296A1 (en) Gallium nitride based high electron mobility transistor including an aluminum gallium nitride barrier layer
JP2013080895A (ja) 窒化物半導体素子及びその製造方法
WO2012121952A2 (en) Electrode configurations for semiconductor devices
TW201338134A (zh) 氮化鎵半導體裝置
KR20120120826A (ko) 질화물 반도체 소자 및 그 제조방법
CN110797393A (zh) 电子器件
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
CN106298977B (zh) 二极管阳极结构、纵向二极管以及横向二极管
JP2008130699A (ja) ワイドバンドギャップ半導体装置およびその製造方法
US10170563B2 (en) Gallium nitride semiconductor device with improved termination scheme
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN104051458B (zh) 低泄漏整流器结构
CN112750700A (zh) 高电子迁移率晶体管及其制作方法
KR20160079617A (ko) Hemt-호환가능 측면 정류기 구조물
US11824086B2 (en) Method of fabricating super-junction based vertical gallium nitride JFET and MOSFET power devices
WO2023115701A1 (zh) 可降低泄露电流的iii族氮化物晶体管结构及其制作方法
CN103377921A (zh) 一种常开型氮化镓场效应晶体管的制造方法