CN115547828B - 一种肖特基二极管及其制备方法 - Google Patents
一种肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN115547828B CN115547828B CN202211381611.6A CN202211381611A CN115547828B CN 115547828 B CN115547828 B CN 115547828B CN 202211381611 A CN202211381611 A CN 202211381611A CN 115547828 B CN115547828 B CN 115547828B
- Authority
- CN
- China
- Prior art keywords
- area
- schottky diode
- carrying
- groove
- corrosion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000005260 corrosion Methods 0.000 claims abstract description 26
- 230000007797 corrosion Effects 0.000 claims abstract description 26
- 238000001259 photo etching Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract description 20
- 239000007924 injection Substances 0.000 claims abstract description 20
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000000407 epitaxy Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 24
- 238000011161 development Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 8
- 238000004026 adhesive bonding Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000243 solution Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XWROUVVQGRRRMF-UHFFFAOYSA-N F.O[N+]([O-])=O Chemical compound F.O[N+]([O-])=O XWROUVVQGRRRMF-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004347 surface barrier Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基二极管及其制备方法，其中所述肖特基二极管的制备方法包括以下步骤：提供一种衬底，所述衬底表面通过外延形成N型外延层；在外延层表面生长氧化层，厚度6500Å，用P区光刻板光刻出环状图形，腐蚀开窗后，做硼注入、高温推结、形成P型掺杂分压环；用沟槽区光刻板进行沟槽区光刻，通过硅腐蚀形成多个间隔分布的沟槽区，并在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区，各沟槽区深度范围为1.0~1.2μm；将各多晶硅掺杂区内进行镓铝砷注入，以形成沟槽结合镓铝砷注入的肖特基二极管。本发明旨在提高开关速度，降低正向压降，减小表面漏电流，降低功率损耗，提高器件的稳定性、可靠性及使用寿命。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种肖特基二极管及其制备方法。
背景技术
目前，肖特基二极管包括普通型和挖槽型肖特基二极管，其中，挖槽型肖特基势垒二极管是一种表面势垒器件，具有低功耗、大电流、超高速半导体器件，其反向恢复时间极短，还是一种热载流子二极管，正向压降小，整流特性好，可靠性高，温度特性好等特点。现有的挖槽肖特基势垒二极管制备中被广泛应用的是磷掺杂工艺，其制备工艺主要包括：首先进行表面氧化、通过涂胶、光照、显影、氧化层刻蚀、去胶工艺流程开出工艺窗口、硅腐蚀、多晶硅回填等工艺，常用的挖槽肖特基二极管技术虽稳定可靠，但存在局限性，其中在沟槽腐蚀深度d≧5μm时，不利于多晶硅回填工艺处理，以致于导致成品率低下，只能达到30%~70%，进而无法实现提高载流子迁移率。
现有公开号为CN105161520A的发明专利公开的一种采用沟槽场效应实现自适应场截止技术的器件结构，其中设置的沟槽深度为2~20μm，虽然存有部分沟槽腐蚀深度小于5μm的情况，但其采用的是一种利用沟槽场效应实现的自适应场截止技术，并不需要掺杂过程，只需要在器件背面制作沟槽即可引入场截止层，虽彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点，但无法实现提高载流子迁移率以实现提高器件的稳定性、可靠性及使用寿命。
发明内容
本发明的主要目的是提供一种肖特基二极管及其制备方法，旨在解决现有肖特基二极管的无法实现提高载流子迁移率，以提高器件的稳定性、可靠性及使用寿命的技术问题。
为实现上述目的，本发明提供一种肖特基二极管的制备方法，其中，所述制备方法包括以下步骤：
提供一种衬底，所述衬底表面通过外延形成N型外延层；
将所述N型外延层表面进行硼注入、高温推结处理，形成P型掺杂分压环；
将所述P型掺杂分压环区域内通过沟槽光刻、硅腐蚀形成多个间隔分布的沟槽区，并在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区，各沟槽区深度范围为1.0~1.2μm；
将各多晶硅掺杂区内进行镓铝砷注入，以形成沟槽结合镓铝砷注入的肖特基二极管。
可选地，所述将所述N型外延层表面进行硼注入、高温推结处理，形成P型掺杂分压环的步骤，包括：
将所述N型外延层表面预先进行清洗及干燥处理；
然后经过第一次氧化、涂胶处理，以及通过P区光刻板进行曝光显影腐蚀，形成P型掺杂注入窗口；
并在P型掺杂注入窗口中进行硼注入、高温推结处理，形成P型掺杂分压环区。
可选地，所述第一次氧化处理的步骤，包括：
将清洗及干燥处理的N型外延层表面在1000~1150℃氧化炉中生长形成厚度为6500Å的第一氧化层。
可选地，所述高温推结处理的步骤，具体包括：
将硼注入后的区域在900~1050℃进行推结处理，并形成厚度为5000Å的第二氧化层。
可选地，所述在所述P型掺杂分压环的区域内通过沟槽光刻、硅腐蚀形成多个间隔分布的沟槽区的步骤，包括：
在所述P型掺杂分压环的区域内进行涂胶处理，以及通过沟槽区光刻板进行曝光显影腐蚀，形成相应的刻蚀区域；
然后通过混合酸在对应的刻蚀区域内进行硅腐蚀，形成多个间隔分布的沟槽区。
可选地，所述混合酸为硝酸-氢氟酸的混合酸。
可选地，所述制备方法还包括：
对完成镓铝砷注入后的晶片表面进行涂胶处理，并通过沟槽区反板进行曝光显影、多晶腐蚀，并在900~1050℃进行牺牲氧化处理，生成300~400Å的第三氧化层。
可选地，所述步骤还包括：
将第三氧化层表面进行涂胶处理，并通过引线孔区光刻板进行曝光显影腐蚀，并通过Ti溅射、Ti合金、Ti腐蚀、AlSi (1%) 溅射，形成对应的溅射电极区；
并在所述溅射电极区进行涂胶处理，并通过金属区光刻板进行曝光显影腐蚀，并在400℃下进行金属合金30min。
为实现上述目的，本发明还提供一种肖特基二极管，所述肖特基二极管是根据上述任一项所述的肖特基二极管的制备方法制得。
本发明提供一种肖特基二极管及其制备方法，通过提供一种衬底，所述衬底表面通过外延形成N型外延层；在外延层表面生长氧化层，厚度6500Å，用P区光刻板光刻出环状图形，腐蚀开窗后，做硼注入高温推结形成P型掺杂分压环；用沟槽区光刻板进行沟槽区光刻，通过硅腐蚀形成多个间隔分布的沟槽区，并在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区，各沟槽区深度范围为1.0~1.2μm；将各多晶硅掺杂区内进行镓铝砷注入，以形成沟槽结合镓铝砷注入的肖特基二极管。其中，该肖特基二极管制备中，通过制备浅槽腐蚀以及多晶硅回填，使得产生的晶格缺陷少，成品率可达到98%以上，进而可实现圆片免测，同时在多晶硅沟槽区注入镓/铝/砷杂质，使其在晶体中引入镓/铝/砷结构，进而基于其扩散常数高，迁移率高的优势，达到降低阈值电压的效果，即可有效缩短时间参数T，提高器件工作频率F，降低开关损耗，进而提高器件的稳定性、可靠性及使用寿命。
附图说明
为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一种肖特基二极管制备方法的一实施例制备的多组肖特基二极管的剖视图；
图2为图1所示的肖特基二极管的俯视图。
附图标号说明：
本发明目的的实现、功能特点及优点将结合实施方式，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明的一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
需要说明，本发明实施方式中所有方向性指示（诸如上、下……）仅用于解释在某一特定姿态（如附图所示）下部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
并且，本发明个实施方式之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参见图1，为本发明一种肖特基二极管制备方法的一实施例中制备的肖特基二极管的正面剖视图，所述制备方法包括以下步骤：
步骤1，提供预设大小的衬底1，所述衬底1表面通过外延形成N型外延层2，其中衬底1与N型外延层2均为硅材质。
步骤2，将所述N型外延层2表面进行硼注入、高温推结形成分压环3，具体地，首先将所述N型外延层2表面在清洗机中用化学试剂进行清洗及干燥处理；然后将干燥处理的外延层表面在1000~1150℃氧化炉中生长形成厚度为6500Å的第一氧化层，并在第一氧化层的表面做涂胶处理，并通过P区光刻板对涂胶后的第一氧化层进行曝光显影腐蚀，进而形成P型掺杂注入窗口，最后在P型掺杂注入窗口中进行硼注入、高温推结处理，形成P型掺杂分压环3。
进一步地，所述高温推结处理的步骤，包括：将硼注入后的晶片在900~1050℃进行推结处理，形成厚度为5000Å的第二氧化层，所述第二氧化层位于所述第一氧化层的区域内，最终得到P型掺杂分压环。如图2所示，所述P型掺杂分压环3为闭合的环状结构，并且P型掺杂分压环3为具有一定宽度与深度的矩形环，且在转角部分做倒角处理。
步骤3，将完成P型掺杂分压环3制备工艺后，用沟槽光刻板进行沟槽光刻，通过硅腐蚀形成多个间隔分布的沟槽区，具体地，通过沟槽区光刻板进行曝光显影腐蚀，形成相应的刻蚀区域；然后通过混合酸在对应的刻蚀区域内进行硅腐蚀，形成多个间隔分布的沟槽区，其中各沟槽区深度范围为1.0~1.2μm，以及相邻沟槽区的间距基本与各沟槽区的宽度相同，其中各沟槽区的宽度范围为0.01~0.4um，一般地，所有沟槽区可形成了有源区条形阵列结构。优选地，所述混合酸为硝酸-氢氟酸的混合酸，并且各沟槽区均位于P型掺杂分压环的环形区域内。
进一步地，在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区4，并将各多晶硅掺杂区4内通过粒子注入机进行镓铝砷注入，以形成沟槽结合镓铝砷注入的肖特基二极管。该肖特基二极管制备中，通过制备浅槽腐蚀以及多晶硅回填，使得产生的晶格缺陷少，成品率可达到98%以上，进而可实现圆片免测，同时在多晶硅沟槽区注入镓/铝/砷杂质，使其在晶体中引入镓/铝/砷结构，进而基于其扩散常数高，迁移率高的优势，达到降低阈值电压的效果，即可有效缩短时间参数T，提高器件工作频率F，降低开关损耗，进而提高器件的稳定性、可靠性及使用寿命。
进一步地，在步骤3之后，所述制备方法还包括：
步骤4，对完成镓铝砷注入后的晶片表面进行涂胶处理，并通过沟槽区反板进行曝光显影、多晶腐蚀；
步骤5，多晶硅刻蚀后，在900~1050℃进行牺牲氧化处理，生成300~400Å的第三氧化层。
步骤6，将第三氧化层表面进行涂胶处理，并通过引线孔区光刻板进行曝光显影腐蚀，并通过Ti溅射、Ti合金、Ti腐蚀、AlSi (1%) 溅射，形成对应的溅射电极区；并在所述溅射电极区进行涂胶处理，并通过金属区光刻板进行曝光显影腐蚀，并在400℃下进行金属合金30min，进而完成肖特基二极管的正面处理工艺。
进一步地，根据上述步骤进行肖特基二极管的正面处理工艺，使得最终得到的肖特基二极管基于多晶硅沟槽区注入镓/铝/砷杂质，使其在晶体中引入镓/铝/砷结构，并通过进一步地检测获取得到肖特基二极管内部的电子迁移率可达8000cm2/v.s，可有效缩短时间参数T，提高器件工作频率F，降低开关损耗。以及最终得到的超低正向压降Vf，最小值为0.45V，超低反向漏电流Irm最大为50μA，以及温度适应性范围在-65~150℃，以及热阻典型值可达27℃/W。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围。
Claims (9)
1.一种肖特基二极管的制备方法，其特征在于，所述制备方法包括以下步骤：
提供一种衬底，所述衬底表面通过外延形成N型外延层；
将所述N型外延层表面进行硼注入、高温推结处理，形成P型掺杂分压环；
在所述P型掺杂分压环的环形区域内通过沟槽光刻、硅腐蚀形成多个间隔分布的沟槽区，并在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区，各沟槽区深度范围为1.0~1.2μm；
将各多晶硅掺杂区内进行镓、铝和砷杂质注入，以形成沟槽结合镓铝砷注入的肖特基二极管。
2.根据权利要求1所述的肖特基二极管的制备方法，其特征在于，所述将所述N型外延层表面进行硼注入、高温推结处理，形成P型掺杂分压环的步骤，包括：
将所述N型外延层表面预先进行清洗及干燥处理；
然后经过第一次氧化、涂胶处理，以及通过P区光刻板进行曝光显影腐蚀，形成P型掺杂注入窗口；
并在P型掺杂注入窗口中进行硼注入、高温推结处理，形成P型掺杂分压环。
3.根据权利要求2所述的肖特基二极管的制备方法，其特征在于，所述第一次氧化处理的步骤，包括：
将清洗及干燥处理的N型外延层表面在1000~1150℃氧化炉中生长形成厚度为6500Å的第一氧化层。
4.根据权利要求3所述的肖特基二极管的制备方法，其特征在于，所述高温推结处理的步骤，包括：
将硼注入后的区域继续在900~1050℃进行推结处理，并生长厚度为5000Å的第二氧化层。
5.根据权利要求1至4中任一项所述的肖特基二极管的制备方法，其特征在于，所述在所述P型掺杂分压环的区域内通过沟槽光刻、硅腐蚀形成多个间隔分布的沟槽区的步骤，包括：
在所述P型掺杂分压环的区域内进行涂胶处理，以及通过沟槽区光刻板进行曝光显影腐蚀，形成相应的刻蚀区域；
然后通过混合酸在对应的刻蚀区域内进行硅腐蚀，形成多个间隔分布的沟槽区。
6.根据权利要求5所述的肖特基二极管的制备方法，其特征在于，所述混合酸为硝酸-氢氟酸的混合酸。
7.根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述制备方法还包括：
对完成镓、铝和砷杂质注入后的晶片表面进行涂胶处理，并通过沟槽区光刻板反板进行曝光显影、多晶腐蚀，并在900~1050℃进行牺牲氧化处理，生成300~400Å的第三氧化层。
8.根据权利要求7所述的肖特基二极管的制备方法，其特征在于，所述步骤还包括：
将第三氧化层表面进行涂胶处理，并通过引线孔区光刻板进行曝光显影腐蚀，并通过Ti溅射、Ti合金、Ti腐蚀、AlSi溅射，形成对应的溅射电极区；
并在所述溅射电极区进行涂胶处理，并通过金属区光刻板进行曝光显影腐蚀，并在400℃下进行金属合金30min。
9.一种肖特基二极管，其特征在于，所述肖特基二极管是根据权利要求1至8中任一项所述的肖特基二极管的制备方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211381611.6A CN115547828B (zh) | 2022-11-07 | 2022-11-07 | 一种肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211381611.6A CN115547828B (zh) | 2022-11-07 | 2022-11-07 | 一种肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115547828A CN115547828A (zh) | 2022-12-30 |
| CN115547828B true CN115547828B (zh) | 2023-03-10 |
Family
ID=84720515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211381611.6A Active CN115547828B (zh) | 2022-11-07 | 2022-11-07 | 一种肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115547828B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124408A (ja) * | 1998-10-20 | 2000-04-28 | Nec Corp | 半導体装置の製造方法 |
| CN102315280A (zh) * | 2010-07-08 | 2012-01-11 | 英特赛尔美国股份有限公司 | 具有合并的场板和保护环的肖特基二极管 |
| CN105161520A (zh) * | 2015-08-21 | 2015-12-16 | 中国东方电气集团有限公司 | 一种采用沟槽场效应实现自适应场截止技术的器件结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6984853B2 (en) * | 2004-02-26 | 2006-01-10 | Agilent Technologies, Inc | Integrated circuit with enhancement mode pseudomorphic high electron mobility transistors having on-chip electrostatic discharge protection |
| TWI576920B (zh) * | 2015-11-20 | 2017-04-01 | 敦南科技股份有限公司 | 二極體元件及其製造方法 |
-
2022
- 2022-11-07 CN CN202211381611.6A patent/CN115547828B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124408A (ja) * | 1998-10-20 | 2000-04-28 | Nec Corp | 半導体装置の製造方法 |
| CN102315280A (zh) * | 2010-07-08 | 2012-01-11 | 英特赛尔美国股份有限公司 | 具有合并的场板和保护环的肖特基二极管 |
| CN105161520A (zh) * | 2015-08-21 | 2015-12-16 | 中国东方电气集团有限公司 | 一种采用沟槽场效应实现自适应场截止技术的器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115547828A (zh) | 2022-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| US20160240608A1 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN108010964B (zh) | 一种igbt器件及制造方法 | |
| CN115547828B (zh) | 一种肖特基二极管及其制备方法 | |
| CN109119341A (zh) | 一种vdmos器件终端结构及其制作方法 | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| CN108922888A (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN104269443B (zh) | 一种恒流二极管 | |
| CN103943471B (zh) | 外延层形成方法及半导体结构 | |
| TWI466302B (zh) | 具有終端結構之金氧半二極體元件及其製法 | |
| CN106920846A (zh) | 功率晶体管及其制造方法 | |
| CN114171597A (zh) | 一种低源极接触电阻的SiC MOSFET器件及其制备方法 | |
| JPH05283520A (ja) | 半導体装置の製造方法 | |
| JP3357793B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006186040A (ja) | 半導体装置及びその製造方法 | |
| JP2006041166A (ja) | イオン注入マスクの形成方法及び炭化珪素デバイス | |
| CN103872143A (zh) | 具有终端结构的金氧半二极管元件及其制法 | |
| CN106298744B (zh) | 功率器件的制备方法及功率器件 | |
| CN213459737U (zh) | 新型高抗动态闩锁能力的功率器件 | |
| JP2005079233A (ja) | ショットキーダイオードとその製造方法 | |
| CN211578763U (zh) | 半导体台面二极管芯片 | |
| CN108091575A (zh) | 结型场效应晶体管及其制作方法 | |
| CN208674111U (zh) | 一种功率器件的终端结构 | |
| Schneer et al. | A silicon nitride junction seal on silicon planar transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |