CN107393952A - 一种具有复合介质层结构的结势垒肖特基二极管 - Google Patents
一种具有复合介质层结构的结势垒肖特基二极管 Download PDFInfo
- Publication number
- CN107393952A CN107393952A CN201710564683.7A CN201710564683A CN107393952A CN 107393952 A CN107393952 A CN 107393952A CN 201710564683 A CN201710564683 A CN 201710564683A CN 107393952 A CN107393952 A CN 107393952A
- Authority
- CN
- China
- Prior art keywords
- doped region
- type
- type doped
- rotating fields
- complex media
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 81
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 54
- 150000001875 compounds Chemical class 0.000 claims abstract description 45
- 230000005684 electric field Effects 0.000 claims abstract description 44
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000010276 construction Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 4
- 238000011982 device technology Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- -1 compound compound Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Abstract
本发明提供了一种具有复合介质层结构的结势垒肖特基二极管，属于功率器件技术领域。本发明通过在N型材料层两侧的外壁分别设置由高、低介电常数相接触形成的复合介质层以及在N型材料层的内部设置P型氮化镓区，从而使得阳极至阴极所形成纵向电场的分布受到影响，避免了传统JBS器件所存在纵向电场强度大幅下降的缺陷，同时也避免了结边缘电场集中效应而导致的器件耐压下降，防止了器件提前击穿，进而在保证小开启电压及较大导通电流的同时还实现高耐压。另外，本发明避免使用场环和金属场板结构，从而减小了芯片面积，降低了器件的成本，提高了器件的可靠性。
Description
技术领域
本发明属于功率器件技术领域，具体涉及一种具有复合介质层结构的结势垒肖特基二极管。
背景技术
GaN功率器件因能实现高功率、高频率、高线性度、高效率等特点吸引着其在功率器件应用领域的快速发展。相比于以硅为代表的第一代半导体材料而言，以氮化镓为代表的第三代半导体材料的禁带宽度更宽、临界击穿电场更高、熔点较高、电子迁移率更大、极限工作温度更高，这也意味着GaN功率器件可以工作在更高的工作温度、更高的击穿电压和更快的开关频率下。
众所周知，整流器在功率应用领域占有重要地位，而器件的漏电和耐压能力会决定器件的安全工作区。在功率整流器中应用最广泛的包括功率肖特基势垒二极管(SBD)、PN结二极管和结势垒二极管(JBS)，然而在实际应用中，这三者均存在不足，下文将对其逐一说明：
图1为现有技术中传统二极管的结构示意图，由于GaN材料的宽禁带特性，PN结二极管的正向开启电压需达到约3V才能使其有效开启，而这一点会造成器件正向工作损耗的增加。故此，在正向偏压相同的情况下，GaN PN二极管的电流值会远远小于GaN SBD和JBS结构。在高压应用中，功率电子需要较大的电流水平，为实现此目的，往往采用较大的PN结二极管器件面积来实现。然而，由于材料限制，大面积器件的产量仍然很低。2011年Nomoto K等人在发表的文章《Over 1.0kV GaN p-n Junction diodes on free-standing GaNsubstrates》(《超过1000V的GaN基衬底GaN p-n结二极管》)中公开了一种通过在GaN基衬底上采用场板技术制作的GaN p-n结二极管，该二极管的击穿电压约为1000V，反向泄漏电流达到10-9A，但场板等结终端技术增加了工艺的复杂性，并且该p-n结二极管的击穿电压较小。
图2为传统SBD的结构示意图，SBD相比PN结二极管极有更高的效率，并且具有较小的开启电压，通常在1V左右，故此，在正向偏压相同的情况下，SBD的电流更大。然而，SBD存在反向漏电流较大的缺陷，这是因为在反向电压较高时，肖特基势垒降低效应造成其反向漏电流的增加更为显著。因为这一点，SBD通常应用于低压、大电流高频整流领域。2015年Tanaka N等人发表文章：《A vertical GaN Schottky barrier diode on a free-standing GaN substrate with blocking voltage of 790V》(《击穿电压为790V的基于GaN衬底垂直GaN肖特基势垒二极管》)，其中公开了一种采用场板技术的GaN SBD，该技术的应用使其击穿电压达到790V，正向电流约为50A，但是仍然存在反向泄漏电流较大的缺陷，并且采用场板等结终端技术也增加了制作的难度。
现有研究发现：GaN JBS能够同时具备PN结二极管和SBD的性能优势，图3为传统JBS的结构示意图，而这种高性能GaN功率整流器在实际应用中具有重要意义。理论上，当JBS正向偏置时，PN结空间电荷区宽度变窄，肖特基二极管在较低的电压下首先开启，而PN结无法开启，此时JBS的正向特性主要由肖特基二极管的特性决定。当JBS反偏时，PN结形成的耗尽区将会向N型区扩展，在一定反偏电压下，相邻的PN结耗尽区连通，并且耗尽层随着反向偏压的增加向衬底方向扩展。这个耗尽区将肖特基界面屏蔽于高场之外，避免了肖特基势垒降低效应，此时JBS的反向特性主要由PN二极管来决定，因而使反向漏电流大大减小。故而，JBS的正向特性类似SBD，只是电流密度因P型掺杂区而略小，JBS的反向特性则更倾向于PN二极管。故而，与SBD和PN结二极管相比，GaN JBS能够同时具备PN结二极管和SBD的性能优势，即既能同SBD一样具有小开启电压、大导通电流，又能同PN结二极管一样具有低漏电流、高击穿电压。然而，对传统GaN JBS而言，器件主要依靠P型掺杂区与N型材料层之间形成的PN结承受耐压，当器件内部峰值电场达到临界电场时，N型材料层内部的耗尽区宽度则决定了器件的击穿电压。故而，N型材料层的厚度达到一定值后，击穿时N型材料层的耗尽区宽度达到饱和，则器件的击穿电压也达到饱和，这将限制GaN JBS的耐高压应用；同时N型材料层内从阳极至阴极形成纵向电场的强度会随着远离P型掺杂区与N型材料层形成PN结界面而逐渐降低，由于器件击穿电压是上述纵向电场强度在阳极至阴极方向上的积分，而不断降低的纵向电场强度使得器件的击穿电压无法达到GaN材料极限，因而，无法充分发挥GaN基器件的高耐压优势。2017年Koehler AD等人在文章《Vertical GaN JunctionBarrier Schottky Diodes》(《垂直GaN结势垒肖特基二极管》)中采用JTE技术，其正向开启电压与常规SBD相当，约为0.5V，击穿电压为610V,反向泄漏电流较低，小于SBD，但相较PN结二极管的泄漏电流大，另外，该篇文章提出的GaN JBS的击穿电压较小，并且该结构尺寸很大，在材料制备、外延生长以及工艺制作方面都存在较大的困难。
发明内容
为了克服现有技术的不足，本发明提供了一种具有复合介质层结构结势垒肖特基二极管，本发明通过在N型材料层两侧的外壁分别设置由高、低介电常数相接触形成的复合介质层以及在N型材料层的内部设置P型氮化镓区，从而使得阳极至阴极所形成纵向电场的分布受到影响，避免了传统JBS器件所存在纵向电场强度大幅下降的缺陷，进而实现了器件的高耐压效果。
为实现上述目的，本发明提供了如下技术方案：
一种具有复合介质层结构结势垒肖特基二极管，其特征在于，其元胞结构包括：自上而下依次设置的金属阳极、N型材料层、复合介质层和金属阴极；所述N型材料层的上层分别具有至少两个相互独立的P型掺杂区；所述N型材料层两侧外壁分别具有复合介质层，所述复合介质层是由至少两个相对介电常数不同的介质区域形成的复合结构，相邻介质区域至少形成一个复合界面，所述复合界面与金属阳极至金属阴极所形成纵向电场形成夹角，所述夹角的范围为(0，90°]；金属阳极设置于N型材料层、介质层及P型掺杂区的表面，其中：金属阳极与P型掺杂区表面形成欧姆接触，金属阳极与N型材料层形成肖特基接触；金属阴极设置于N型材料层和介质层的表面，其中：金属阴极与N型材料层形成肖特基接触。
其中，本发明对P型掺杂区的掺杂形式不做限定，可以为高斯掺杂、均匀掺杂、极化掺杂等任何合适的掺杂形式。
为更好实现本发明，本发明中复合介质层中各介质区域的相对介电常数的取值范围为1～500；假设形成复合界面的两个介质区域中靠近P型掺杂区的介质区域的相对介电常数和远离P型掺杂区的介质区域的相对介电常数依次为K1和K2；则二者满足如下条件：
为更好实现本发明，本发明中P型掺杂区的厚度小于N型材料层的厚度。
为更好实现本发明，复合介质层的相对介电常数大于P型掺杂区的相对介电常数。
为更好实现本发明，本发明中N型材料层的掺杂浓度范围为5×1015～1×1018cm-3。
为更好实现本发明，本发明中P型掺杂区的掺杂浓度范围为1×1017～1×1020cm-3。
为了使得器件结面处的峰值电场被压低，而自阳极至阴极方向上远离结面处的纵向电场被提高，本发明复合介质层中自P型掺杂区至N型材料层的不同介质区域的相对介电常数可以为高低介电区域错落分布的层叠结构；为使得电场分布更加均匀，复合介质层中不同相对介电常数区域应自P型掺杂区至N型材料层顺次减小。
具体地，本发明中复合介质层的材料包括但不限于：SiO2、SnO2、Al2O3、HaO2、Si3N4、HfO2、HfSiO4、Ta2O5、TiO2、La2O3、ZrO2。
进一步地，本发明在N型材料层内部还具有至少一个P型氮化镓区，所述P型氮化镓区设于P型掺杂区下方且不与N型材料层底面接触；假设P型氮化镓区的个数为m，m个P型氮化镓掺杂区在N型材料层内部横向分布，且m应满足：1≤I≤(n-1)。
为更好实现本发明，本发明中P型氮化镓区(202)的掺杂浓度范围为1×1017～1×1020cm-3。
假设本发明中N型材料层的厚度和宽度依次为TN和WN，任意两个相邻P型掺杂区中心相距的距离为Sp-p，P型掺杂区的厚度为J；P型掺杂区在器件表面的横向宽度为Wp，P型氮化镓区与P型掺杂区之间的垂直距离为Tp-p，P型氮化镓区在器件表面的横向宽度和厚度依次为Lfp和Tfp；则器件各结构参数取值范围如下：
Sp-p的取值范围满足：0<Sp-p<WN；
J的取值范围满足：0.5<J<(0.1×TN)；
Wp的取值范围满足：0<Wp≤(0.8×Sp-p)；
Lfp的取值范围满足：0≤Lfp≤(0.5×Sp-p)；
Tfp的取值范围满足：0<Tfp<TN；
Tp-p的取值范围满足：0<Tp-p<TN。
本发明原理详述如下：
为了提高器件的击穿电压并保证JBS的电流密度及正向开启电压不退化，本发明采用在N型材料层两侧的外壁设置复合介质层这一技术手段，进而影响器件内部电场分布的均匀程度。本发明中复合介质层中具有不同相对介电常数的介质区域相互接触形成复合界面，其中，具有较高相对介电常数的介质层区域(以下简称为Kh区)中的电场较低，具有较低相对介电常数的介质层区域(以下简称为Kh区)中的电场较高，因而，复合界面处电场分布不连续，而这会影响器件内部电场的分布。为了使得器件结面处的峰值电场被压低，而自阳极至阴极方向上远离结面处的纵向电场被提高，本发明通过合理设置复合界面的方向，使得复合界面处引入的电场强度能够在阳极至阴极方向上产生电场分量，调节器件中阳极至阴极的纵向电场使其分布变得更加均匀，进而显著提高半导体结构的耐压能力。根据上文所述，复合界面与纵向电场形成夹角的取值范围是(0，90°]，其中：夹角为90°时效果最优。并且，由于Kh区中低电场的影响，JBS结构中P型掺杂区边缘处的电场被大幅削弱，避免了电场集中在该处，从而防止了半导体结构提前击穿。
另外，与现有传统JBS结构相比，本发明还通过在N型材料层内部设置P型氮化镓区这一技术手段避免了肖特基势垒降低效应，具体工作机理如下文所述：本发明提出的JBS结构在阳极正向偏置时，P型掺杂区与N型材料层形成PN结空间电荷区宽度变窄，阳极与N型材料层表面形成的肖特基二极管在较低的电压下首先开启，而PN结无法开启，此时，JBS的正向特性主要由肖特基二极管的特性决定；本发明提出的JBS结构在阳极反向偏置时，PN结形成的耗尽区将向N型材料层扩展，在一定反偏电压下，相邻的PN结耗尽区连通，并且耗尽层随着反向偏压的增加向衬底方向扩展。而上述耗尽区将肖特基界面屏蔽于高场之外，避免了肖特基势垒降低效应，使得反向漏电流大大减小。同时，本发明设置在N型材料层内部的P型氮化镓区会进一步耗尽漂移区，显著提升了器件的耐压强度。
相比现有技术，本发明存在如下有益效果：
1).本发明提出的JBS结构通过在N型材料层两侧的外壁设置复合介质层以及在N型材料层内部设置优化的P型氮化镓区，复合介质层结构中复合界面引入的电场强度在器件阳极至阴极所形成纵向电场方向上形成电场分量，显著优化了器件耐压时的电场分布使其更加均匀，避免了结边缘电场集中效应而导致的器件耐压下降，防止了器件提前击穿，大幅提高了器件的击穿电压。
2).本发明避免使用场环和金属场板结构，从而减小了芯片面积，降低了器件的成本，提高了器件的可靠性。
3).本发明提出的JBS结构在保证高耐压的同时还具有小的开启电压以及较大的导通电流。
附图说明
图1为传统二极管器件截面的示意图。
图2为传统SBD器件截面的结构示意图。
图3为传统JBS器件截面的结构示意图。
图4为本发明实施例1提供的具有复合介质层结构的JBS器件截面的结构示意图。
图5为本发明实施例1提供不同结构参数下具有复合介质层结构的JBS器件与传统PN结二极管器件的正向电流-正向偏压曲线对比图。
图6为本发明实施例1提供不同结构参数下具有复合介质层结构的JBS器件与传统SBD器件和传统JBS器件正向电流-正向偏压曲线对比图。
图7为本发明实施例1提供不同结构参数下具有复合介质层结构的JBS器件与传统SBD器件反向电流-反向偏压曲线对比图。
图8为本发明实施例1提供不同结构参数下具有复合介质层结构的JBS器件与传统SBD器件和传统JBS器件击穿电压曲线对比图。图9为传统SBD器件和传统JBS器件与本发明实施例1提供具有复合介质层结构的JBS器件的击穿偏置电场Ey分布对比图。
图10为本发明实施例2提供的具有复合介质层结构的JBS器件的立体结构示意图。
图11为本发明实施例2提供的具有复合介质层结构的JBS器件截面的结构示意图。
图12为本发明实施例2提供不同结构参数下具有复合介质层结构的JBS器件与传统SBD器件和传统JBS器件反向电流-反向偏压曲线对比图。
图13为本发明实施例2提供不同结构参数下具有复合介质层结构的JBS器件与传统SBD器件和传统JBS器件正向电流-正向偏压曲线对比图。
图14为传统SBD器件和传统JBS器件与本发明实施例2提供具有复合介质层结构的JBS器件的击穿偏置电场Ey分布对比图。
图1-3中，1A为传统二极管的金属阳极，2A为传统二极管的N型材料层，201A为传统二极管的P型掺杂区，3A为传统二极管的金属阴极；
1B为传统SBD器件的金属阳极，2B为传统SBD器件的N型材料层，3B为传统SBD器件的金属阴极；
1C为传统JBS器件的金属阳极，2C为传统JBS器件的N型材料层，201C为传统JBS器件的P型掺杂区，3C为传统JBS器件的金属阴极；
图4、10和11中，1为金属阳极，2为N型材料层，201为P型掺杂区，202为P型氮化镓区，3为复合介质层，301为第一介质区域，302为第二介质区域，303为第三介质区域，304为第四介质区域，305为第五介质区域，4为金属阴极，5为肖特基接触。
具体实施方式
以下通过具体实施例并结合说明书附图对本发明原理进行详细阐述，需要提前说明的是：本实施例中“长度”均是说明书附图纸面的横向尺寸，即如图中示意的x方向；“厚度”均是说明书附图纸面的纵向尺寸，即如图中示意的y方向：
图1至图3分别为传统二极管器件截面、传统SBD器件截面及传统JBS器件截面的结构示意图。传统二极管器件包括：P型材料层201A、N型材料层2A、阳极1A及阴极4A；传统SBD器件包括：N型材料层2B、阳极1B以及阴极3B：其中，所述阳极1B与所述N型材料层2B形成肖特基接触，所述阴极3B与所述N型材料层2B形成欧姆接触；传统JBS器件包括：N型材料层2C、P型掺杂区201C、阳极1C及阴极3C。
传统SBD器件在低压低功率应用中占有主导优势，但是其反向漏电流却较大，特别是在高温情况下，由于反向电压较高时的肖特基势垒降低效应的影响，使得反向漏电流的增加更为显著。而PN结二极管的开启电压约为3V，较大的开启电压会增加器件的正向工作损耗，在正向偏压同等的条件下，PN结二极管的电流值会远远小于SBD和JBS结构，而功率电子高压应用同时也需要较大的电流水平，因此需要较大的器件面积来实现。而GaN JBS能够同时具备PN结二极管和SBD的优点，即既能够同SBD器件一样具有小开启电压、大导通电流，也能够同PN结二极管器件一样具有低漏电流、高击穿电压。
实施例1：
如图4所示，本发明实施例提供了一种具有复合介质层结构的氮化镓基结势垒肖特基二极管(本实施例下文简写为HLKP JBS)，其元胞结构自上而下依次包括：金属阳极1、N型材料层2和金属阴极4，所述N型材料层2的上层分别具有至少两个相互独立的P型掺杂区201；其中，金属阳极1与P型掺杂区201表面形成欧姆接触，金属阳极1与金属阴极4均与N型材料层2形成肖特基接触；本实施例中N型材料层2的掺杂浓度范围为5×1015～1×1016cm-3，
本发明对N型材料层2的形状不做限定，通常采用长方体，在N型材料层2上层两边分别具有n个相互独立的P型掺杂区201，本实施例中P型掺杂区201的个数为2，形状为立方体且为均匀掺杂，掺杂浓度范围为1×1017～1×1018cm-3，参考附图所示，P型掺杂区201的宽度为Wp，其取值范围为1≤Wp≤3μm，P型掺杂区201的厚度(即在N型材料层2的深度)为J，其取值范围为0.5≤J≤1μm，相邻P型掺杂区201中心之间的距离为Sp-p，其取值范围为2≤Sp-p≤3μm；
在N型材料层2的内部还具有P型氮化镓区，P型氮化镓区的尺寸对性能存在影响，如果P型氮化镓区的尺寸过大，则会减小JBS的正向电流密度，增大器件的比导通电阻，因此，P型氮化镓区的尺寸需要优化；在本实施例中，P型氮化镓区的个数为1，掺杂浓度范围为1×1017～1×1018cm-3，参考附图所示，P型氮化镓区202与P型掺杂区201之间的垂直距离为Tp-p，其取值范围为1～3μm，P型氮化镓区202在器件表面的横向宽度为Lfp，其取值范围为0.1～1μm，P型氮化镓区202的厚度为Tfp，其取值范围为1～5μm；
本发明区别于现有技术主要在于：还包括设置在N型材料层2两侧外壁并与之相接触的复合介质层3，所述复合介质层3上表面覆盖有金属阳极1，复合介质层3下表面覆盖有金属阴极4；N型材料层2两侧外壁设置的复合介质层3均是由至少两个相对介电常数不同的介质区域形成的复合结构，本实施例中，两侧复合介质层3对称设置，每一侧的复合介质层3均是由两个层叠设置的介质区域组成，由上至下分别为第一介质区域301和第二介质区域302，并且第一介质区域301的厚度大于P型掺杂区201的厚度；需要说明的是：介质层3中相对介电常数较高的介质区域为Kh区，相对介电常数较低的介质区域为Kl区，Kh区和Kl区都是相对概念，二者的相对介电常数的取值范围为1～500，本领域技术人员可以根据实际需要选用合适介电常数的介质层材料；作为优选实施方式，假设形成复合界面的两个介质区域中靠近P型掺杂区(201)的介质区域的相对介电常数和远离P型掺杂区(201)的介质区域的相对介电常数依次为K1和K2；则二者满足如下条件：
金属阳极1设置于N型材料层2、复合复合介质层3及P型掺杂区201的表面，其中：金属阳极1与P型掺杂区201表面形成欧姆接触，金属阳极1与N型材料层2形成肖特基接触5；金属阴极4设置于N型材料层2和复合介质层3的表面，其中：金属阴极4与N型材料层2形成肖特基接触5。
作为优选实施方式，第一介质区域301与第二介质区域302形成的复合界面垂直于金属阳极1至金属阴极4形成纵向电场的方向设置。
需要说明的是：优选地，为使得电场分布更加均匀，复合介质层中不同相对介电常数区域应自P型掺杂区至N型材料层顺次减小，故而，本发明实施例设置时使得第一介质区域301的相对介电常数大于第二介质区域302的相对介电常数。
作为优选实施方式，复合介质层3中与P型掺杂区201相接触介质材料的相对介电常数应大于P型掺杂区201的相对介电常数；因为在JBS器件工作时，上述设置能够减小p型掺杂区边缘处的电场峰值，有效避免电场在此结面处集中，进而防止了器件被提前击穿。需要进一步说明的是：根据本领域普通知识，自P型掺杂区201至N型材料层2的方向即为在金属阳极1加正电压，金属阴极4加负电压时本发明JBS器件的工作电流方向。
下文给出了传统PN二极管器件、传统SBD器件、传统JBS器件与如本发明图4所示HLKP JBS器件的结构参数，具体如表1所示：
表1
基于上表所示传统PN二极管器件与如本发明图4所示HLKP JBS器件的结构参数，如图5所示，本实施给出了上述两种器件结构的正向电流曲线对比图。从图中可以看出：本发明提出的HLKP JBS器件正向电流的开启电压约为0.6V，而传统PN结二极管器件正向电流的开启电压约为3.3V，由此看可知，本发明提出HLKP JBS器件正向电流的开启电压明显小于传统PN结二极管器件正向电流的开启电压，即在阳极电压(正向电压)相同的条件下，本发明器件结构的正向电流密度明显大于传统PN结二极管器件的正向电流密度。
基于上表所示传统SBD器件、传统JBS器件与如本发明图4所示HLKP JBS器件的结构参数，如图6所示，本实施例给出了上述三种器件结构的正向电流对比图。从图中可以看出：本发明提出的HLKP JBS器件的正向开启电压与传统JBS器件及传统SBD器件的开启电压相当，均为0.6V左右；在阳极电压(正向电压)为1V时，传统SBD器件的电流密度为224A/cm2，本发明提出的HLKP JBS器件的正向电流密度为138A/cm2。对本发明提出的HLKP JBS器件而言，因为具有P型掺杂区201和P型氮化镓区202导致其正向电流密度略小于传统SBD器件的正向电流密度。
基于上表所示传统SBD器件、与如本发明图4所示HLKP JBS器件的结构参数，如图7所示，本实施例给出了上述两种器件结构的反向电流对比图。从图中可以看出：本发明提出的HLKP JBS器件在反向偏压时，由于上文提过的P型掺杂区201屏蔽势垒降低效应以及P型氮化镓区202的增强耗尽作用，使得该器件的反向泄漏电流密度远小于传统SBD器件的反向泄漏电流密度。
基于上表所示传统SBD器件、传统JBS器件与如本发明图4所示HLKP JBS器件的结构参数，如图8所示，本实施例给出了上述三种器件结构的击穿电压对比图。从图中可以看出：本发明提出的HLKP JBS器件的击穿电压为1896V，传统SBD器件的击穿电压为120V，传统JBS器件的击穿电压为685V，由此看来，本发明提出的器件的击穿电压更高。
基于上表所示传统PN二极管器件、传统SBD器件、传统JBS器件与如本发明图4所示HLKP JBS器件的结构参数，本实施例给出了上述四种器件结构的中击穿偏置电场Ey的分布对比图，坐标系建立如图9所示，所述击穿偏置电场Ey为x＝1时y正方向的点电场，从图中可以看出：传统SBD器件的电场分布曲线呈三角形，远离结面处的电场逐渐降低，导致器件耐压降低；而本发明提出的HLKP JBS器件通过在N型材料层2两侧外壁设置复合介质层3，使得器件内部电场分布更加均匀，有效提升了器件的耐压能力。
表2给出了如表1所示传统PN二极管器件、传统SBD器件、传统JBS器件以及如本发明图4所示HLKP JBS器件的性能参数，具体如下：
表2
实施例2：
结合图10和图11，本发明提供了一种具有复合介质层结构的氮化镓基结势垒肖特基二极管(本实施例下文简写为HLKP JBS)，本实施例的器件结构除了复合介质层3的设置与实施例1不同以外，其余结构均相同，故在此不再赘述；而本实施例器件结构中复合介质层3仍然对称设置于N型材料层2两侧外壁并与之相接触，与实施例1不同的是，N型材料层2及其内P型掺杂区201仅仅与同一介质材料相接触，具体地，每一侧的复合介质层3均是由第三介质区域303、第四介质区域304和第五介质区域305组成，其中：第三介质区域303分别与相应侧的整个外壁面接触，而第四介质区域304和第五介质区域305层叠设置于第三介质区域303内部且与相应侧外壁相隔离。
本实施例中，使得N型材料层2及其内的P型掺杂区201与同一介质材料相接触，能够减少界面电荷，进而提高器件的击穿电压，有利于器件击穿特性的提升。
下文给出了传统PN二极管器件、传统SBD器件、传统JBS器件与如本发明图10、11所示HLKP JBS器件的结构参数，具体如表3所示：
表3
基于上表所示传统SBD器件、传统JBS器件与如本发明图10、11所示HLKP JBS器件的结构参数，如图12所示，本实施例给出了上述三种器件结构的电流电压对比图。从图中可以看出：本发明提出的HLKP JBS器件的击穿电压为2296V，而传统SBD器件的击穿电压为120V，传统JBS器件的击穿电压为685V，由此看来，本发明提出的HLKP JBS器件的击穿电压较传统SBD器件的击穿电压提升近乎18倍，较传统JBS器件的击穿电压提升约3倍。
基于上表所示传统PN结二极管器件与如本发明图10、11所示HLKP JBS器件的结构参数，如图13所示，本实施例给出了上述两种器件结构的正向电流密度对比图。从图中可以看出：本发明提出的HLKP JBS器件与同尺寸下PN结二极管器件相比，击穿电压相当，而本发明器件结构的开启电压远远小于PN结二极管器件的开启电压，换而言之，在相同偏置条件下，本发明提出器件的电流密度更大。
表4给出了如表3所示传统SBD器件、传统JBS器件以及如本发明图10、11所示HLKPJBS器件的性能参数，具体如下：
表4
基于上表所示传统SBD器件、传统JBS器件与如本发明图10、11所示HLKP JBS器件的结构参数，如图14所示，本实施例给出了上述三种器件结构的击穿偏置电场的分布对比图，坐标系建立如图9所示，所述击穿偏置电场Ey为x＝1时y正方向的点电场，从图中可以看出：本发明提出的HLKP JBS器件通过在N型材料层2两侧外壁设置复合介质层3，使得器件内部电场分布更加均匀，有效提升了器件的耐压能力；而传统SBD器件的电场分布曲线呈三角形，远离结面处的电场逐渐降低，导致器件耐压降低。
上述具体实施方式仅仅是示意性的，而不是限制性的，尽管已阐述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，即可对上述实施例作出另外的变更和修改。因此本发明的权利要求的范围应涵盖优选实施例以及落入本发明范围的所有变更和修改。
Claims (10)
1.一种具有复合介质层结构的结势垒肖特基二极管，其元胞结构自上而下依次包括：金属阳极(1)、N型材料层(2)和金属阴极(4)，所述N型材料层(2)的上层分别具有至少两个相互独立的P型掺杂区(201)；其中，金属阳极(1)与P型掺杂区(201)表面形成欧姆接触，金属阳极(1)与金属阴极(4)均与N型材料层(2)形成肖特基接触，其特征在于，还包括设置在N型材料层(2)两侧外壁并与之相接触的复合介质层(3)，所述复合介质层(3)上表面覆盖有金属阳极(1)，复合介质层(3)下表面覆盖有金属阴极(4)；所述复合介质层(3)是由至少两个相对介电常数不同的介质区域形成的复合结构，相邻介质区域至少形成一个复合界面，所述复合界面与金属阳极(1)至金属阴极(4)形成的纵向电场之间夹角为(0，90°]。
2.根据权利要求1所述的一种复合介质层结构的结势垒肖特基二极管，其特征在于，在P型掺杂区(201)下方还具有至少一个横向分布在N型材料层(2)内部的P型氮化镓区(202)，所述P型氮化镓区(202)的厚度小于N型材料层(2)的厚度。
3.根据权利要求1或2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，N型材料层(2)的掺杂浓度范围为5×1015～1×1018cm-3。
4.根据权利要求1或2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，P型掺杂区(201)的掺杂浓度范围为1×1017～1×1020cm-3。
5.根据权利要求2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，P型氮化镓区(202)的掺杂浓度范围为1×1017～1×1020cm-3。
6.根据权利要求1或2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，所述P型掺杂区(201)的厚度小于N型材料层(2)的厚度。
7.根据权利要求1或2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，所述介质层(3)的相对介电常数大于所述P型掺杂区(201)的相对介电常数。
8.根据权利要求1或2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，所述介质层(3)的相对介电常数为1～500，假设形成复合界面的两个介质区域中靠近P型掺杂区(201)的介质区域的相对介电常数和远离P型掺杂区(201)的介质区域的相对介电常数依次为K1和K2；则二者满足如下条件：
<mrow>
<mn>2</mn>
<mo>&le;</mo>
<mfrac>
<msub>
<mi>K</mi>
<mn>1</mn>
</msub>
<msub>
<mi>K</mi>
<mn>2</mn>
</msub>
</mfrac>
<mo>&le;</mo>
<mn>6.</mn>
</mrow>
9.根据权利要求1或2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，定义N型材料层(2)的厚度和宽度依次为TN和WN，任意两个相邻P型掺杂区(201)中心相距的距离为Sp-p，P型掺杂区(201)的厚度为J，P型掺杂区(201)在器件表面的横向宽度为Wp；则Sp-p的取值范围满足：0<Sp-p<WN，J的取值范围满足：0.5<J<(0.1×TN)，Wp的取值范围满足：0<Wp≤(0.8×Sp-p)。
10.根据权利要求2所述的一种具有复合介质层结构的结势垒肖特基二极管，其特征在于，定义N型材料层(2)的厚度为TN，任意两个相邻P型掺杂区(201)中心相距的距离为Sp-p，P型氮化镓区(202)与P型掺杂区(201)之间的垂直距离为Tp-p，P型氮化镓区(202)在器件表面的横向宽度和厚度依次为Lfp和Tfp；则Lfp满足：0≤Lfp≤(0.5×Sp-p)，Tfp满足：0<Tfp<TN，则Tp-p满足：0<Tp-p<TN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710564683.7A CN107393952B (zh) | 2017-07-12 | 2017-07-12 | 一种具有复合介质层结构的结势垒肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710564683.7A CN107393952B (zh) | 2017-07-12 | 2017-07-12 | 一种具有复合介质层结构的结势垒肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393952A true CN107393952A (zh) | 2017-11-24 |
| CN107393952B CN107393952B (zh) | 2020-01-17 |
Family
ID=60339376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710564683.7A Active CN107393952B (zh) | 2017-07-12 | 2017-07-12 | 一种具有复合介质层结构的结势垒肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107393952B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807555A (zh) * | 2018-08-08 | 2018-11-13 | 电子科技大学 | 一种肖特基二极管器件 |
| CN110323269A (zh) * | 2019-08-06 | 2019-10-11 | 厦门能瑞康电子有限公司 | 一种基于GaN技术的工业电源 |
| CN113921588A (zh) * | 2021-09-01 | 2022-01-11 | 格力电器（合肥）有限公司 | 半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030006458A1 (en) * | 2001-07-03 | 2003-01-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| CN102315280A (zh) * | 2010-07-08 | 2012-01-11 | 英特赛尔美国股份有限公司 | 具有合并的场板和保护环的肖特基二极管 |
| CN106129107A (zh) * | 2016-07-01 | 2016-11-16 | 电子科技大学 | 半导体结构、半导体组件及功率半导体器件 |
-
2017
- 2017-07-12 CN CN201710564683.7A patent/CN107393952B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030006458A1 (en) * | 2001-07-03 | 2003-01-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| CN102315280A (zh) * | 2010-07-08 | 2012-01-11 | 英特赛尔美国股份有限公司 | 具有合并的场板和保护环的肖特基二极管 |
| CN106129107A (zh) * | 2016-07-01 | 2016-11-16 | 电子科技大学 | 半导体结构、半导体组件及功率半导体器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807555A (zh) * | 2018-08-08 | 2018-11-13 | 电子科技大学 | 一种肖特基二极管器件 |
| CN110323269A (zh) * | 2019-08-06 | 2019-10-11 | 厦门能瑞康电子有限公司 | 一种基于GaN技术的工业电源 |
| CN110323269B (zh) * | 2019-08-06 | 2024-04-26 | 厦门能瑞康电子有限公司 | 一种基于GaN技术的工业电源 |
| CN113921588A (zh) * | 2021-09-01 | 2022-01-11 | 格力电器（合肥）有限公司 | 半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107393952B (zh) | 2020-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100388509C (zh) | 功率半导体器件 | |
| CN109075214A (zh) | 沟槽mos型肖特基二极管 | |
| CN104269434B (zh) | 一种高电子迁移率晶体管 | |
| CN110352498A (zh) | 沟槽mos型肖特基二极管 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN102779842A (zh) | 一种变形槽栅介质的cstbt器件 | |
| CN101710593A (zh) | 一种肖特基二极管 | |
| CN107393952A (zh) | 一种具有复合介质层结构的结势垒肖特基二极管 | |
| CN108598149A (zh) | 一种GaN基HEMT器件 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN102064201B (zh) | 浅槽金属氧化物半导体二极管 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| EP3989292A1 (en) | Insulated gate bipolar transistor | |
| CN103489927B (zh) | 一种快速软恢复功率开关二极管及其制备方法 | |
| CN111755531A (zh) | 超结碳化硅肖特基二极管 | |
| CN108695396B (zh) | 一种二极管及其制作方法 | |
| CN111477678A (zh) | 一种基于叉指结构的横向肖特基二极管及其制备方法 | |
| CN206322705U (zh) | 一种GaN HEMT器件 | |
| CN110416318A (zh) | 一种氮化镓基二极管结构及其制备方法 | |
| CN106158985A (zh) | 一种碳化硅结势垒肖特基二极管及其制作方法 | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN104201213A (zh) | 一种结势垒肖特基二极管 | |
| CN111180528B (zh) | 一种SiC肖特基二极管三阶斜台面结终端结构 | |
| CN207624707U (zh) | 金刚石肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |