CN110323269B - 一种基于GaN技术的工业电源 - Google Patents
一种基于GaN技术的工业电源 Download PDFInfo
- Publication number
- CN110323269B CN110323269B CN201910719917.XA CN201910719917A CN110323269B CN 110323269 B CN110323269 B CN 110323269B CN 201910719917 A CN201910719917 A CN 201910719917A CN 110323269 B CN110323269 B CN 110323269B
- Authority
- CN
- China
- Prior art keywords
- region
- dopant
- doping region
- epitaxial
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005516 engineering process Methods 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 239000002019 doping agent Substances 0.000 claims description 100
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 45
- 229910002601 GaN Inorganic materials 0.000 description 44
- 230000005684 electric field Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术领域，特别涉及一种基于GaN技术的工业电源，通过在外延层中的外延扩散区的中心位置设置第一掺质区和设置的第三掺质区形成耗尽区，通过设置第四掺质区形成薄耗尽区，这样使得第一掺质区能够全部耗尽，形成了本征半导体的结构，能够提高耐压性和GaN晶体管的散热性；本方案设计的GaN晶体管，能够有效抑制功率开关的关断电压尖峰和降低GaN晶体管的关断损耗和开关噪声，进一步提升产品的开关频率，实现产品的高频化，且能够进一步减小产品尺寸，从而提高产品的功率密度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种基于GaN技术的工业电源。
背景技术
随着目前开关电源对于体积要求越来越高，功率密度越来越高，尺寸越来越小。以硅(Si)为技术的产品在这个趋势下劣势尽显。但随着半导体技术的发展，第三代半导体技术目前已经越来越成熟。
工业电源是可以直接贴装在印刷电路板上的电源供应器，可为专用集成电路(ASIC)、数字信号处理器(DSP)、微处理器、存储器、现场可编程门阵列(FPGA)及其他数字或模拟负载提供供电。一般来说，这类模块称为负载点(POL)电源供应系统或使用点电源供应系统(PUPS)。由于模块式结构的优点明显，因此工业电源广泛用于交换设备、接入设备、移动通讯、微波通讯以及光传输、路由器等通信领域和汽车电子、航空航天等。
与以前使用的硅(Si)晶体管相比，基于氮化镓(GaN)的开关功率晶体管可以在高电压下工作，具有更高的性能和更低的损耗。GaN能够在高频条件下工作并保持高性能、高效率。GaN器件采用了适于现有Si制造流程的GaN-on-Si工艺。由于GaN器件在相同电流能力下的体积要小得多。
因此，与Si等效材料相比，GaN晶体管具有更优秀的成本效益，这将使得GaN器件的应用从大型工业设备到小型化的手持设备都具有吸引力。高性能电源设计不仅要求更高的工作频率，并同时实现精确的开关特性，而GaN巨大的优势正在推动着高效电源转换时代的来临。
发明内容
本发明所要解决的技术问题是：提供一种能够提高产品功率密度的工业电源。
为了解决上述技术问题，本发明采用的技术方案为：
一种基于GaN技术的工业电源，包括GaN晶体管，所述GaN晶体管包括漏极金属层，在所述漏极金属层表面依次层叠设有外延层、氧化层和栅极金属层，所述外延层中形成有两个以上外延扩散区，所述外延扩散区在所述外延层中呈阵列排布；
所述外延扩散区包括第一掺质区，所述第一掺质区位于所述外延扩散区的中心位置且将所述外延扩散区分成两个外延子扩散区，两个所述外延子扩散区中均设有第二掺质区、第三掺质区和第四掺质区，所述第三掺质区位于所述第二掺质区和第四掺质区之间。
本发明的有益效果在于：
通过在外延层中的外延扩散区的中心位置设置第一掺质区和设置的第三掺质区形成耗尽区，通过设置第四掺质区形成薄耗尽区，这样使得第一掺质区能够全部耗尽，形成了本征半导体的结构，能够提高耐压性和GaN晶体管的散热性；通过本方案设计的外延层中能够形成强的横向电场，使得VDD电压加在漏极金属层的电极和外延层中形成的横向电场方向相同，具有较高的耐压性；本方案设计的GaN晶体管，能够有效抑制功率开关的关断电压尖峰和降低GaN晶体管的关断损耗和开关噪声，进一步提升产品的开关频率，实现产品的高频化，且能够进一步减小产品尺寸，从而提高产品的功率密度。
附图说明
图1为根据本发明的一种基于GaN技术的工业电源的GaN晶体管的结构示意图；
图2为根据本发明的一种基于GaN技术的工业电源的隔离电路的电路原理图；
标号说明：
1、漏极金属层；2、第一掺质区；3、第二掺质区；4、第三掺质区；5、第四掺质区；6、源极金属层；7、氧化层；8、栅极金属层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本发明提供的技术方案：
一种基于GaN技术的工业电源，包括GaN晶体管，所述GaN晶体管包括漏极金属层，在所述漏极金属层表面依次层叠设有外延层、氧化层和栅极金属层，所述外延层中形成有两个以上外延扩散区，所述外延扩散区在所述外延层中呈阵列排布；
所述外延扩散区包括第一掺质区，所述第一掺质区位于所述外延扩散区的中心位置且将所述外延扩散区分成两个外延子扩散区，两个所述外延子扩散区中均设有第二掺质区、第三掺质区和第四掺质区，所述第三掺质区位于所述第二掺质区和第四掺质区之间。
从上述描述可知，本发明的有益效果在于：
通过在外延层中的外延扩散区的中心位置设置第一掺质区和设置的第三掺质区形成耗尽区，通过设置第四掺质区形成薄耗尽区，这样使得第一掺质区能够全部耗尽，形成了本征半导体的结构，能够提高耐压性和GaN晶体管的散热性；通过本方案设计的外延层中能够形成强的横向电场，使得VDD电压加在漏极金属层的电极和外延层中形成的横向电场方向相同，具有较高的耐压性；本方案设计的GaN晶体管，能够有效抑制功率开关的关断电压尖峰和降低GaN晶体管的关断损耗和开关噪声，进一步提升产品的开关频率，实现产品的高频化，且能够进一步减小产品尺寸，从而提高产品的功率密度。
进一步的，所述第一掺质区包括第一子掺质区和第二子掺质区，所述第一子掺质区的竖直截面的形状为长方形，所述第二子掺质区的竖直截面的形状为等腰梯形，所述第一子掺质区靠近所述氧化层的位置设置，所述第二子掺质区靠近所述漏极金属层的位置设置。
进一步的，所述第一掺质区的掺质类型为N+，所述第二掺质区的掺质类型为N-，所述第三掺质区的掺质类型为P+，所述第四掺质区的掺质类型为N+。
由上述描述可知，掺质类型为N+的第一掺质区和掺质类型为P+的第三掺质区形成耗尽区，掺质类型为N+的第四掺质区形成薄耗尽区，这样导致掺质类型为N+的第一掺质区全部耗尽，具有较高的耐压性；在栅极金属层加VVD电压时，栅极金属层表面形成正电荷，能够吸收第三掺质区的电子到表面，将第三掺质区表面空穴中和，栅极金属层下面形成耗尽区；当栅极金属层加的VVD电压进一步增加时，栅极金属层表面的正电荷增多，进一步吸收第三掺质区的电子到表面，形成掺质类型为N-的第二掺质区，从而开始存在电流值；当栅极金属层加的VVD电压再进一步增加时，栅极金属层表面的正电荷增多，掺质类型为N-的第二掺质区的掺质区域范围变宽，从而在第一掺质区形成低电阻通路。
进一步的，所述第一掺质区的掺质浓度为1*1018Bar/cm3，所述第二掺质区的掺质浓度为1*1017Bar/cm3，所述第三掺质区的掺质浓度为1*1019Bar/cm3，所述第四掺质区的掺质浓度为1*1017Bar/cm3。
由上述描述可知，通过将第一掺质区的掺质浓度设为1*1018Bar/cm3，第二掺质区的掺质浓度设为1*1017Bar/cm3，第三掺质区的掺质浓度设为1*1019Bar/cm3，第四掺质区的掺质浓度设为1*1017Bar/cm3，进一步提升产品的开关频率，从而进一步提高产品的功率密度。
进一步的，所述外延层的厚度为1-2μm。
由上述描述可知，将外延层的厚度设置为1-2μm，能够保证在外延层中形成适合的外延扩散区，以使GaN晶体管具有较高的耐压性和散热性。
进一步的，还包括隔离电路，所述隔离电路与所述GaN晶体管电连接；
所述隔离电路包括电阻R、电容C1和电容C2，所述电阻R的一端分别与所述电容C1的一端和电容C2的一端电连接，所述电阻R的另一端接地。
从上述描述可知，通过设置隔离电路，将隔离电路与GaN晶体管电连接，在控制芯片给出控制信号到输入引脚后，能够将控制信号由方波转换为尖脉冲波，尖脉冲波直接输出控制GaN晶体管；电容C1和电阻R组成微分电路，电容C2为隔离电容，采用电容隔离的方案，不仅简化电路结构且降低成本。
进一步的，还包括源极金属层，所述源极金属层位于所述外延层远离漏极金属层的一侧面，所述源极金属层与所述第四掺质区对应设置，在所述GaN晶体管的水平方向上，所述氧化层和栅极金属层均位于两个源极金属层之间。
请参照图1和图2，本发明的实施例一为：
请参照图1，一种基于GaN技术的工业电源，包括GaN晶体管，所述GaN晶体管包括漏极金属层1，在所述漏极金属层1表面依次层叠设有外延层、氧化层7和栅极金属层8，所述外延层中形成有两个以上外延扩散区，所述外延扩散区在所述外延层中呈阵列排布；
所述外延扩散区包括第一掺质区2，所述第一掺质区2位于所述外延扩散区的中心位置且将所述外延扩散区分成两个外延子扩散区，两个所述外延子扩散区中均设有第二掺质区3、第三掺质区4和第四掺质区5，所述第三掺质区4位于所述第二掺质区3和第四掺质区5之间。
所述第一掺质区2包括第一子掺质区和第二子掺质区，所述第一子掺质区的竖直截面的形状为长方形，所述第二子掺质区的竖直截面的形状为等腰梯形，所述第一子掺质区靠近所述氧化层7的位置设置，所述第二子掺质区靠近所述漏极金属层1的位置设置。
所述第一掺质区2的掺质类型为N+，所述第二掺质区3的掺质类型为N-，所述第三掺质区4的掺质类型为P+，所述第四掺质区5的掺质类型为N+。
所述第一掺质区2的掺质浓度为1*1018Bar/cm3，所述第二掺质区3的掺质浓度为1*1017Bar/cm3，所述第三掺质区4的掺质浓度为1*1019Bar/cm3，所述第四掺质区5的掺质浓度为1*1017Bar/cm3。
所述外延层的厚度为1-2μm，优选为1.75μm。
上述的GaN晶体管的工作原理为：
掺质类型为N+的第一掺质区2和掺质类型为P+的第三掺质区4形成耗尽区；
掺质类型为N+的第四掺质区5形成薄耗尽区，这样导致掺质类型为N+的第一掺质区2全部耗尽，具有较高的耐压性；通过本方案设计的外延层中能够形成强的横向电场，使得VDD电压加在漏极金属层1的电极和外延层中形成的横向电场方向相同，具有较高的耐压性；
在栅极金属层8加VVD电压时，栅极金属层8表面形成正电荷，能够吸收第三掺质区4的电子到表面，将第三掺质区4表面空穴中和，栅极金属层8下面形成耗尽区；当栅极金属层8加的VVD电压进一步增加时，栅极金属层8表面的正电荷增多，进一步吸收第三掺质区4的电子到表面，形成掺质类型为N-的第二掺质区3，从而开始存在电流值；当栅极金属层8加的VVD电压再进一步增加时，栅极金属层8表面的正电荷增多，掺质类型为N-的第二掺质区3的掺质区域范围变宽，从而在第一掺质区2形成低电阻通路。
普通的有源钳位反激电路需要两个晶体管，其中上管与控制芯片之前需要增加一个隔离芯片(例如型号为ISO7710的芯片)，以避免电路工作时，上管和下管存在共地炸机的情况发生。此隔离芯片在传统有源钳位反激方案中极为常见。
请参照图2，本方案通过设置隔离电路，将所述隔离电路与所述GaN晶体管电连接，替代上述传统的隔离芯片方案；
所述隔离电路包括电阻R、电容C1和电容C2，所述电阻R的一端分别与所述电容C1的一端和电容C2的一端电连接，所述电阻R的另一端接地。
在控制芯片给出控制信号到输入引脚后，能够将控制信号由方波转换为尖脉冲波，尖脉冲波直接输出控制GaN晶体管；电容C1和电阻R组成微分电路，电容C2为隔离电容，采用电容隔离的方案，不仅简化电路结构且降低成本；
电阻R、电容C1和电容C2三个器件不体现在产品BOM里面，在PCB板加工过程中同步完成。通过此方式加工的电阻和电容，电阻R的精度可以做到0.5％，电容C1和电容C2的精度可以做到5％，且成本不高，远低于使用隔离芯片的方案。
GaN晶体管的导通或关断的公式如下：
P导通＝1/2*Vds*Ip1*t1*fs；
P关断＝1/2*Vds*Ip2*t2*fs；
还包括源极金属层6，所述源极金属层6位于所述外延层远离漏极金属层1的一侧面，所述源极金属层6与所述第四掺质区5对应设置，在所述GaN晶体管的水平方向上，所述氧化层7和栅极金属层8均位于两个源极金属层6之间。
常规的反激电源是采用硬开关技术进行设计，所以在电源工作时，晶体管的开机损耗和关机损耗很大，致使晶体管的温升很高。目前传统方案都是在开关管加上一个很大的散热片帮助开关管进行散热。但是，采用基于GaN技术和有源钳位拓扑的工业电源，开关管都是用QFN封装的器件来进行设计，QFN封装不需要通过散热片进行散热，只需要对器件焊盘进行合理设计即可满足散热。
本方案设计的工业电源通过将GaN技术与有源钳位技术的结合应用到目前的反激拓扑中，能够进一步减小开关管的开关损耗，提高产品效率，以此提高产品的功率密度。
本方案的整体设计满足工业电源应用要求，技术指标在行业内达到前列，在晶体管未再额外增加散热片，产品可以在高温环境下稳定工作。
综上所述，本发明提供的一种基于GaN技术的工业电源，通过在外延层中的外延扩散区的中心位置设置第一掺质区和设置的第三掺质区形成耗尽区，通过设置第四掺质区形成薄耗尽区，这样使得第一掺质区能够全部耗尽，形成了本征半导体的结构，能够提高耐压性和GaN晶体管的散热性；通过本方案设计的外延层中能够形成强的横向电场，使得VDD电压加在漏极金属层的电极和外延层中形成的横向电场方向相同，具有较高的耐压性；本方案设计的GaN晶体管，能够有效抑制功率开关的关断电压尖峰和降低GaN晶体管的关断损耗和开关噪声，进一步提升产品的开关频率，实现产品的高频化，且能够进一步减小产品尺寸，从而提高产品的功率密度。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (5)
1.一种基于GaN技术的工业电源，其特征在于，包括GaN晶体管，所述GaN晶体管包括漏极金属层，在所述漏极金属层表面依次层叠设有外延层、氧化层和栅极金属层，所述外延层中形成有两个以上外延扩散区，所述外延扩散区在所述外延层中呈阵列排布；
所述外延扩散区包括第一掺质区，所述第一掺质区位于所述外延扩散区的中心位置且将所述外延扩散区分成两个外延子扩散区，两个所述外延子扩散区中均设有第二掺质区、第三掺质区和第四掺质区，所述第三掺质区位于所述第二掺质区和第四掺质区之间；
所述第一掺质区包括第一子掺质区和第二子掺质区，所述第一子掺质区的竖直截面的形状为长方形，所述第二子掺质区的竖直截面的形状为等腰梯形，所述第一子掺质区靠近所述氧化层的位置设置，所述第二子掺质区靠近所述漏极金属层的位置设置；
所述第一掺质区的掺质类型为N+，所述第二掺质区的掺质类型为N-，所述第三掺质区的掺质类型为P+，所述第四掺质区的掺质类型为N+。
2.根据权利要求1所述的基于GaN技术的工业电源，其特征在于，所述第一掺质区的掺质浓度为1*1018atom/cm3，所述第二掺质区的掺质浓度为1*1017atom/cm3，所述第三掺质区的掺质浓度为1*1019atom/cm3，所述第四掺质区的掺质浓度为1*1017atom/cm3。
3.根据权利要求1所述的基于GaN技术的工业电源，其特征在于，所述外延层的厚度为1-2μm。
4.根据权利要求1所述的基于GaN技术的工业电源，其特征在于，还包括隔离电路，所述隔离电路与所述GaN晶体管电连接；
所述隔离电路包括电阻R、电容C1和电容C2，所述电阻R的一端分别与所述电容C1的一端和电容C2的一端电连接，所述电阻R的另一端接地。
5.根据权利要求1所述的基于GaN技术的工业电源，其特征在于，还包括源极金属层，所述源极金属层位于所述外延层远离漏极金属层的一侧面，所述源极金属层与所述第四掺质区对应设置，在所述GaN晶体管的水平方向上，所述氧化层和栅极金属层均位于两个源极金属层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910719917.XA CN110323269B (zh) | 2019-08-06 | 2019-08-06 | 一种基于GaN技术的工业电源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910719917.XA CN110323269B (zh) | 2019-08-06 | 2019-08-06 | 一种基于GaN技术的工业电源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110323269A CN110323269A (zh) | 2019-10-11 |
| CN110323269B true CN110323269B (zh) | 2024-04-26 |
Family
ID=68125475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910719917.XA Active CN110323269B (zh) | 2019-08-06 | 2019-08-06 | 一种基于GaN技术的工业电源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110323269B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094342A (zh) * | 2011-10-31 | 2013-05-08 | 茂达电子股份有限公司 | 功率晶体管组件及其制作方法 |
| CN107393952A (zh) * | 2017-07-12 | 2017-11-24 | 电子科技大学 | 一种具有复合介质层结构的结势垒肖特基二极管 |
| CN210040205U (zh) * | 2019-08-06 | 2020-02-07 | 厦门能瑞康电子有限公司 | 一种基于GaN技术的工业电源 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9184305B2 (en) * | 2011-08-04 | 2015-11-10 | Avogy, Inc. | Method and system for a GAN vertical JFET utilizing a regrown gate |
| WO2017164841A1 (en) * | 2016-03-22 | 2017-09-28 | Intel Corporation | Reduced punchthrough breakdown in gallium-nitride transistors |
-
2019
- 2019-08-06 CN CN201910719917.XA patent/CN110323269B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094342A (zh) * | 2011-10-31 | 2013-05-08 | 茂达电子股份有限公司 | 功率晶体管组件及其制作方法 |
| CN107393952A (zh) * | 2017-07-12 | 2017-11-24 | 电子科技大学 | 一种具有复合介质层结构的结势垒肖特基二极管 |
| CN210040205U (zh) * | 2019-08-06 | 2020-02-07 | 厦门能瑞康电子有限公司 | 一种基于GaN技术的工业电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110323269A (zh) | 2019-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI546917B (zh) | 功率模組、電源變換器以及功率模組的製造方法 | |
| KR102010626B1 (ko) | 트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법 | |
| JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| CN106537586B (zh) | 高电流、低切换损耗SiC功率模块 | |
| JP2010232576A (ja) | パワー半導体装置 | |
| KR102632903B1 (ko) | 트랜지스터 레벨 입력 및 출력 고조파 종단들 | |
| CN104659025A (zh) | 用于具有共同封装的氮化镓功率器件的交叉升压变换器的方法和系统 | |
| CN107731932B (zh) | 一种功率缓冲二极管芯片结构及其制作方法 | |
| CN113629016B (zh) | 一种氮化镓hemt芯片整合封装结构及其制造方法 | |
| CN210040205U (zh) | 一种基于GaN技术的工业电源 | |
| CN110323269B (zh) | 一种基于GaN技术的工业电源 | |
| CN216354202U (zh) | 功率器件 | |
| CN101916755B (zh) | 一种平面整流器 | |
| CN210245508U (zh) | 一种基于GaN技术的驱动电源 | |
| CN110504312B (zh) | 一种具有短路自保护能力的横向igbt | |
| CN217159670U (zh) | 半桥电路及其开关布局结构 | |
| JP4863261B2 (ja) | コンデンサ | |
| CN117476631B (zh) | 一种氮化镓微波功率器件 | |
| CN215644461U (zh) | 一种功率模块及电子设备 | |
| US20080158924A1 (en) | Structurally robust power switching assembly | |
| CN109637984B (zh) | 功率半导体模块及其封装方法 | |
| CN110350038B (zh) | 一种基于GaN技术的驱动电源 | |
| CN111370399B (zh) | 智能功率模块、制备方法及装置 | |
| CN117293173B (zh) | 一种横向功率mosfet器件及其制造方法 | |
| EP4340017A1 (en) | Packaging device, packaging module, and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |