CN109637984B - 功率半导体模块及其封装方法 - Google Patents

功率半导体模块及其封装方法 Download PDF

Info

Publication number
CN109637984B
CN109637984B CN201811507321.5A CN201811507321A CN109637984B CN 109637984 B CN109637984 B CN 109637984B CN 201811507321 A CN201811507321 A CN 201811507321A CN 109637984 B CN109637984 B CN 109637984B
Authority
CN
China
Prior art keywords
chip
damping
module
copper
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811507321.5A
Other languages
English (en)
Other versions
CN109637984A (zh
Inventor
左义忠
杨寿国
高宏伟
邢文超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Huayao Semiconductor Co.,Ltd.
Jilin Sino Microelectronics Co Ltd
Original Assignee
Jilin Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Sino Microelectronics Co Ltd filed Critical Jilin Sino Microelectronics Co Ltd
Priority to CN201811507321.5A priority Critical patent/CN109637984B/zh
Publication of CN109637984A publication Critical patent/CN109637984A/zh
Application granted granted Critical
Publication of CN109637984B publication Critical patent/CN109637984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

本发明提供了一种功率半导体模块及其封装方法，涉及功率半导体模块开发技术领域，其中功率半导体模块包含阻尼模块，所述阻尼模块包括封装在一起的电压阻断芯片和阻尼芯片，所述电压阻断芯片的负极与所述阻尼芯片的正极相连接。通过本发明提供的功率半导体模块，其中的阻尼模块可替代传统功率半导体模块中与开关芯片并联的快速恢复二极管，缓解了反向恢复过程中产生的电压尖峰，降低了开关芯片驱动设计难度。

Description

功率半导体模块及其封装方法
技术领域
本发明涉及功率半导体模块开发技术领域，尤其是涉及一种功率半导体模块及其封装方法。
背景技术
在斩波或逆变电路中广泛的应用功率半导体模块，主要包含可控开关器件和续流器件。功率半导体模块中开关器件的开启和关断速度直接影响模块的功率损耗，同时制约功率模块的工作频率。影响功率模块开关速度除开关器件的本身固有速度因素外，还有电路中杂散电感及漏感和续流芯片等器件的寄生电容。在高电压、大电流应用环境中，电路中杂散电感及漏感电流在续流芯片上产生高压高频振荡，产生较强的辐射，造成电磁干扰问题。
为了使续流芯片具有软快恢复的特性，目前采取很多技术手段，例如低发射区注入效率、局部寿命控制、场终止技术、芯片阴极少子注入等。控制续流芯片的“软”特性实际上是控制在续流阶段存储在续流芯片耐压漂移区中少数载流子在反向恢复过程中的消失速度。
随着宽禁带半导体材料器件不断的改进并逐渐运用到半导体功率模块中，例如SiC(碳化硅)肖特基势垒二极管。但因其基本没有少子存储，所以恢复特性不是“软特性”。在CN 101290927 B《具有续流二极管的电路装置》的改进方案中，改进了SiC肖特基势垒二极管反向恢复的高压高频振荡问题，但反向恢复特性仍由硅PiN二极管决定，在电路中的di/dt很高而且导通脉冲宽度或续电流很小的情况下，仍会产生高电压尖峰。同时SiC肖特基势垒二极管、硅PiN二极管以及开关管IGBT开关控制需要很复杂的匹配过程。
发明内容
有鉴于此，本发明的目的在于提供一种功率半导体模块，包含阻尼模块，用于替代传统功率半导体模块中与开关芯片并联的快速恢复二极管，以缓解了反向恢复过程中产生电压尖峰，降低了开关芯片驱动设计难度。
第一方面，本发明实施例提供了一种功率半导体模块，其中，包含阻尼模块，阻尼模块包括封装在一起的电压阻断芯片和阻尼芯片，电压阻断芯片的负极与阻尼芯片的正极相连接。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，阻尼模块还包括第一覆铜模块、第二覆铜模块，DCB板；
DCB板上包含第一覆铜模块和第二覆铜模块，电压阻断芯片的负极焊接在第一覆铜模块上，阻尼芯片的负极焊接在第二覆铜模块上，第一覆铜模块与阻尼芯片的正极通过导线相连接。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，阻尼模块还包括覆铜模块、DCB板；
DCB板上包含覆铜模块，电压阻断芯片负极与阻尼芯片的正极通过焊片进行焊接，阻尼芯片的负极焊接在覆铜模块上。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，电压阻断芯片是具有快速恢复特性的二极管。
结合第一方面的第三种可能的实施方式，本发明实施例提供了第一方面的第四种可能的实施方式，其中，电压阻断芯片的反向耐压值，满足以下算式：
Figure BDA0001898212390000031
其中，
Figure BDA0001898212390000032
为电压阻断芯片的反向耐压值，LS为流经电压阻断芯片的杂散电感或变压器漏感，
Figure BDA0001898212390000033
为流经电压阻断芯片的电流变化率。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，阻尼芯片为具有软特性的二极管。
结合第一方面的第五种可能的实施方式，本发明实施例提供了第一方面的第六种可能的实施方式，其中，阻尼芯片的反向耐压值，满足以下算式：
Figure BDA0001898212390000034
其中，
Figure BDA0001898212390000035
为阻尼芯片的反向耐压值，
Figure BDA0001898212390000036
为电压阻断芯片的反向耐压值，
Figure BDA0001898212390000037
为功率半导体模块中的快速恢复二极管的耐压值。
结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，电压阻断芯片与阻尼芯片之间为串联式封装或并联式封装。
第二方面，本发明实施例提供了一种功率半导体模块的封装方法，其中，包括：
在DCB板上设置第一覆铜区域和第二覆铜区域；
将电压阻断芯片焊接在第一覆铜区域，阻尼芯片焊接在第二覆铜区域；
将第一覆铜区域与阻尼芯片用导线进行连接。
第三方面，本发明实施例提供了一种功率半导体模块的封装方法，其中，包括：
在DCB板上设置覆铜区域；
电压阻断芯片与阻尼芯片之间通过焊片进行焊接；
将已焊接完毕的电压阻断芯片和阻尼芯片，焊接在覆铜区域上。
本发明实施例带来了以下有益效果：
本发明提供给了一种功率半导体模块及其封装方法，包含阻尼模块，所述阻尼模块由相互串联的电压阻断芯片和阻尼芯片通过封装而成，电压阻断芯片的负极与阻尼芯片的正极相连接。通过本发明实施例提供的功率半导体模块，其中的阻尼模块可替代传统功率半导体模块中与开关芯片并联的快速恢复二极管，缓解了反向恢复过程中产生的电压尖峰，降低了开关芯片驱动设计难度。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种功率半导体模块的阻尼模块示意图；
图2为本发明实施例提供的一种功率半导体模块的阻尼模块结构图；
图3为本发明实施例提供的阻尼模块反向恢复特性曲线图；
图4为本发明实施例提供的另一种功率半导体模块的阻尼模块结构图；
图5为本发明实施例提供的一种功率半导体模块的封装方法；
图6为本发明实施例提供的另一种功率半导体模块的封装方法。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在斩波或逆变电路中广泛的应用功率半导体模块，主要包含可控开关器件和续流器件。功率半导体模块中开关器件的开启和关断速度直接影响模块的功率损耗，同时制约功率模块的工作频率。影响功率模块开关速度除开关器件的本身固有速度因素外，还有电路中杂散电感及漏感和续流芯片等器件的寄生电容。在高电压、大电流应用环境中，电路中杂散电感及漏感电流在续流芯片上产生高压高频振荡，产生较强的辐射，造成电磁干扰问题。基于此，本发明实施例提供的一种功率半导体模块，包含阻尼二极管芯片，用于替代与开关芯片并联的快速恢复二极管，以缓解了反向恢复过程中产生电压尖峰，降低了开关芯片驱动设计难度。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种功率半导体模块进行详细介绍。
实施例一：
本发明实施例提供一种功率半导体模块，使用阻尼模块来替代与开关芯片并联的快速恢复二极管，如图1所示，阻尼模块100包括：
电压阻断芯片110和阻尼芯片120经过串联组成。
电压阻断芯片110具有快速恢复特性，软特性较低的特征，可以是肖特基势垒二极管，也可以是低结电容的超快恢复二极管。
电压阻断芯片110的反向耐压值，满足以下算式：
Figure BDA0001898212390000051
其中，
Figure BDA0001898212390000061
为电压阻断芯片的反向耐压值，LS为流经电压阻断芯片的电路杂散电感或变压器漏感，
Figure BDA0001898212390000062
为流经电压阻断芯片的电路中电流变化率。
阻尼芯片120是具有一定的开关速度或较快恢复特性的二极管，其反向耐压值，可以高于电压阻断芯片，也可以低于电压阻断芯片，但要满足以下算式：
Figure BDA0001898212390000063
其中，
Figure BDA0001898212390000064
为阻尼芯片的反向耐压值，
Figure BDA0001898212390000065
为电压阻断芯片的反向耐压值，
Figure BDA0001898212390000066
为功率半导体模块中的快速恢复二极管的耐压值。
图2所示的阻尼模块结构图，阻尼模块具体包括：陶瓷基覆铜板(简称DCB板)-200、第一覆铜模块-201、第二覆铜模块-202、电压阻断芯片-211、阻尼芯片212，导线-221，导线-222，导线223。
其中，DCB板210中包含第一覆铜模块201和第二覆铜模块202，电压阻断芯片211中的二级管负极通过焊片焊接在第一覆铜模块201上；阻尼芯片212中的二极管负极通过焊片焊接在第二覆铜模块202上；第一覆铜模块201通过导线222与阻尼芯片212中的二极管正极相连接，形成串联式封装。
封装好的阻尼模块通过导线221和导线223与功率半导体模块中与开关芯片并联，替代传统功率半导体模块中的快速恢复二极管。
电压阻断芯片110和阻尼芯片120在同等电流下的dI/dt电流变化率曲线如图3所示，其中：f1表示电压阻断芯片的恢复特性曲线，f2表示阻尼芯片的恢复特性曲线。可以看出，电压阻断芯片110和阻尼芯片120串联后具有一个续流二极管芯片的作用，在反向恢复过程中，这两个芯片同时进入反向恢复的过程，其中电压阻断芯片110的恢复速度非常快，首先承载电路中杂散电感的电压，并很快进入击穿状态；因部分或全部杂散电感电压被电压阻断芯片承担，因此阻尼模块在反向恢复过程中具有少数载流子，使反向恢复过程具有理想的软恢复特性，解决了由于电路中dI/dt过高，阻尼模块中的少数载流子损失过多，失去了“软”恢复特性，从而抑制反向恢复过程中产生的电压尖峰。同时在反向恢复的过程中，即使在导通脉冲宽度或续电流很小的情况下，因电压阻断芯片处于击穿状态，也会消耗存储在电路杂散电感中的能量，从而产生阻尼效果，抑制反向恢复过程中产生的电压尖峰。通过本发明实施例提供的一种功率半导体模块，替代与开关芯片并联的快速恢复二极管，可以缓解了反向恢复过程中产生电压尖峰，降低了开关芯片驱动设计难度。
实施例二：
本发明实施例提供的一种功率半导体模块，其中的阻尼模块的原理与实施例一相同，其不同点在于阻尼模块的结构图不同，如图4所示，阻尼模块包括：陶瓷基覆铜板(简称DCB板)-400、覆铜模块-401、电压阻断芯片-411、阻尼芯片412、导线421、导线422。
其中，DCB板400中只包含一个覆铜模块401，电压阻断芯片411中的二极管负极与阻尼芯片412中的二极管正极通过焊片焊接在一起，阻尼芯片412中的二极管负极焊接在覆铜模块上，形成并联式封装。
封装好的阻尼模块通过导线421和导线422与功率半导体模块中与开关芯片并联，替代传统功率半导体模块中的快速恢复二极管。
本实施例提供的功率半导体模块，与上述实施例一中提供的功率半导体模块具有相同的技术特征，能够解决相同的技术问题，达到相同的技术效果。
实施例三：
本实施例提供了一种功率半导体模块的封装方法，应用于阻尼模块，如图5所示，包括以下步骤：
S510：在DCB板上设置第一覆铜区域和第二覆铜区域。
DCB板为陶瓷基覆铜板，是指铜箔在高温下直接键合到氧化铝(Al2O3)或氮化铝(AlN)陶瓷基片表面的特殊工艺方法，在本步骤中在DCB板上设置两个覆铜区域，用于承载阻尼模块中包含的电压阻断芯片和阻尼芯片。
S520：将电压阻断芯片焊接在第一覆铜区域，阻尼芯片焊接在第二覆铜区域。
阻尼模块中的电压阻断芯片和阻尼芯片通过焊片与各自的覆铜区域相连，其中，电压阻断芯片的负极与第一覆铜区域相连接，阻尼芯片的负极与第二覆铜区域相连接。
S530：将第一覆铜区域和阻尼芯片用导线进行连接。
在完成阻尼模块中的电压阻断芯片和阻尼芯片通过焊片与各自的覆铜区域相连后，通过导线将第一覆铜区域与阻尼芯片进行连接，形成串联式封装，实现了二者之间的导电通路。
本实施例提供的封装方法，与上述实施例一、实施例二中提供的功率半导体模块具有相同的技术特征，能够解决相同的技术问题，达到相同的技术效果。
实施例四：
本实施例提供了另一种功率半导体模块的封装方法，应用于阻尼模块，如图6所示，包括以下步骤：
S610：在DCB板上设置覆铜区域。本步骤中在DCB上仅仅设置了一个覆铜区域，用于承载阻尼模块中包含的电压阻断芯片和阻尼芯片。
S620：电压阻断芯片与阻尼芯片之间通过焊片进行焊接。
在焊接的电压阻断芯片和阻尼芯片时，电压阻断芯片的负极与阻尼芯片的正极要焊接在一起，达到电路导通的效果。
S630：将已焊接完毕的电压阻断芯片和阻尼芯片，焊接在覆铜区域上。
已经焊接好的电压阻断芯片和阻尼芯片构成阻尼芯片形成并联时封装，并使用焊片焊接在覆铜区域中。
本实施例提供的封装方法，与上述实施例三中提供的功率半导体模块的封装方法具有相同的技术特征，能够解决相同的技术问题，达到相同的技术效果。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种功率半导体模块，其特征在于，包含阻尼模块，所述阻尼模块包括封装在一起的电压阻断芯片和阻尼芯片，所述电压阻断芯片的负极与所述阻尼芯片的正极相连接；
所述电压阻断芯片是具有快速恢复特性的二极管；
所述电压阻断芯片的反向耐压值，满足以下算式：
Figure FDA0002699514290000011
其中，
Figure FDA0002699514290000012
为所述电压阻断芯片的反向耐压值，LS为流经所述电压阻断芯片的杂散电感或变压器漏感，
Figure FDA0002699514290000013
为流经所述电压阻断芯片的电流变化率。
2.根据权利要求1所述的功率半导体模块，其特征在于，所述阻尼模块还包括第一覆铜模块、第二覆铜模块，DCB板；
所述DCB板上包含所述第一覆铜模块和所述第二覆铜模块，所述电压阻断芯片的负极焊接在所述第一覆铜模块上，所述阻尼芯片的负极焊接在所述第二覆铜模块上，所述第一覆铜模块与所述阻尼芯片的正极通过导线相连接。
3.根据权利要求1所述的功率半导体模块，其特征在于，所述阻尼模块还包括覆铜模块、DCB板；
所述DCB板上包含所述覆铜模块，所述电压阻断芯片负极与所述阻尼芯片的正极通过焊片进行焊接，所述阻尼芯片的负极焊接在所述覆铜模块上。
4.根据权利要求1所述的功率半导体模块，其特征在于，所述阻尼芯片为具有软特性的二极管。
5.根据权利要求4所述的功率半导体模块，其特征在于，所述阻尼芯片的反向耐压值，满足以下算式：
Figure FDA0002699514290000021
其中，
Figure FDA0002699514290000022
为所述阻尼芯片的反向耐压值，
Figure FDA0002699514290000023
为所述电压阻断芯片的反向耐压值，
Figure FDA0002699514290000024
为所述功率半导体模块中的快速恢复二极管的耐压值。
6.根据权利要求1所述的功率半导体模块，其特征在于，所述电压阻断芯片与所述阻尼芯片之间为串联式封装或并联式封装。
7.一种功率半导体模块的封装方法，其特征在于，所述功率半导体模块为权利要求1至6中任一项所述的功率半导体模块，包括：
在DCB板上设置第一覆铜区域和第二覆铜区域；
将电压阻断芯片焊接在所述第一覆铜区域，阻尼芯片焊接在所述第二覆铜区域；
将所述第一覆铜区域与所述阻尼芯片用导线进行连接。
8.一种功率半导体模块的封装方法，其特征在于，所述功率半导体模块为权利要求1至6中任一项所述的功率半导体模块，包括：
在DCB板上设置覆铜区域；
电压阻断芯片与阻尼芯片之间通过焊片进行焊接；
将已焊接完毕的所述电压阻断芯片和所述阻尼芯片，焊接在所述覆铜区域上。
CN201811507321.5A 2018-12-10 2018-12-10 功率半导体模块及其封装方法 Active CN109637984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811507321.5A CN109637984B (zh) 2018-12-10 2018-12-10 功率半导体模块及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811507321.5A CN109637984B (zh) 2018-12-10 2018-12-10 功率半导体模块及其封装方法

Publications (2)

Publication Number Publication Date
CN109637984A CN109637984A (zh) 2019-04-16
CN109637984B true CN109637984B (zh) 2020-12-15

Family

ID=66072666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811507321.5A Active CN109637984B (zh) 2018-12-10 2018-12-10 功率半导体模块及其封装方法

Country Status (1)

Country Link
CN (1) CN109637984B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
US20180183429A1 (en) * 2016-12-28 2018-06-28 Sirectifier Electronic Co., Ltd. Integrated series schottky diode rectifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器

Also Published As

Publication number Publication date
CN109637984A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
CN107534031B (zh) 高速、高效SiC功率模块
US11355477B2 (en) Power semiconductor module and power conversion device
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
CN110838480B (zh) 一种碳化硅mosfet模块的封装结构和制作方法
JPWO2016067835A1 (ja) パワーモジュールおよびパワー回路
US6249024B1 (en) Power module with repositioned positive and reduced inductance and capacitance
CN111199959B (zh) 功率模块的封装结构
Marcinkowski Dual-sided cooling of power semiconductor modules
Robles et al. The role of power device technology in the electric vehicle powertrain
Santi et al. Power electronic modules
CN109637984B (zh) 功率半导体模块及其封装方法
Shenai Power electronic module: Enabling the 21st-century energy economy
CN116314170A (zh) 一种低寄生电感高散热性能的SiC双面冷却模块
US11527456B2 (en) Power module with organic layers
CN210516724U (zh) 一种功率半导体模块和功率半导体器件
Nakazawa et al. All-SiC Modules Equipped with SiC Trench Gate MOSFETs
CN213878088U (zh) 半导体器件结构及电子设备
CN217159670U (zh) 半桥电路及其开关布局结构
CHEN et al. High-power IGBT modules for 3-level power converters
CN217544627U (zh) 稳定型碳化硅二极管器件
Li et al. Switching performance of a 3.3-kv sic hybrid power module for railcar converters
KR102434465B1 (ko) 플립-스택형 반도체 패키지 및 제조방법
US20220020671A1 (en) Flip-stack type semiconductor package and method of manufacturing the same
HARA et al. “XS Series” Discrete IGBTs Line-Up Expansion
CN112864141A (zh) 半导体器件结构，制备方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211103

Address after: 132013 No.99, Shenzhen street, high tech Zone, Jilin City, Jilin Province

Patentee after: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Patentee after: Jilin Huayao Semiconductor Co.,Ltd.

Address before: 132013 No.99, Shenzhen street, high tech Zone, Jilin City, Jilin Province

Patentee before: JILIN SINO-MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right