TWI670855B - Ｈｅｍｔ可相容之橫向整流器結構 - Google Patents
Ｈｅｍｔ可相容之橫向整流器結構 Download PDFInfo
- Publication number
- TWI670855B TWI670855B TW104129137A TW104129137A TWI670855B TW I670855 B TWI670855 B TW I670855B TW 104129137 A TW104129137 A TW 104129137A TW 104129137 A TW104129137 A TW 104129137A TW I670855 B TWI670855 B TW I670855B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- material layer
- semiconductor material
- electron supply
- passivation layer
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 184
- 239000004065 semiconductor Substances 0.000 claims abstract description 140
- 238000002161 passivation Methods 0.000 claims abstract description 89
- 230000005669 field effect Effects 0.000 claims abstract description 20
- 239000011810 insulating material Substances 0.000 claims description 41
- 238000002955 isolation Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 276
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 38
- 229910002601 GaN Inorganic materials 0.000 description 31
- 230000009471 action Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本揭露係關於高電子遷移率電晶體可相容的功率橫向場效整流器(L-FER)裝置，在一些實施例中，整流器裝置具有電子供應層，其係位在半導體材料層上方，並且位在陽極終端與陰極終端之間。摻雜的III-N半導體材料層係位在電子供應層上方。鈍化層係位在電子供應層與摻雜的III-N半導體材料層上方。閘極結構係位在摻雜的III-N半導體材料層與鈍化層上方。摻雜的III-N半導體材料層調節整流器裝置的門檻電壓，由於高溫逆向偏壓(HTRB)應力，鈍化層藉由減輕電流退化而改良L-FER裝置的可靠度。
Description
本揭露係關於HEMT可相容之橫向整流器結構。
功率半導體裝置係在功率電子裝置(例如，功率轉換器)中作切換或整流的半導體裝置。相較於低功率MOSFET裝置，功率半導體裝置(例如，功率二極體、閘流器(thyristor)、功率MOSFET等)，係用於處理較大電流以及支撐較大的逆向偏壓。
習知的功率半導體裝置之形成係使用矽。然而，近年來，半導體工業已投注許多努力用於發展氮化鎵(GaN)為基礎的功率裝置。相較於習知以矽為基礎的功率裝置，GaN為基礎的功率裝置之特徵在於例如較低的導通電阻以及進行高頻操作的能力。
本揭露的一些實施例係提供一種高電子遷移率電晶體(HEMT)可相容的功率橫向場效整流器(L-FER)裝置，其包括半導體材料層，其係位在基板上方；電子供應層，其係位在該半導體材料層上方，位於陽極終端與陰極終端之間；摻雜的III-N(III-氮化物)半導體材料層，其係位在該電子供應層上方；鈍化層，其係位在該電子供應層與該摻雜的III-N半導體材料層上方；以及閘極結構，其係垂直位於該摻雜的III-N半導體材料層與該鈍化層上方。
本揭露的一些實施例係提供一種橫向場效整流器(L-
FER)裝置，其包括半導體材料層，其係在於基板上方；電子供應層，其係位在該半導體材料層上方，並且橫向配置於陽極終端與陰極終端之間；摻雜的III-N(III-氮化物)半導體材料層，其係位在該電子供應層上方；氮化物為基底的鈍化層，其係位在該摻雜的III-N半導體材料層與該電子供應層上，並且直接接觸該摻雜的III-N半導體材料層與該電子供應層；閘極隔離材料層，其係位在該鈍化層上方，並且位在該III-N半導體材料層上；以及閘極結構，其係位在該閘極隔離材料層上方。
本揭露的一些實施例係提供一種用於形成橫向場效整流器(L-FER)裝置的方法，其包括提供基板，其具有位在半導體材料層與電子供應層之間的磊晶異質接合；形成陽極終端與陰極終端，其包括位在該電子供應層之對立端上的歐姆接觸區；在該電子供應層上，選擇性形成摻雜的III-N(III-氮化物)半導體材料層；在該電子供應層與該摻雜的III-N半導體材料層上方，形成鈍化層；以及在該摻雜的III-N半導體材料層上，形成閘極結構。
100‧‧‧L-FER裝置
102‧‧‧基板
104‧‧‧半導體材料層
105‧‧‧二維電子氣體(2-DEG)
106‧‧‧電子供應層
108‧‧‧陽極終端
110‧‧‧陰極終端
112‧‧‧絕緣材料層
114‧‧‧摻雜的III-N半導體材料層
116‧‧‧閘極隔離材料層
118‧‧‧閘極結構
120‧‧‧介電材料
122‧‧‧金屬互連層
300‧‧‧晶片
302‧‧‧L-FER
304‧‧‧常斷HEMT
306‧‧‧源極終端
308‧‧‧汲極終端
310‧‧‧閘極結構
400‧‧‧HEMT可相容的L-FER裝置
402‧‧‧鈍化層
404‧‧‧閘極結構
500‧‧‧HEMT可相容的L-FER裝置
502‧‧‧摻雜的III-N半導體材料
504‧‧‧鈍化層
114a‧‧‧第一GaN層
114b‧‧‧第二GaN層
1002‧‧‧遮罩層
1004‧‧‧開口
1006‧‧‧蝕刻劑
圖1係說明高電子遷移率電晶體(HEMT)可相容的橫向場效整流器(LFER)裝置的一些實施例之剖面圖。
圖2係說明所揭露之HEMT可相容的氮化鎵(GaN)整流器裝置的效能參數之圖式。
圖3係說明包括與常斷(normally-off)HEMT整合的所揭露之L-FER之整合晶片的一些實施例之剖面圖。
圖4係說明具有鈍化層之HEMT可相容的L-FER裝置之一些實施例的剖面圖。
圖5係說明具有鈍化層之HEMT可相容的L-FER裝置之另一些實施例的剖面圖。
圖6係說明形成HEMT可相容的L-FER裝置之方法的一些實施例的流程圖。
圖7至13b係說明進行形成HEMT可相容的橫向場效整流器(L-FER)之方法的範例結構之一些實施例的剖面圖。
本揭露的說明請參閱圖式，其中相同的元件符號通常係指相同的元件，以及其中各種結構不需依比例繪示。在以下說明內容中，為了達到解釋之目的，說明許多特定細節以便於理解本揭露之內容。然而，該技藝之技術人士可知實施本文所述之一或多方面的內容僅需要這些特定細節之較低程度。在其他例子中，已知的結構與裝置係以方塊圖形式繪示，以便於理解。
近年來，對於許多高功率應用(例如，功率切換)，氮化鎵(GaN)電晶體已經有效替代以矽為基礎的電晶體。具有氮化鋁鎵/氮化鎵(AlGaN/GaN)異質結構的GaN電晶體比習知的矽裝置具有許多效能優點。例如，相較於習知的矽功率裝置，GaN半導體可提供較低的導通電阻以及較高的切換頻率。
已致力於提供具有優良效能(例如，高逆向崩潰電壓、低正向開啟電壓、以及低特定導通電阻)之兩終端GaN功率整流器，其可與GaN HEMT(高電子遷移率電晶體)相容。然而，此類努力大多失敗了。例如，在摻雜的大塊GaN上形成肖特基能障二極體(Schottky barrier diode)與p-i-n二極體呈現高崩潰電壓與低導通電阻特徵，但是肖特基能障二極體與p-i-n二極體的磊晶結構無法沒有顯著的效能損失(例如，較高的開啟電壓與導通電阻)而與GaN HEMT的磊晶結構相容。或者，HEMT可相容的功率整流器具有不良的關閉漏電劉，其係受限於肖特基接觸逆向偏漏電流(Schottky contact reverse biasing leakage current)。
據此，本揭露係關於高電子遷移率電晶體(HEMT)可相容的橫向場效整流裝置，其提供高逆向崩潰電壓以及低閘極漏電。在一些實施例中，整流裝置包括電子供應層，其位在陽極終端與陰極終端之間的半導體材料層上方。摻雜的III-N半導體材料層係位在電子供應層上方。閘極隔離材料層係位在摻雜的III-N半導體材料層上方。閘極結構係位在閘極隔離材料上方，因而藉由閘極隔離材料層與摻雜的III-N半導體材料層而分離閘極結構與電子供應層。摻雜的III-N半導體材料層調整整流裝置的門檻電壓，而閘極隔離材料層提供阻障，其提供低漏電與高逆向崩潰電壓至整流裝置。
圖1係說明高電子遷移率電晶體(HEMT)可相容的橫向場效整流器(LFER)裝置的一些實施例之剖面圖。
L-FER裝置100包括位在基板102(例如，藍寶石基板、矽基板、碳化矽基板等)上方的半導體材料層104。在一些實施例中，半導體材料層104可包括III-V半導體材料或III族氮化物(III-N)半導體材料。例如，在L-FER裝置100包括氮化鎵整流器裝置的一些實施例中，半導體材料層104可包括氮化鎵(GaN)層(例如，具有來自於製程汙染之摻雜的非蓄意摻雜之GaN層)。
電子供應層106係位在半導體材料層104上方，其延伸於陽極與陰極終端108及110之間，其分別包括位於半導體材料層104上方的歐姆接觸區。電子供應層106之材料的能帶間隙不等於(例如，大於)下方半導體材料層104的能帶間隙，因而作為HEMT可相容的L-FER裝置100的通道區域之異質接合的位置係沿著半導體材料層104與電子供應層106的界面。在操作期間，異質接合造成電子供應層106供應電荷載體至沿著該界面而形成的二維電子氣體(2-DEG)105。2-DEG 105具有高遷移率電子，其可在陽極終端108與陰極終端110之間自由移動。在一些實施例中，電子供應層106係包括氮化鋁鎵(AlGaN)。在
一些實施例中，可故意摻雜AlGaN薄膜，而具有提供載體至2-DEG 105的摻雜。
絕緣材料層112可位在陽極終端108、陰極終端110以及電子供應層106上方。例如，在一些實施例中，絕緣材料層112可包括氮化矽(Si3N4)。在一些實施例中，絕緣材料層112可在陽極終端108、陰極終端110以及部份的電子供應層106上並且直接接觸陽極終端108、陰極終端110以及部份的電子供應層106。
摻雜的III-N半導體材料層114係位在電子供應層106上方。摻雜的III-N半導體材料層114係與陰極終端110橫向相隔的偏移長度為LD。在不同的實施例中，摻雜的III-N半導體材料層114可包括p型摻雜與/或n型摻雜。在一些實施例中，摻雜的III-N半導體材料層114係橫向位於絕緣材料層112與陽極終端108之間。摻雜的III-N半導體材料層包括氮化鎵(GaN)。在一些實施例中，GaN可包括具有第一摻雜型式(例如，p型摻雜)的GaN底層以及GaN頂層，其位在GaN底層上方且具有不同於第一摻雜型式的第二摻雜型式(例如，n型摻雜)。
閘極隔離材料層116係位在摻雜的III-N半導體材料層114上方。例如，在一些實施例中，閘極隔離材料層116可包括二氧化矽(SiO2)、氮化矽(Si3N4)、氧化鎵(Ga2O3)、氧化鋁(Al2O3)、氧化鈧(Sc2O3)、氧化鉿(HfO2)、或氮化鋁(AlN)。在不同的實施例中，閘極隔離材料層116的厚度可為約15埃(Å，angstrom)至約30埃的範圍內。在一些實施例中，閘極隔離材料層116亦可位在絕緣材料層112上方。閘極隔離材料層抑制閘極漏電流，因而改良閘極穩定性，以及提供低開啟電壓、低導通電阻與高崩潰逆向電壓至L-FER裝置100。
閘極結構118係位在閘極隔離材料116上方、在摻雜的III-N半導體材料層114上方的位置，因而閘極隔離材料層116隔離閘極結構118與下方之摻雜的III-N半導體材料114。在一些實施例中，閘極
結構118可包括金屬閘極結構。例如，閘極結構118可包括鈦(Ti)、鎳(Ni)、鋁(Al)、鋁鎳(NiAl)中的一或多個、或鎢(W)、氮化鎢(WN)、或其組合。在不同的實施例中，閘極結構118的厚度(高度)可為約1,000埃至約5,000埃的範圍內。
介電材料120係位在基板上方，位在閘極結構118上方。介電材料120可包括低介電常數k層間介電(ILD)材料，例如二氧化矽(SiO2)、摻雜碳化矽的氧化物(SiCO)等。介電材料120包括一或多個金屬互連層122，用於提供電連接至L-FER裝置100的陽極終端108、陰極終端110、以及閘極結構118。在一些實施例中，一或多個金屬互連層122可包括用於提供垂直連接的一或多個金屬通路122a，以及用於提供橫向連接的一或多個金屬線122b。
一或多個金屬互連層122係用於將閘極結構118電耦合至陽極終端108。藉由將閘極結構118連接至陽極終端108，三個終端裝置(陽極終端108、陰極裝置110與閘極結構118)係轉換為具有漂移長度為LD的兩個終端橫向整流器，因而使得由通道的門檻電壓(而非陽極終端108的肖特基能障)決定L-FER裝置100的向前開啟電壓。在操作期間，可操作一或多個金屬互連層122，使L-FER裝置100於向前偏壓模式操作或逆向偏壓模式操作中偏壓。例如，施加向前偏壓至閘極結構118造成通道開啟，而施加逆向偏壓至閘極結構118係造成通道關閉。
圖2係說明所揭露之HEMT可相容的氮化鎵(GaN)整流器裝置的效能參數之圖式。第一y軸係說明導通電阻(亦即汲極至源極電阻)與漂移長度LD(x軸)。第二y軸係說明崩潰電壓與漂移長度LD(x軸)。
如圖200所示，在漂移長度LD為9微米，GaN橫向整流器裝置具有逆向崩潰電壓660V以及導通電阻RON,SP為3.72
mOhm*cm2。所得之指標(BV2/RON,SP)功率圖式係117MW*cm-2，其係與最先進的GaN整流器可相容，而該最先進的GaN整流器無法與HEMT相容。
圖3係說明包括與常斷(normally-off)HEMT 304整合的所揭露之L-FER 302之整合晶片300的一些實施例之剖面圖。
L-FER 302之說明內容如圖1所示。常斷HEMT 304係包括位在異質接合(例如，AlGaN/GaN異質接合)上方的源極終端306、汲極終端308以及閘極結構310。如圖所示，L-FER 302與常斷HEMT 304分享基板102上方之共同的半導體材料磊晶層104。在一些實施例中，可使用相同的製程，將L-FER 302與常斷HEMT 304製造為整合結構(例如，在同一整合晶片上)。
圖4係說明具有鈍化層402之高電子遷移率電晶體(HEMT)可相容的橫向場效整流器(LFER)裝置400之一些實施例的剖面圖。
HEMT可相容的L-FER裝置400係包括位在電子供應層106與摻雜的III-N半導體材料114上方的鈍化層402。在一些實施例中，鈍化層402自陽極終端108持續延伸至陰極終端110。在一些實施例中，鈍化層402鄰接電子供應層106的頂部表面、摻雜的III-N半導體材料114的頂部表面以及摻雜的III-N半導體材料114的側壁。在一些實施例中，鈍化層402覆蓋摻雜的III-N半導體材料層114的頂部表面。在一些實施例中，鈍化層402將閘極結構404與摻雜的III-N半導體材料層114分開，使得閘極結構404不接觸摻雜的III-N半導體材料層114。在一些實施例中，鈍化層402亦可鄰接陽極終端108與陰極終端110的側壁。
鈍化層402係用於鈍化表面陷阱(surface traps)以及下方電子供應層106與摻雜的III-N半導體材料114中的缺陷。藉由鈍化表
面陷阱與缺陷，鈍化層402可增加裝置可信賴度以及DC效能。例如，典型在高溫逆向偏壓(HTRB)應力過程中，表面陷阱與缺陷受到活化，在HEMT可相容的L-FER裝置400中造成電流退化。鈍化層402減少HTRB應力在HEMT可相容的L-FER裝置400上所造成的電流退化，因而在HTRB應力之前與之後的電流係實質相同(亦即鈍化層402緩和由於HTRB應力所造成的電流退化)。
在一些實施例中，鈍化層402包括氮化物為基底的鈍化層。例如，在一些實施例中，鈍化層402可包括氮化鋁(AlN)或氮化矽(Si3N4)。例如，鈍化層402的厚度t之範圍約5埃至約100埃。
絕緣材料層112係位在鈍化層402上方。閘極隔離材料116係配置於絕緣材料層112與鈍化層402上。閘極結構404係位在閘極隔離材料116上方。在一些實施例中，閘極結構404係橫向位於絕緣材料層112的區段之間。在一些實施例中，閘極結構404可具有側壁，其係垂直對準下方閘極隔離材料116的側壁並且鄰接絕緣材料層112與閘極隔離材料116。在此些實施例中，鈍化層402可側向延伸超過閘極結構404。在一些實施例中，藉由絕緣材料層112，閘極結構404與陽極終端108側向隔離。
圖5係說明具有高電子遷移率電晶體(HEMT)可相容的橫向場效整流器(LFER)裝置500之一些實施例的剖面圖。
HEMT可相容的L-FER裝置500具有摻雜的III-N半導體材料502，其高度h造成摻雜的III-N半導體材料502延伸至垂直於陽極終端108至陰極終端110上方的位置。可理解摻雜的III-N半導體材料502的高度調整L-FER裝置的門檻電壓。如HEMT可相容的L-FER裝置500所示，摻雜的III-N半導體材料502的高度造成鈍化層504鄰接摻雜的III-N半導體材料502的對立側壁。
圖6係說明形成HEMT可相容的橫向場效整流器(L-
FER)裝置的方法600之一些實施例的流程圖。
雖然以下將所揭露的方法600說明且描述為一系列的動作或是見，然而可理解使些動或或是見的說明順序並非用於限制本揭露。例如，一些動作可為不同的順序且/或與不同於所述之其他動作或事件同時發生。此外，在本文所述之實施例的一或多個方面中，並非需要實施所述之所有動作。再者，可在一或多個個別動作與/或相中，進行本文所述之一或多個動作。
在602，提供基板，其在半導體材料層與電子供應層之間具有磊晶異質接合。在一些實施例中，基板包括半導體材料層(例如，III-V半導體材料)以及上方的電子供應層、成長在基板(例如，藍寶石基板、矽基板、碳化矽基板等)上方的磊晶。半導體材料層與電子供應層具有不同的能帶，而形成異質接合。
在604，陽極終端與陰極終端係形成在電子供應層的對立端。陽極與陰極終端包括歐姆接觸區。
在606，摻雜的III-N半導體材料層係選擇性地形成在電子供應層上。在一些實施例中，摻雜的III-N半導體材料層可包括摻雜的氮化鎵(GaN)材料，其具有p型摻雜與/或n型摻雜。
在608，在一些實施例中，可在摻雜的III-N半導體材料層與電子供應層上方，形成鈍化層。在一些實施例中，鈍化層可形成在摻雜的III-N半導體材料層與電子供應層上並且直接接觸摻雜的III-N半導體材料層與電子供應層。
在610，絕緣材料層係選擇性地形成在基板上方，位在陽極終端、陰極終端、摻雜的III-N半導體材料與/或電子供應層上方。在一些實施例中，絕緣材料層可形成在鈍化層上並且直接接觸鈍化層。
在612，選擇性蝕刻絕緣材料層，以暴露摻雜的III-N
半導體材料或鈍化層。
在614，在絕緣材料層以及摻雜的III-N半導體材料層或鈍化層上方，形成閘極隔離材料層。
在616，在閘極隔離材料層上方，形成閘極結構，其位在摻雜的III-N半導體材料層的上方。
在618，在層間介電(ILD)材料內，形成一或多個金屬互連層以電耦合陽極終端與閘極結構。
圖7至13b係說明進行形成橫向場效整流器(L-FER)裝置且對應於方法600之方法的結構之一些實施例的剖面圖。雖然圖7至13b之說明係關於方法600，然而可理解圖7至13b所揭露的結構並不限於此方法，而是僅為結構範例。
圖7係說明對應於動作602-604之基板的一些實施例之剖面圖700。
如剖面圖700所示，半導體材料層104與電子供應層106係磊晶成長於基板102(例如，矽、碳化矽、藍寶石等)上方。半導體材料層104與電子供應層106具有不同的能帶，因而形成磊晶異質接合。在一些實施例中，半導體材料層104包括氮化鎵(GaN)層，以及電子供應層106包括氮化鋁鎵(AlGaN)層。
陽極終端108與陰極終端110係形成在電子供應層106的對立端。在一些實施例中，可藉由沉積技術(例如，化學氣相沉積、物理氣相沉積等)在下方的半導體層上沉積金屬(例如，鎢、鋁等)，並且選擇性蝕刻沉積的金屬，形成陽極終端108與陰極終端110。
圖8a係說明對應於動作606之基板的一些實施例之剖面圖800a。
如剖面圖800a所示，在電子供應層106上，選擇性形
成摻雜的III-N半導體材料層114(例如，GaN)。在一些實施例中，摻雜的III-N半導體材料層114可包括n/p氮化鎵(GaN)層。n/p氮化鎵層包括位在電子供應層106上且具有第一摻雜型(例如，n型摻雜)的第一GaN層114a，以及位在第一GaN層114a上且具有第二摻雜型(例如，p型摻雜)的第二GaN層114b。例如，n/p GaN層可包括具有p型摻雜之底部第一GaN層114a以及具有n型摻雜之上方頂部第二GaN層114b。摻雜的III-N半導體材料層114的厚度與摻雜之值係可選擇的，使其可調整L-FER裝置的門檻電壓，圖8b係說明對應於動作606-608的基板的一些實施例之剖面圖800b。
如剖面圖800b所示，在電子供應層106上，選擇性形成摻雜的III-N半導體材料層114(例如，GaN)。在摻雜的半導體材料114與電子供應層106上，形成鈍化層402。在一些實施例中，形成鈍化層402，其位置鄰接電子供應層106的頂部表面、摻雜的III-N半導體材料114的頂部表面以及摻雜的III-N半導體材料114的一或多個側壁。在一些實施例中，鈍化層402可從陽極終端108持續延伸至陰極終端110。
在不同的實施例中，例如，可藉由沉積技術(例如，原子層沉積(ALD)、化學氣相沉積(CVD)或物理氣相沉積(PVD)等)，沉積鈍化層402，其厚度係在約5埃至約100埃的範圍中。在一些實施例中，鈍化層402可包括氮化物為基底的鈍化層。例如，鈍化層402可包括氮化鋁(AlN)或氮化矽(Si3N4)。
圖9a至9b係說明對應於動作610的結構的一些實施例之剖面圖900a與900b。
如剖面圖900a所示，形成絕緣材料層112，其係位在陽極終端108、陰極終端110與電子供應層106上方。在一些實施例
中，絕緣材料層112可包括氣相沉積技術所沉積的氮化矽(SiN)。
如剖面圖900b所示，形成絕緣材料層112，其係位在陽極終端108、陰極終端110與鈍化層402上，並且直接接觸陽極終端108、陰極終端110與鈍化層402。在一些實施例中，鈍化層402與絕緣材料層係不同材料。例如，在一些實施例中，鈍化層402可包括SiN，而絕緣材料層112可包括AlN。
圖10a至10b係說明對應於動作612的基板的一些實施例之剖面圖1000a與1000b。
如剖面圖1000a所示，在絕緣材料層112上方，形成遮罩層1002。遮罩層1002係包括開口1004，其係位在摻雜的III-N半導體材料14上方(例如，後續欲形成閘極結構之位置)。在一些實施例中，根據遮罩層1002，將絕緣材料層112選擇性暴露至蝕刻劑1006，以移除部分的絕緣材料層112，並且因而暴露下方之摻雜的III-N半導體材料層114。
在一些實施例中，蝕刻劑1006可包括電漿蝕刻劑(例如，誘導耦合的電漿反應離子蝕刻劑，其中高能離子蝕刻移除絕緣材料層112)。例如，可在低壓蝕刻腔室內，進行RIE電漿乾蝕刻製成，產生蝕刻劑1006。
如剖面圖1000b所示，根據遮罩層1002，將絕緣材料層112選擇性暴露至蝕刻劑1006，移除部分的絕緣材料層112，因而暴露下方的鈍化層402。
圖11a至11b係說明對應於動作614的基板的一些實施例之剖面圖1100a與1100b。
如剖面圖1100a所示，在絕緣材料層112與摻雜的III-N半導體材料層114上方，形成閘極隔離材料層116。在一些實施例中，閘極隔離材料層116鄰接開口1102內之摻雜的III-N半導體材料層，開
口1102係根據遮罩層1002選擇性蝕刻絕緣材料112而形成。閘極隔離材料層116在後續所形成的閘極結構(404)與摻雜的III-N半導體材料層114之間提供阻障，因而降低閘極漏電。在用於形成一或多個互連結構的BEOL熱製程過程中，閘極隔離材料層116亦防止原子從後續形成的閘極結構(404)擴散至下方之摻雜的III-N半導體材料層114。
可藉由氣相沉積製程(例如，ALD、CVD、PVD等)，沉積閘極隔離材料層116，其厚度係在約5埃至約30埃的範圍中。例如，在一些實施例中，閘極隔離材料層116可包括二氧化矽(SiO2)、氮化矽(Si3N4)、氧化鎵(Ga2O3)、氧化鋁(Al2O3)、氧化鈧(Sc2O3)、氧化鉿(HfO2)、或氮化鋁(AlN)。
如剖面圖1100b所示，在絕緣材料層112與鈍化層402上方，形成閘極隔離材料層116。在一些實施例中，閘極隔離材料層116鄰接開口1102內之鈍化層402，開口1102係根據遮罩層1002選擇性蝕刻絕緣材料112而形成。
圖12a至12b係說明對應於動作616的基板的一些實施例之剖面圖1200a與1200b。
如剖面圖1200a與1200b所示，在閘極隔離材料層116上，直接形成閘極結構118。例如，可使用濺鍍或物理氣相沉積，沉積金屬(例如，Ti、Ni、Al、NiAl、W、WN等)，而形成閘極結構118。而後，選擇性蝕刻該金屬，移除部分的金屬，並且定義閘極結構118。
圖13a至13b係說明對應於動作618的基板的一些實施例之剖面圖1300a與1300b。
如剖面圖1300a與1300b所示，形成一或多個金屬互連層122。該一或多個金屬互連層122係用以縮短陽極終端108至閘極結構118。藉由連接陽極終端108至閘極結構，三個終端裝置轉換為兩個
終端橫向整流器。
在一些實施例中，可在基板上方沉積介電材料120，並且選擇性蝕刻介電材料120以形成一或多個溝槽，而形成一或多個金屬互連層122。而後，以金屬填充溝槽，形成一或多個金屬互連層122。
可理解雖然本揭露全文以例示範例說明方法的各方面(例如，圖7至13b所示的結構，討論圖6所述之方法)，然而方法並不受限於所示之結構。再者，可彼此獨立考量與使用方法(與結構)，且其實施不受限於圖式所述之特定方面。據此，可用任何合適的方式，例如旋塗、濺鍍、成長與/或沉積技術等，形成本揭露所述之層。
再者，該技藝之技術人士在閱讀與/或理解本揭露之說明與圖式之後可進行均等的變化與/或修飾。本揭露包含所有的修飾與變化，且並非用於限制本揭露之內容。例如，雖然本文所提供的圖式具有特定摻雜型式，然而該技藝之技術人士可理解亦可使用其他摻雜型式。
此外，雖然僅對於一些實施方式中的一個揭露特定特徵或方面，然而此特徵或方面可視需要而與其他實施方式的一或多個其他特徵與/或方面結合。再者，本文所述之「包含」、「具有」、「有」、以及/或其變化之詞係用於包含如「包括」的意義。同樣地，「例示」僅指範例，而非最佳。亦可理解為了簡化說明與便於理解之目的，本揭露所述之特徵、層與/或元件彼此相對之下具有特定尺寸與/或位向，實際的尺寸與/或位向可實質不同於本揭露所述內容。
本揭露係關於高電子遷移率電晶體(HEMT)可相容的功率橫向場效整流器(L-FER)裝置，其提供高遷移率性與低閘極漏電。
在一些實施例中，本揭露係關於高電子遷移率電晶體
(HEMT)可相容的功率橫向場效整流器(L-FER)裝置。L-FER裝置包括位在基板上方的半導體材料層，以及位在半導體材料層上方的電子供應層，其位在陽極終端與陰極終端之間。摻雜的III-N(III-氮化物)半導體材料層係位在電子供應層上方，以及鈍化層係位在電子供應層與摻雜的III-N半導體材料層上方。閘極結構係垂直位在摻雜III-N半導體材料層與鈍化層上方。
在其他實施例中，本揭露係關於橫向場效整流器(L-FER)裝置。L-FER裝置包括位在基板上方的半導體材料層，以及在半導體材料層上方的電子供應層，其係橫向配置在陽極終端與陰極終端之間。摻雜的III-N(III氮化物)半導體材料層係位在電子供應層上方，以及氮化物為基底的鈍化物層係位在摻雜的III-N半導體材料層與電子供應層上並且直接接觸摻雜的III-N半導體材料層與電子供應層。閘極隔離材料層係位在鈍化層的上方，其係位在摻雜的III-N半導體材料層上方，以及閘極結構係位在閘極隔離材料層上方。
在其他實施例中，本揭露係關於形成橫向場效整流器(L-FER)裝置的方法。該方法包括提供基板，其具有在半導體材料層與電子供應層之間的磊晶異質接合，以及形成陽極終端與陰極終端，其包括在電子供應層之對立端的歐姆接觸區。該方法進一步包括在電子供應層上，選擇性形成摻雜的III-N(III-氮化物)半導體材料層。該方法進一步包括在電子供應層與摻雜的III-N半導體材料層上方，形成鈍化層。該方法進一步包括形成閘極結構，其位在摻雜的III-N半導體材料層上方。
Claims (10)
- 一種高電子遷移率電晶體(HEMT)可相容的功率橫向場效整流器(L-FER)裝置，其包括：半導體材料層，其係位在基板上方；電子供應層，其係位在該半導體材料層上方，位於陽極終端與陰極終端之間；摻雜的III-N(III-氮化物)半導體材料層，其係位在該電子供應層上方，該電子供應層的部分從該摻雜的III-N半導體材料層暴露；鈍化層，其係位在該電子供應層的該暴露部分與該摻雜的III-N半導體材料層上方；絕緣材料層，其係位於該鈍化層的上方，並且接觸該鈍化層的上表面及一側壁；閘極結構，其係位於該摻雜的III-N半導體材料層與該鈍化層上方；以及一或多個金屬互連層，其係用於將該閘極結構電耦合至該陽極終端；其中該鈍化層將該閘極結構與該摻雜的III-N半導體材料層分開，使得該閘極結構不接觸該摻雜的III-N半導體材料層。
- 如請求項1所述之L-FER裝置，其中該鈍化層係位在該摻雜的III-N半導體材料層與該電子供應層的該暴露部分上，並且直接接觸該摻雜的III-N半導體材料層與該電子供應層的該暴露部分。
- 如請求項1所述之L-FER裝置，進一步包括：閘極隔離材料層，其係垂直位於該鈍化層與該閘極結構之間。
- 如請求項3所述之L-FER裝置，其中該閘極隔離材料層係鄰接該鈍化層，並且位在該摻雜的III-N半導體材料層上方。
- 如請求項1所述之L-FER裝置，其中該鈍化層自該陽極終端持續延伸至該陰極終端。
- 如請求項1所述之L-FER裝置，其中該絕緣材料層係位在該陽極終端與該陰極終端上，並且直接接觸該陽極終端與該陰極終端，其中該鈍化層的材料係不同於該絕緣材料層的材料。
- 一種高電子遷移率電晶體(HEMT)可相容的功率橫向場效整流器(L-FER)裝置，其包括：半導體材料層，其係位在基板上方；電子供應層，其係位在該半導體材料層上方，位於陽極終端與陰極終端之間；摻雜的III-N(III-氮化物)半導體材料層，其係位在該電子供應層上方，該電子供應層的部分從該摻雜的III-N半導體材料層暴露；鈍化層，其係位在該電子供應層的該暴露部分與該摻雜的III-N半導體材料層上方；絕緣材料層，其係位於該鈍化層的上方，並且接觸該鈍化層的上表面及一側壁；閘極結構，其係位於該摻雜的III-N半導體材料層與該鈍化層上方；以及閘極隔離材料層，其係垂直位於該鈍化層與該閘極結構之間；其中該鈍化層將該閘極結構與該摻雜的III-N半導體材料層分開，使得該閘極結構不接觸該摻雜的III-N半導體材料層。
- 一種橫向場效整流器(L-FER)裝置，其包括：半導體材料層，其係在於基板上方；電子供應層，其係位在該半導體材料層上方，並且橫向配置於陽極終端與陰極終端之間；摻雜的III-N(III-氮化物)半導體材料層，其係位在該電子供應層上方，該電子供應層的部分從該摻雜的III-N半導體材料層暴露；氮化物為基底的鈍化層，其係位在該摻雜的III-N半導體材料層與該電子供應層的該暴露部分上，並且覆蓋該摻雜的III-N半導體材料層的頂部表面；絕緣材料層，接觸該鈍化層的第一上表面；閘極隔離材料層，其係位在該鈍化層上方，並且在該鈍化層位在該III-N半導體材料層上方的部份接觸該鈍化層的第二上表面，該閘極隔離材料層並在該鈍化層的該第一上表面的上方接觸該絕緣材料層的上表面；以及閘極結構，其係位在該閘極隔離材料層上方。
- 如請求項8所述之L-FER裝置，其中該絕緣材料層係位在該鈍化層、該陽極終端與該陰極終端上，並且直接接觸該陽極終端與該陰極終端，其中該鈍化層的材料係不同於該絕緣材料層的材料。
- 一種用於形成橫向場效整流器(L-FER)裝置的方法，其包括：提供基板，其具有位在半導體材料層與電子供應層之間的磊晶異質接合；形成陽極終端與陰極終端，其包括位在該電子供應層之對立端上的歐姆接觸區；在該電子供應層上，選擇性形成摻雜的III-N(III-氮化物)半導體材料層，使該電子供應層的部分從該摻雜的III-N半導體材料層暴露；在該電子供應層的該暴露部分與該摻雜的III-N半導體材料層上方，形成鈍化層；在該電子供應層的該暴露部分與該鈍化層上形成絕緣材料層，其中該絕緣材料層接觸該鈍化層的第一上表面；形成閘極隔離材料層於該鈍化層上；以及形成閘極結構於該閘極隔離材料層上方，其中該閘極隔離材料層在該鈍化層位在該摻雜的III-N半導體材料層上方的部份接觸該鈍化層的第二上表面，該閘極隔離材料層並在該鈍化層的該第一上表面的上方接觸該絕緣材料層的上表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/583,391 | 2014-12-26 | ||
| US14/583,391 US9978844B2 (en) | 2013-08-01 | 2014-12-26 | HEMT-compatible lateral rectifier structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201624701A TW201624701A (zh) | 2016-07-01 |
| TWI670855B true TWI670855B (zh) | 2019-09-01 |
Family
ID=56295983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104129137A TWI670855B (zh) | 2014-12-26 | 2015-09-03 | Ｈｅｍｔ可相容之橫向整流器結構 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR101750158B1 (zh) |
| CN (1) | CN105742348B (zh) |
| TW (1) | TWI670855B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI680503B (zh) * | 2018-12-26 | 2019-12-21 | 杰力科技股份有限公司 | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 |
| TWI679770B (zh) * | 2018-12-26 | 2019-12-11 | 杰力科技股份有限公司 | 氮化鎵高電子移動率電晶體及其閘極結構 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030020092A1 (en) * | 2001-07-24 | 2003-01-30 | Primit Parikh | Insulating gate AlGaN/GaN HEMT |
| US20070131970A1 (en) * | 2005-12-09 | 2007-06-14 | Mittereder Jeffrey A | Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AIGaN/GaN HEMTs |
| US20080169474A1 (en) * | 2003-03-03 | 2008-07-17 | Cree, Inc. | Integrated Nitride and Silicon Carbide-Based Devices and Methods of Fabricating Integrated Nitride-Based Devices |
| US20080206974A1 (en) * | 2007-02-23 | 2008-08-28 | Grigory Simin | Fabrication of semiconductor device having composite contact |
| US20080296618A1 (en) * | 2007-06-01 | 2008-12-04 | The Regents Of The University Of California | P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR |
| US20090032820A1 (en) * | 2007-08-03 | 2009-02-05 | The Hong Kong University Of Science & Technology | Reliable Normally-Off III-Nitride Active Device Structures, and Related Methods and Systems |
| US20090267078A1 (en) * | 2008-04-23 | 2009-10-29 | Transphorm Inc. | Enhancement Mode III-N HEMTs |
| US20100019279A1 (en) * | 2008-04-02 | 2010-01-28 | The Hong Kong University Of Science And Technology | Integrated HEMT and Lateral Field-Effect Rectifier Combinations, Methods, and Systems |
| US20100219452A1 (en) * | 2009-02-27 | 2010-09-02 | Brierley Steven K | GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES |
| US20120313106A1 (en) * | 2011-06-10 | 2012-12-13 | International Rectifier Corporation | Enhancement Mode Group III-V High Electron Mobility Transistor (HEMT) and Method for Fabrication |
| US20130026495A1 (en) * | 2011-07-29 | 2013-01-31 | Hrl Loboratories, Llc | III-Nitride Metal Insulator Semiconductor Field effect Transistor |
| US20130087803A1 (en) * | 2011-10-06 | 2013-04-11 | Epowersoft, Inc. | Monolithically integrated hemt and schottky diode |
| US20130306978A1 (en) * | 2012-05-17 | 2013-11-21 | The Hong Kong University Of Science And Technology | Passivation of group iii-nitride heterojunction devices |
| US20130313609A1 (en) * | 2012-05-24 | 2013-11-28 | Rohm Co., Ltd. | Nitride semiconductor device and manufacturing method thereof |
| US20140097471A1 (en) * | 2007-01-10 | 2014-04-10 | International Rectifier Corporation | Active Area Shaping of III-Nitride Devices Utilizing A Field Plate Defined By A Dielectric Body |
| US8890106B2 (en) * | 2012-12-18 | 2014-11-18 | Hewlett-Packard Development Company, L.P. | Hybrid circuit of nitride-based transistor and memristor |
| US8900939B2 (en) * | 2009-06-25 | 2014-12-02 | The United States Of America, As Represented By The Secretary Of The Navy | Transistor with enhanced channel charge inducing material layer and threshold voltage control |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111956B2 (en) * | 2013-03-14 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Rectifier structures with low leakage |
| CN103578985B (zh) * | 2013-11-01 | 2018-06-26 | 中航（重庆）微电子有限公司 | 半导体器件及其制作方法 |
-
2015
- 2015-06-30 KR KR1020150093469A patent/KR101750158B1/ko active IP Right Grant
- 2015-08-18 CN CN201510507509.XA patent/CN105742348B/zh active Active
- 2015-09-03 TW TW104129137A patent/TWI670855B/zh active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030020092A1 (en) * | 2001-07-24 | 2003-01-30 | Primit Parikh | Insulating gate AlGaN/GaN HEMT |
| US20080169474A1 (en) * | 2003-03-03 | 2008-07-17 | Cree, Inc. | Integrated Nitride and Silicon Carbide-Based Devices and Methods of Fabricating Integrated Nitride-Based Devices |
| US20070131970A1 (en) * | 2005-12-09 | 2007-06-14 | Mittereder Jeffrey A | Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AIGaN/GaN HEMTs |
| US20140097471A1 (en) * | 2007-01-10 | 2014-04-10 | International Rectifier Corporation | Active Area Shaping of III-Nitride Devices Utilizing A Field Plate Defined By A Dielectric Body |
| US20080206974A1 (en) * | 2007-02-23 | 2008-08-28 | Grigory Simin | Fabrication of semiconductor device having composite contact |
| US20080296618A1 (en) * | 2007-06-01 | 2008-12-04 | The Regents Of The University Of California | P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR |
| US20090032820A1 (en) * | 2007-08-03 | 2009-02-05 | The Hong Kong University Of Science & Technology | Reliable Normally-Off III-Nitride Active Device Structures, and Related Methods and Systems |
| US20100019279A1 (en) * | 2008-04-02 | 2010-01-28 | The Hong Kong University Of Science And Technology | Integrated HEMT and Lateral Field-Effect Rectifier Combinations, Methods, and Systems |
| US20090267078A1 (en) * | 2008-04-23 | 2009-10-29 | Transphorm Inc. | Enhancement Mode III-N HEMTs |
| US20100219452A1 (en) * | 2009-02-27 | 2010-09-02 | Brierley Steven K | GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES |
| US8900939B2 (en) * | 2009-06-25 | 2014-12-02 | The United States Of America, As Represented By The Secretary Of The Navy | Transistor with enhanced channel charge inducing material layer and threshold voltage control |
| US20120313106A1 (en) * | 2011-06-10 | 2012-12-13 | International Rectifier Corporation | Enhancement Mode Group III-V High Electron Mobility Transistor (HEMT) and Method for Fabrication |
| US20130026495A1 (en) * | 2011-07-29 | 2013-01-31 | Hrl Loboratories, Llc | III-Nitride Metal Insulator Semiconductor Field effect Transistor |
| US20130087803A1 (en) * | 2011-10-06 | 2013-04-11 | Epowersoft, Inc. | Monolithically integrated hemt and schottky diode |
| US20130306978A1 (en) * | 2012-05-17 | 2013-11-21 | The Hong Kong University Of Science And Technology | Passivation of group iii-nitride heterojunction devices |
| US20130313609A1 (en) * | 2012-05-24 | 2013-11-28 | Rohm Co., Ltd. | Nitride semiconductor device and manufacturing method thereof |
| US8890106B2 (en) * | 2012-12-18 | 2014-11-18 | Hewlett-Packard Development Company, L.P. | Hybrid circuit of nitride-based transistor and memristor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201624701A (zh) | 2016-07-01 |
| KR101750158B1 (ko) | 2017-06-22 |
| KR20160079617A (ko) | 2016-07-06 |
| CN105742348A (zh) | 2016-07-06 |
| CN105742348B (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11757005B2 (en) | HEMT-compatible lateral rectifier structure | |
| US11437485B2 (en) | Doped gate dielectrics materials | |
| US9768257B2 (en) | Semiconductor device | |
| JP6362248B2 (ja) | Ｍｉｓｈｆｅｔおよびショットキーデバイスの統合 | |
| US9755045B2 (en) | Rectifier structures with low leakage | |
| US11127847B2 (en) | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device | |
| US9806158B2 (en) | HEMT-compatible lateral rectifier structure | |
| US10985253B2 (en) | Semiconductor devices with multiple channels and three-dimensional electrodes | |
| US11862721B2 (en) | HEMT semiconductor device with a stepped sidewall | |
| TWI670855B (zh) | Ｈｅｍｔ可相容之橫向整流器結構 | |
| CN114556561A (zh) | 基于氮化物的半导体ic芯片及其制造方法 | |
| US10373833B2 (en) | Semiconductor device and method for manufacturing the same | |
| US11888054B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN104051458A (zh) | 低泄漏整流器结构 | |
| WO2024092720A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2024092419A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| WO2024040463A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN112242442A (zh) | 半导体结构及其形成方法 |