IT201800007920A1 - Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt - Google Patents

Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt Download PDF

Info

Publication number
IT201800007920A1
IT201800007920A1 IT102018000007920A IT201800007920A IT201800007920A1 IT 201800007920 A1 IT201800007920 A1 IT 201800007920A1 IT 102018000007920 A IT102018000007920 A IT 102018000007920A IT 201800007920 A IT201800007920 A IT 201800007920A IT 201800007920 A1 IT201800007920 A1 IT 201800007920A1
Authority
IT
Italy
Prior art keywords
layer
heterostructure
forming
hemt device
gate electrode
Prior art date
Application number
IT102018000007920A
Other languages
English (en)
Inventor
Ferdinando Iucolano
Paolo Badala'
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102018000007920A priority Critical patent/IT201800007920A1/it
Priority to US16/535,016 priority patent/US11043574B2/en
Publication of IT201800007920A1 publication Critical patent/IT201800007920A1/it
Priority to US17/350,916 priority patent/US11728404B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0676—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C23C14/30—Vacuum evaporation by wave energy or particle radiation by electron bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“METODO DI FABBRICAZIONE DI UN DISPOSITIVO HEMT CON RIDOTTA CORRENTE DI PERDITA DI GATE, E DISPOSITIVO HEMT”
La presente invenzione è relativa a un dispositivo ad effetto di campo ad alta mobilità elettronica (“high electron mobility transistors”, HEMT) e un metodo di fabbricazione del dispositivo HEMT. In particolare, la presente invenzione è relativa a un dispositivo HEMT con ridotta corrente di perdita di gate, fabbricabile in una linea di produzione CMOS. Il dispositivo HEMT secondo la presente invenzione è, in particolare, atto ad essere utilizzato in applicazioni RF.
Sono noti transistori ad effetto di campo ad alta mobilità elettronica (“high electron mobility transistors”, HEMT) basati sulla formazione di strati di gas bidimensionale di elettroni (2DEG) ad alta mobilità in corrispondenza di un’eterogiunzione, ovvero all’interfaccia tra materiali semiconduttori a differente band gap. Ad esempio, sono noti transistori HEMT basati sull’eterogiunzione tra uno strato di nitruro di alluminio e gallio (AlGaN) ed uno strato di nitruro di gallio (GaN).
I transistori HEMT basati su eterogiunzioni o eterostrutture AlGaN/GaN offrono svariati vantaggi che li rendono particolarmente adatti ed ampiamente utilizzati per diverse applicazioni. Ad esempio, l’elevata soglia di rottura (“breakdown”) dei transistori HEMT è sfruttata per interruttori di potenza (“power switches”) ad elevate prestazioni; l’alta mobilità degli elettroni nel canale conduttivo permette di realizzare amplificatori ad alta frequenza; inoltre, l’elevata concentrazione di elettroni nel 2DEG consente di ottenere una bassa resistenza in stato acceso (“ON-state resistance”, RON).
Inoltre, dispositivi basati su GaN per applicazioni a radiofrequenza (RF) hanno tipicamente prestazioni RF migliori rispetto ad analoghi dispositivi LDMOS in silicio.
Uno degli aspetti critici di dispositivi HEMT basati su GaN, in particolare in applicazioni RF, riguarda la corrente di porta (“gate current”). Questa è la principale causa della perdita di corrente rilevabile in corrispondenza dell’elettrodo di pozzo quando il dispositivo è in stato spento. Elevati valori di corrente di perdita riducono considerevolmente le prestazioni a radiofrequenza (RF) del dispositivo.
La Richiedente ha analizzato diverse cause di tale corrente di perdita, identificando sostanzialmente tre possibili percorsi: (a) attraverso la superficie dell’eterostruttura, a causa di trappole superficiali introdotte durante fasi di pulitura o passivazione superficiale dell’eterostruttura; (b) tra l’elettrodo di porta e l’elettrodo di sorgente, a causa di un allargamento laterale degli elettrodi di porta e di sorgente che si avvicinano tra loro; e (c) attraverso la barriera Schottky, a causa di una riduzione del potenziale di barriera.
La Richiedente ha verificato che le summenzionate possibili cause (a) e (b) giocano un ruolo ininfluente nella generazione della corrente di perdita di porta, mentre la causa (c) è risultata corretta.
Un metodo noto per ovviare alla riduzione del potenziale di barriera prevede l’uso del Nickel (Ni) come metallo di contatto tra l’elettrodo di porta e lo strato di barriera di AlGaN dell’eterostruttura. Il Nickel è utilizzato per la sua elevata funzione lavoro. Tuttavia, il Nickel ha una resistenza elettrica relativamente elevata che non lo rende adatto a formare interamente l’elettrodo di porta. A questo fine, uno strato di Oro (Au) viene utilizzato per coprire il Nickel e ridurne la resistenza elettrica. Questo approccio tuttavia rende il processo di fabbricazione non utilizzabile in linee di produzione CMOS, a causa della contaminazione dei macchinari utilizzati nelle linee di processo CMOS causata dall’Oro. Un possibile sostituto del Nickel, per formare l’elettrodo di porta, è l’Alluminio (Al) che, data la buona conducibilità elettrica, non richiede una copertura di Oro; tuttavia, la funzione lavoro dell’Alluminio è bassa e la scelta non si rivela ottimale in quanto questa soluzione non consente di ridurre efficacemente la corrente di perdita di gate. Inoltre, l’Alluminio diffonde nell’eterostruttura, causando la formazione di un percorso conduttivo che favorisce la corrente di perdita in stato spento.
Scopo della presente invenzione è mettere a disposizione un dispositivo HEMT e un relativo metodo di fabbricazione atti a superare gli inconvenienti della tecnica nota.
Secondo la presente invenzione vengono realizzati un dispositivo HEMT e un metodo di fabbricazione del dispositivo HEMT, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra, in vista in sezione laterale, un dispositivo HEMT secondo una forma di realizzazione della presente invenzione;
- la figura 2 illustra, in vista in sezione laterale, un dettaglio ingrandito dell’elettrodo di porta del dispositivo HEMT di figura 1; e
- le figure 3A-3F mostrano fasi di fabbricazione del dispositivo HEMT di figura 1.
La figura 1 mostra, in un sistema triassiale di assi X, Y, Z ortogonali tra loro, un dispositivo HEMT 1 di tipo normalmente acceso (“normally-on”), basato su nitruro di gallio. Il dispositivo HEMT 1 è in particolar modo atto ad essere utilizzato in applicazioni RF, quali ad esempio stazioni base 4G e 5G, incluse evoluzioni e varianti della tecnologia, telefoni portatili, dispositivi di cottura a RF, dispositivi di asciugatura e riscaldamento, dispositivi e sistemi per l’avionica, radar in banda L e S, e simili.
Il dispositivo HEMT 1 include: un substrato 2, ad esempio di silicio, o carburo di silicio (SiC) o zaffiro (Al2O3); uno strato di canale 4, di nitruro di gallio (GaN) intrinseco, estendentesi sopra il substrato 2; uno strato di barriera 6, di nitruro di alluminio e gallio (AlGaN) intrinseco o, più in generale, di composti basati su leghe ternarie, quaternarie del nitruro di gallio, quali AlxGa1-xN, AlInGaN, InxGa1-xN, AlxIn1-xAl, estendentesi sopra lo strato di canale 4; uno strato di isolamento 7, di materiale dielettrico quale nitruro di silicio (Si3N4) o ossido di silicio (SiO2), estendentesi su un lato superiore 6a dello strato di barriera 6; ed una regione di porta (o elettrodo di porta) 8 estendentesi nel corpo semiconduttore 3 tra regioni di sorgente (“source”) 10 e pozzo (“drain”) 12.
Lo strato di canale 4 e lo strato di barriera 6 formano una eterostruttura 3. L’eterostruttura 3 si estende, quindi, tra un lato inferiore 4a dello strato di canale 4, che è parte dell’interfaccia con il substrato 2 sottostante, e un lato superiore 6a dello strato di barriera 6.
Il substrato 2, lo strato di canale 4 e lo strato di barriera 6 sono nel seguito definiti, nel complesso, con il termine corpo semiconduttore 5.Il corpo semiconduttore 5 alloggia una regione attiva 3a, che alloggia, in uso, il canale conduttivo del dispositivo HEMT 1.
La regione di porta 8 è separata lateralmente (ossia, lungo X) dalle regioni di sorgente 10 e pozzo 12 mediante rispettive porzioni dello strato di isolamento 7. La regione di porta 8 è di tipo recesso, ossia si estende in profondità attraverso lo strato di isolamento 7, fino a raggiungere il lato superiore 6a dello strato di barriera 6. In altre parole, la regione di porta 8 è formata in una trincea 9 scavata attraverso lo strato di isolamento 7; opzionalmente, la trincea 9 si estende attraverso una parte dello strato di barriera 6 (ad esempio per una profondità di 1-10 nm). La regione di porta 8 si estende in corrispondenza della regione attiva 3a.
Secondo ulteriori forme di realizzazione (non mostrate in quanto di per sé non oggetto della presente invenzione), il corpo semiconduttore 5, così come la regione attiva 3a da esso alloggiata, può comprendere, secondo necessità, uno solo o più strati di GaN, o leghe di GaN, opportunamente drogati o di tipo intrinseco.
Le regioni di sorgente 10 e pozzo 12, di materiale conduttivo, ad esempio metallico, si estendono in profondità nel corpo semiconduttore 5, completamente attraverso lo strato di barriera 6, terminando all’interfaccia tra lo strato di barriera 6 e lo strato di canale 4.
Secondo ulteriori forme di realizzazione, non illustrate, le regioni di sorgente 10 e pozzo 12 si estendono inoltre parzialmente attraverso lo strato di canale 4, e terminano nello strato di canale 4.
Secondo ancora ulteriori forme di realizzazione, non illustrate, le regioni di sorgente 10 e pozzo 12 si estendono per una parte dello spessore, lungo Z, dello strato di barriera 6, terminando all’interno dello strato di barriera 6.
Secondo ancora ulteriori forme di realizzazione, non illustrate, le regioni di sorgente 10 e pozzo 12 si estendono esclusivamente attraverso lo strato isolante 7, fino a raggiungere la superficie 6a dello strato di barriera 6, senza sprofondare nello strato di barriera 6.
Secondo un aspetto della presente invenzione, come illustrato in figura 2 che rappresenta un dettaglio ingrandito della regione di porta 8 di figura 1, la regione di porta 8 è formata da una pila, o “stack”, includente: un primo strato metallico 20 atto a favorire la formazione di un contatto Schottky con l’eterostruttura 3 (qui, in particolare, con lo strato di barriera 6), ad esempio uno strato di Nickel (Ni); uno strato di protezione (o barriera di diffusione) 22 atto ad ostacolare la diffusione di atomi metallici verso l’eterostruttura 3, estendentesi completamente al di sopra del primo strato metallico 20; un secondo strato metallico 24 atto a formare un contatto di porta a ridotta resistività, estendentesi sullo strato di protezione 22 ed isolato dal corpo semiconduttore 5 mediante lo strato di protezione 22; ed uno strato di cappuccio 26 atto a proteggere il secondo strato metallico 24 da agenti esterni (es., protezione da corrosione, ossidazione, ecc.).
Nel caso in cui lo strato di protezione 22 sia di per sé atto a favorire la formazione di un contatto Schottky con l’eterostruttura 3, il primo strato metallico può essere omesso.
Inoltre, nel caso in cui il secondo strato metallico 24 sia un materiale non soggetto a fenomeni di degrado, o nel caso in cui fenomeni di degrado siano trascurabili, lo strato di cappuccio 26 può essere omesso.
Più in dettaglio, in una forma di realizzazione della presente invenzione, il primo strato metallico 20 è uno strato di Nickel (Ni) in contatto con lo strato di barriera 6; lo strato di protezione 22 è uno strato di Nitruro di Tungsteno (WN) estendentesi sullo strato di Ni 20; il secondo strato metallico è uno strato di Alluminio (Al) 24 estendentesi di sopra dello strato di WN 22; e lo strato di cappuccio 26 è uno strato di Tantalio (Ta) 26 estendentesi al di sopra dello strato di Al 24.
Lo strato di Ni 20, che ha la funzione di favorire la creazione di un contatto Schottky con lo strato di barriera 6 sottostante, può essere sostituito da, ad esempio, uno strato di WN, o Pt, o Pd. Lo strato di Ni 20 ha spessore esemplificativamente scelto tra 20 nm e 90 nm. Lo strato di Ni 20 può essere omesso nel caso di utilizzo di Nitruro di Tungsteno per lo strato di protezione 22, poiché quest’ultimo è atto a formare un buon contatto Schottky con l’AlGaN dello strato di barriera 6. In questo caso, lo strato di WN 22 è in contatto diretto con lo strato di barriera 6.
Lo strato di WN 22 può essere sostituito da un diverso strato di nitruro di metallo, quale ad esempio Nitruro di Tantalio (TaN), Nitruro di Titanio (TiN), o Ossinitruro di titanio (TiON), con proprietà di barriera per la diffusione di atomi metallici provenienti dallo strato metallico 24 soprastante. Lo strato di WN 22 ha spessore esemplificativamente scelto tra 20 nm e 100 nm.
Lo strato di Al 24 ha la funzione di migliorare la conducibilità elettrica della regione di porta 8, ovviando ai problemi di ridotta conducibilità elettrica dello strato di Ni 20. Lo strato di Al 24 è completamente contenuto, o circondato, dallo strato di WN 22, che lo isola dall’eterostruttura 3. In altre parole, lo strato di WN 22 forma una barriera contro la diffusione dell’Alluminio dallo strato di Al 24 verso l’eterostruttura 3, superando i limiti della tecnica nota. Lo strato di Al 24 ha spessore esemplificativamente scelto tra 400 nm e 800 nm. Lo strato di Al 24 può essere esemplificativamente sostituito da un altro strato metallico compatibile con processi CMOS.
Lo strato di Ta 26 ha la funzione di ulteriore strato protettivo, atto ad evitare fenomeni di degrado, quali corrosione, ossidazione, e simili. Lo strato di Ta 26 ha spessore esemplificativamente scelto tra 10 nm e 50 nm. Lo strato di Ta 26 può essere esemplificativamente sostituito da uno strato di W di spessore esemplificativamente compreso tra 10 nm e 50 nm. Alternativamente, lo strato di Ta 26 può essere omesso.
La Richiedente ha verificato che uno strato di WN o TaN ha una struttura cristallina cosiddetta di tipo riempito (“stuffed”), e forma una efficace barriera contro la diffusione di atomi provenienti da ulteriori strati.
In strati di tipo policristallino, i “bordi di grano” (meglio noti con il termine inglese di “grain boundaries”, ovvero le interfacce tra due grani o "cristalliti" di un materiale policristallino) agiscono come percorsi di diffusione per atomi provenienti da ulteriori strati in contatto diretto con tali strati di tipo policristallino. La formazione di un strato di protezione efficace come barriera contro una diffusione di atomi indesiderati, prevede di bloccare, o riempire, i bordi di grano con un altro materiale durante il processo di formazione dello strato di protezione. Questo effetto è noto nello stato della tecnica come “riempimento dei bordi di grano” (“grain boundaries stuffing”).
La Richiedente ha verificato che uno strato di WN o TaN ha le summenzionate caratteristiche di strato “riempito” o “stuffed”, in cui atomi di Azoto (N2) hanno l’effetto di “riempire” i bordi di grano, e il materiale così formato ha buone proprietà di barriera contro la diffusione (in particolare, qui, contro la diffusione di atomi di Alluminio).
La Richiedente ha verificato che, per ottenere una struttura di tipo “stuffed” atta allo scopo della presente invenzione (ovvero uno strato efficace come barriera di diffusione), bisogna agire in modo appropriato su alcuni parametri di processo, in particolare il tasso di deposizione, la potenza della sorgente di plasma, ed il flusso di azoto introdotto in camera durante la deposizione, come dettagliato nel seguito.
Sono nel seguito descritte, con riferimento alle figure 3A-3F, fasi di fabbricazione della regione di porta 8 del dispositivo HEMT 1 di figura 1. Le figure 3A-3F sono limitate alla fabbricazione della regione di porta 8 e non illustrano fasi (contestuali, precedenti e/o successive) per la formazione dei terminali di sorgente e pozzo, metallizzazioni di contatto elettrico, generiche connessioni elettriche, e qualsiasi altro elemento, di per sé noto, utile o necessario al funzionamento del dispositivo HEMT 1.
La figura 3A mostra, in vista in sezione laterale nello stesso sistema di riferimento di figura 1, una porzione di una fetta (“wafer”) 30 durante una fase di fabbricazione di un dispositivo HEMT, secondo una forma di realizzazione della presente invenzione. Elementi della fetta 30 comuni a quanto già descritto con riferimento alla figura 1, e mostrati in tale figura 1, sono indicati con gli stessi numeri di riferimento e non sono ulteriormente descritti in dettaglio.
In particolare, sempre con riferimento alla figura 3A, viene disposta la fetta 30 comprendente: il substrato 2, ad esempio di silicio (Si) o carburo di silicio (SiC) o ossido di alluminio (Al2O3), avente un lato fronte 2a e un lato retro 2b opposti tra loro lungo una direzione Z; lo strato di canale 4, di nitruro di gallio (GaN), avente il proprio lato inferiore 4a che si estende adiacente e sovrapposto (“overlap”) al lato fronte 2a del substrato 2; e lo strato di barriera 6, di nitruro di gallio e alluminio (AlGaN), estendentesi sullo strato di canale 4. Lo strato di barriera 6 e lo strato di canale 4 formano, come detto, una eterostruttura 3.
Sul lato fronte dello strato di barriera 6 viene formato uno strato di passivazione, o strato dielettrico, 32, di materiale dielettrico o isolante quale nitruro di silicio (SiN), ossido di silicio (SiO2), o altro materiale ancora. Lo strato di isolamento 32 ha spessore compreso tra 5 nm e 300 nm, ad esempio pari a 100 nm, ed è formato mediante deposizione CVD o deposizione a strato atomico ALD ("atomic layer deposition”) e, al termine delle fasi di fabbricazione, formerà lo strato di isolamento 7 di figura 1.
Quindi, figura 3B, lo strato di isolamento 32 viene selettivamente rimosso, ad esempio mediante fasi di litografia e attacco, in modo da rimuovere porzioni selettive dello stesso in corrispondenza della regione della fetta 30 in cui, in fasi successive, si desidera formare una regione di porta (“gate”) del dispositivo HEMT (ovvero, in corrispondenza di una parte dell’area attiva 3a).
La fase di attacco può arrestarsi in corrispondenza dello strato di barriera 6 sottostante, oppure proseguire parzialmente all’interno dello strato di barriera 6, secondo rispettive forme di realizzazione. In entrambi i casi, si espone una porzione superficiale 6’ dello strato di barriera 6 sottostante. L’attacco dello strato di barriera 6 è ad esempio eseguito mediante attacco secco. La porzione dello strato di barriera 6 rimossa genera una cavità avente profondità compresa tra, ad esempio, 0-5 nm lungo Z.
Si forma così la trincea 9 estendentesi per l’intero spessore dello strato di isolamento 32. Lo strato di isolamento 32 così modellato corrisponde allo strato di isolamento 7 di figura 1.
Quindi, figura 3C, si forma sulla fetta 30 uno strato sacrificale 34, in particolare di fotoresist depositato mediante tecnica di spin-coating. Lo strato sacrificale 34 si estende sullo strato di isolamento 7 e all’interno della trincea 9.
In seguito, figura 3D, lo strato sacrificale 34 viene modellato (“patterned”), mediante una fase di attacco (“etching”) mascherato, per rimuovere porzioni selettive dello strato sacrificale 34 all’interno della trincea 9, esponendola verso l’ambiente esterno. In seguito a questa fase, lo strato sacrificale 34 permane sulla fetta 30, coprendola, ad eccezioni di regioni di quest’ultima precedentemente rimosse, in particolare corrispondenti a regioni 30a della fetta 30 in cui si desidera formare la regione di porta 8.
Quindi, figura 3E, si procede con una fase di deposito di materiale conduttivo e di protezione (barriera) sulla fetta 30 per formare un relativo stack 38, in particolare al fine di riempire la trincea 9 e formare la regione di porta 8 di figura 2.
A questo fine, vengono eseguite le seguenti fasi di processo.
Dopo aver introdotto la fetta 30 in una camera di deposizione mediante evaporazione di tipo di per sé noto, viene eseguito un processo di deposizione per evaporazione, ad esempio utilizzando come tipo di sorgente un “cannone elettronico” (“electron gun”), di un target di Nickel. Il processo di evaporazione viene eseguito per un tempo necessario a depositare uno strato di Nickel 20 di spessore desiderato. Esemplificativamente, la pressione nella camera di evaporazione è mantenuta ad un valore di circa 10<-6 >mbar, e il tasso di deposizione tra circa 0.1 nm/s e 1 nm/s.
Quindi, si procede con la fase di formazione dello strato di protezione 22, di WN. A questo fine, si esegue un processo di evaporazione reattiva, utilizzando un sistema di deposizione mediante evaporazione reattiva, di tipo di per sé noto.
A tal fine, in una camera di deposizione mediante evaporazione reattiva, provvista di un target di Tungsteno, viene impostata una pressione di vuoto pari a circa 10<-6 >mbar (in generale, tra 5·10<-5 >e 10<-7 >mbar). Quindi, il target di Tungsteno viene bombardato con un fascio elettronico (secondo un processo di evaporazione), generando un gas di atomi di Tungsteno (W in fase vapore). Contestualmente, per favorire la formazione di Nitruro di Tungsteno e formare quindi lo strato di protezione 22, nella stessa camera di evaporazione viene introdotto Azoto (N2) in fase vapore, con flusso nell’intervallo 10-30 sccm, in particolare 20-25 sccm nel caso di WN o TiN. Se il flusso di azoto introdotto in camera è troppo basso, lo strato di barriera di diffusione risultante non è completamente “riempito” (“stuffed”) e quindi la barriera non è efficace contro la diffusione. Se, al contrario, il flusso è troppo elevato, lo strato di barriera di diffusione risultante potrebbe avere un valore di resistività troppo elevato.
Per consentire la reazione tra l’Azoto ed il Tungsteno in fase vapore, viene generato un plasma mediante radiofrequenza (RF), che ionizza il gas di Azoto. La potenza di generazione del plasma è scelta nell’intervallo 500 Watt - 2500 Watt, in particolare 600 Watt - 1000 Watt nel caso di WN o TiN. Se si utilizza una potenza di plasma troppo bassa, infatti, l’azoto non è sufficientemente ionizzato e la reazione con il W (o con il Ta), per la formazione del relativo nitruro, non avviene in modo adeguato. Se la potenza è eccessiva, viceversa, il fotoresist dello strato sacrificale 34 può danneggiarsi o addirittura collassare, con conseguente errata definizione delle relative strutture.
L’Azoto reattivo, in fase vapore, si combina con il Tungsteno in fase vapore nella camera di deposizione ed in corrispondenza della fetta 30, formando Nitruro di Tungsteno. Si ottiene così la deposizione dello strato di WN 22 sulla fetta 30. Il tasso di deposizione di Nitruro di Tungsteno mediante il metodo descritto è nell’intervallo 0.1-0.3 nm/s, in particolare 0. 1 nm/s e 0.15 nm/s nel caso di WN o TiN. Se il tasso di deposizione è troppo alto, la reazione tra i due materiali (nell’esempio considerato, Azoto e Tungsteno, o Azoto e Tantalio) non avviene in modo adeguato, a causa dell’eccessiva velocità con cui il materiale viene depositato, e quindi lo strato risultante non risulta efficace come barriera di diffusione. Se il tasso di deposizione è troppo basso, potrebbero sorgere problemi di stabilità o di scarsa produttività.
Un procedimento analogo può essere utilizzato per depositare altri nitruri di metalli, ad esempio TaN.
La Richiedente ha verificato che, con il metodo descritto per la formazione dello strato di protezione 22, si soddisfano i requisiti precedentemente esposti di barriera contro la diffusione di atomi provenienti dallo strato metallico 24, qui di Alluminio.
Si procede quindi con la formazione dello strato di Al 24 e, opzionalmente, dello strato di Ta 26, mediante metodi di per sé noti, ad esempio lo stesso metodo descritto per la formazione dello strato di Ni 20.
Infine, figura 3F, mediante processo di lift-off di tipo di per sé noto, lo strato sacrificale 34 viene rimosso e con esso anche le porzioni dello stack 38 estendentisi al di sopra dello strato sacrificale 34, al di fuori della regione 30a della fetta 30 in cui si è formata la regione di porta 8 (ovvero, al di fuori della trincea trincea 9).
Risulta evidente che la regione 30a può non coincidere esattamente con la trincea 9, ma estendersi anche lateralmente alla trincea 9 (in vista in pianta sul piano XY). In questo caso, in modo non illustrato nelle figure, la regione di porta 8 assume una forma, in vista in sezione sul piano XZ, sostanzialmente a “T”.
Si forma così il dispositivo 1 di figura 2, provvisto della regione di porta 8 illustrata in dettaglio in figura 2.
I vantaggi del trovato secondo la presente divulgazione sono chiari da quanto precedentemente esposto.
In particolare, viene proposto un metodo di fabbricazione di un dispositivo HEMT basato su GaN, per applicazioni RF, compatibile con linee di produzione CMOS e privo degli svantaggi legati alla corrente di perdita di gate osservabili in dispositivi di tipo noto.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, può essere presente una pila di strati sovrapposti estendentisi tra il substrato 2 e l’eterostruttura 3, ad esempio includenti uno strato di buffer e uno strato di fornitura di lacune, in modo di per sé noto.

Claims (15)

  1. RIVENDICAZIONI 1. Metodo di fabbricazione di un dispositivo HEMT (1) di tipo normalmente acceso (“normally-on”), includente la fase di formare un elettrodo di porta (8) in un corpo semiconduttore (5) comprendente una eterostruttura (3) ed uno strato dielettrico (7) sull’eterostruttura (3), caratterizzato dal fatto che formare l’elettrodo di porta (8) comprende le fasi di: - formare una trincea (9) attraverso lo strato dielettrico (7) fino a raggiungere una regione superficiale dell’eterostruttura (3); - formare uno strato sacrificale (34) nella trincea (9) e sullo strato dielettrico (7); - rimuovere selettivamente lo strato sacrificale dalla trincea (9), esponendo completamente detta regione superficiale dell’eterostruttura (3); - formare nella trincea (9) e sullo strato sacrificale (34), mediante evaporazione reattiva, uno strato di protezione (22) di un nitruro di metallo; - formare un primo strato metallico (24) sullo strato di protezione (22); e - eseguire una fase di lift-off, rimuovendo contestualmente detto strato sacrificale (34) e le porzioni dello strato di protezione (22) e del primo strato metallico (24) al di sopra dello strato sacrificale (34).
  2. 2. Metodo secondo la rivendicazione 1, in cui la fase di formare lo strato di protezione (22) include coprire completamente con detto nitruro di metallo un fondo della trincea (9).
  3. 3. Metodo secondo la rivendicazione 1, in cui la fase di formare lo strato di protezione (22) include formare lo strato di protezione (22) con bordi di grano riempiti (“stuffed grain boundaries”).
  4. 4. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare lo strato di protezione (22) include depositare, mediante tecnica di evaporazione reattiva, un materiale scelto tra: Nitruro di Tungsteno, Nitruro di Tantalio, Nitruro di Titanio, Ossinitruro di Titanio.
  5. 5. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare il primo strato metallico (24) include depositare Alluminio mediante un processo di evaporazione.
  6. 6. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare l’elettrodo di porta (8) include inoltre la fase di formare un secondo strato metallico (20), di un materiale atto a formare una giunzione Schottky con l’eterostruttura (3), prima della fase di formare lo strato di protezione (22) ed in contatto diretto con detta regione superficiale dell’eterostruttura (3) esposta attraverso la trincea (9).
  7. 7. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare l’elettrodo di porta (8) include inoltre la fase di formare uno strato di cappuccio (26) sul primo strato metallico (24), a protezione del primo strato metallico (24) da agenti ambientali.
  8. 8. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare lo strato di protezione (22) include le fasi di: - generare, in una camera di deposizione, Tungsteno in fase vapore mediante bombardamento con fascio elettronico di un target di Tungsteno; - introdurre, nella camera di deposizione, Azoto in fase vapore con flusso nell’intervallo 10-30 sccm; e - generare un plasma RF impostando una potenza di generazione RF tra 500 e 2500 W, ionizzando l’Azoto in fase vapore.
  9. 9. Dispositivo HEMT (1) di tipo normalmente acceso (“normally-on”) comprendente una eterostruttura (3); uno strato dielettrico (7) estendentesi sull’eterostruttura (3); e un elettrodo di porta (8) estendentesi completamente attraverso lo strato dielettrico (7), caratterizzato dal fatto che detto elettrodo di porta (8) è una pila (“stack”) includente: uno strato di protezione (22), di un nitruro di metallo con bordi di grano riempiti (“stuffed grain boundaries”), estendentesi sull’eterostruttura (3); e un primo strato metallico (24), estendentesi sullo strato di protezione (22) e completamente separato dall’eterostruttura (3) per mezzo di detto strato di protezione (22).
  10. 10. Dispositivo HEMT secondo la rivendicazione 9, in cui lo strato di protezione (22) è di un materiale scelto tra: Nitruro di Tungsteno, Nitruro di Tantalio, Nitruro di Titanio, Ossinitruro di Titanio.
  11. 11. Dispositivo HEMT secondo la rivendicazione 9 o 10, in cui il primo strato metallico (24) è di Alluminio, e lo strato di protezione (22) è configurato per formare una barriera contro la diffusione di atomi di Alluminio dal primo strato metallico (24) verso l’eterostruttura (3).
  12. 12. Dispositivo HEMT secondo una qualsiasi delle rivendicazioni 9-11, in cui la pila dell’elettrodo di porta (8) include inoltre un secondo strato metallico (20), di un materiale atto a formare una giunzione Schottky con l’eterostruttura (3), estendentesi tra lo strato di protezione (22) e l’eterostruttura (3).
  13. 13. Dispositivo HEMT secondo una qualsiasi delle rivendicazioni 9-12, in cui la pila dell’elettrodo di porta (8) include inoltre uno strato di cappuccio (26), estendentesi sul primo strato metallico (24) a protezione del primo strato metallico (24) da agenti ambientali.
  14. 14. Dispositivo HEMT secondo una qualsiasi delle rivendicazioni 9-13, in cui l’eterostruttura (3) include uno strato di canale (4) ed uno strato di barriera (6) sullo strato di canale (4), di rispettivi materiali composti (“compound”) includenti elementi del gruppo III-V.
  15. 15. Dispositivo HEMT secondo una qualsiasi delle rivendicazioni 9-14, comprendente inoltre: - un elettrodo di sorgente (10), estendentesi nel corpo semiconduttore (5) all’interno dell’eterostruttura (3), terminando nell’eterostruttura (3); e - un elettrodo di pozzo (12) estendentesi nel corpo semiconduttore (5) a una distanza dall’elettrodo di sorgente (10), all’interno dell’eterostruttura (3) e terminando nell’eterostruttura (3), in cui l’elettrodo di porta (8) si estende a una distanza dall’elettrodo di sorgente (10) e dall’elettrodo di pozzo (12), in contatto elettrico diretto con l’eterostruttura (3) in corrispondenza di una interfaccia tra lo strato di isolamento (7) e l’eterostruttura (3).
IT102018000007920A 2018-08-07 2018-08-07 Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt IT201800007920A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT102018000007920A IT201800007920A1 (it) 2018-08-07 2018-08-07 Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt
US16/535,016 US11043574B2 (en) 2018-08-07 2019-08-07 Method of manufacturing a HEMT device with reduced gate leakage current, and HEMT device
US17/350,916 US11728404B2 (en) 2018-08-07 2021-06-17 Method of manufacturing a HEMT device with reduced gate leakage current, and HEMT device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102018000007920A IT201800007920A1 (it) 2018-08-07 2018-08-07 Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt

Publications (1)

Publication Number Publication Date
IT201800007920A1 true IT201800007920A1 (it) 2020-02-07

Family

ID=63840947

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102018000007920A IT201800007920A1 (it) 2018-08-07 2018-08-07 Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt

Country Status (2)

Country Link
US (2) US11043574B2 (it)
IT (1) IT201800007920A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201574B (zh) * 2020-09-29 2023-11-24 武汉新芯集成电路制造有限公司 多层晶圆键合方法
WO2023008308A1 (ja) * 2021-07-27 2023-02-02 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064758A (ja) * 2010-09-16 2012-03-29 Sharp Corp 半導体積層体とこれを含むｈｆｅｔおよびそれらの製造方法
US20150123169A1 (en) * 2013-10-30 2015-05-07 Skyworks Solutions, Inc. Refractory metal barrier in semiconductor devices
US20170301780A1 (en) * 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666683B2 (en) * 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
US10937900B2 (en) * 2016-01-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9941398B2 (en) * 2016-03-17 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor (HEMT) capable of protecting a III-V compound layer
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064758A (ja) * 2010-09-16 2012-03-29 Sharp Corp 半導体積層体とこれを含むｈｆｅｔおよびそれらの製造方法
US20150123169A1 (en) * 2013-10-30 2015-05-07 Skyworks Solutions, Inc. Refractory metal barrier in semiconductor devices
US20170301780A1 (en) * 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current

Also Published As

Publication number Publication date
US20200051823A1 (en) 2020-02-13
US11728404B2 (en) 2023-08-15
US11043574B2 (en) 2021-06-22
US20210313446A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US11489068B2 (en) Double-channel HEMT device and manufacturing method thereof
US9728613B2 (en) High electron mobility transistor structure
KR102065115B1 (ko) Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
CN113016074B (zh) 半导体器件
ITUB20155503A1 (it) Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita&#39; elettronica
US8803158B1 (en) High electron mobility transistor and method of forming the same
TWI716494B (zh) 半導體結構及其製造方法
US20110244671A1 (en) Method for Fabricating a III-Nitride Semiconductor Device
US9378965B2 (en) Highly conductive source/drain contacts in III-nitride transistors
ITUB20155862A1 (it) Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
IT201800001693A1 (it) Metodo di fabbricazione di un transistore hemt di tipo normalmente spento con ridotta resistenza in stato acceso e transistore hemt
CN103050511B (zh) 半导体结构及形成半导体结构的方法
US20210313446A1 (en) Method of manufacturing a hemt device with reduced gate leakage current, and hemt device
US20150144961A1 (en) High frequency device and method of manufacturing the same
CN114175268A (zh) 氮化物基半导体装置及其制造方法
US20160093703A1 (en) Semiconductor device and method of manufacturing the same
US20210125834A1 (en) Method for manufacturing a gate terminal of a hemt device, and hemt device
JP2010067694A (ja) 半導体装置
US20200357644A1 (en) Semiconductor device manufacturing method
CN113906571B (zh) 半导体器件及其制造方法
US20230411461A1 (en) Gan device with extended drain contact
KR101015787B1 (ko) 방열 구조를 갖는 트랜지스터 및 그의 제조 방법
CN113508467A (zh) 在图案化衬底上的iii族氮化物半导体器件
JP2013211484A (ja) 半導体装置の製造方法