CN112201574B - 多层晶圆键合方法 - Google Patents
多层晶圆键合方法 Download PDFInfo
- Publication number
- CN112201574B CN112201574B CN202011056815.3A CN202011056815A CN112201574B CN 112201574 B CN112201574 B CN 112201574B CN 202011056815 A CN202011056815 A CN 202011056815A CN 112201574 B CN112201574 B CN 112201574B
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonding
- bonded
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000010410 layer Substances 0.000 claims abstract description 288
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 239000011241 protective layer Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000003292 glue Substances 0.000 claims abstract description 28
- 235000012431 wafers Nutrition 0.000 claims description 297
- 239000004065 semiconductor Substances 0.000 claims description 25
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000003960 organic solvent Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XMGQYMWWDOXHJM-UHFFFAOYSA-N limonene Chemical compound CC(=C)C1CCC(C)=CC1 XMGQYMWWDOXHJM-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000098 polyolefin Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229940087305 limonene Drugs 0.000 description 2
- 235000001510 limonene Nutrition 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Abstract
本申请提供一种多层晶圆键合方法。该方法包括提供第一待键合晶圆，第一待键合晶圆包括第一衬底、位于第一衬底的一侧表面的第一介质层、嵌设于第一介质层中的第一金属层以及第一键合垫；在第一介质层远离第一衬底的一侧表面形成第一保护层，以覆盖第一键合垫；将第一待键合晶圆与第一载片晶圆键合，且第一保护层位于第一介质层与第一载片晶圆之间；在第一衬底远离第一介质层的一侧表面形成第二介质层与第二键合垫；通过第二键合垫将第一待键合晶圆与一底晶圆键合；去除第一载片晶圆及第一保护层，使第一键合垫暴露；以及通过第一键合垫将第一待键合晶圆与一第二待键合晶圆键合。该方法能够防止键合垫被键合胶污染，同时在去除键合胶的过程中，能够防止键合垫被损坏。
Description
技术领域
本发明涉及半导体器件及其制造技术领域，尤其涉及一种多层晶圆键合方法。
背景技术
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，该技术具有高性能、低成本且高集成度的优点。
目前，一般采用临时键合的方法以实现多片晶圆的堆叠；具体的，先使用键合胶将第一待键合晶圆和载片晶圆键合，然后将第一待键合晶圆翻面，并在第一待键合晶圆远离载片晶圆的一侧表面键合第二待键合晶圆；之后去除载片晶圆和键合胶，并在该表面依次键合其它晶圆，以实现晶圆的多片堆叠。
然而，晶圆表面的键合垫易被键合胶污染，且在去除键合胶的过程中，键合垫中的铜易与清洗液反应而发生损耗，从而导致相邻两个晶圆上的键合垫无法有效连接。
发明内容
本申请提供的多层晶圆键合方法，能够解决晶圆表面的键合垫易被键合胶污染，且在去除键合胶的过程中，键合垫中的铜易与清洗液反应而发生损耗，从而导致相邻两个晶圆上的键合垫无法有效连接的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种多层晶圆键合方法，该方法包括：提供第一待键合晶圆，第一待键合晶圆包括：第一衬底、位于第一衬底的一侧表面的第一介质层、嵌设于第一介质层中的第一金属层以及第一键合垫，其中，第一介质层的远离第一衬底的一侧表面设有第一键合孔，第一键合垫设置于第一键合孔内并通过第一键合孔暴露；在第一介质层远离第一衬底的一侧表面形成第一保护层，以覆盖第一键合垫；将第一待键合晶圆与第一载片晶圆键合，且第一保护层位于第一介质层与第一载片晶圆之间；在第一衬底远离第一介质层的一侧表面形成第二介质层与第二键合垫；通过第二键合垫将第一待键合晶圆与一底晶圆键合；去除第一载片晶圆及第一保护层，使第一键合垫暴露；以及通过第一键合垫将第一待键合晶圆与一第二待键合晶圆键合。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种多层晶圆键合方法，该方法包括：提供一底晶圆，底晶圆包括：第一衬底、位于第一衬底的一侧表面的第一介质层、嵌设于第一介质层中的第一金属层以及第一键合垫，其中，第一介质层的远离第一衬底的一侧表面设有第一键合孔，第一键合垫形成于第一键合孔内并通过第一键合孔暴露；提供N个待键合晶圆，待键合晶圆包括：第二衬底、位于第二衬底的一侧表面的第二介质层、嵌设于第二介质层中的第二金属层以及第二键合垫，其中，第二介质层远离第二衬底的一侧表面开设有第二键合孔，第二键合垫形成于第二键合孔内并通过第二键合孔暴露；在第二介质层远离第二衬底的一侧表面形成保护层，以覆盖第二键合垫；将N个待键合晶圆分别与N个载片晶圆键合，且保护层位于第二介质层与载片晶圆之间；在N个待键合晶圆的第二衬底远离第二介质层的一侧表面形成第三介质层与第三键合垫；通过第三键合垫将第一个待键合晶圆与底晶圆键合；去除第一个待键合晶圆的载片晶圆及保护层，使第一个待键合晶圆的第二键合垫暴露；将其他N-1个待键合晶圆依次键合在第一个待键合晶圆的第二介质层远离第二衬底的一侧表面，且第i个待键合晶圆的第三介质层键合至第i-1个待键合晶圆的第二介质层远离第二衬底的一侧表面；其中，N为大于1的自然数，2≤i≤N。
本申请提供的多层晶圆键合方法，通过提供第一待键合晶圆，并在第一待键合晶圆的第一介质层远离第一衬底的一侧表面形成第一保护层，以覆盖第一待键合晶圆上的第一键合垫；然后将第一待键合晶圆与第一载片晶圆键合，且第一保护层位于第一介质层与第一载片晶圆之间；这样能够利用第一保护层对第一键合垫进行有效保护，以避免第一键合垫被键合胶污染；之后，在第一衬底远离第一介质层的一侧表面形成第二介质层与第二键合垫；通过第二键合垫将第一待键合晶圆与一底晶圆键合；之后，去除第一载片晶圆及第一保护层，使第一键合垫暴露，然后通过第一键合垫将第一待键合晶圆与一第二待键合晶圆键合，以实现多层晶圆的键合；其中，由于第一键合垫与键合胶之间设置有第一保护层，从而在去除键合胶的过程中，能够利用第一保护层有效防止对第一键合垫造成破坏，进而避免出现因第一键合垫被破坏而导致相邻两个晶圆上的键合垫无法有效连接的问题。
附图说明
图1为本申请第一实施例提供的多层晶圆键合方法的流程图；
图2为图1中步骤S11所对应的产品结构示意图；
图3为图1中步骤S12所对应的产品结构示意图；
图4为图1中步骤S13所对应的产品结构示意图；
图5为图1中步骤S14所对应的产品结构示意图；
图6为图1中步骤S14的子流程图；
图7为图6中步骤S141所对应的产品结构示意图；
图8为图6中步骤S142所对应的产品结构示意图；
图9为图6中步骤S143所对应的产品结构示意图；
图10为图1中步骤S15所对应的产品结构示意图；
图11为图1中步骤S16所对应的产品结构示意图；
图12为图1中步骤S16的子流程图；
图13为步骤S161所对应的产品结构示意图；
图14为本申请一实施例提供的图1中步骤S17所对应的产品结构示意图；
图15为本申请另一实施例提供的图1中步骤S17所对应的产品结构示意图；
图16为图1中步骤S17的子流程图；
图17为本申请第二实施例提供的多层晶圆键合方法的流程图；
图18为申请一实施例提供的步骤S27所对应的产品结构示意图；
图19为本申请一实施例提供的步骤S28的子流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1为本申请第一实施例提供的多层晶圆键合方法的流程图；在本实施例中，提供一种多层晶圆键合方法；具体的，在该实施例中，可以三层晶圆键合方法为例；该方法具体包括：
步骤S11：提供第一待键合晶圆。
参见图2，图2为图1中步骤S11所对应的产品结构示意图；第一待键合晶圆10可以是半导体材料晶圆。第一待键合晶圆10具体可包括：第一衬底11、位于第一衬底11的一侧表面的第一介质层12、嵌设于第一介质层12中的第一金属层121以及第一键合垫122，其中，第一介质层12的远离第一衬底11的一侧表面设有第一键合孔，第一键合垫122设置于第一键合孔内并通过第一键合孔暴露，且第一键合垫122与第一金属层121电连接并将第一金属层121引出第一介质层12远离第一衬底11的一侧表面。
在具体实施例中，上述第一金属层121可为后段制程(BEOL)金属化层，例如，第一金属层121的材料可以为铝铜合金、铝、锗、铜中的至少一种，优选地，第一金属层121的材料为铜。上述第一键合垫122的材料可为键合用导电材料，例如可以为铜。
步骤S12：在第一介质层远离第一衬底的一侧表面形成第一保护层，以覆盖第一键合垫。
具体的，经步骤S12处理之后所得的产品结构具体可参见图3，图3为图1中步骤S12所对应的产品结构示意图。
在一具体实施例中，可在第一介质层12远离第一衬底11的一侧表面沉积氧化物层、金属氧化物层、半导体氮化物层、以及金属氮化物层中的一层或多层，以形成第一保护层13；具体的，可在第一介质层12远离第一衬底11的一侧表面沉积氧化硅层，或在第一介质层12远离第一衬底11的一侧表面沉积氮化硅层；当然，在其它实施方式中，为了在保护第一键合垫122不被后续的临时键合胶污染的同时，方便后期去除第一保护层13，第一保护层13也可为一膜层结构，即，该第一保护层13可为一保护膜，在具体实施过程中，可将该保护膜直接贴设于第一介质层12远离第一衬底11的一侧表面，而在去除的过程中直接撕下即可实现去除。
在另一具体实施例中，也可在第一介质层12远离第一衬底11的一侧表面涂覆一胶水层，以形成第一保护层13；本实施例对此并不加以限制，只要能够对第一键合垫122进行保护，防止第一键合垫122在后续临时键合的过程中被临时键合胶或其它临时剥离膜21污染即可。需要说明的是，该胶水与临时键合胶的材料不同，具体的，该胶水的材质可为聚酰亚胺或聚烯烃混合物。具体的，上述第一保护层13能够防止第一待键合晶圆10的第一介质层12远离第一衬底11的一侧表面的第一键合垫122被临时键合胶污染，且在去除临时键合胶的过程中，避免第一键合垫122中的铜与清洗液反应而发生损耗，导致相邻两个晶圆上的键合垫无法进行有效连接。
步骤S13：将第一待键合晶圆与第一载片晶圆键合，且第一保护层位于第一介质层与第一载片晶圆之间。
具体的，经步骤S13处理之后的产品结构具体可参见图4，图4为图1中步骤S13所对应的产品结构示意图。
具体地，第一待键合晶圆10可以通过临时剥离膜21粘接到第一载片晶圆20上；其中，临时剥离膜21的双面都具有粘性，可以与第一待键合晶圆10和第一载片晶圆20形成较好的连接；具体的，该临时剥离膜21可为热剥离材料或者临时键合胶，在此不做限定。
具体的，第一待键合晶圆10的第一衬底11和第一载片晶圆20的衬底材质相同；具体可以为半导体衬底，比如，硅衬底、锗衬底等。
步骤S14：在第一衬底远离第一介质层的一侧表面形成第二介质层与第二键合垫。
具体的，经步骤S14处理之后的产品结构可参见图5，图5为图1中步骤S14所对应的产品结构示意图。
在具体实施过程中，参见图6，图6为图1中步骤S14的子流程图；具体的，步骤S14具体包括：
步骤S141：对第一衬底远离第一介质层的一侧表面进行减薄处理。
具体的，参见图4和图7，图7为图6中步骤S141所对应的产品结构示意图；可采用湿法蚀刻、研磨、化学机械研磨等方法中的一种或几种方法的组合对第一衬底11进行减薄处理。第一衬底11减薄后的厚度可为0.5-300微米，比如，0.5微米、10微米、50微米、200微米等；当然，减薄后的第一衬底11的厚度也可小于0.5微米或者大于300微米，具体可根据生产的多层晶圆键合结构件的性能要求以及产品类型进行选择。
步骤S142：在第一衬底远离第一介质层的一侧表面形成硅通孔以将第一金属层引出第一衬底。
具体的，参见图8，图8为图6中步骤S142所对应的产品结构示意图；硅通孔111的具体制作方法可参见现有技术中TSV工艺进行制作，且可实现相同或相似的技术效果，在此不再赘述。
步骤S143：在第一衬底远离第一介质层的一侧表面形成第二介质层。
具体的，参见图9，图9为图6中步骤S143所对应的产品结构示意图；具体的，第二介质层14内嵌设有第二金属层141，第二金属层141与硅通孔111接触以与第一金属层121电连接。
步骤S144：在第二介质层远离第一介质层的一侧表面形成第二键合垫，且第二键合垫与第二金属层接触。
具体的，经步骤S144处理之后的产品具体可参见图5；具体的，在第二介质层14对应第二金属层141的位置制作第二键合孔，然后在第二键合孔中形成第二键合垫142，并通过第二键合孔暴露在第二介质层14远离第一介质层12的一侧表面。可以理解的是，第二金属层141通过第二键合垫142引出至第二介质层14远离第一介质层12的表面，该第二键合垫142实质为第二金属层141的引出结构。
需要说明的是，在具体实施过程中，上述第一键合垫122也可通过第二键合垫142的制作方法制得。
步骤S15：通过第二键合垫将第一待键合晶圆与一底晶圆键合。
具体的，经步骤S15处理之后的产品结构具体可参见图10，图10为图1中步骤S15所对应的产品结构示意图。
具体的，底晶圆30的结构具体可参见图10，底晶圆30可包括衬底31、位于衬底31一侧表面上的介质层32、嵌设于介质层32中的金属层321以及键合垫322，其中，介质层32的远离衬底31的一侧表面设有键合孔，键合垫322设置于该键合孔内并通过键合孔暴露，且键合垫322与金属层321电连接。
在具体键合过程中，底晶圆30与第一待键合晶圆10相对设置并在外力作用下，由晶圆的中部向边缘接合而完成键合。
具体的，在该实施例中，第一待键合晶圆10的第一介质层12背离第一衬底11的一侧主表面为正面(face)，第一待键合晶圆10的第二介质层14背离第一衬底11的一侧主表面为背面(back)；底晶圆30的介质层32背离衬底31的一侧主表面为正面(face)，底晶圆30的衬底31背离介质层32的一侧主表面为背面(back)。在具体实施过程中，底晶圆30的正面通过介质层32与第一待键合晶圆10的第二介质层14键合在一起；其中，第一待键合晶圆10上的第二键合垫142与底晶圆30上的键合垫322对准键合，即，第一待键合晶圆10上的第二键合垫142与底晶圆30上的键合垫322接触。可以理解的是，此时，第一待键合晶圆10和底晶圆30的正面朝上设置，第一载片晶圆20位于第一待键合晶圆10和底晶圆30的正上方位置。
步骤S16：去除第一载片晶圆及第一保护层，使第一键合垫暴露。
具体的，经步骤S16处理之后的产品结构可参见图11，图11为图1中步骤S16所对应的产品结构示意图。
参见图12，图12为图1中步骤S16的子流程图；具体的，步骤S16包括：
步骤S161：去除第一载片晶圆，以暴露出第一保护层。
其中，经步骤S161处理之后的产品结构可参见图13，图13为步骤S161所对应的产品结构示意图；在具体实施过程中，可根据临时剥离膜21的材料选择不同的剥离方法以剥离第一载片晶圆20，在此不做限定；然后清洗临时剥离膜21以暴露出第一保护层13；具体的，高温解除临时键合后，可采用含有NH4-OH，H2O2，HCI，H20等成分的化学溶液清洗临时剥离膜21。
步骤S162：去除第一保护层，以使第一键合垫暴露。
其中，经步骤S162处理之后的产品结构可参见图11；在具体实施过程中，可根据第一保护层13的材料选择不同的去除方法以去除第一保护层13；具体的，当第一保护层13的材料为半导体氧化物或氮化物时，可采用湿法蚀刻的方式去除第一保护层13；当第一保护层13的材料为胶水时，可采用有机溶剂溶解的方式去除第一保护层13，比如，当胶水的材质为聚酰亚胺时，可以通过二甲基乙酰胺(DMAC)溶剂清洗以去除第一保护层13；当胶水的材质为聚烯烃混合物，可以通过柠檬烯溶解的方式去除第一保护层13。
步骤S17：通过第一键合垫将第一待键合晶圆与一第二待键合晶圆键合。
其中，第二待键合晶圆40具体可包括第三衬底41、位于第三衬底41一侧表面上的第三介质层42、嵌设于第三介质层42中的第三金属层421以及第三键合垫422，其中，第三介质层42的远离第三衬底41的一侧表面设有第三键合孔，第三键合垫422设置于该第三键合孔内并通过第三键合孔暴露，且第三键合垫422与第三金属层421电连接并将第三金属层421引出第三介质层42远离第三衬底41的一侧表面。
在一具体实施例中，经步骤S17处理之后的产品结构可参见图14，图14为本申请一实施例提供的图1中步骤S17所对应的产品结构示意图；该多层晶圆仅为三层；具体的，第二待键合晶圆40的第三介质层42与第一待键合晶圆10的第一介质层12键合在一起，且第二待键合晶圆40的第三键合垫422与第一待键合晶圆10的第一键合垫122对准键合；此时，第一待键合晶圆10和底晶圆30的正面朝上，第二待键合晶圆40的正面朝下。需要说明的是，在该实施例中，第二待键合晶圆40的第三介质层42背离第三衬底41的一侧主表面为正面(face)，第二待键合晶圆40的第三衬底41背离第三介质层42的一侧主表面为背面(back)。
在另一实施例中，经步骤S17处理之后的产品结构可参见图15，图15为本申请另一实施例提供的图1中步骤S17所对应的产品结构示意图；该多层晶圆键合具体可为M层，M大于二且为整数。
具体的，在该实施例中，参见图16，图16为图1中步骤S17的子流程图；步骤S17包括：
步骤S171：提供第二待键合晶圆。
其中，第二待键合晶圆40可包括第三衬底41、位于第三衬底41的一侧表面的第三介质层42、嵌设于第三介质层42中的第三金属层421以及第三键合垫422，其中，第三介质层42的远离第三衬底41的一侧表面设有第三键合孔，第三键合垫422设置于第三键合孔内并通过第三键合孔暴露；且第三键合垫422与第三金属层421电连接并将第三金属层421引出第三介质层42远离第三衬底41的一侧表面。
步骤S172：在第三介质层远离第三衬底的一侧表面形成第二保护层，以覆盖第三键合垫。
步骤S173：将第二待键合晶圆与第二载片晶圆键合，且第二保护层位于第三介质层与第二载片晶圆之间。
其中，第二载片晶圆可与第一载片晶圆20相同。
步骤S174：在第三衬底远离第三介质层的一侧表面形成第四介质层与第四键合垫。
其中，第四介质层43靠近第三衬底41的一侧表面嵌设有第四金属层431，第四金属层431与第三金属层421电连接，且通过第四键合垫432引出至第四介质层43远离第三衬底41的一侧表面。
具体的，上述步骤S172至步骤S174的具体实施过程可参见上述步骤S12至步骤S14的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S175：通过第一键合垫和第四键合垫将第一待键合晶圆与第二待键合晶圆键合。
具体的，将第二待键合晶圆40的第四介质层43和第一待键合晶圆10的第一介质层12相对设置并在外力作用下键合在一起，且第一待键合晶圆10上的第一键合垫122和第二待键合晶圆40上的第四键合垫432对准键合，即，第一键合垫122和第四键合垫432接触；可以理解的是，在该实施例中，第一待键合晶圆10、底晶圆30和第二待键合晶圆40的正面均朝上。需要说明的是，在该实施例中，第二待键合晶圆40的第三介质层42背离第一衬底11的一侧主表面为正面(face)，第二待键合晶圆40的第四介质层43背离第一衬底11的一侧主表面为背面(back)。
步骤S176：去除第二载片晶圆及第二保护层，使第三键合垫暴露。
具体的，上述步骤S176的具体实施过程可参见上述步骤S16的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
可以理解的是，之后可参照上述第二待键合晶圆40的键合方法在该第三介质层42上依次键合若干第二待键合晶圆40，以形成多层晶圆结构。
具体的，在实施例中，由于在键合多个第二待键合晶圆40的过程中，先在每个第二待键合晶圆40的正面制作第三键合垫422，然后再与载片晶圆键合并进行多层晶圆的堆叠，该过程无需携带前面所有堆叠的晶圆进行第二待键合晶圆40上第三键合垫422的制作，能够避免晶圆的温度、应力效应随着层数的增加而逐步增加的问题发生，进而避免出现因问题、应力效应的叠加而造成器件性能差异的问题发生；另外，由于该方法的每一片第二待键合晶圆40在形成第四键合垫432之前的工艺相同，且在去除第二载片晶圆之后能够直接进行下一个第二待键合晶圆40的键合，工艺流程简化，大大提高了键合效率。
该实施例中，通过设置第二保护层，能够利用第二保护层有效保护第三键合垫422，以避免在后续临时键合的过程中第三键合垫422被键合胶或其它临时剥离膜21污染；同时，在去除键合胶或其它临时剥离膜21的过程中能够防止对第三键合垫422造成破坏，从而导致相邻两个晶圆上的键合垫无法有效连接的问题发生；另外，通过第二保护层保护第三键合垫422不被损坏能够使有效键合垫的个数保持不变，大大提高了产品良率。
本实施例提供的多层晶圆键合方法，通过提供第一待键合晶圆10，并在第一待键合晶圆10的第一介质层12远离第一衬底11的一侧表面形成第一保护层13，以覆盖第一待键合晶圆10上的第一键合垫122；然后将第一待键合晶圆10与第一载片晶圆20键合，且第一保护层13位于第一介质层12与第一载片晶圆20之间；这样能够利用第一保护层13对第一键合垫122进行有效保护，以避免第一键合垫122被键合胶污染；之后，在第一衬底11远离第一介质层12的一侧表面形成第二介质层14与第二键合垫142；通过第二键合垫142将第一待键合晶圆10与一底晶圆30键合；之后，去除第一载片晶圆20及第一保护层13，使第一键合垫122暴露，然后通过第一键合垫122将第一待键合晶圆10与一第二待键合晶圆40键合，以实现多层晶圆的键合；其中，由于第一键合垫122与键合胶之间设置有第一保护层13，从而在去除键合胶的过程中，能够利用第一保护层13有效防止对第一键合垫122造成破坏，进而避免出现因第一键合垫122被破坏而导致相邻两个晶圆上的键合垫无法有效连接的问题。
参见图17和图18，其中，图17为本申请第二实施例提供的多层晶圆键合方法的流程图，图18为申请一实施例提供的步骤S27所对应的产品结构示意图；在本实施例中，提供一种多层晶圆键合方法，具体提供一种N层晶圆键合方法，可以理解的是，本实施例中的N值与上述第一实施例中所涉及的M值可相同或不同，具体的，该多层晶圆键合方法包括：
步骤S21：提供一底晶圆。
其中，底晶圆50具体可包括：第一衬底51、位于第一衬底51的一侧表面的第一介质层52、嵌设于第一介质层52中的第一金属层521以及第一键合垫522，其中，第一介质层52的远离第一衬底51的一侧表面设有第一键合孔，第一键合垫522形成于第一键合孔内并通过第一键合孔暴露。
步骤S22：提供N个待键合晶圆。
其中，待键合晶圆60具体可包括：第二衬底61、位于第二衬底61的一侧表面的第二介质层62、嵌设于第二介质层62中的第二金属层621以及第二键合垫622，其中，第二介质层62远离第二衬底61的一侧表面开设有第二键合孔，第二键合垫622形成于第二键合孔内并通过第二键合孔暴露。
步骤S23：在第二介质层远离第二衬底的一侧表面形成保护层，以覆盖第二键合垫。
在具体实施过程中，可在第二介质层62远离第二衬底61的一侧表面沉积半导体氧化物层、金属氧化物层、半导体氮化物层、以及金属氮化物层中的一层或多层；比如，沉积氧化硅或氮化硅；或者可在第二介质层62远离第二衬底61的一侧表面涂覆一层胶层以形成保护层；具体的，该胶水的材质可为聚酰亚胺或聚烯烃混合物。具体的，上述保护层能够防止待键合晶圆60的第二介质层62远离第二衬底61的一侧表面的第二键合垫622被临时键合胶污染，且在去除临时键合胶的过程中，避免第二键合垫622中的铜与清洗液反应而发生损耗，导致相邻两个晶圆上的键合垫无法进行有效连接。
步骤S24：将N个待键合晶圆分别与N个载片晶圆键合，且保护层位于第二介质层与载片晶圆之间。
步骤S25：在N个待键合晶圆的第二衬底远离第二介质层的一侧表面形成第三介质层与第三键合垫。
其中，第三介质层63靠近第二衬底61的一侧表面内嵌有第三金属层631，第三金属层631与第二金属层621电连接，且通过第三键合垫632从第三介质层63远离第二衬底61的一侧表面引出。
具体的，上述步骤S23至步骤S25的具体实施过程可参见上述第一实施例提供的多层晶圆键合方法中的步骤S12至步骤S14的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S26：通过第三键合垫将第一个待键合晶圆与底晶圆键合。
具体的，第一个待键合晶圆60具体是指N个待键合晶圆60中的其中一个与底晶圆50键合的晶圆；将第一个待键合晶圆60的第三介质层63和底晶圆50的第一介质层52相对设置并在外力作用下键合在一起，且底晶圆50上的第一键合垫522和第一个待键合晶圆60上的第三键合垫632对准键合，即，第一键合垫522和第三键合垫632接触；可以理解的是，在该实施例中，底晶圆50和第一个待键合晶圆60的正面均朝上。需要说明的是，在该实施例中，底晶圆50的第一介质层52背离第一衬底51的一侧主表面为正面(face)，底晶圆50的第一衬底51背离第一介质层52的一侧主表面为背面(back)；第一个待键合晶圆60的第二介质层62背离第二衬底61的一侧主表面为正面(face)，第一个待键合晶圆60的第三介质层63背离第二衬底61的一侧主表面为背面(back)。
步骤S27：去除第一个待键合晶圆的载片晶圆及保护层，使第一个待键合晶圆的第二键合垫暴露。
具体的，当保护层由半导体氧化物层、金属氧化物层、半导体氮化物层、以及金属氮化物层中的一层或多层形成时，步骤S27具体可包括剥离第一个待键合晶圆60的载片晶圆，以暴露出第一个待键合晶圆60的保护层，然后采用湿法蚀刻的方式去除保护层；当保护层由胶层形成时，步骤S27具体可包括剥离第一个待键合晶圆60的载片晶圆，以暴露出第一个待键合晶圆60的保护层；然后采用有机溶剂溶解的方式去除保护层；比如，当胶水的材质为聚酰亚胺时，可以通过二甲基乙酰胺(DMAC)溶剂清洗以去除保护层；当胶水的材质为聚烯烃混合物，可以通过柠檬烯溶解的方式去除保护层。
在具体实施过程中，上述步骤S27的其它具体实施过程可参见上述步骤S16的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S28：将其他N-1个待键合晶圆依次键合在第一个待键合晶圆的第二介质层远离第二衬底的一侧表面，且第i个待键合晶圆的第三介质层键合至第i-1个待键合晶圆的第二介质层远离第二衬底的一侧表面；其中，N为大于1的自然数，2≤i≤N。
在具体实施过程中，参见图19，图19为本申请一实施例提供的步骤S28的子流程图；具体的，步骤S28包括：
步骤S281：取i＝2。
步骤S282：将第i个待键合晶圆的第三介质层键合至第i-1个待键合晶圆的第二介质层远离第二衬底的一侧表面。
具体的，步骤S282的具体键合过程可参见上述步骤S175或步骤S26的具体键合过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S283：去除第i个载片晶圆以露出第i个待键合晶圆的第二介质层。
具体的，步骤S283的具体实施过程可参见上述步骤S27的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S284：取i＝i+1。
可以理解的是，第一次执行至该步骤时，i值为3。
步骤S285：判断i值是否等于N。
具体的，若i值等于N，即，已完成多层晶圆的键合，此时进入步骤S286；而若i值不等于N，则返回执行步骤S282，直至i值与N值相同。其中，N可为大于等于2的任意值，具体可根据实际工艺情况进行设定，本申请对此并不加以限制。
步骤S286：结束。
具体的，步骤S28的其它具体实施过程可参见上述第一实施例所提供的多层晶圆键合方法中的步骤S17的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
在一具体实施例中，当N为2时，经步骤S28处理之后的产品结构具体可参见图14；在另一具体实施例中，当N大于2时，经步骤S27处理之后的产品结构具体可参见图18。
本实施例提供的多层晶圆键合方法，通过在待键合晶圆60的第二介质层62远离第二衬底61的一侧表面形成保护层，以利用该保护层对第二键合垫622进行保护，以避免后期临时键合的过程中，该第二键合垫622被键合胶或其它临时剥离膜污染；同时，由于该第二键合垫622与临时剥离膜(如键合胶)之间设置有保护层，从而在去除临时剥离膜的过程中，能够利用该保护层防止对第二键合垫622造成损坏，从而导致相邻两个待键合晶圆60上的键合垫无法有效连接的问题发生；另外，在去除载片晶圆之后，通过在待键合晶圆60暴露出的第二介质层62的表面依次键合其它N-1个待键合晶圆60，以实现多层晶圆的键合。
需要说明的是，本申请所涉及的第一待键合晶圆10、底晶圆30(50)、第二待键合晶圆40以及待键合晶圆60均为器件晶圆，即，在第一待键合晶圆10、底晶圆30(50)、第二待键合晶圆40以及待键合晶圆60的衬底上可以形成有半导体器件、芯片电路、通孔或导电焊盘等电子器件，器件晶圆的器件结构可以包括公知的电容、电阻、电感、MOS晶体管、放大器或逻辑电路中的一个或者多个；当然，底晶圆30(50)也可以是空白晶圆；本申请实施例中第一载片晶圆20、第二载片晶圆(图未示出)及N个载片晶圆均为空白晶圆，即第一载片晶圆20、第二载片晶圆及N个载片晶圆的衬底没有加工电子器件。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种多层晶圆键合方法，其特征在于，包括：
提供第一待键合晶圆，所述第一待键合晶圆包括：第一衬底、位于所述第一衬底的一侧表面的第一介质层、嵌设于所述第一介质层中的第一金属层以及第一键合垫，其中，所述第一介质层的远离所述第一衬底的一侧表面设有第一键合孔，所述第一键合垫设置于所述第一键合孔内并通过所述第一键合孔暴露；
在所述第一介质层远离所述第一衬底的一侧表面形成第一保护层，以覆盖所述第一键合垫；
将所述第一待键合晶圆与第一载片晶圆键合，且所述第一保护层位于所述第一介质层与所述第一载片晶圆之间；
在所述第一衬底远离所述第一介质层的一侧表面形成第二介质层与第二键合垫；
通过所述第二键合垫将所述第一待键合晶圆与一底晶圆键合；
去除所述第一载片晶圆及所述第一保护层，使所述第一键合垫暴露；以及
通过所述第一键合垫将所述第一待键合晶圆与一第二待键合晶圆键合。
2.根据权利要求1所述的多层晶圆键合方法，其特征在于，在所述第一介质层远离所述第一衬底的一侧表面形成第一保护层的步骤具体包括：
在所述第一介质层远离所述第一衬底的一侧表面沉积半导体氧化物层、金属氧化物层、半导体氮化物层、以及金属氮化物层中的一层或多层。
3.根据权利要求2所述的多层晶圆键合方法，其特征在于，在所述第一介质层远离所述第一衬底的一侧表面沉积氧化硅层，或在所述第一介质层远离所述第一衬底的一侧表面沉积氮化硅层。
4.根据权利要求2所述的多层晶圆键合方法，其特征在于，去除所述第一载片晶圆及所述第一保护层的步骤具体包括：
剥离所述第一载片晶圆以暴露出所述第一保护层；
采用湿法蚀刻的方式去除所述第一保护层。
5.根据权利要求1所述的多层晶圆键合方法，其特征在于，在所述第一介质层远离所述第一衬底的一侧表面形成第一保护层的步骤具体包括：
在所述第一介质层远离所述第一衬底的一侧表面涂覆一胶水层。
6.根据权利要求5所述的多层晶圆键合方法，其特征在于，去除所述第一载片晶圆及所述第一保护层的步骤具体包括：
剥离所述第一载片晶圆以暴露出所述第一保护层；
采用有机溶剂溶解的方式去除所述第一保护层。
7.根据权利要求1所述的多层晶圆键合方法，其特征在于，所述通过所述第一键合垫将所述第一待键合晶圆与一第二待键合晶圆键合的步骤具体包括：
提供第二待键合晶圆，所述第二待键合晶圆包括：第三衬底、位于所述第三衬底的一侧表面的第三介质层、嵌设于所述第三介质层中的第三金属层以及第三键合垫，其中，所述第三介质层的远离所述第三衬底的一侧表面设有第三键合孔，所述第三键合垫设置于所述第三键合孔内并通过所述第三键合孔暴露；
在所述第三介质层远离所述第三衬底的一侧表面形成第二保护层，以覆盖所述第三键合垫；
将所述第二待键合晶圆与第二载片晶圆键合，且所述第二保护层位于所述第三介质层与所述第二载片晶圆之间；
在所述第三衬底远离所述第三介质层的一侧表面形成第四介质层与第四键合垫；
通过所述第一键合垫和所述第四键合垫将所述第一待键合晶圆与所述第二待键合晶圆键合；以及
去除所述第二载片晶圆及所述第二保护层，使所述第三键合垫暴露。
8.一种多层晶圆键合方法，其特征在于，包括：
提供一底晶圆，所述底晶圆包括：第一衬底、位于所述第一衬底的一侧表面的第一介质层、嵌设于所述第一介质层中的第一金属层以及第一键合垫，其中，所述第一介质层的远离所述第一衬底的一侧表面设有第一键合孔，所述第一键合垫形成于所述第一键合孔内并通过所述第一键合孔暴露；
提供N个待键合晶圆，所述待键合晶圆包括：第二衬底、位于所述第二衬底的一侧表面的第二介质层、嵌设于所述第二介质层中的第二金属层以及第二键合垫，其中，所述第二介质层远离所述第二衬底的一侧表面开设有第二键合孔，所述第二键合垫形成于所述第二键合孔内并通过所述第二键合孔暴露；
在所述第二介质层远离所述第二衬底的一侧表面形成保护层，以覆盖所述第二键合垫；
将N个所述待键合晶圆分别与N个载片晶圆键合，且所述保护层位于所述第二介质层与所述载片晶圆之间；
在N个所述待键合晶圆的所述第二衬底远离所述第二介质层的一侧表面形成第三介质层与第三键合垫；
通过所述第三键合垫将第一个所述待键合晶圆与所述底晶圆键合；
去除所述第一个待键合晶圆的载片晶圆及保护层，使所述第一个待键合晶圆的第二键合垫暴露；
将其他N-1个所述待键合晶圆依次键合在所述第一个待键合晶圆的第二介质层远离所述第二衬底的一侧表面，且第i个所述待键合晶圆的第三介质层键合至第i-1个所述待键合晶圆的第二介质层远离所述第二衬底的一侧表面；其中，N为大于1的自然数，2≤i≤N。
9.根据权利要求8所述的多层晶圆键合方法，其特征在于，所述在所述第二介质层远离所述第二衬底的一侧表面形成保护层的步骤具体包括：
在所述第二介质层远离所述第二衬底的一侧表面沉积半导体氧化物层、金属氧化物层、半导体氮化物层、以及金属氮化物层中的一层或多层；
所述去除所述第一个待键合晶圆的载片晶圆及保护层的步骤具体包括：
剥离所述第一个待键合晶圆的载片晶圆，以暴露出所述第一个待键合晶圆的保护层；以及
采用湿法蚀刻的方式去除所述保护层。
10.根据权利要求8所述的多层晶圆键合方法，其特征在于，所述在所述第二介质层远离所述第二衬底的一侧表面形成保护层的步骤具体包括：
在所述第二介质层远离所述第二衬底的一侧表面涂覆一层胶层；
所述去除所述第一个待键合晶圆的载片晶圆及保护层的步骤具体包括：
剥离所述第一个待键合晶圆的载片晶圆，以暴露出所述第一个待键合晶圆的保护层；以及
采用有机溶剂溶解的方式去除所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011056815.3A CN112201574B (zh) | 2020-09-29 | 2020-09-29 | 多层晶圆键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011056815.3A CN112201574B (zh) | 2020-09-29 | 2020-09-29 | 多层晶圆键合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112201574A CN112201574A (zh) | 2021-01-08 |
| CN112201574B true CN112201574B (zh) | 2023-11-24 |
Family
ID=74007124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011056815.3A Active CN112201574B (zh) | 2020-09-29 | 2020-09-29 | 多层晶圆键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112201574B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115565983A (zh) * | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441093A (zh) * | 2013-09-05 | 2013-12-11 | 华进半导体封装先导技术研发中心有限公司 | 用于临时键合的载片结构及其制作方法 |
| KR20150024546A (ko) * | 2013-08-27 | 2015-03-09 | 코스텍시스템(주) | 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 장치 |
| CN104485294A (zh) * | 2014-12-12 | 2015-04-01 | 浙江中纳晶微电子科技有限公司 | 一种晶圆临时键合及分离方法 |
| CN104810319A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合的方法 |
| WO2016090636A1 (zh) * | 2014-12-12 | 2016-06-16 | 浙江中纳晶微电子科技有限公司 | 一种晶圆临时键合及分离的方法 |
| CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812459B2 (en) * | 2006-12-19 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuits with protection layers |
| US8536044B2 (en) * | 2010-07-08 | 2013-09-17 | Intersil Americas Inc. | Protecting bond pad for subsequent processing |
| TWI604570B (zh) * | 2015-07-23 | 2017-11-01 | 精材科技股份有限公司 | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 |
| IT201800007920A1 (it) * | 2018-08-07 | 2020-02-07 | St Microelectronics Srl | Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt |
-
2020
- 2020-09-29 CN CN202011056815.3A patent/CN112201574B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150024546A (ko) * | 2013-08-27 | 2015-03-09 | 코스텍시스템(주) | 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 장치 |
| CN103441093A (zh) * | 2013-09-05 | 2013-12-11 | 华进半导体封装先导技术研发中心有限公司 | 用于临时键合的载片结构及其制作方法 |
| CN104810319A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合的方法 |
| CN104485294A (zh) * | 2014-12-12 | 2015-04-01 | 浙江中纳晶微电子科技有限公司 | 一种晶圆临时键合及分离方法 |
| WO2016090636A1 (zh) * | 2014-12-12 | 2016-06-16 | 浙江中纳晶微电子科技有限公司 | 一种晶圆临时键合及分离的方法 |
| CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112201574A (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI744443B (zh) | 堆疊基板的處理 | |
| TWI446419B (zh) | 堆疊裝置的製造方法及裝置晶圓處理方法 | |
| US20230115122A1 (en) | Method of bonding thin substrates | |
| TW202236439A (zh) | 直接接合方法及結構 | |
| US9686870B2 (en) | Method of forming a microelectronic device package | |
| US8846499B2 (en) | Composite carrier structure | |
| JP5334411B2 (ja) | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 | |
| US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
| US8697542B2 (en) | Method for thin die-to-wafer bonding | |
| JPH0344067A (ja) | 半導体基板の積層方法 | |
| KR101649055B1 (ko) | 실리콘 관통 비아 프로세싱 동안 장치 웨이퍼를 처리하기 위한 구조체 및 방법, 및 3ｄ 패키징 구조체 | |
| US20170025370A1 (en) | Chip scale sensing chip package and a manufacturing method thereof | |
| US11688639B2 (en) | Semiconductor device and method | |
| US20180308818A1 (en) | Method for manufacturing semiconductor structure | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| US7772047B2 (en) | Method of fabricating a semiconductor die having a redistribution layer | |
| CN112201574B (zh) | 多层晶圆键合方法 | |
| Landesberger et al. | Ultra-thin wafer fabrication through dicing-by-thinning | |
| KR101345393B1 (ko) | 추가적인 보호 층의 제공을 통한 운송중 반도체 디바이스의 반응성 금속 표면의 보호 | |
| CN114628250A (zh) | 晶圆划片方法 | |
| CN112201573B (zh) | 多层晶圆键合方法 | |
| JP2003037030A (ja) | 半導体装置 | |
| CN117594550A (zh) | 走线基板及走线基板的制作方法 | |
| US20160276201A1 (en) | Semiconductor manufacturing method and laminated body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |