DD279351A1 - Verfahren zur herstellung von kurzkanaltransistoren - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Kurzkanaltransistoren, bei dem die Source-Drain-Gebiete in LDD-(lightly doped drain) - Implantationstechnik erzeugt werden. Das Verfahren wird insbesondere bei der Herstellung von integrierten MOS-Schaltkreisen - beispielsweise Speicherschaltkreisen - in Silizium-Gate-Technologie mit einer hohen Integrationsdichte angewendet. Erfindungsgemaess wird vor oder nach dem durch eine Anschlussimplantation mit Atomen eines zweiten Leitungstyps in einem Halbleitersubstrat (1) eines ersten Leitungstyps eine schwache Dotierung aufweisende erste Halbleiterschicht (4) erzeugt wurde, eine Implantation mit Atomen des ersten Leitungstyps durchgefuehrt. Durch diese zweite Implantation wird eine vor den schwachdotierten Halbleiterschichten (4) liegende duenne Schicht (5) eingebracht. Anschliessend wird an den Kanten der Gateelektrode (3) eine Seitenwandschutzschicht (6) erzeugt und durch eine Implantation mit Atomen eines zweiten Leitungstyps stark dotierte Halbleiterschichten (7) eingebracht werden. Figur

Description

Im Anschluß an diese Erzeugung der zweiten n"-Halbleitarschichten werden durch eine Arsenimplantation mit einer Dosis von 5 - 10¹⁵cm"² stark dotierte η '-Halbloiterschichten in den überlappenden Bereich der ersten und zweiten rT-Halbleitersehichten eingebracht. Diese n⁺-Halbleiterschichten weisen dabei im wesentlichen die gleiche Tiefe wie die erste n~-Halbleiterschicht

Abschließend werden die Kurzkanaltransistoren in bekannter Weise fei tiggestellt.

Nachteilig an diesem Verfahren ist die bei MOS-Schaltkreisen mit einer sehr hohen Integrationsdichte, insbesondere durch die noch zu geringe punch-through-Spannung, hervorgerufene schlechte Zuverlässigkeit der Kurzkanaltransistoren, wodurch die Ausbeute des Herstellungsprozesses negativ beeinflußt wird.

Z;?l der Erfindung

Ziel der Erfindung ist ein verranren zur Hei aicilur. ~ von Kurzkanaltransistoren, welches die Zuverlässigkeit von Kurzkanaltransistoren wesentlich verbessert und damit die Ausbeuteerhöhung des Herstellungsprozesses von diese Kurzkanaltransistoren enthaltenden MOS-Schaltkreisen mit sehr hoher Integrationsdichte gewährleistet.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Kurzkanaltransistoren zu schaffen, welches eine wesentliche Erhöhung der punch-through-Spannung ermöglicht, wodurch ein Auftreten des Durchgriffsphänomens bedeutend verringert wird.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß auf einem Halbleitersubstrat, insbesondere aus Silizium, eines e^rsten Leitungstyps zur Trennung der Transistorgebiete dicke Feldoxidgebiete ausgebildet werden, eine Gateoxidschicht und eine aus einer leitenden Schicht bestehende Gateelektrode aufgebracht und als Source-Drain-Gebiete der Kurckanaltranistoren dienende aktive Halbleiterschichten in das Halbleitersubstrat eingebracht werden. Die Ausbildung der Source-Drain-Gebiote wird erfindungsgemäß derart ausgeführt, daß zunächst durch eine Anschlußimplantation mit Atomen eines zweiten Leitungstyps mit einer Dosis ν on 5 · 1O¹²...5 · 10¹³cm"² eine zur Gateelektrode selbstfluchtend liegende und eine schwache Dotierung aufweisende erste Halbleiterschicht erzeugt wird.

Vor oder nach dieser Anschlußimplantation wird durch eine Implantation von Atomen des ersten Leitungstyps mit einer Dosis von 1 · 10¹²cm"²...5 · 10¹³cm"² und einer Spannung von 40 KeV...200KeV eine vordenschwachdotieiten Halbleiterschichten liegende dünne zweite Halbleiterschicht eingebracht. Diese Implantation von Atomen des ersten Leitungstyps erfolgt vorzugsweise über die zur Herausbildung der Gateelektrode zuvor aufgebrachte Strukturierungsmaske.

Nach dem Einbringen der zweiten Halbleiterschicht wird eine dicke isolierende Schicht ganzflächig aufgebracht und anschließend derart wieder entfernt, daß an den Kanten der Gateelektrode eine Seitenwandschutzschicht (Spacer) ausgebildet wird. Anschließend wird eine weitere Implantation mit Atomen des zweiten Leitungstyps und einer Dosis von 10^l5...10¹⁶cm ~² durchgeführt. Diese derart erzeugten stark dotierten dritten Halbleiterschichten weisen eine geringere Eindringtiefe als die zuerst eingebrachten schwach dotierten Halbleiterschichten auf.

Abschließend werden die Kurzkanaltransistoren in bekannter Weise vervollständigt.

Die Erzeugung der zweiten Halbleiterschicht ermöglicht eine Steigerung der punch-through-Spannung gegenüber den nach herkömmlichen Verfahren hergestellten Kurzkanaltransistoren um etwa 2 V bis etwa 6V in Abhängigkeit von der Implantationsdosis, wobei die zweite Halbleiterschicht die mit einem ersten Leitungstyp dotierten Gebiete darstellt.

Ausführungsbeispiel

Das erfindungsgemäße < 'erfahren zur Herstellung von Kurzkanaltransistoren soll nachstehend anhand eines Ausführungsbeispieles Mäher erläutert werden. In der dazugehörigen Zeichnung ist ein erfindungsgemäß hergestellter Kurzkanaltransistor im Schnitt dargestellt.

Auf einem p-leitenden Siliziumsubstrat 1 werden zur Trennung der Transistorgebiete dicke Feldoxidgebiete ausgebildet.

Anschließend werden Gateoxidgebiete 2 und Gateelektroden 3 durch ein Aufbringen einer 25nm dicken Siliziumdioxidschicht, einer Abscheidung einer dotierten Polysiliziumschicht mit einer Dicke von 400 ηm und einer Strukturierung der Polysiliciumschicht durch ein reaktives lonenätzen hergestellt.

Nach der Strukturierung der Polysiliziumschicht wird über die dabei aufgebrachte Strukturierungsmaske eine Implantation von Bor mit einer Dosis von 3 · 10¹²CIrT² und einer Spannung von 60KeV ausgeführt. Nachfolgend wird die Lackmaske wieder entfernt und im Anschluß daran mit einer Dosis von 1,5 10¹³cm"² eine Phosphor-Implantation, bei der die Gateelektrode 3 als Maske dient, zur Ausbildung einer, eine schwache Dotierung aufweisenden und zur Gateelektrode 3 selbstfluchtend liegenden n"-Halbleiterschicht 4, durchgeführt.

Diese durch dit. Anschlußimplantation ausgebildeten schwach dotierten n"-Halbleiterschichten 4 werden von den davorliegenden p"-Sohichtsn 5 umgeben, die durch die vorhergehende Borimplantation im Siliziumsubstrat erzeugt werden.

Im Anschluß an diese Phosphorimplantation wird eine dicke isolierende Schicht aufgebracht und durch eine nachfolgende Überätzung mit einem reaktiven lonanätzverfahren wieder entfernt, wodurch an den Kanten der Gateelektrode 3 eine Seitenwandschutzschicht 6 (Spacer) ausgebildet wird.

Durch eine Implantation von Arsen mit einer Dosis von 3 · 10¹⁵cm"⁷ werden stark dotierten Halbleiterschichten 7, die eine geringere Eindringtiefe als die schwach dotierten Halbleiterschichten 4 aufweisen, in das Siliziumsubstrat 1 eingebracht.

Abschließend werden in bekannter Weise mit dem Aufbringen einer Isolationsschicht, Kontaktfensteröffnung und dem Aufbringen einer Leitbahn die Kurzkanaltransistoren vervollständigt.

Dieses derart durchgeführte erfindungsgemäße Verfahren zur Herstellung von Kurzkanaltransistoren ermöglicht eine Erhöhung derpunch-through-Spannungauf 12 V. Gegenüber den Kurzkanaltransistoren, die ohne Durchführung der Bor-Implantation und der damit verbundenen Erzeugung der dünnen p~-Schicht 5 hergestellt werden, stellt dies eine Steigerung um etwa 4 V dar.

Claims (3)

1. Verfahren zur Herstellung von Kurzkanaltransistoren, bei dem im wesentlichen auf einem Halbleitersubstrat eines ersten Leitungstyps Feldoxidgebiete, eine Gateoxidschicht und eine aus einer leitenden Schicht bestehende Gateelektrode aufgebracht und als Source-Drain-Gebiet des Kurzkanaltransistors dienende aktive Halbleiterschichten im Halbleitersubstrat ausgebildet werden, dadurch gekennzeichnet, daß zur Ausbildung des Source-Drain-Gebietes zunächst durch eine Anschlußimplantation mit Atomen eines zweiten Leitungstyps eine schwache Dotierung aufweisende, zur Gateelektrode (3) selbstfluchtend liegende, erste Halbleiterschicht (4) ausgebildet wird, daß vor oder nach dieser Anschlußimplantation durch eine Implantation von Atomen des ersten Leitungstyps eine vor den schwachdotierten Halbleiterschichten (4) liegende dünne Schicht (5) eingebracht wird, daß danach durch Aufbringen einer isolierenden Schicht und anschließendes Entfernen dieser isolierenden Schicht an den Kanten der Gateelektrode (3) eine Seitenwandschutzschicht (6) erzeugt wird und daß anschließend durch eine Implantation mit Atomen eines zweiten Leitungstyps stark dotierte Halbleiterschichten (7) erzeugt werden, die eine geringere Eindringtiefe als die schwach dotierten Halbleiterschichten (4) aufweisen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Implantation zum Einbringen der dünnen Schicht (5) über eine zuvor aufgebrachte Maske erfolgt.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Implantation zum Einbringen der dünnen Schicht (5) mit einer Dosis von 1 · 10¹²... 5 · 10¹³cnrT² und einer Spannung von 40... 200 keV durchgeführt wird.

Hierzu 1 Seite Zeichnung

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Verfahren zur Herstellung von Kurzkanaltransistoren, bei dem die Source-Drain-Gebiete in LDD-(lightly doped diainl-lmplantationstechnik erzeugt werden. Das Verfahren wird insbesondere bei der Herstellung von integrierten MOS-Schaltkreison - beispielsweise Speicherschaltkreisen - in Silizium-Gate-Technologie mit einer hohen Integrationsdichte angewendet.

Charakteristik des bekannten Standes der Technik

Die immer mehr fortschreitende Miniatur isierung von Transistoren in MOS-Schaltkreisen ist mit verschiedenen Schwierigkeiten verbunden, die die Eigenschaften dieser MOS-Schaltkreise negativ beeinflussen. So kommt es insondere zu einem Absenken der Übergangszonen-Durchschlagsspannung an den aktiven Halbleiterschichten und zum Auftreten eines Durchgriffsphänomens, welches durch die Verbindung der die aktiven Halbleiterschichten umgebenden Verarmungsschichten bei einem Überschreiten einer bestimmten an den aktiven Halbleiterschichten liegenden Spannung (punch-through-Spannung) hervorgerufen wird. Um diese Verschlechterung der Eigenschaften zu verringern, sind eine Reihe von Verfahren zur Herstellung von Kurzkanaltransistoren bekannt (vgl. EP 189914; IEEE Transaction on electron devices 29/1982/4, S.590ff. und IEEE Journal of Solid State circuits 20/1985/1. S. 349), bei denen eine LDD-(lightly-doped drain)-lmplantationstechnik eingesetzt wird. So sind Verfahren bekannt, bei denen auf einem p-leitenden Siliziumsubstrat zunächst durch eine thermische Oxydation eine dünne Gateoxidschicht aufgebracht wird. Anschließend wird zur Bildung der Transistorgates eine Polysiliziumschicht abgeschieden, dotiert und über eine aufgebrachte Lackmaskierung durch ein Trockenätzverfahren strukturiert. Danach wird eine Phosphor- oder Arsen-LDD-Implantation (Anschlußimplantation) mit einer Dosis von 0,5... 5 · 10ⁿcm"² durchgeführt, wobei die die Transistorgates bedeckende Lackmaske bei einigen der bekannten Verfahren vor der Anschlußimplantation entfernt wird. Im Anschluß daran wird eine die Transistorgates umschließende Seitenwandschutzschicht (Spacer) erzeugt und mit einer Dosis von 10'⁵... 10'⁶cm"² hoch dotierte n*-Geb:ete durch eine Arsen-Implantation erzeugt. Um diese Kurzkanaltransistoren, bei denen schwach dotierte Halbleiterschichten, die den g'sichen Leitungstyp wie jene der aktiven Halbleiterschichten aufweisen, am Umfang der aktiven Halbleiterschichten im Siliziumsubstrat angeordnet .sind, weiter zu verbessern, wird durch N.Tahenoucki und K. Hieda (DE-PS 3709708) ein Verfahren vorgeschlagen, bei dem nach Erzeugen von Feldoxidgebieten auf einem p-leitenden Siliziumsubstrat eine dünne Gati'oxidschicht aufgebracht und darüber eine Gbteelektrode aus Polysilizium in bekannter Weise ausgebildet wird. Anschließend wird durch die Implantation von Phosphor mit einer Dosis von 3 · 10^l3cm~² (Anschlußimplantation) eine n^-Typ-Halbleiterschicht im Siliziumsubstrat eingebracht. Hiernach wird eine dicke Isolierschicht aufgebracht und durch ein reaktives Ionenätz-(RIE)-Verfahren derart wieder entfernt, daß an den Kanten der Gateelektrode und der darunter liegenden Gateoxidsct.icht eine Seitenwandschutzschicht verbleibt. Unter Verwendung der Gateelektrode und der Seitenwandschutzschicht als Maske wird eine weitere Phosphor-(n'-Typ)-Implantation mit einer Dosis von 3 · 10¹³CrTT² und einer gegenüber der ersten Phosphor Implantation höheren Beschleunigungsspannung durchgeführt, so daß die gebildete zweite n"-Halbleiterschicht tiefer als die erste rT-Halbleiterschicht liegt. Diese zweiten n'-Halbleiterschichten sind derart im Siliziumsubstrat erzeugt, daß sie mit den dünnen ersten n'-Halbleiterschichten überlappen.