DE3530065A1 - Verfahren zur herstellung eines halbleiters - Google Patents

Verfahren zur herstellung eines halbleiters

Info

Publication number
DE3530065A1
DE3530065A1 DE19853530065 DE3530065A DE3530065A1 DE 3530065 A1 DE3530065 A1 DE 3530065A1 DE 19853530065 DE19853530065 DE 19853530065 DE 3530065 A DE3530065 A DE 3530065A DE 3530065 A1 DE3530065 A1 DE 3530065A1
Authority
DE
Germany
Prior art keywords
layer
gate
gate electrode
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853530065
Other languages
English (en)
Other versions
DE3530065C2 (de
Inventor
Satoru Itami Hyogo Kamoto
Kiyoto Watabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59176076A external-priority patent/JPS6151977A/ja
Priority claimed from JP60043951A external-priority patent/JPS61201471A/ja
Priority claimed from JP8313485A external-priority patent/JPS61241974A/ja
Priority claimed from JP10296885A external-priority patent/JPS61260677A/ja
Priority claimed from JP11913785A external-priority patent/JPS61278165A/ja
Priority claimed from JP12009285A external-priority patent/JPS61278166A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3530065A1 publication Critical patent/DE3530065A1/de
Application granted granted Critical
Publication of DE3530065C2 publication Critical patent/DE3530065C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

PATENT- UND RECHTSANWÄLTE
PATENTANWÄLTE DIPL.-ING. W. EITLE · DR. RER. NAT. K. HOFFMANN · DIPL-ING. W. LEHN
DIPL.-ING. K. FCJCHSLE · DR. RER. NAT. B. HANSEN . DR. RER. NAT. H -A. BRAUNS · DIPL.-IN6. K. GORS
DIPL.-ING. K. KOHLMANN · RECHTSANWALT A. NETTE
. 9.
MITSUBISHI DENKI KABUSHIKI KAISHA 42 532
Tokyo / Japan
Verfahren zur Herstellung eines Halbleiters
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiters, insbesondere eines Feldeffekthalbleiters mit isolierter Steuer- bzw. Gate-Elektrode mit einer niedrig dotierten Senken- bzw. Drain-(im folgenden als LDD bezeichnet)-ausbildung.
Fig. IA bis IC sind Querschnitte zur Darstellung der Hauptschritte bei der üblichen Herstellung eines Halbleiters dieser Art, wohingegen die Fig. 2A bis 2D die Schritte zur Herstellung eines anderen üblichen Halbleiters zeigen.
In den Fig. IA bis IC werden auf einen p-Typ-Siliziumsubstrat eine gate-isolierende Schicht 2 und eine Gate-Elektrode 3 ausgebildet und eine n-Typ-Zone 4 niedriger Dichte wird verwendet, um eine Quelle bzw. Source und eine Senke bzw. Drain durch Ioneninjektion einer n-Typ-Verunreinigung (I) niedriger Dichte unter einer
ARABELLASTRASSE 4 . D-SOOO MÖNCHEN 81 · TELEFON C0893 911087 · TELEX 5-29619 CPATHEJ · TELEKOPIERER 9183
- ίο -
niedrigen Beschleunigungsspannung auszubilden, wobei die Gate-Elektrode als eine Maske verwendet wird (Fig. 1). Die Ioneninjektion kann durchgeführt werden, nachdem die Isolierschicht 2 mit Ausnahme eines Teils davon unter der Gate-Elektrode 3 entfernt wurde, wie in Fig. IA gezeigt. Dann, wie in den Fig. IB gezeigt, wird eine Oxidschicht 9 unter Verwendung einer chemischen Verdampfung bei niedrigem Druck (low pressure chemical vapor deposition = LPCVD) aufgebracht. Die Schicht kann aus einem Metall mit einem hohen Schmelzpunkt, wie z. B. Wolfram, hergestellt sein, das durch Bedampfen, wie bei 91 in Fig. 2A bis 2D dargestellt, aufgebracht wird. Darauf wird, wie in Fig. IC dargestellt, die Oxidschicht 9 mit Ausnahme eines Teils 10 (Fig. 2A bis 2D, ein leitender Abschnitt 10') davon an einer Gate-Seitenwand durch anisotropes reaktives Ionenätzen (RIE) entfernt. Als nächstes wird eine n-Typ-zone 5 hoher Dichte durch Ioneninjektion einer n-Typ-Verunreinigung (I) hoher Dichte ausgebildet, wobei die Gate-Elektrode und der Oxidteil als Maske verwendet werden. Auf diese Weise wird der LDD-Aufbau ausgebildet. Darauf werden eine isolierende Schutzschicht 11 und ein Kontaktloch (Fig. 2D) ausgebildet und der Halbleiter durch eine Verdrahtung 12, die sich durch das Kontaktloch erstreckt, fertiggestellt.
Bei dem gewöhnlichen LDD-Aufbau ist es schwierig, den Zeitpunkt zu bestimmen, wann das anisotrope RIE beendet werden soll, d. h., da der Oxidteil 10 (10') an der Seitenwand in den folgenden Schritten als Maske verwendet wird, ist die Breite L des Oxidteils sehr wichtig. Wenn sein Ätzen nicht genau beendet wird, wird die Breite L des Oxidteils veränderlich, und
- li -
manchmal wird sogar die Source-/Drain-Zone weggeätzt.
Wenn weiter die n-Typ-Zone 4 niedriger Konzentration z. B. durch Injizieren von Phosphor bei 1 χ 10 Ionen/cm2 unter 30 KeV ausgebildet wird, kann diese Zone nicht amorph gemacht werden. Die kristalline Struktur muß daher durch Hochtemperaturanlassen wiedergewonnen werden; sonst können Leckströme auftreten. Ein derartiges Anlassen verhindert die Ausbildung flacher Verbindungen, die eine Minimierung der Größe des Halbleiters unmöglich machen.
Ein anderes Problem bei üblichen LDD-Ausbildungen, die unter Verwendung eines Oxidschichtteils an der Gate-Seitenwand hergestellt wurden, besteht darin, daß während eines Mos-Fet-Verfahrens heiße Träger in den Oxidschichtteil 10 injiziert werden, woraufhin die n-Typ-Zone 4 niedriger Konzentration verarmt, wodurch ihr Widerstand vergrößert wird, was zu einer Abnahme der Transkonduktanz des Halbleiters führt. Wenn weiter versucht wird, die Größe des Halbleiters zu verkleinern, indem man die Verbindungen flacher macht, werden die Widerstände der Source-/Drain-Zone, der Gate-Elektrode und der Kontakte vergrößert.
Es ist somit Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiters zu schaffen, mit dem die Steuerung der Breite des Oxidteils an der Gate-Seitenwand verbessert wird.
Mit der Erfindung soll in vorteilhafter Weise ein Verfahren zur Herstellung eines Halbleiters geschaffen werden, mit dem ein LDD-Aufbau mittels eines niedrigen Teraperaturverfahrens ausgebildet werden kann.
Weiter soll mit der Erfindung ein Verfahren zur Herstellung eines Halbleiters geschaffen werden, mit dem die Abnahme der Transkonduktanz und die Zunahme der Widerstände der Elemente, wie z. B. der Gate-Elektrode, infolge von Injektion heißer Träger in den Oxydteil an der Gate-Seitenwand verhindert werden.
Erfindungsgemäß wird der Oxydteil an der Seitenwand des Gates durch Schaffung einer Isolierschicht an der Gate-Elektrode, Ausbilden einer Schicht auf einem Wafer und anisotropes Wegätzen der Schicht mittels RIE mit Ausnahme eines Teils davon an der Gate-Seitenwand ausgebildet.
Bei den Herstellungsvefahren für einen Halbleiter gemäß der Erfindung wird eine Isolierschicht auf einer Gate-Elektrode eines Gates und eine Zone hoher Dichte der Source-/Drain-Zone durch Ioneninjektion einer Verunreinigung ausgebildet, wobei eine Oxydschicht des Gates und eine Isolierschicht an den Gate als Maske verwendet werden. Nachdem eine leitende Schicht auf einen Wafer ausgebildet ist, wird sie anisotropisch weggeätzt, um einen Teil davon an der Seitenwand des Gates zu belassen. Nach Entfernen der Maske wird eine Zone niedriger Dichte der Source-/Drain-Zone durch Ioneninjektion einer Verunreinigung ausgebildet.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird die Zone niedriger Dichte durch Ioneninjektion einer Verunreinigung ausgebildet, indem die Isolierschicht an dem Gate als Maske verwendet wird. Dann wird die Oxydschicht an der Seitenwand des Gates unter Verwendung der Isolierschicht als Maske ausgebildet, und dann wird die Zone hoher
Dichte durch Ioneninjektion einer Verunreinigung ausgebildet, wobei die Isolierschicht und die Isolierschicht an dem Gate als Maske verwendet werden.
Gemäß einer weiteren Ausführungsform der Erfindung wird der Oxydschichtteil an der Seitenwand des Gates, der als ein Teil der Maske für die Ioneninjektion verwendet wird, aus einem Metall mit einem hohen Schmelzpunkt oder einer Siliziumverbindung eines derartigen Metalls ausgebildet.
Bei einer weiteren Ausführungsform der Erfindung wird eine leitende Schicht oder eine polykristalline Halbleiterschicht nach der Ausbildung einer Isolierschicht an einer Gate-Elektrode ausgebildet, die dann anisotropisch unter Verwendung von RIE weggeätzt wird, um den Teil an der Gate-Seitenwand auszubilden.
Das Verfahren zur Herstellung eines Halbleiters gemaß der Erfindung ist weiter gekennzeichnet durch Ausbildung einer Siliziumverbindung an einem gewünschten Teil der Gate-Elektrode oder der Gate-Elektrode und der Source-/Drain-Zone, wenn ein Feldeffekthalbleiter mit isolierter Steuerelektrode mit dem LDD-Aufbau hergestellt wird.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
30
Fig. IA bis IC die Hauptschritte des bekannten Verfahrens zur Herstellung eines MOS-Feldeffekthalbleiters mit einem LDD-Aufbau;
Fig. 2A bis 2D die Hauptschritte eines anderen bekannten Verfahrens;
Fig. 3A bis 3D die Hauptschritte einer ersten Aus-Ausführungsform der Erfindung;
Fig. 4A bis 4C die Hauptschritte einer zweiten Ausführungsform der Erfindung;
Fig. 5A bis 5C die Hauptschritte einer dritten Ausführungsform der Erfindung;
Fig. 6A bis 6C die Hauptschritte einer vierten Ausführungsform der Erfindung; 15
Fig. 7A bis 7D die Hauptschritte einer fünften Ausführungsform der Erfindung;
Fig. 8A bis 8D die Hauptschritte einer sechsten Ausführungsform der Erfindung;
Fig. 9A bis 9C die Hauptschritte einer siebten Ausführungsform der Erfindung;
Fig. 1OA bis 1OE eine achte Ausführungsform der Erfindung;
Fig. HA bis llE eine neunte Aus führungsform der Erfindung
30
Fig. 12A bis 12F eine zehnte Ausführungsform der Erfindung; und
Fig. 13A bis 13D eine elfte Ausführungsform der Erfindung.
Die Figuren 3A bis 3D zeigen die Schritte eines Verfahrens zur Herstellung eines Halbleiters gemäß einer ersten Ausführungsform der Erfindung. In den Fig. 3A bis 3D sind die Teile, die denen in Fig. IA bis IC entsprechen, mit den gleichen Bezugszeichen versehen.
Weiter bezeichnet Bezugszeichen 20 eine Gate-Elektrode, bestehend aus einer Gate-Isolierschicht 2 und einer polykristallinen Siliziumschicht 3, die auf einem p-Typ-Siliziumsubstrat 1 ausgebildet ist. Eine n-Typ-Zone 4 niedriger Dichte wird z. B. mittels Injizieren von As(I)-Ionen bei einer Dichte von 4 χ 101 /cm2 unter einer Beschleunigungsspannung von 35 KeV ausgebildet, wobei die Gate-Elektrode 20 als Maske verwendet wird, wie dies in Fig. 3A dargestellt ist. Auf dem Wafer wird eine Oxydschicht 11 durch LPCVD bis zu einer Dicke von 300 Ä als ein Ätzunterbrecher ausgebildet, und dann wird eine polykristalline Siliziumschicht 12 mittels LPCVD auf die Oxydschicht 11 aufgebracht, wie dies in Fig. 3B dargestellt ist. Die polykristalline Siliziumschicht 12 wird dann mittels RIE anisotropisch geätzt, wobei die Lichtemission davon überwacht wird, um den End-Zeitpunkt zu erfassen, bei dem das polykristalline Silizium 13 nur noch an der Gate-Seitenwand übrig ist, wie dies in Fig. 3C dargestellt ist. Dann wird die Atzunterbrecheroxydschxcht 11 entfernt und eine n-Typ-Zone 5 hoher Dichte wird mittels Injizieren von As(II)-Ionen mit einer Dichte von 4 χ 10 ~Vcm2 unter einer Beschleunigungsspannung von 50 KeV ausgebildet, wobei die Gate-Elektrode 20 und das polykristalline Silizium 13 an der Gate-Seitenwand, dessen Breite L ist, als Maske verwendet werden, wo-
durch sich eine LLD-Ausbildung ergibt, wie in Fig. 3D dargestellt. Die Anordnung wird durch Ausbilden von Kontaktfenstern in der Ausbildung und durch Hinzufügen von Verdrahtungselektroden in geeigneter Weise fertiggestellt.
Da bei dieser Ausführungsform das polykristalline Silizium 12 an der Oxydschicht 11 ausgebildet wird, die an der Siliziumfläche nach der Ioneninjektion unter Verwendung der Gate-Elektrode 20 als Maske ausgebildet wird und mittels RIE anisotrop geätzt wird, ist es möglich, genau den Endpunkt des Ätzens festzustellen. Hierdurch wird die Steuerbarkeit der Breite des polykristallinen Siliziums 13 an der Gate-Seitenwand verbessert und die Gefahr des Wegätzens der Source-/Drain-Zone wird vermieden.
Bei dieser Ausführungsform wird die Breite L des polykristallinen Silizium 13 an der Gate-Seitenwand durch die Dicke der Gate-Elektrode bestimmt.
Im folgenden soll eine zweite Ausführungsform der Erfindung beschrieben werden. In den Fig. 4A bis 4C wird nach der Ausbildung einer Gate-Isolierschicht 2 und einer polykristallinen Siliziumschicht 3 auf einem p-Typ-Siliziumsubstrat 1 eine Gate-Elektrode 30 durch Aufbringen einer Oxydschicht 21 mittels LPCV bis zu einer Dicke von 0,1 bis 0,5 μ (Fig. 4A) ausgebildet. Die hierauf folgenden Schritte sind die gleichen wie bei der vorangegangenen Ausführungsform, mit der Ausnahme, daß die Dicke der Gate-Elektrode größer als die der entsprechenden Ausbildung bei der vorausgegangenen Ausführungsform ist, so daß die Breite L1 des polykristallinen Siliziumteils 22
an der Gate-Seitenwand größer als L ist und die Ioneninjektion mit Phosphor (II)-Ionen mit einer Dichte von
ι ο
4 χ 10 /cm2 unter einer Beschleunigungsspannung von 35 KeV durch die Oxydschicht 11 durchgeführt wird. In diesem Fall ist es mit der Gegenwart der Oxydschicht 11 sogar nach der Phosphorioneninjektion möglich, das polykristalline Silizium 22 an der Seitenwand durch Verwendung eines weiteren anisotropen Ätzens zu entfernen. Entsprechend dieser Ausführungsform kann ein Feldeffekthalbleiter mit einem p-Typ-Kanal isolierenden Gate (MOS) durch Ändern der Leitfähigkeitstypen des Substrats und der Verunreinigung hergestellt werden.
Entsprechend diesen Ausführungsformen wird der Schritt des Ausbildens des Ätzunterbrechers, bestehend aus der Oxydschicht und dem polykristallinen Silizium verwendet und das anisotrope RIE wird in bezug hierzu durchgeführt. Es ist somit leicht möglich, den Endpunkt des
Ätzens festzustellen und somit die Breite des polykristallinen Silizium an der Gate-Seitenwand zu steuern.
Die Fig. 5A bis 5C zeigen die Hauptschritte einer dritten Ausführungsform der Erfindung.
In Fig. 5A werden eine Gate-Isolierschicht 2 und eine polykristalline Siliziumschicht 3, die als Gate-Elektrode dient, auf einem p-Typ-Siliziumsubstrat 1 ausgebildet, und dann werden darauf eine Isolierschicht, z. B. eine Nitridschicht 21' mittels LPCVD ausgebildet. Darauffolgend wird durch Photoätzen diesex Schichten ein Gate ausgebildet. Dann wird, wie in Fig. 5B dargestellt, ein Gate-Seitenwandteil einer
Oxydschicht 15 durch eine Wärmebehandlung ausgebildet, wobei die Nitridschicht 21' als Maske verwendet wird und eine Zone 5 hoher Konzentration einer Source-/Drain-Zone wird z. B. durch Injizieren von Arsenidionen (III) als Ionen mit einer Dichte von 4 χ 10 "Vcm2 ausgebildet, wobei die Nitridschicht 14 und die Gate-Seitenwandoxydschicht 15 als Maske verwendet werden. Darauf werden, wie in Fig. 5C gezeigt, die Nitridschicht 21' und die Seitenwandoxydschicht 15 entfernt und eine Zone 4 der Source/Drain niedriger Konzentration, z. B. mittels Injizieren von Phosphorionen (IV) mit einer Dichte von 1 1013 Ionen/cm2 ausgebildet, wodurch sich eine LDD-Ausbildung ergibt.
Obwohl es nicht dargestellt ist,wird der Halbleiter durch weiteres Ausbilden einer Kontaktöffnung und das notwendige Verdrahten fertiggestellt. Wenn eine SNOS-Ausbildung (Oxydschicht + Nitridschicht) als gate-isolierende Schicht 2 verwendet wird, ist es ausreichend, den Gate-Seitenwandteil zu oxidieren.
Obwohl weiter die Zone 5 hoher Konzentration vor der Ausbildung der Zone 4 niedriger Konzentration ausgebildet wird, können diese Schritte ausgetauscht werden.
Eine alternative Form der beschriebenen Ausführungsform wird im einzelnen unter Bezugnahme der Fig. 6A bis 6C beschrieben. Zuerst wird, wie in Fig. 6A gezeigt, ein Gate, bestehend aus der Gate-Isolierschicht 2 und der polykristallinen Siliziumschicht 3 auf einem p-Typ Siliziumsubstrat 1 in der gleichen Weise wie in Fig. 5A dargestellt, ausgebildet, und dann wird mittels Injizieren einer n-Typ-Verunreinigung (I) niedriger Konzentration unter einer niedrigen Be-
schleunigungsspannung eine Source-/Drain-Zone 4 niedriger Konzentration ausgebildet, wobei die Nitridschicht 21' als Maske verwendet wird. Darauf wird, wie in Fig. 6B dargestellt, eine Oxydschicht 15 an einer Seitenwand des Gates ausgebildet, wobei die Nitridschicht 21' als Maske verwendet wird, und dann wird die Zone 5 hoher Konzentration durch Injizieren einer n-Typ-Verunreinigung (II) hoher Konzentration ausgebildet, wobei die Nitridschicht 21' und der Oxydschichtteil 15 an der Gate-Seitenwand als Maske verwendet werden. Nachdem die Nitridschicht 14 und die Oxydschicht 15 entfernt sind, erhält man die LDD-Ausbildung, wie in Fig. 6C gezeigt.
Entsprechend diesen Ausführungsformen ist es nicht erforderlich, den Oxydschichtteil 15 an der Gate-Seitenwand vor der Ioneninjektion zu entfernen, und somit gibt es keine Verminderung der Dicke der ausgebildeten Oxydschicht (SOP).
Wie oben beschrieben, wird die Oxydschicht an der Gate-Seitenwand unter Verwendung der Isolierschicht an dem Gate als Maske ausgebildet, und die Zone hoher Konzentration der Source-/Drain wird durch Injizieren von Verunreinigungsionen ausgebildet, wobei die Oxydschicht an der Gate-Seitenwand und die Isolierschicht an dem Gate aus Maske verwendet werden, und nachdem die Oxydschicht an der Gate-Seitenwand entfernt ist, wird die Zone niedriger Konzentration der Source/Drain durch Injizieren von Verunreinigungsionen ausgebildet. Entsprechend der anderen Ausführungsform der Erfindung wird, obwohl die Zone niedriger Konzentration durch Injizieren von Verunreinigungsionen unter Verwendung der Isolierschicht an
"530065
dem Gate als Maske ausgebildet wird, die Oxydschicht an der Gate-Seitenwand unter Verwendung der Isolierschicht an dem Gate als Maske ausgebildet, und dann wird die Zone hoher Konzentration durch Injizieren von Verunreinigungsionen unter Verwendung dieser Oxydschicht und der Isolierschicht an dem Gate als Maske ausgebildet. Bei dieser Anordnung kann die Ausbildung der Oxydschicht an der Gate-Seitenwand leicht gesteuert werden.
Bei dieser Ausführungsform wird die Isolierschicht an der Gate-Elektrode ausgebildet, die als ein Ätzunterbrecher für das anisotrope RIE der leitenden oder polykristallinen Halbleiterschicht dient. Daher kann der Endpunkt des Ätzens genau erfaßt werden, und somit die Breite des Teils an der Gate-Seitenwand genau gesteuert werden.
Fig. 7A bis 7D zeigen die Hauptschritte bei dieser Ausführungsform der Erfindung.
Zuerst werden, wie in Fig. 7A gezeigt, eine Gate-Isolierschicht 2 und eine polykristalline Gate-Elektrode 3 auf einem p-Typ-Siliziumsubstrat 1 ausgebildet. Dann wird eine Isolierschicht 40 darauf mittels CVD bei geringem Druck bis zu einer Dicke von 300 Ä aufgebracht. Nachdem die Gate-Elektrode 3 und die Isolierschicht 40 darauf in der gewünschten Form ausgebildet sind, wird eine n~-Typ-Zone 4 mittels Injizieren von z. B. Phosphorionen (P ) durch den Film 2 mit einer Dichte 2 χ 1013-Ionen/cm2 unter einer Beschleunigungsspannung von 60 KeV ausgebildet, wobei die geformte Gate-Elektrode 3 und die Schicht 40 darauf als Maske verwendet werden. Dann wird, wie in
Fig. 7B dargestellt, eine leitende Schicht 41, z. B.. aus polykristallinem Silizium z. B. mittels LPCVD bis zu einer Dicke von 4000 Ä ausgebildet. Darauf, wie in Fig. 7C dargestellt, wird die leitende Schicht 41 anisotrop unter Verwendung von RIE geätzt, wobei die Lichtemission davon überwacht wird, um den Endpunkt des Ätzens zu erfassen. Nach der Erfassung des Endpunktes wird das Ätzen beendet, um einen Teil 41A der leitenden Schicht 41 an der Seitenwand des Gates ungeätzt zu belassen. Dann werden, nachdem die Isolierschicht 40 und die Gate-Isolierschicht 2, die als Ätzunterbrecher dienen, entfernt, eine n+-Typ-Zone mittels Injizieren von Arsenidionen (As ) mit einer Dichte von 4 χ 10 Ionen/cm2 unter einer Beschleunigungsspannung von 50 KeV ausgebildet, wobei die Gate-Elektrode und der leitende Teil 7A als Maske dienen, wodurch sich eine LDD-Ausbildung ergibt. Darauf werden, wie in Fig. 7D gezeigt, eine isolierende Schutzschicht 11 und Kontaktlöcher ausgebildet, und eine Elektrodenverdrahtung 12 vorgesehen, wodurch der Halbleiter fertiggestellt wird.
Obwohl bei der oben beschriebenen Ausführungsform ein n-Kanal-MOS-Feldeffekthalbleiter beschrieben wird, ist die Erfindung ebenfalls für die Herstellung von p-Kanal-MOS-Feldeffekthalbleiter geeignet, indem man einfach ein n-Typ-Substrat und p-Typ-Verunreinigungsionen verwendet.
Da der leitende Schichtteil an der Gate-Seitenwand durch Ausbilden der leitenden Schicht an der Isolierschicht an der Gate-Elektrode und durch anisotropische RIE-Ätzen derselben geschaffen wird, kann der Endpunkt des Ätzens leicht festgestellt werden, und
somit die Breite des leitenden Schichtteils genau gesteuert werden. Zusätzlich wird die Möglichkeit des Wegätzens der Gate-Elektrode ausgeschlossen. Es ist weiter möglich, die Breite des leitenden Schichtteils bei irgendeinem Wert einzustellen, wodurch das Verfahren selbst einfach ist, und somit ist es möglich, eine LDD-Ausbildung in gut gesteuerter Weise zu schaffen.
Fig. 8A bis 8D zeigen die Hauptschritte einer sechsten Ausführungsform der Erfindung. Zuerst wird, wie in Fig. 8A dargestellt, eine Gate-Elektrodenschicht 50, bestehend aus einer Gate-Oxydschicht 2 und einer polykristallinen Gate-Elektrode 3 auf einem p-Typ-Siliziumsubstrat 1 ausgebildet, und dann wird eine n~-Typ-Zone 4 durch Injizieren von z. B. Phosphorionen (P+) mit einer Dichte von 1 χ 10^/cma durch die Gate-Isolierschicht 2 bei einer Beschleunigungsspannung von 50 KeV ausgebildet, wobei die Gate-Elektrode 3 als Maske verwendet wird. Dann wird, wie in Fig. 8B dargestellt, eine Metall hohen Schmelzpunkts, wie z. B. Wolfram, darauf aufgebracht, wobei z. B. eine Aufdampftechnik verwendet wird, um eine Wolframschicht 51 mit einer Dicke von 4000 Ä auszubilden.
Dann wird, wie in Fig. 8C dargestellt, die Wolframschicht 51, mit Ausnahme eines Teils 52 davon an der Gate-Seitenwand durch anisotropes RIE entfernt, und ein Teil der dadurch offenen Oxydschicht 2 ebenfalls entfernt. Darauf wird die n+-Typ-Zone 5 durch Injizieren von Arsendidionen (As ) mit einer Dichte von 4 χ lO^/cm2 bei einer Beschleunigungsspannung von 50 KeV ausgebildet, wobei die Gate-Elektrodenschicht 11 und der Wolframteil 13 an der Seitenwand als Maske verwendet werden, wodurch sich eine LDD-Ausbil-
dung ergibt. Dann wird, wie in Fig. 8D gezeigt, eine isolierende Schutzschicht 11 ausgebildet, in der gewünschte Kontaktöffnungen darauffolgend ausgebildet werden. Nach dem Ausbilden der Elektrodenverdrahtung 12 ist der Halbleiter fertig.
Obwohl ein n-Kanal-MOS-Feldeffekthalbleiter beschrieben wurde, ist die Erfindung ebenfalls auf die Herstellung von p-Typ-MOS-Feldeffekthalbleiter anwendbar, die ein n-Typ-Substrat verwendet, in die p-Typ-Verunreinigungen injiziert werden. Weiter kann statt des Metalls mit hohem Schmelzpunkt eine Silizium-Verbindung eines derartigen Metalls verwenden werden.
Entsprechend dieser Ausführungsform ist es möglich, da der Gate-Seitenteil aus einem Metall mit hohem Schmelzpunkt oder einer Siliziumverbindung eines derartigen Metalls ausgebildet ist, einen Teil heißer Träger durch die Gate-Elektrode zu erhalten, und daher wird ein MOS-Feldeffekthalbleiter erhalten, dessen Transkonduktanz nicht durch Heißträgerinjektion verschlechtert ist.
Die Fig. 9A bis 9C stellen die Hauptschritte der siebten Ausführungsform der Erfindung dar.
Zuerst wird eine Gate-Elektrode 50, bestehend aus einer Gate-Isolierschicht 2 und einem polykristallinen Silizium 3 auf einem Siliziumsubstrat 1 ausgebildet, und dann wird eine n-Typ-Zone 4 niedriger Konzentration durch Injizieren von z. B. p-Ionen (I) einer Menge von 1 χ 10 ^ Ionen/cm2 durch die Gate-Isolierschicht 2 unter einer Beschleunigungsspannung von 50 KeV ausgebildet, wobei die Gate-Elektrode 50 als
Maske verwendet wird (Fig. 9A). Dann wird eine Pt-Schicht 51 auf dem Siliziumsubstrat 1 bis zu einer Dicke von 2000 Ä durch Aufdampfen (Fig. 9B) ausgebildet. Darauf wird das Substrat wärmebehandelt, um eine Siliziumverbindung des polykristallinen Siliziums 3 auszubilden (Fig. 9C). Die Pt-Schicht 51 und die gate-isolierende Schicht 2 werden entfernt, und dann wird, nach der As (II)-Ioneninjektion mit 4 χ 10 ^ Ionen/cm2 bei einer Beschleunigungsspannung von 50 KeV unter Verwendung einer Siliziumverbindungszone 52 der Gate-Elektrode als Maske das Substrat wärmebehandelt, um die n-Typ-Zone 5 hoher Konzentration auszubilden, wodurch sich die LDD-Ausbildung ergibt (Fig. 9D). Schließlich wird in der Zone 5 eine Kontaktöffnung ausgebildet und die Verdrahtung dadurch vorgenommen, wodurch sich ein fertiger Halbleiter ergibt (Fig. 9E).
Bei dieser Ausführungsform dient der Seitenwandteil der Gate-Elektrode ebenfalls als Gate-Elektrode, so daß heiße Träger von der Gate-Elektrode abgeleitet werden können, wodurch verhindert wird, daß die Transkonduktanz abnimmt.
Ebenfalls umfaßt bei dieser Ausführungsform die LDD-Ausbildung eine Gate-Elektrode 20 aus einer Siliziumverbindung.
Eine andere Ausführungsform, bei der sowohl die Gate-Elektrode 20 als auch die Source-/Drain-Zone als Siliziumverbindung ausgebildet sind, soll im folgenden beschrieben werden. Fig. 1OA bis 1OE zeigen die Hauptschritte einer achten Ausführungsform des erfindungsgemäßen Verfahrens, bei dem dies bewirkt wird.
Der in Fig. 1OA gezeigte Schritt ist der gleiche wie im Falle der Fig. 9A. Nach diesem Schritt wird eine Widerstandsschicht 54 auf dem Siliziumsubstrat 1 ausgebildet, und ein Teil der Gate-Isolierschicht 2 an einer gewünschten Zone der Source/Drain wird entfernt, wobei die Widerstandsschicht 54 als Maske verwendet wird (10B). Nach der Entfernung der Widerstandsschicht 54 wird ein Metall 55 mit hohem Schmelzpunkt, wie z. B. Titan, bis zu einer Dicke von 2000 Ä mittels Aufdampfen aufgebracht. Nachdem die Siliziumverbindung der Source-/Drain-Zone zur Schaffung von Zonen 60 und 70 aus einer Siliziumverbindung (Fig. 10C) ausgebildet ist, werden das Metall mit dem hohen Schmelzpunkt (das nicht zu einer Siliziumverbindung umgewandelt wurde) und die Gate-Isolierschicht entfernt. Darauf wird die Zone 5 hoher Konzentration der Source/Drain durch Injizieren von z. B. As mit 4 χ 10 Ionen/cm2 unter 50 KeV ausgebildet, wodurch sich eine LDD-Ausbildung ergibt (Fig. 10D). Auf die Wärmebehandlung folgend werden Kontaktlöcher ausgebildet und die Verdrahtung dadurch durchgeführt, wodurch sich ein fertiger Halbleiter ergibt (Fig. 10C).
Bei dieser Ausführungsform ist es möglich, zusätzlich zu den Wirkungen bei den oben beschriebenen Ausführungsformen, den Schichtwiderstand der Source-/Drain~ Zone, in der das Metall zu einer Siliziumverbindung umgewandelt wird, zu vermindern. Wenn jedoch das Metall 55 mit hohem Schmelzpunkt rings um die Source-/ Drain-Zone und die Gate-Elektrode durch Wärmebehandlung über eine beträchtliche Zeitdauer in eine Siliziumverbindung umgewandelt wird, kann das Metall übersilizidiert werden, wodurch sich ein Kurzschluß zwischen der Gate-Elektrode und dem Source-/Drainergibt.
Fig. HA bis HE zeigen die Hauptschritte in einer weiteren Ausführungsform der Erfindung, bei der dieses Problem ausgeschlossen ist.
Fig. HA entspricht der Fig. 1OA. Nach diesem Schritt wird eine Widerstandsschicht 54 an dem Siliziumsubstrat 1 ausgebildet, und während die Widerstandsschicht 54 als Maske verwendet wird, wird ein Teil der Gate-Isolierschicht 20 in einer gewünschten Zone der Source/Drain entfernt. Dann wird mit einer Menge von 4 χ 1015 Ionen/cm2 bei 30 KeV As (III) injiziert (Fig. HB) . Nach Entfernung der Widerstandsschicht wird ein Metall 55 mit hohem Schmelzpunkt, wie z. B. Molybden, mittels Aufdampfen bis zu einer Dicke von 2000 Ä aufgebracht. Darauf wird eine Wärmebehandlung durchgeführt. Da die Verunreinigungskonzentration der Source-/Drain-Zone, die silizidiert werden soll, hoch ist, wird die Reaktionsgeschwindigkeit zur Ausbildung der Siliziumverbindung bei der Wärmebehandlung vermindert, so daß die sich ergebende Siliziumverbindung keinen Kurzschluß zwischen der Gate-Elektrode und der Source/Drain bewirkt (Fig. HC) . Darauf wird die Molybdenschicht 55 (die nicht silizidiert ist) entfernt, und As (II) bei 4 χ 1015 Ionen/cm2 unter 50 KeV injiziert, um eine LDD-Ausbildung (Fig. HD) zu erhalten. Schließlich wird das Substrat wärmebehandelt und nach dem Verdrahten durch die Kontaktlöcher der Halbleiter fertiggestellt (Fig. HE) .
Bei dieser Ausführungsform wird das Metall mit hohem Schmelzpunkt mittels Aufdampfen aufgebracht. Daher muß, da das Metall unvermeidbar auf die gesamte Oberfläche des Siliziumsubstrats aufgebracht wird, der Teil davon, der keine Siliziumverbindung ausbildet,
in einem bekannten Schritt entfernt werden.
Fig. 12A bis 12F zeigen die Hauptschritte einer Ausführ ungs form, in der die Entfernung des Metalls mit hohem Schmelzpunkt nicht stattfindet.
Fig. 12A und 12B entsprechen den Fig. 1OA bzw. 1OB. Nach dem in Fig. 12B gezeigten Schritt wird die Widerstandsschicht 54 entfernt und dann wird eine WoIframsiliziumschicht vorzugsweise auf der Source-/Drain-Zone mit Ausnahme eines Teils unterhalb der gate-isolierenden Schicht und auf der Gate-Elektrode durch LPCVD (Fig. 12C) aufgebracht. Darauf wird die Gate-Isolierschicht entfernt und As (II) bei 4 χ 1015 Ionen/cm2 unter 50 KeV injiziert, wodurch sich eine LDD-Ausbildung ergibt (Fig. 12D). Dann wird eine Wärmebehandlung durchgeführt (Fig. 12E) und eine Kontaktöffnung ausgebildet. Nach dem Verdrahten wird der Halbleiter fertiggestellt (Fig. 12E). Somit wird entsprechend dieser Ausführungsform der Schritt des Entfernens des Teils des Metalls mit hohem Schmelzpunkt, der keine Siliziumverbindung eingegangen ist, überflüssig.
Obwohl unter Bezugnahme auf die obigen Ausführungsformen n-Kanal-isolierter Gate (MOS)-Halbleiter beschrieben wurden, kann die Erfindung ebenfalls bei der Herstellung von p-Kanal-isolierten gesteuerten (MOS)-Feldeffekthalbleitern angewendet werden, indem man ein n-Typ-Substrat verwendet und da hinein p-Typ-Verunreinigungen injiziert.
Entsprechend dem erfindungsgemäßen Verfahren wird der Gate-Seitenwandteil und/oder die Source-/Drain-
Zone in eine Siliziumverbindung umgewandelt. Der Seitenwandteil dient daher als ein Teil der Gate-Elektrode, durch den heiße Träger abgeleitet werden, so daß eine Verminderung der Transkonduktanz des HaIbleiters ausgeschlossen wird und der Schichtwiderstand der Source-/Drain-Zone, die in eine Siliziumverbindung umgewandelt wurde) vermindert wird.
Fig. 13A bis 13D stellen die Hauptschritte einer weiteren Ausführungsform der Erfindung dar.
Wie in Fig. 13A gezeigt, wird eine Gate-Elektrode 20 auf einem p-Typ-Siliziumsubstrat 1 ausgebildet. Dann wird eine n-Typ-Zone 4 niedriger Konzentration durch
Injizieren von beispielsweise P+-Ionen (I) mit
1 χ 10·^ Ionen/cm2 unter einer Beschleunigungsspannung von 30 KeV ausgebildet, wobei die Gate-Elektrode 20 als Maske verwendet wird. Darauf wird, wie in Fig. 13B gezeigt, die Zone 4 durch Injektion von Silizium-
ionen (III) mit etwa 10 χ 10 5 Ionen/cm2 bei einer Beschleunigungsspannung von 30 KeV amorph ausgebildet, um eine amorphe Zone 61 zu erhalten. Dann wird, wie in Fig. 13C dargestellt, eine Oxydschicht 19 durch LPCVD ausgebildet. Darauf, wie in Fig. 13D dargestellt, wird die Oxydschicht 19 mit Ausnahme eines Teils 19' davon an einer Seitenwand der Gate-Elektrode 20 mittels anisotropen Ätzens entfernt. Dann wird eine n-Typ-Zone 5 hoher Konzentration mittels Injektion von z. B. As+-Ionen mit 4 χ 10 Ionen/cm2 bei 50 KeV ausgebildet, wobei die Gate-Elektrode 20 und der Oxydschichtteil 19' als Maske verwendet werden, wodurch sich eine LDD-Ausbildung ergibt. Dann wird die Source-/Drain-Zone durch ein Anlaßverfahren bei niedriger Temperatur, wie z. B. ein Schnellanlassen, aktiviert,
und danach wird, nach der Herstellung der Kontaktlöcher und der Verdrahtung dadurch der Halbleiter fertiggestellt.
Obwohl die oben beschriebene Ausführungsform der vorliegenden Erfindung in bezug auf einen η-Kanal isolierten Gate (MOS)-Feldeffekthalbleiter beschrieben wurde, ist die Erfindung ebenfalls bei einem p-Kanalisolierten Gate (MOS)-Feldeffekthalbleiter anwendbar, indem man ein n-Typ-Substrat und p-Typ-Verunreinigungsionen verwendet.
Obwohl die Source-/Drain-Zone bei der obigen Ausführungsform mittels Injektion von Siliziumionen amorph ausgebildet wird, ist es möglich, statt der Siliziumionen ein Inertgasion, wie z. B. He, Ne, Ar, Kr, Xe oder Rn, zu verwenden.
Entsprechend dieser Ausführungsform kann, da die n-Typ-Source-ZDrain-Zone niedriger Konzentration mittels Ioneninjektion von Siliziuminertgas amorph ausgebildet ist, die Kristallisation durch schnelles Anlassen oder Niedrigtemperaturanlassen wiedergewonnen werden, und somit kann leicht eine flache Injektion realisiert werden, die bei der Minimierung der Größe des Halbleiters wirksam ist.
ι · 30·. t
- Leerseite -

Claims (13)

  1. HOFFMANN -EITLE & PARTNER
    PATENT- UND RECHTSANWÄLTE
    PATENTANWÄLTE DIPL.-ΙΝβ. W. EITLE . DR. RER. NAT. K. HOFFMANN · DIPU-ING. W. LEHN
    DIPL.-ING. K. FüCHSLE . DR. RER; NAT. B. HANSEN · DR. RER. NAT. H -A. BRAUNS · DIPL.-ING. K. GDRQ
    DIPL.-ING. K. KOHLMANN - RECHTSANWALT A. NETTE
    MITSUBISHI DENKI KABUSHIKI KAISHA 42 532
    Tokyo / Japan
    Verfahren zur Herstellung eines Halbleiters
    Patentansprüche
    Q.
    Verfahren zur Herstellung eines Halbleiters, gekennzeichnet durch
    - Ausbilden einer gate-isolierenden Schicht und einer polykristallinen Silizium-Gate-Elektrode auf einem Siliziumsubstrat,
    - Ausbilden einer Source-/Drain-Zone mittels Ioneninjektion einer Verunreinigung eines von der des Substrats unterschiedlichen Leitfähigkeitstyp in das Substrat, wobei die Elektrode als Maske verwendet wird, - Ausbilden einer Isolierschicht auf einer Siliziumfläche,
    - Ausbilden eines polykristallinen Siliziums auf der Isolierschicht,
    - Entfernen des polykristallinen Silizium mit Ausnahme
    ARABELLASTRASSE A ■ D-8OOO MÜNCHEN BI . TELEFON ζθ 89J 9110 87 · TELEX 5-29Ö19 CPATHEJ · TELEKOPIERER 31Θ35
    eines Teils davon an einer Seitenwand der Gate-Elektrode durch anisotropes Ätzen, und
    - Ausbilden einer Verunreinigungszone hoher Dichte der Source-/Drain-Zone durch Ioneninjektion einer Verunreinigung eines von dem des Substrats unterschiedlichen Leitfähigkeitstyps, wobei die Gate-Elektrode und das polykristalline Silizium an der Seitenwand als eine Maske verwendet werden.
  2. 2. Verfahren zur Herstellung eines Halbleiters, gekennzeichnet durch
    - Ausbilden einer gate-isolierenden Schicht und einer polykristallinen Silizium-Gate-Elektrode,
    - Ausbilden einer Source-/Drain-Zone durch Ioneninjektion einer Verunreinigung mit einem von dem des Substrats unterschiedlichen Leitfähigkeitstyp in das Substrat, wobei die Elektrode als eine Maske verwendet wird,
    - Ausbilden einer Isolierschicht auf einer Siliziumfläche,
    - Ausbilden eines polykristallinen Siliziums auf der Isolierschicht,
    - Entfernen des polykristallinen Siliziums mit Ausnahme eines Teils an einer Seitenwand der Gates durch anisotropes Ätzen, und
    - Ausbilden einer Verunreinigungszone hoher Dichte der Source-/Drain-Zone durch Ioneninjektion einer Verunreinigung mit einem von dem des Substrats unterschiedlichen Leitfähigkeitstyp, wobei die Gate-Elektrode und das polykristalline Silizium an der Seitenwand als eine Maske verwendet werden.
  3. 3. Verfahren zur Herstellung eines Halbleiters, gekennzeichnet durch
    - Ausbilden einer Gate-Elektrodenschicht auf einem Silizium-Substrat mit einem ersten Leitfähigkeitstyp, umfassend eine Gate-Isolierschicht und eine Gate-Elektrode,
    - Ausbilden eines Teils der Source-/Drain-Zone mit einer niedrigen Verunreinigungskonzentration durch Injizieren einer Verunreinigung eines zweiten Leitfähigkeitstyp in einem Oberflächenabschnitt des Siliziumsubstrats, wobei die Gate-Elektrodenschicht als Maske verwendet wird,
    - Entfernen der gate-isolierenden Schicht mit Ausnahme eines Teils unterhalb der Gate-Elektrode und Ausbilden einer Schicht aus einem Metall mit einem hohen Schmelzpunkt oder einer Siliziumverbindung mit einem Metall mit einem hohem Schmelzpunkt auf einem offenen Flächenabschnitt des Siliziumsubstrats und auf der Gate-Elektrode,
    - Anisotropes Ätzen der Schicht aus dem Metall mit hohem Schmelzpunkt oder der Siliziumverbindung mit dem Metall mit hohem Schmelzpunkt, um einen Gate-Seitenwandabschnitt der Schicht aus dem Metall mit hohem Schmelzpunkt oder der Siliziumverbindung mit dem Metall mit hohem Schmelzpunkt an einem Seitenwandabschnitt der Gate-Elektrodenschicht übrigzulassen, und
    - Ausbilden eines Abschnitts hoher Verunreinigung der Source-/Drain-Zone durch Injizieren einer Verunreinigung mit dem zweiten Leitfähigkeitstyp, wobei die Gate-Elektrodenschicht und der Gate-Seitenwandabschnitt als Maske verwendet werden.
  4. 4. Verfahren zur Herstellung eines Halbleiters, gekennzeichnet durch
    - Ausbilden eines Gates, umfassend eine Gate-Isolier-
    schicht und eine polykristalline Silizium-Gate-Elektrode auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps ,
    - Ausbilden einer Oxydschicht an einer Seitenwand des Gates unter Verwendung der Isolierschicht als Maske,
    - Ausbilden einer Zone hoher Dichte der Source-/Drain-Zone durch Ioneninjektion einer Verunreinigung, die einen von dem des Substrats unterschiedlichen Leitfähigkeitstyp besitzt,
    - Ausbilden einer Zone niedriger Dichte der Source-/ Drain-Zone durch Ioneninjektion einer Verunreinigung, die einen von dem des Substrats unterschiedlichen Leitfähigkeitstyp besitzt, unter Verwendung des Gates als Maske, und
    - Entfernen der Isolierschicht und der Oxydschicht von der Seitenwand.
  5. 5. Verfahren zur Herstellung eines Halbleiters, gekennzeichnet durch
    - Ausbilden eines Gates auf einem Halbleitersubstrat mit einem Leitfähigkeitstyp, wobei das Gate eine auf dem Substrat ausgebildete gate-isolierende Schicht, eine auf der gate-isolierenden Schicht ausgebildete polykristalline Siliziumschicht-Gate-Elektrode und auf der polykristallinen Siliziumschicht eine Isolierschicht umfaßt,
    - Ausbilden einer Zone niedriger Dichte der Source-/ Drain-Zone durch Ioneninjektion einer Verunreinigung, die einen von dem des Substrats unterschiedlichen Leitfähigkeitstyp besitzt, unter Verwendung des Gates als Maske,
    - Ausbilden einer Oxydschicht an einer Seitenwand des Gates unter Verwendung der Isolierschicht als Maske,
    - Ausbilden einer Zone hoher Dichte der Source-/Drain-
    Zone durch Ioneninjektion einer Verunreinigung, die einen von dem des Substrats unterschiedlichen Leitfähigkeitstyp besitzt, und
    - Entfernen der Isolierschicht und der Oxydschicht von der Seitenwand.
  6. 6. Verfahren zur Herstellung eines Halbleiters, gekennzeichnet durch
    - Ausbilden einer gate-isolierenden Schicht auf einem Siliziumsubstrat mit einem ersten Leitfähigkeitstyp und Ausbilden einer Gate-Elektrode auf einem gewünschten Abschnitt der gate-isolierenden Schicht,
    - Ausbilden einer Isolierschicht auf der Gate-Elektrode,
    - Ausbilden einer Source-/Drain-Zone niedriger Verunreinigungskonzentration durch Injektion von Verunreinigungsionen, die einen zweiten Leitfähigkeitstyp besitzen, in einem Oberflächenabschnitt des Siliziumsubstrats, unter Verwendung der Gate-Elektrode mit der darauf befindlichen Isolierschicht als Maske,
    - Ausbilden einer Leitfähigkeitsschicht auf der Gate-Isolierschicht, mit Ausnahme eines Teils davon, der unterhalb der Gate-Elektrode und auf der Isolierschicht auf der Gate-Elektrode angeordnet ist, - anisotropes Ätzen der Leitfähigkeitsschicht, um nur einen Teil davon an einer Seitenwand der Gate-Elektrode übrigzulassen, und
    - Ausbilden einer Zone hoher Verunreinigung in der Source-/Drain-Zone durch Injektion von Verunreinigungsionen mit einem zweiten Leitfähigkeitstyp unter Verwendung der Gate-Elektrode und des Leitfähigkeitsschichtabschnitts an der Seitenwand der Gate-Elektrode als Maske.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Leitfähigkeitsschicht aus polykristallinem Silizium besteht.
  8. 8. Verfahren zur Hersellung eines Halbleiters, gekennzeichnet durch
    - Ausbilden einer Gate-Elektrode, umfassend eine Gate-Isolierschicht und eine polykristalline Siliziumschicht auf einem Siliziumsubstrat, - Ausbilden einer amorphen Source-/Drain-Zone durch Injizieren eines Siliziumions und eines Inertgasions da hinein unter Verwendung der Gate-Elektrode als Maske,
    - Ausbilden einer Isolierschicht auf dem Siliziumsubstrat und anisotropes Ätzen der Isolierschicht, um letztere zu entfernen, mit Ausnahme eines Teils davon an einer Seitenwand der Gate-Elektrode und
    - Ausbilden einer Verunreinigungszone der Source-/ Drain-Zone hoher Konzentration durch Injizieren von Verunreinigungsionen mit einem von dem des Siliziumsubstrat unterschiedlichen Leitfähigkeitstyp unter Verwendung der Gate-Elektrode und des Teils der Isolierschicht an der Gate-Elektrodenseitenwand als Maske.
    25
  9. 9. Verfahren zur Herstellung eines Halbleiter, gekennzeichnet durch
    - Ausbilden eines Siliziumsubstrats auf einer Gate-Elektrode, umfassend eine Gate-Isolierschicht und eine polykristalline Siliziumschicht,
    - Ausbilden einer Source-/Drain-Zone niedriger Konzentration durch Injizieren von Verunreinigungsionen mit einem von dem des Substrats unterschiedlichen Leitfähigkeitstyp unter Verwendung der Elektrode als
    Maske,
    - Ausbilden einer Siliziumverbindung an einer gewünschten Zone der Elektrode oder an der Elektrode und der Source-/Drain-Zone durch Injizieren von Verunreinigungsionen, die eine von dem Substrat unterschiedlichen Leitfähigkeitstyp besitzen, in die Source-/Drain-Zone,
    - Ausbilden einer Isolierschicht auf dem Substrat,
    - Ausbilden von Kontaktlöchern in der Zone der Source-/ Drain-Zone hoher Konzentration, und
    - Verbindung der Verdrahtung durch die Kontaktlöcher.
  10. 10. Verfahren nach Anspruch 9, dadurch g e k e η nzeichne t,daß das Ausbilden der Siliziumverbindung folgende Schritte umfaßt:
    - Ausbilden einer Schicht aus einem Metall mit einem hohen Schmelzpunkt auf dem Siliziumsubstrat,
    - Ausbilden der Siliziumverbindung an der Gate-Elektrode durch Wärmebehandlung der Schicht aus dem Metall mit hohem Schmelzpunkt und Entfernen eines Teils der Schicht aus dem Metall mit hohem Schmelzpunkt, an dem keine Siliziumverbindung ausgebildet wurde.
  11. 11. Verfahren nach Anspruch 9, dadurch g e k e η nzeichnet, daß das Ausbilden der Siliziumverbindung folgende Schritte umfaßt:
    - Ausbilden einer Widerstandsschicht auf dem Siliziumsubstrat,
    - Entfernen eines Teils der gate-isolierenden auf einer gewünschten Zone der Source-/Drain-Zone unter Verwendung der Widerstandsschicht als Maske,
    - Entfernen der Widerstandsschicht,
    - Ausbilden einer Schicht aus einem Metall mit hohem Schmelzpunkt auf dem Substrat,
    - Ausbilden von Siliziumverbindungen an Teilen der Schicht aus dem Metall mit hohem Schmelzpunkt rings um die Gate-Elektrode und die Source-/Drain-Zone, und
    - Entfernen von Teilen der Schicht aus dem Metall mit hohem Schmelzpunkt, an denen keine Siliziumverbindung ausgebildet wurde, und Unterziehen des Siliziumsubstrats einer Wärmebehandlung.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Ausbilden der Siliziumverbindung zwischen dem wahlweisen Entfernen der Gate-Isolierschicht und der Widerstandsschicht ein Ioneninjizieren vorgesehen ist, wobei die Ionen einen von dem des Substrats unterschiedlichen Leitfähigkeitstyp aufweisen und sie in eine gewünschte Zone der Source-/ Drain-Zone injiziert werden, wobei die Widerstandsschicht als Maske verwendet wird.
  13. 13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Ausbilden der Siliziumverbindung folgende Schritte umfaßt:
    - Ausbilden einer Widerstandsschicht auf dem Siliziumsubstrat,
    - Entfernen eines Teils der Gate-Isolierschicht an einer gewünschten Zone der Source-/Drain-Zone unter Verwendung der Widerstandsschicht als Maske,
    - Entfernen der Widerstandsschicht,
    - Wahlweises Ausbilden einer Schicht aus einem Metall mit hohem Schmelzpunkt oder einer Siliziumvebindung mit einem Metall mit einem hohen Schmelzpunkt an einer offenen Siliziumfläche unter Verwendung von LPCVD, und
    - Unterziehen des Siliziumsubstrats einer Wärmebehandlung.
DE3530065A 1984-08-22 1985-08-22 Verfahren zur Herstellung eines Halbleiters Expired - Lifetime DE3530065C2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP59176076A JPS6151977A (ja) 1984-08-22 1984-08-22 半導体装置の製造方法
JP60043951A JPS61201471A (ja) 1985-03-04 1985-03-04 半導体装置の製造方法
JP8313485A JPS61241974A (ja) 1985-04-18 1985-04-18 半導体装置の製造方法
JP10296885A JPS61260677A (ja) 1985-05-15 1985-05-15 半導体装置の製造方法
JP11913785A JPS61278165A (ja) 1985-05-31 1985-05-31 半導体装置の製造方法
JP12009285A JPS61278166A (ja) 1985-06-03 1985-06-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3530065A1 true DE3530065A1 (de) 1986-03-06
DE3530065C2 DE3530065C2 (de) 1999-11-18

Family

ID=27550144

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3530065A Expired - Lifetime DE3530065C2 (de) 1984-08-22 1985-08-22 Verfahren zur Herstellung eines Halbleiters

Country Status (2)

Country Link
US (3) US4727038A (de)
DE (1) DE3530065C2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0240781A2 (de) * 1986-04-08 1987-10-14 Siemens Aktiengesellschaft Verfahren zum Herstellen von Flankenmaskierschichten an den Gate-Elektroden von MOS-Transistoren mit schwach-dotierten Drain-Anschlussgebieten
EP0355691A2 (de) * 1988-08-23 1990-02-28 Seiko Epson Corporation Halbleiteranordnung und Verfahren zu deren Herstellung
EP0399529A1 (de) * 1989-05-24 1990-11-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelementes und so hergestelltes Halbleiterbauelement
EP0399664A1 (de) * 1989-05-23 1990-11-28 Advanced Micro Devices, Inc. Ausbildung und Entfernung von Polysilizium-LDD-Spacern
EP0426251A1 (de) * 1989-11-03 1991-05-08 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einer invertierten T-förmigen Gitterelektrode
EP0452495A4 (de) * 1989-07-27 1991-08-02 Seiko Instr Inc Misfet und herstellungsverfahren.
US5212105A (en) * 1989-05-24 1993-05-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3530065C2 (de) * 1984-08-22 1999-11-18 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiters
JPH0834310B2 (ja) * 1987-03-26 1996-03-29 沖電気工業株式会社 半導体装置の製造方法
US5016215A (en) * 1987-09-30 1991-05-14 Texas Instruments Incorporated High speed EPROM with reverse polarity voltages applied to source and drain regions during reading and writing
JPH01129440A (ja) * 1987-11-14 1989-05-22 Fujitsu Ltd 半導体装置
GB2214349B (en) * 1988-01-19 1991-06-26 Standard Microsyst Smc Process for fabricating mos devices
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
US5238859A (en) * 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0666466B2 (ja) * 1988-04-26 1994-08-24 株式会社東芝 半導体装置の製造方法
JPH0666329B2 (ja) * 1988-06-30 1994-08-24 株式会社東芝 半導体装置の製造方法
US5217913A (en) * 1988-08-31 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing an MIS device having lightly doped drain structure and conductive sidewall spacers
US5146291A (en) * 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
FR2640808B1 (fr) * 1988-12-20 1991-02-08 Thomson Composants Militaires Procede de fabrication d'electrodes de faible dimension, dans un circuit integre
US5097300A (en) * 1989-03-28 1992-03-17 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
EP0416141A1 (de) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
FR2654257A1 (fr) * 1989-11-03 1991-05-10 Philips Nv Procede pour fabriquer un dispositif a transistors mis ayant une grille debordant sur les portions des regions de source et de drain faiblement dopees.
US5202277A (en) * 1989-12-08 1993-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device
JPH03198371A (ja) * 1989-12-27 1991-08-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2995838B2 (ja) * 1990-01-11 1999-12-27 セイコーエプソン株式会社 Ｍｉｓ型半導体装置及びその製造方法
US4975385A (en) * 1990-04-06 1990-12-04 Applied Materials, Inc. Method of constructing lightly doped drain (LDD) integrated circuit structure
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
US5274261A (en) * 1990-07-31 1993-12-28 Texas Instruments Incorporated Integrated circuit degradation resistant structure
US5426327A (en) * 1990-10-05 1995-06-20 Nippon Steel Corporation MOS semiconductor with LDD structure having gate electrode and side spacers of polysilicon with different impurity concentrations
US5210435A (en) * 1990-10-12 1993-05-11 Motorola, Inc. ITLDD transistor having a variable work function
US5821563A (en) 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
US7253437B2 (en) * 1990-12-25 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Display device having a thin film transistor
JPH04321269A (ja) * 1991-02-05 1992-11-11 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置およびその製造方法
KR960000225B1 (ko) * 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
US5266508A (en) * 1991-08-26 1993-11-30 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
US5227320A (en) * 1991-09-10 1993-07-13 Vlsi Technology, Inc. Method for producing gate overlapped lightly doped drain (goldd) structure for submicron transistor
WO1993009567A1 (en) * 1991-10-31 1993-05-13 Vlsi Technology, Inc. Auxiliary gate lightly doped drain (agldd) structure with dielectric sidewalls
EP0550255B1 (de) * 1991-12-31 1998-03-11 STMicroelectronics, Inc. Seitenwand-Abstandsstruktur für Feldeffekttransistor
JPH0697192A (ja) * 1992-07-29 1994-04-08 Kawasaki Steel Corp 半導体装置及びその製造方法
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5358879A (en) * 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
TW297142B (de) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
KR0171732B1 (ko) * 1993-11-26 1999-03-30 김주용 모스 트랜지스터 및 그 제조방법
KR100275717B1 (ko) * 1993-12-28 2000-12-15 윤종용 다결정 실리콘 박막 트랜지스터 제조 방법
US5420056A (en) * 1994-01-14 1995-05-30 Texas Instruments Incorporated Junction contact process and structure for semiconductor technologies
US5397722A (en) * 1994-03-15 1995-03-14 National Semiconductor Corporation Process for making self-aligned source/drain polysilicon or polysilicide contacts in field effect transistors
US5451532A (en) * 1994-03-15 1995-09-19 National Semiconductor Corp. Process for making self-aligned polysilicon base contact in a bipolar junction transistor
JP2836515B2 (ja) * 1994-12-21 1998-12-14 日本電気株式会社 半導体装置の製造方法
KR960042942A (ko) * 1995-05-04 1996-12-21 빈센트 비.인그라시아 반도체 디바이스 형성 방법
KR0146202B1 (ko) * 1995-06-12 1998-11-02 김광호 액정 디스플레이 패널 박막 트랜지스터의 액티브 영역의 엘디디 구조를 형성하는 제조 방법
KR100223927B1 (ko) * 1996-07-31 1999-10-15 구본준 전계 효과 트랜지스터 및 그 제조방법
JPH10144918A (ja) * 1996-11-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
US5869866A (en) 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
US5869879A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions
US5766969A (en) * 1996-12-06 1998-06-16 Advanced Micro Devices, Inc. Multiple spacer formation/removal technique for forming a graded junction
US5744836A (en) * 1997-02-28 1998-04-28 Nec Corporation Insulating gate type field effect transistor
US6207543B1 (en) 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
US6603180B1 (en) * 1997-11-28 2003-08-05 Advanced Micro Devices, Inc. Semiconductor device having large-area silicide layer and process of fabrication thereof
US5994239A (en) * 1997-12-18 1999-11-30 Advanced Micro Devices, Inc. Manufacturing process to eliminate polystringers in high density nand-type flash memory devices
US6281078B1 (en) 1997-12-18 2001-08-28 Advanced Micro Devices, Inc. Manufacturing process to eliminate ONO fence material in high density NAND-type flash memory devices
US6063668A (en) * 1997-12-18 2000-05-16 Advanced Micro Devices, Inc. Poly I spacer manufacturing process to eliminate polystringers in high density nand-type flash memory devices
US6218276B1 (en) 1997-12-22 2001-04-17 Lsi Logic Corporation Silicide encapsulation of polysilicon gate and interconnect
US6153456A (en) * 1998-01-14 2000-11-28 Vlsi Technology, Inc. Method of selectively applying dopants to an integrated circuit semiconductor device without using a mask
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6248638B1 (en) * 1998-12-18 2001-06-19 Texas Instruments Incorporated Enhancements to polysilicon gate
US6184097B1 (en) * 1999-02-22 2001-02-06 Advanced Micro Devices, Inc. Process for forming ultra-shallow source/drain extensions
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US6197673B1 (en) * 1999-06-08 2001-03-06 United Semiconductor Corp. Method of fabricating passivation of gate electrode
US6372589B1 (en) 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
US6630386B1 (en) 2000-07-18 2003-10-07 Advanced Micro Devices, Inc CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) * 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
WO2004055868A2 (en) 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
US6905923B1 (en) 2003-07-15 2005-06-14 Advanced Micro Devices, Inc. Offset spacer process for forming N-type transistors
KR100588779B1 (ko) * 2003-12-30 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
GB0421407D0 (en) * 2004-09-25 2004-10-27 Koninkl Philips Electronics Nv Method of making shallow semiconductor junctions
US8168487B2 (en) * 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127725A1 (de) * 1983-01-27 1984-12-12 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiteranordnung mit schwach dotierten Gebieten
EP0054259B1 (de) * 1980-12-12 1986-08-06 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung vom MIS-Typ

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3655457A (en) * 1968-08-06 1972-04-11 Ibm Method of making or modifying a pn-junction by ion implantation
US4047976A (en) * 1976-06-21 1977-09-13 Motorola, Inc. Method for manufacturing a high-speed semiconductor device
JPS582449B2 (ja) * 1977-10-12 1983-01-17 シャープ株式会社 少数キヤリヤ拡散長の制御方法
US4154873A (en) * 1977-11-10 1979-05-15 Burr-Brown Research Corporation Method of increasing field inversion threshold voltage and reducing leakage current and electrical noise in semiconductor devices
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon
JPS5676575A (en) * 1979-11-26 1981-06-24 Nippon Telegr & Teleph Corp <Ntt> Manufacture of junction type field effect semiconductor device
US4654680A (en) * 1980-09-24 1987-03-31 Semiconductor Energy Laboratory Co., Ltd. Sidewall gate IGFET
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
JPS58200577A (ja) * 1982-05-18 1983-11-22 Nec Corp 半導体素子の製造方法
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
DD220814A1 (de) * 1984-02-01 1985-04-10 Univ Berlin Humboldt Verfahren zur halbleiterdotierung durch ionenimplantation
US4563805A (en) * 1984-03-08 1986-01-14 Standard Telephones And Cables, Plc Manufacture of MOSFET with metal silicide contact
JPH07120793B2 (ja) * 1984-04-23 1995-12-20 セイコー電子工業株式会社 半導体装置の製造方法
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
JPS6136975A (ja) * 1984-07-30 1986-02-21 Matsushita Electronics Corp 半導体装置
JPS6142960A (ja) * 1984-08-07 1986-03-01 Toshiba Corp 半導体装置の製造方法
US4526665A (en) * 1984-08-20 1985-07-02 Gould Inc. Method of depositing fully reacted titanium disilicide thin films
DE3530065C2 (de) * 1984-08-22 1999-11-18 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiters
US4642878A (en) * 1984-08-28 1987-02-17 Kabushiki Kaisha Toshiba Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions
JPS61101077A (ja) * 1984-10-24 1986-05-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
FR2578096A1 (fr) * 1985-02-28 1986-08-29 Bull Sa Procede de fabrication d'un transistor mos et dispositif a circuits integres en resultant
US4680603A (en) * 1985-04-12 1987-07-14 General Electric Company Graded extended drain concept for reduced hot electron effect
US4691433A (en) * 1985-04-12 1987-09-08 General Electric Company Hybrid extended drain concept for reduced hot electron effect
US4613882A (en) * 1985-04-12 1986-09-23 General Electric Company Hybrid extended drain concept for reduced hot electron effect
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
US4745086A (en) * 1985-09-26 1988-05-17 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using one mask level and differential oxidation
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
US4837173A (en) * 1987-07-13 1989-06-06 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
JPH0666329B2 (ja) * 1988-06-30 1994-08-24 株式会社東芝 半導体装置の製造方法
JPH0234937A (ja) * 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法
US4975385A (en) * 1990-04-06 1990-12-04 Applied Materials, Inc. Method of constructing lightly doped drain (LDD) integrated circuit structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054259B1 (de) * 1980-12-12 1986-08-06 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung vom MIS-Typ
EP0127725A1 (de) * 1983-01-27 1984-12-12 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiteranordnung mit schwach dotierten Gebieten

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Vol. 26, No. 12, May 1984pp. 6584-6586 *
IEEE J. of Solid State Circ., Vol. SC-15, No. 4, Aug. 1980, pp. 417-423 *
IEEE Trans. o. El. Dev., Vol. ED-29, No. 4, Apr. 1982, pp. 585-589 *
US-Z: IBM, Technical Disclosure Bulletin, Bd.26, Nr. 7B, Dez. 1983, S.3842-3844 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0240781A2 (de) * 1986-04-08 1987-10-14 Siemens Aktiengesellschaft Verfahren zum Herstellen von Flankenmaskierschichten an den Gate-Elektroden von MOS-Transistoren mit schwach-dotierten Drain-Anschlussgebieten
EP0240781A3 (de) * 1986-04-08 1989-12-06 Siemens Aktiengesellschaft Verfahren zum Herstellen von Flankenmaskierschichten an den Gate-Elektroden von MOS-Transistoren mit schwach-dotierten Drain-Anschlussgebieten
EP0355691A2 (de) * 1988-08-23 1990-02-28 Seiko Epson Corporation Halbleiteranordnung und Verfahren zu deren Herstellung
EP0355691A3 (de) * 1988-08-23 1990-05-30 Seiko Epson Corporation Halbleiteranordnung und Verfahren zu deren Herstellung
EP0399664A1 (de) * 1989-05-23 1990-11-28 Advanced Micro Devices, Inc. Ausbildung und Entfernung von Polysilizium-LDD-Spacern
EP0399529A1 (de) * 1989-05-24 1990-11-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelementes und so hergestelltes Halbleiterbauelement
US5212105A (en) * 1989-05-24 1993-05-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby
EP0452495A4 (de) * 1989-07-27 1991-08-02 Seiko Instr Inc Misfet und herstellungsverfahren.
EP0452495A1 (de) * 1989-07-27 1991-10-23 Seiko Instruments Inc. Misfet und herstellungsverfahren
EP0426251A1 (de) * 1989-11-03 1991-05-08 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einer invertierten T-förmigen Gitterelektrode
FR2654258A1 (fr) * 1989-11-03 1991-05-10 Philips Nv Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.

Also Published As

Publication number Publication date
US4971922A (en) 1990-11-20
US4727038A (en) 1988-02-23
US5869377A (en) 1999-02-09
DE3530065C2 (de) 1999-11-18

Similar Documents

Publication Publication Date Title
DE3530065A1 (de) Verfahren zur herstellung eines halbleiters
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102004052578B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE102006009226B9 (de) Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE102006009225A1 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebieten
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102005046977B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung mittels Kontaktätzstoppschichtstapels mit einer dazwischen liegenden Ätzstoppschicht
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19543859A1 (de) Transistor und Transistorherstellungsverfahren

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition