JPH1070104A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH1070104A JPH1070104A JP8223573A JP22357396A JPH1070104A JP H1070104 A JPH1070104 A JP H1070104A JP 8223573 A JP8223573 A JP 8223573A JP 22357396 A JP22357396 A JP 22357396A JP H1070104 A JPH1070104 A JP H1070104A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dry etching
- silicon substrate
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造工程に用いられるシリコン
膜のエッチングにおいて、テーパー形状の制御が容易
で、かつ再現性の優れたプロセスを提供する。 【解決手段】 シリコン基板に選択的にマスク材を形成
し、前記シリコン基板をエッチングする際にエッチング
側壁部に均等な厚さで反応生成物を堆積させながらエッ
チングを行い、エッチングガスとしてＣｌ2 、ＨＢｒ、
Ｏ2 、Ｈｅを含む混合ガスを用い、エッチング圧力は
０．０２〜０．０５Ｔｏｒｒ、ＲＦパワー密度は１．０
１〜１．６４Ｗ／ｃｍ2 、基板温度が４０〜５０℃にな
るような条件でエッチングする。
膜のエッチングにおいて、テーパー形状の制御が容易
で、かつ再現性の優れたプロセスを提供する。 【解決手段】 シリコン基板に選択的にマスク材を形成
し、前記シリコン基板をエッチングする際にエッチング
側壁部に均等な厚さで反応生成物を堆積させながらエッ
チングを行い、エッチングガスとしてＣｌ2 、ＨＢｒ、
Ｏ2 、Ｈｅを含む混合ガスを用い、エッチング圧力は
０．０２〜０．０５Ｔｏｒｒ、ＲＦパワー密度は１．０
１〜１．６４Ｗ／ｃｍ2 、基板温度が４０〜５０℃にな
るような条件でエッチングする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造工
程に用いられるシリコン基板のエッチング方法に関す
る。
程に用いられるシリコン基板のエッチング方法に関す
る。
【０００２】
【従来の技術】近年、ＬＳＩデバイスは高い集積度を得
るために微細化が求められている。当然のことながら素
子分離領域の形成に関しても微細化が求められており、
この問題を解決する方法として素子分離領域に細くて深
い溝を掘り、この溝内に絶縁物を埋め込み素子分離を行
う方法が考えられている。この方法において気をつけな
ければならないことは絶縁物を埋め込む際に、デバイス
の信頼性を確保するために溝内に空洞を生じさせてはい
けないということである。
るために微細化が求められている。当然のことながら素
子分離領域の形成に関しても微細化が求められており、
この問題を解決する方法として素子分離領域に細くて深
い溝を掘り、この溝内に絶縁物を埋め込み素子分離を行
う方法が考えられている。この方法において気をつけな
ければならないことは絶縁物を埋め込む際に、デバイス
の信頼性を確保するために溝内に空洞を生じさせてはい
けないということである。
【０００３】溝内に絶縁物を埋め込む際に空洞が生ずる
ことを防ぐ方法は特開平１−１０７５５４号公報に記さ
れており、図７を用いて説明する。はじめに図７（ａ）
に示すように、シリコン基板７０１上のシリコン酸化膜
７０２を、溝を形成する部分のみパターニングする。次
に図７（ｂ）に示すように、シリコン酸化膜７０２をマ
スクとして等方性のプラズマエッチングをシリコン基板
７０１に対して行う。すると断面円弧状の凹みが形成さ
れる。さらに、図７（ｃ）に示すように、この凹みをシ
リコン酸化膜７０２をマスクとして異方性のシリコンエ
ッチングを行い、所望の深さの溝７０３を形成する。次
に図７（ｄ）に示すように、マスクのシリコン酸化膜７
０２を除去する。すると、形成された溝は開口部にテー
パー７０４がついた形状となる。次にシリコン酸化膜７
０５を溝に埋め込み、エッチバック法による平坦化技術
を適用すると図７（ｅ）に示すようなシリコン酸化膜７
０５を埋め込んだ溝による素子分離が完成する。
ことを防ぐ方法は特開平１−１０７５５４号公報に記さ
れており、図７を用いて説明する。はじめに図７（ａ）
に示すように、シリコン基板７０１上のシリコン酸化膜
７０２を、溝を形成する部分のみパターニングする。次
に図７（ｂ）に示すように、シリコン酸化膜７０２をマ
スクとして等方性のプラズマエッチングをシリコン基板
７０１に対して行う。すると断面円弧状の凹みが形成さ
れる。さらに、図７（ｃ）に示すように、この凹みをシ
リコン酸化膜７０２をマスクとして異方性のシリコンエ
ッチングを行い、所望の深さの溝７０３を形成する。次
に図７（ｄ）に示すように、マスクのシリコン酸化膜７
０２を除去する。すると、形成された溝は開口部にテー
パー７０４がついた形状となる。次にシリコン酸化膜７
０５を溝に埋め込み、エッチバック法による平坦化技術
を適用すると図７（ｅ）に示すようなシリコン酸化膜７
０５を埋め込んだ溝による素子分離が完成する。
【０００４】また特開昭５８−９３３３号公報にも溝内
に絶縁物を埋め込む際に空洞が生ずることを防ぐ方法と
して、溝の上部の傾斜がほぼ３０〜６５°、溝の下部の
傾斜がほぼ７０〜９０°である断面形状の溝を形成する
方法が示されている。
に絶縁物を埋め込む際に空洞が生ずることを防ぐ方法と
して、溝の上部の傾斜がほぼ３０〜６５°、溝の下部の
傾斜がほぼ７０〜９０°である断面形状の溝を形成する
方法が示されている。
【０００５】
【発明が解決しようとする課題】しかし、これら２つの
溝の形成方法は特開平１−１０７５５４号公報でははじ
めのシリコン基板のエッチングにおいて、特開昭５８−
９３３３号公報では溝の上部の傾斜を得るエッチングに
おいて、どちらも等方性のエッチングを行っている。こ
のため、デバイスの設計において水平方向のエッチング
量を考慮しなければならないために、デバイスの高集積
化、微細化には対応が困難となるという問題がある。
溝の形成方法は特開平１−１０７５５４号公報でははじ
めのシリコン基板のエッチングにおいて、特開昭５８−
９３３３号公報では溝の上部の傾斜を得るエッチングに
おいて、どちらも等方性のエッチングを行っている。こ
のため、デバイスの設計において水平方向のエッチング
量を考慮しなければならないために、デバイスの高集積
化、微細化には対応が困難となるという問題がある。
【０００６】等方性エッチングを行わずに溝を形成し、
かつ溝内に空洞が生ずることなく絶縁膜を埋め込む方法
は特開昭６３−１２４４２０号公報にエッチングガスと
してプラズマ重合により堆積を生じるガス、あるいはエ
ッチング生成物と反応して堆積を生ずるガスを用い、ガ
ス圧力を０．０１Ｔｏｒｒ未満に設定し、かつ試料の温
度を７０℃未満に冷却し、溝の断面形状をテーパー化す
ることにより絶縁膜の埋め込み性を改善する方法が記さ
れている。
かつ溝内に空洞が生ずることなく絶縁膜を埋め込む方法
は特開昭６３−１２４４２０号公報にエッチングガスと
してプラズマ重合により堆積を生じるガス、あるいはエ
ッチング生成物と反応して堆積を生ずるガスを用い、ガ
ス圧力を０．０１Ｔｏｒｒ未満に設定し、かつ試料の温
度を７０℃未満に冷却し、溝の断面形状をテーパー化す
ることにより絶縁膜の埋め込み性を改善する方法が記さ
れている。
【０００７】この他、溝の断面形状をテーパー化する方
法としては、特開平２−８４７２１号公報に塩化ホウ素
と窒素を含むガス系によりエッチングを行う方法が記さ
れている。
法としては、特開平２−８４７２１号公報に塩化ホウ素
と窒素を含むガス系によりエッチングを行う方法が記さ
れている。
【０００８】しかし、特開昭６３−１２４４２０号公報
による方法は、マスク材料としてシリコン酸化膜を用い
る場合可能であるがフォトレジストをマスクに用いた場
合同様のエッチングを行うことは困難であった。これは
マスク材料により、エッチング中の反応生成物が異な
り、溝側壁保護効果に大きく影響するためである。シリ
コン酸化膜がマスクの場合はＳｉＯX 、フォトレジスト
がマスクの場合にはＳｉＣX が、反応生成物中に含まれ
溝側壁部に堆積する。ＳｉＣx による側壁保護効果はＳ
ｉＯX に比べ小さく、よって、フォトレジストマスクに
て垂直及び順テーパー形状の溝を形成するのは困難であ
る。また特開平２−８４７２１号公報による方法では、
側壁保護膜がホウ素と窒素から成る膜であるため非常に
強固でエッチング後の除去が非常に困難であるという問
題がある。
による方法は、マスク材料としてシリコン酸化膜を用い
る場合可能であるがフォトレジストをマスクに用いた場
合同様のエッチングを行うことは困難であった。これは
マスク材料により、エッチング中の反応生成物が異な
り、溝側壁保護効果に大きく影響するためである。シリ
コン酸化膜がマスクの場合はＳｉＯX 、フォトレジスト
がマスクの場合にはＳｉＣX が、反応生成物中に含まれ
溝側壁部に堆積する。ＳｉＣx による側壁保護効果はＳ
ｉＯX に比べ小さく、よって、フォトレジストマスクに
て垂直及び順テーパー形状の溝を形成するのは困難であ
る。また特開平２−８４７２１号公報による方法では、
側壁保護膜がホウ素と窒素から成る膜であるため非常に
強固でエッチング後の除去が非常に困難であるという問
題がある。
【０００９】本発明は半導体装置の製造、特に素子分離
工程に用いられているシリコン基板のエッチングにおい
て、マスク材料に依存せずにテーパー制御が可能なエッ
チングプロセスを提供することを目的とする。
工程に用いられているシリコン基板のエッチングにおい
て、マスク材料に依存せずにテーパー制御が可能なエッ
チングプロセスを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、シリコン基板に選択的にマスク材を形成し、
前記シリコン基板をエッチングする際にエッチング側壁
部に均等な厚さで反応生成物を堆積させながらエッチン
グを行い、そのエッチング断面はテーパー形状とするこ
とを特徴とし、エッチングガスとしてＣｌ2 、ＨＢｒ、
Ｏ2 、Ｈｅを含む混合ガス、またはＣｌ2 、ＨＢｒ、Ｃ
Ｏを含む混合ガスを用い、エッチング圧力は０．０２〜
０．０５Ｔｏｒｒ、ＲＦパワー密度は１．０１〜１．６
４Ｗ／ｃｍ2 、基板温度が４０〜５０℃になるような条
件でエッチングすることを特徴とする。
グ方法は、シリコン基板に選択的にマスク材を形成し、
前記シリコン基板をエッチングする際にエッチング側壁
部に均等な厚さで反応生成物を堆積させながらエッチン
グを行い、そのエッチング断面はテーパー形状とするこ
とを特徴とし、エッチングガスとしてＣｌ2 、ＨＢｒ、
Ｏ2 、Ｈｅを含む混合ガス、またはＣｌ2 、ＨＢｒ、Ｃ
Ｏを含む混合ガスを用い、エッチング圧力は０．０２〜
０．０５Ｔｏｒｒ、ＲＦパワー密度は１．０１〜１．６
４Ｗ／ｃｍ2 、基板温度が４０〜５０℃になるような条
件でエッチングすることを特徴とする。
【００１１】シリコン基板のエッチングにおいてテーパ
ー形状の制御は、Iエッチング側壁に堆積する反応生成
物の厚さのコントロール、Jイオンエネルギーの制御、
これら２つが重要なパラメーターである。
ー形状の制御は、Iエッチング側壁に堆積する反応生成
物の厚さのコントロール、Jイオンエネルギーの制御、
これら２つが重要なパラメーターである。
【００１２】つまり、ボーイングの無いエッチング形状
にするには図７に示すようにエッチング側壁部に均等に
反応生成物が堆積するようにして、エッチングに寄与す
るイオンが側壁で反射が生じない程度のエネルギーをイ
オンに与えれば良いことになる。
にするには図７に示すようにエッチング側壁部に均等に
反応生成物が堆積するようにして、エッチングに寄与す
るイオンが側壁で反射が生じない程度のエネルギーをイ
オンに与えれば良いことになる。
【００１３】それには、反応生成物の堆積状態が最適と
なるようなガスコンビネーション、基板の温度を設定
し、エッチング側壁の反応生成物を全て除去することな
く、かつイオンの反射が生ずることがないようなエッチ
ング圧力、ＲＦパワー密度を設定することによりテーパ
ー制御可能なシリコン基板のエッチングが可能となる。
なるようなガスコンビネーション、基板の温度を設定
し、エッチング側壁の反応生成物を全て除去することな
く、かつイオンの反射が生ずることがないようなエッチ
ング圧力、ＲＦパワー密度を設定することによりテーパ
ー制御可能なシリコン基板のエッチングが可能となる。
【００１４】
【発明の実施の形態】図１は本発明の実施の形態のドラ
イエッチング方法を示す模式断面図である。
イエッチング方法を示す模式断面図である。
【００１５】まず図１（ａ）に示すように、シリコン基
板１０１にシリコン酸化膜１０２、シリコン窒化膜１０
３、シリコン酸化膜１０４を順に成膜し、フォトレジス
ト１０５を塗布してリソグラフィ技術によりパターンを
形成し、シリコン酸化膜１０４、シリコン窒化膜１０
３、シリコン酸化膜１０２を公知のドライエッチング方
法を用いてエッチングを行う。
板１０１にシリコン酸化膜１０２、シリコン窒化膜１０
３、シリコン酸化膜１０４を順に成膜し、フォトレジス
ト１０５を塗布してリソグラフィ技術によりパターンを
形成し、シリコン酸化膜１０４、シリコン窒化膜１０
３、シリコン酸化膜１０２を公知のドライエッチング方
法を用いてエッチングを行う。
【００１６】Ｏ2 プラズマ等によりフォトレジスト１０
５を除去した後、この半導体基板を図２に示すドライエ
ッチング装置を用いて図１（ｂ）に示すようにシリコン
酸化膜１０４をマスクとしてシリコン基板１０１をエッ
チングする。
５を除去した後、この半導体基板を図２に示すドライエ
ッチング装置を用いて図１（ｂ）に示すようにシリコン
酸化膜１０４をマスクとしてシリコン基板１０１をエッ
チングする。
【００１７】このドライエッチング装置は、上部にガス
供給機構を有するチャンバー２０１の内部に相対抗する
２つの電極、上部電極２０２と下部電極２０３を備え、
下部電極２０３にはマッチングボックス２０４を介して
ＲＦ電源２０５（ＲＦ周波数１３．５６ＭＨｚ）が接続
されている。
供給機構を有するチャンバー２０１の内部に相対抗する
２つの電極、上部電極２０２と下部電極２０３を備え、
下部電極２０３にはマッチングボックス２０４を介して
ＲＦ電源２０５（ＲＦ周波数１３．５６ＭＨｚ）が接続
されている。
【００１８】エッチング条件は、Ｃｌ2 ２０〜３０ｓｃ
ｃｍ、ＨＢｒ１５〜２０ｓｃｃｍ、Ｏ2 ２〜４ｓｃｃ
ｍ、Ｈｅ２０〜５０ｓｃｃｍ、エッチング圧力０．０２
〜０．０５Ｔｏｒｒ、ＲＦパワー密度１．０１〜１．６
４Ｗ／ｃｍ2 、下部電極温度１０〜２０℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、４０〜５０℃となっている。
ｃｍ、ＨＢｒ１５〜２０ｓｃｃｍ、Ｏ2 ２〜４ｓｃｃ
ｍ、Ｈｅ２０〜５０ｓｃｃｍ、エッチング圧力０．０２
〜０．０５Ｔｏｒｒ、ＲＦパワー密度１．０１〜１．６
４Ｗ／ｃｍ2 、下部電極温度１０〜２０℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、４０〜５０℃となっている。
【００１９】最後に図１（ｃ）に示すように、フッ酸に
より溝の側壁部に堆積した反応生成物を除去し、シリコ
ン酸化膜等の絶縁膜１０６を成長し溝内に埋め込みを行
い、ＣＭＰ技術により絶縁膜１０６、シリコン酸化膜１
０４を研磨し、ウェットエッチングにより、シリコン窒
化膜１０３、シリコン酸化膜１０２を除去することによ
り素子分離が完成する。
より溝の側壁部に堆積した反応生成物を除去し、シリコ
ン酸化膜等の絶縁膜１０６を成長し溝内に埋め込みを行
い、ＣＭＰ技術により絶縁膜１０６、シリコン酸化膜１
０４を研磨し、ウェットエッチングにより、シリコン窒
化膜１０３、シリコン酸化膜１０２を除去することによ
り素子分離が完成する。
【００２０】図３は圧力を変化させてエッチングを行い
絶縁膜を埋め込んだ際に、溝部に空洞が発生する割合を
示している。
絶縁膜を埋め込んだ際に、溝部に空洞が発生する割合を
示している。
【００２１】この結果を見ると、圧力範囲が０．０２〜
０．０５Ｔｏｒｒの範囲であれば空洞の発生率は０であ
るが、それ以上でも、それ以下でも空洞が発生すること
がわかっており、圧力の範囲は０．０２〜０．０５Ｔｏ
ｒｒが望ましい。
０．０５Ｔｏｒｒの範囲であれば空洞の発生率は０であ
るが、それ以上でも、それ以下でも空洞が発生すること
がわかっており、圧力の範囲は０．０２〜０．０５Ｔｏ
ｒｒが望ましい。
【００２２】図４は基板温度を変化させてエッチングを
行い、絶縁膜を埋め込んだ際に、溝部に空洞が発生する
割合を示している。この結果を見ると、基板温度の範囲
が４０〜５０℃の範囲であれば空洞の発生率は０である
が、それ以上の温度では空洞が発生し、またそれ以下の
温度では反応生成物の堆積が多くなりエッチングがスト
ップすることがわかっており、基板温度の範囲は４０〜
５０℃が望ましい。
行い、絶縁膜を埋め込んだ際に、溝部に空洞が発生する
割合を示している。この結果を見ると、基板温度の範囲
が４０〜５０℃の範囲であれば空洞の発生率は０である
が、それ以上の温度では空洞が発生し、またそれ以下の
温度では反応生成物の堆積が多くなりエッチングがスト
ップすることがわかっており、基板温度の範囲は４０〜
５０℃が望ましい。
【００２３】図５は本発明の第２の実施の形態に係わる
ドライエッチング方法を示す模式断面図である。
ドライエッチング方法を示す模式断面図である。
【００２４】まず図５（ａ）に示すように、シリコン基
板５０１にシリコン酸化膜５０２、シリコン窒化膜５０
３を順に成膜し、フォトレジスト５０４を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
５０３、シリコン酸化膜５０２を公知のドライエッチン
グ方法を用いてエッチングを行う。
板５０１にシリコン酸化膜５０２、シリコン窒化膜５０
３を順に成膜し、フォトレジスト５０４を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
５０３、シリコン酸化膜５０２を公知のドライエッチン
グ方法を用いてエッチングを行う。
【００２５】次にこの半導体基板を図２に示すドライエ
ッチング装置を用いて図５（ｂ）に示すようにシリコン
基板５０１をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー２０１の
内部に相対抗する２つの電極、上部電極２０２と下部電
極２０３を備え、下部電極２０３にはマッチングボック
ス２０４を介してＲＦ電源２０５（ＲＦ周波数１３．５
６ＭＨｚ）が接続されている。
ッチング装置を用いて図５（ｂ）に示すようにシリコン
基板５０１をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー２０１の
内部に相対抗する２つの電極、上部電極２０２と下部電
極２０３を備え、下部電極２０３にはマッチングボック
ス２０４を介してＲＦ電源２０５（ＲＦ周波数１３．５
６ＭＨｚ）が接続されている。
【００２６】エッチング条件は、Ｃｌ2 ２０〜３０ｓｃ
ｃｍ、ＨＢｒ１５〜２０ｓｃｃｍ、Ｏ2 ２〜４ｓｃｃ
ｍ、Ｈｅ２０〜５０ｓｃｃｍ、エッチング圧力０．０２
〜０．０５Ｔｏｒｒ、ＲＦパワー密度１．０１〜１．６
４Ｗ／ｃｍ2 、ステージ温度１０〜２０℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、４０〜５０℃となっている。
ｃｍ、ＨＢｒ１５〜２０ｓｃｃｍ、Ｏ2 ２〜４ｓｃｃ
ｍ、Ｈｅ２０〜５０ｓｃｃｍ、エッチング圧力０．０２
〜０．０５Ｔｏｒｒ、ＲＦパワー密度１．０１〜１．６
４Ｗ／ｃｍ2 、ステージ温度１０〜２０℃の範囲の適当
な組み合わせでエッチングを行えば、テーパー形状の溝
を有するシリコンエッチングが可能である。この時の基
板温度は、４０〜５０℃となっている。
【００２７】本実施の形態ではマスク材料としてシリコ
ン酸化膜ではなくフォトレジストを用いている。しかし
Ｏ（酸素）を含むエッチングガスを用いており、ＳｉＯ
X を含んだ反応生成物が溝側壁に堆積し、シリコン酸化
膜マスクと同様の作用をする。
ン酸化膜ではなくフォトレジストを用いている。しかし
Ｏ（酸素）を含むエッチングガスを用いており、ＳｉＯ
X を含んだ反応生成物が溝側壁に堆積し、シリコン酸化
膜マスクと同様の作用をする。
【００２８】最後に図５（ｃ）に示すように、フッ酸に
より溝の側壁部に堆積した反応生成物を、Ｈ2 ＳＯ4 ／
Ｈ2 Ｏ2 によりフォトレジスト５０４を除去し、シリコ
ン酸化膜等の絶縁膜５０５を成長し溝内に埋め込みを行
い、ＣＭＰ技術により絶縁膜５０５を研磨し、ウェット
エッチングにより、シリコン窒化膜５０３、シリコン酸
化膜５０２を除去することにより素子分離が完成する。
より溝の側壁部に堆積した反応生成物を、Ｈ2 ＳＯ4 ／
Ｈ2 Ｏ2 によりフォトレジスト５０４を除去し、シリコ
ン酸化膜等の絶縁膜５０５を成長し溝内に埋め込みを行
い、ＣＭＰ技術により絶縁膜５０５を研磨し、ウェット
エッチングにより、シリコン窒化膜５０３、シリコン酸
化膜５０２を除去することにより素子分離が完成する。
【００２９】本実施の形態は第１の実施の形態のように
シリコン酸化膜をマスクとはせずに、フォトレジストを
マスクにしてエッチングを行っているので、工程の簡略
化が可能である。
シリコン酸化膜をマスクとはせずに、フォトレジストを
マスクにしてエッチングを行っているので、工程の簡略
化が可能である。
【００３０】図６は本発明の第３の実施の形態に係わる
ドライエッチング方法を示す模式断面図である。
ドライエッチング方法を示す模式断面図である。
【００３１】まず図６（ａ）に示すように、シリコン基
板６０１にシリコン酸化膜６０２、シリコン窒化膜６０
３を順に成膜し、フォトレジスト６０４を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
６０３、シリコン酸化膜６０２を公知のドライエッチン
グ方法を用いてエッチングを行う。
板６０１にシリコン酸化膜６０２、シリコン窒化膜６０
３を順に成膜し、フォトレジスト６０４を塗布してリソ
グラフィ技術によりパターンを形成し、シリコン窒化膜
６０３、シリコン酸化膜６０２を公知のドライエッチン
グ方法を用いてエッチングを行う。
【００３２】次にこの半導体基板を図２に示すドライエ
ッチング装置を用いて図６（ｂ）に示すようにシリコン
基板６０１をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー２０１の
内部に相対抗する２つの電極、上部電極２０２と下部電
極２０３を備え、下部電極２０３にはマッチングボック
ス２０４を介してＲＦ電源２０５（ＲＦ周波数１３．５
６ＭＨｚ）が接続されている。
ッチング装置を用いて図６（ｂ）に示すようにシリコン
基板６０１をエッチングする。このドライエッチング装
置は、上部にガス供給機構を有するチャンバー２０１の
内部に相対抗する２つの電極、上部電極２０２と下部電
極２０３を備え、下部電極２０３にはマッチングボック
ス２０４を介してＲＦ電源２０５（ＲＦ周波数１３．５
６ＭＨｚ）が接続されている。
【００３３】エッチング条件は、Ｃｌ2 ２０〜３０ｓｃ
ｃｍ、ＨＢｒ１５〜２０ｓｃｃｍ、ＣＯ５０〜１００ｓ
ｃｃｍ、エッチング圧力０．０２〜０．０５Ｔｏｒｒ、
ＲＦパワー密度１．０１〜１．６４Ｗ／ｃｍ2 、ステー
ジ温度１０〜２０℃の範囲の適当な組み合わせでエッチ
ングを行えば、テーパー形状の溝を有するシリコンエッ
チングが可能である。この時の基板温度は、４０〜５０
℃となっている。
ｃｍ、ＨＢｒ１５〜２０ｓｃｃｍ、ＣＯ５０〜１００ｓ
ｃｃｍ、エッチング圧力０．０２〜０．０５Ｔｏｒｒ、
ＲＦパワー密度１．０１〜１．６４Ｗ／ｃｍ2 、ステー
ジ温度１０〜２０℃の範囲の適当な組み合わせでエッチ
ングを行えば、テーパー形状の溝を有するシリコンエッ
チングが可能である。この時の基板温度は、４０〜５０
℃となっている。
【００３４】最後に図６（ｃ）に示すように、Ｈ2 ＳＯ
4 ／Ｈ2 Ｏ2 により溝の側壁部に堆積した反応生成物、
及びフォトレジスト６０４を除去し、シリコン酸化膜等
の絶縁膜６０５を成長し溝内に埋め込みを行い、ＣＭＰ
技術により絶縁膜６０５を研磨し、ウェットエッチング
により、シリコン窒化膜６０３、シリコン酸化膜６０２
を除去することにより素子分離が完成する。
4 ／Ｈ2 Ｏ2 により溝の側壁部に堆積した反応生成物、
及びフォトレジスト６０４を除去し、シリコン酸化膜等
の絶縁膜６０５を成長し溝内に埋め込みを行い、ＣＭＰ
技術により絶縁膜６０５を研磨し、ウェットエッチング
により、シリコン窒化膜６０３、シリコン酸化膜６０２
を除去することにより素子分離が完成する。
【００３５】本実施の形態はエッチング側壁部に堆積し
た反応生成物の主成分はカーボンであるため、エッチン
グ後の処理の簡略化が可能である。
た反応生成物の主成分はカーボンであるため、エッチン
グ後の処理の簡略化が可能である。
【００３６】
【発明の効果】以上説明してきたように、本発明による
ドライエッチング方法を用いることにより、半導体製造
装置の製造方法、特に素子分離工程のシリコンエッチン
グにおいて、従来技術に比べテーパー形状の制御が容
易、かつ再現性の優れたエッチングが可能という効果を
有する。
ドライエッチング方法を用いることにより、半導体製造
装置の製造方法、特に素子分離工程のシリコンエッチン
グにおいて、従来技術に比べテーパー形状の制御が容
易、かつ再現性の優れたエッチングが可能という効果を
有する。
【図１】本発明の第１の実施の形態に係わるドライエッ
チング方法を表す図である。
チング方法を表す図である。
【図２】本発明のドライエッチング装置を示す断面図で
ある。
ある。
【図３】本発明において圧力を変化させてエッチングを
行い、絶縁膜を埋め込んだ際の空洞の発生の割合を表す
図である。
行い、絶縁膜を埋め込んだ際の空洞の発生の割合を表す
図である。
【図４】本発明において基板温度を変化させてエッチン
グを行い、絶縁膜を埋め込んだ際の空洞の発生の割合を
表す図である。
グを行い、絶縁膜を埋め込んだ際の空洞の発生の割合を
表す図である。
【図５】本発明の第２の実施の形態に係わるドライエッ
チング方法を表す図である。
チング方法を表す図である。
【図６】本発明の第３の実施の形態に係わるドライエッ
チング方法を表す図である。
チング方法を表す図である。
【図７】従来のドライエッチング方法を表す図である。
【図８】反応生成物がエッチング側壁部に堆積する理想
的な状態を表す図である。
的な状態を表す図である。
１０１，３０１，６０１，７０１ シリコン基板 １０２，１０４，５０２，６０２，７０２ シリコン
酸化膜 １０３，５０３，６０３ シリコン窒化膜 １０５，５０４，６０４ フォトレジスト １０６，５０５，６０５ 絶縁膜 ２０１ チャンバー ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源
酸化膜 １０３，５０３，６０３ シリコン窒化膜 １０５，５０４，６０４ フォトレジスト １０６，５０５，６０５ 絶縁膜 ２０１ チャンバー ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源
Claims (6)
- 【請求項１】 シリコン基板上に選択的に設けられたマ
スクを使用して前記シリコン基板をドライエッチングす
るにおいて、前記シリコン基板がドライエッチングされ
る際にエッチングされた側壁部に均等な厚さの反応生成
物を堆積させることを特徴とするドライエッチング方
法。 - 【請求項２】 ドライエッチングガスの中に酸素を含む
ことを特徴とする請求項１記載のドライエッチング方
法。 - 【請求項３】 前記ドライエッチングガスがＣｌ2 、Ｈ
Ｂｒ、Ｏ2 、Ｈｅを含む混合ガスであることを特徴とす
る請求項２記載のドライエッチング方法。 - 【請求項４】 前記ドライエッチングガスの圧力は０．
０２〜０．０５Ｔｏｒｒの範囲であり、ＲＦパワー密度
は１．０１〜１．６４Ｗ／ｃｍ2 の範囲であり、前記シ
リコン基板温度は４０〜５０℃の条件で前記シリコン基
板をエッチングすることを特徴とする請求項３記載のド
ライエッチング方法。 - 【請求項５】 前記ドライエッチングガスがＣｌ2 、Ｈ
Ｂｒ、ＣＯを含む混合ガスであることを特徴とする請求
項２記載のドライエッチング方法。 - 【請求項６】 前記ドライエッチングガスの圧力は０．
０２〜０．０５Ｔｏｒｒの範囲であり、ＲＦパワー密度
は１．０１〜１．６４Ｗ／ｃｍ2 の範囲であり、前記シ
リコン基板温度は４０〜５０℃の条件で前記シリコン基
板をエッチングすることを特徴とする請求項５記載のド
ライエッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8223573A JP2956602B2 (ja) | 1996-08-26 | 1996-08-26 | ドライエッチング方法 |
| US08/909,263 US5928965A (en) | 1996-08-26 | 1997-08-11 | Method for dry-etching of silicon substrate |
| KR1019970039567A KR19980018805A (ko) | 1996-08-26 | 1997-08-20 | 실리콘 기판의 건식 에칭 방법 (Method for dry-etching of silicon substrate) |
| GB9717700A GB2316805B (en) | 1996-08-26 | 1997-08-22 | method for dry-etching of silicon substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8223573A JP2956602B2 (ja) | 1996-08-26 | 1996-08-26 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070104A true JPH1070104A (ja) | 1998-03-10 |
| JP2956602B2 JP2956602B2 (ja) | 1999-10-04 |
Family
ID=16800288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8223573A Expired - Fee Related JP2956602B2 (ja) | 1996-08-26 | 1996-08-26 | ドライエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5928965A (ja) |
| JP (1) | JP2956602B2 (ja) |
| KR (1) | KR19980018805A (ja) |
| GB (1) | GB2316805B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008192759A (ja) * | 2007-02-02 | 2008-08-21 | Tokyo Electron Ltd | エッチング方法、エッチング装置及び記憶媒体 |
| JP2009044031A (ja) * | 2007-08-10 | 2009-02-26 | Seiko Epson Corp | 微細構造の形成方法及び流体噴射ヘッドの製造方法 |
| WO2018193971A1 (ja) * | 2017-04-17 | 2018-10-25 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252780B2 (ja) * | 1998-01-16 | 2002-02-04 | 日本電気株式会社 | シリコン層のエッチング方法 |
| US6103585A (en) * | 1998-06-09 | 2000-08-15 | Siemens Aktiengesellschaft | Method of forming deep trench capacitors |
| US6440858B1 (en) * | 1998-08-24 | 2002-08-27 | International Business Machines Corporation | Multi-layer hard mask for deep trench silicon etch |
| JP2000208488A (ja) | 1999-01-12 | 2000-07-28 | Kawasaki Steel Corp | エッチング方法 |
| US6291357B1 (en) * | 1999-10-06 | 2001-09-18 | Applied Materials, Inc. | Method and apparatus for etching a substrate with reduced microloading |
| DE19958904C2 (de) * | 1999-12-07 | 2002-01-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Hartmaske auf einem Substrat |
| US6391788B1 (en) * | 2000-02-25 | 2002-05-21 | Applied Materials, Inc. | Two etchant etch method |
| US6867143B1 (en) * | 2000-06-22 | 2005-03-15 | International Business Machines Corporation | Method for etching a semiconductor substrate using germanium hard mask |
| JP2005056868A (ja) * | 2001-06-04 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体装置の製造方法 |
| US20040224524A1 (en) * | 2003-05-09 | 2004-11-11 | Applied Materials, Inc. | Maintaining the dimensions of features being etched on a lithographic mask |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105574A (en) * | 1980-01-28 | 1981-08-22 | Toshiba Corp | Drawing reader |
| US4450042A (en) * | 1982-07-06 | 1984-05-22 | Texas Instruments Incorporated | Plasma etch chemistry for anisotropic etching of silicon |
| US4490209B2 (en) * | 1983-12-27 | 2000-12-19 | Texas Instruments Inc | Plasma etching using hydrogen bromide addition |
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| JPS61269551A (ja) * | 1985-05-24 | 1986-11-28 | Nec Eng Ltd | 国際通信情報表示装置 |
| JPS62264981A (ja) * | 1986-05-13 | 1987-11-17 | Konika Corp | シリアルプリンタ |
| US4726879A (en) * | 1986-09-08 | 1988-02-23 | International Business Machines Corporation | RIE process for etching silicon isolation trenches and polycides with vertical surfaces |
| JPH0821282B2 (ja) * | 1987-03-26 | 1996-03-04 | 沖電気工業株式会社 | リ−ドスイツチの接点予圧制御装置 |
| EP0414372A3 (en) * | 1989-07-21 | 1991-04-24 | Sony Corporation | Dry etching methods |
| US5409563A (en) * | 1993-02-26 | 1995-04-25 | Micron Technology, Inc. | Method for etching high aspect ratio features |
| KR100230981B1 (ko) * | 1996-05-08 | 1999-11-15 | 김광호 | 반도체장치 제조공정의 플라즈마 식각 방법 |
-
1996
- 1996-08-26 JP JP8223573A patent/JP2956602B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-11 US US08/909,263 patent/US5928965A/en not_active Expired - Fee Related
- 1997-08-20 KR KR1019970039567A patent/KR19980018805A/ko active IP Right Grant
- 1997-08-22 GB GB9717700A patent/GB2316805B/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008192759A (ja) * | 2007-02-02 | 2008-08-21 | Tokyo Electron Ltd | エッチング方法、エッチング装置及び記憶媒体 |
| US8187980B2 (en) | 2007-02-02 | 2012-05-29 | Tokyo Electron Limited | Etching method, etching apparatus and storage medium |
| JP2009044031A (ja) * | 2007-08-10 | 2009-02-26 | Seiko Epson Corp | 微細構造の形成方法及び流体噴射ヘッドの製造方法 |
| WO2018193971A1 (ja) * | 2017-04-17 | 2018-10-25 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
| JP2018182142A (ja) * | 2017-04-17 | 2018-11-15 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2316805B (en) | 2001-06-27 |
| US5928965A (en) | 1999-07-27 |
| GB2316805A (en) | 1998-03-04 |
| GB9717700D0 (en) | 1997-10-29 |
| KR19980018805A (ko) | 1998-06-05 |
| JP2956602B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0314990B1 (en) | Process for preferentially etching polycrystalline silicon | |
| US7327009B2 (en) | Selective nitride liner formation for shallow trench isolation | |
| US7402527B2 (en) | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus | |
| US6251746B1 (en) | Methods of forming trench isolation regions having stress-reducing nitride layers therein | |
| US5811315A (en) | Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure | |
| US6372605B1 (en) | Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing | |
| US6784077B1 (en) | Shallow trench isolation process | |
| JP2956602B2 (ja) | ドライエッチング方法 | |
| US5871659A (en) | Dry etching process for semiconductor | |
| JPH10335444A (ja) | 半導体装置の製造方法 | |
| US5686345A (en) | Trench mask for forming deep trenches in a semiconductor substrate, and method of using same | |
| US6562696B1 (en) | Method for forming an STI feature to avoid acidic etching of trench sidewalls | |
| JP3331979B2 (ja) | 半導体のエッチング方法 | |
| US6444540B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| US6365523B1 (en) | Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers | |
| JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
| US5643824A (en) | Method of forming nitride sidewalls having spacer feet in a locos process | |
| TWI305665B (en) | Method for fabricating semiconductor device having trench type device isolation layer | |
| US20060270185A1 (en) | Method of forming isolation film of semiconductor device | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| KR100392894B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| JP2000208613A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
| LAPS | Cancellation because of no payment of annual fees |