KR20130072412A - 발광 모듈 - Google Patents

발광 모듈 Download PDF

Info

Publication number
KR20130072412A
KR20130072412A KR1020110139806A KR20110139806A KR20130072412A KR 20130072412 A KR20130072412 A KR 20130072412A KR 1020110139806 A KR1020110139806 A KR 1020110139806A KR 20110139806 A KR20110139806 A KR 20110139806A KR 20130072412 A KR20130072412 A KR 20130072412A
Authority
KR
South Korea
Prior art keywords
light emitting
heat dissipation
ceramic substrate
emitting module
cavity
Prior art date
Application number
KR1020110139806A
Other languages
English (en)
Other versions
KR101976531B1 (ko
Inventor
김병목
조영준
문연태
정수정
권서연
황선교
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110139806A priority Critical patent/KR101976531B1/ko
Priority to US13/590,832 priority patent/US8773006B2/en
Priority to CN201610852314.3A priority patent/CN107425103B/zh
Priority to EP12181340.6A priority patent/EP2562832B1/en
Priority to EP12181342.2A priority patent/EP2562834B1/en
Priority to JP2012183660A priority patent/JP2013046072A/ja
Priority to CN201210302014.XA priority patent/CN103078033B/zh
Priority to JP2012183659A priority patent/JP6005440B2/ja
Priority to US13/591,626 priority patent/US8704433B2/en
Priority to CN201210301998.XA priority patent/CN103078040B/zh
Publication of KR20130072412A publication Critical patent/KR20130072412A/ko
Priority to US14/253,606 priority patent/US9196814B2/en
Priority to US14/885,661 priority patent/US9634215B2/en
Priority to JP2016175999A priority patent/JP6567482B2/ja
Priority to JP2017085863A priority patent/JP6312899B2/ja
Priority to JP2018126360A priority patent/JP6437154B2/ja
Priority to JP2018126361A priority patent/JP6626161B2/ja
Priority to JP2018213180A priority patent/JP6691952B2/ja
Priority to US16/394,870 priority patent/USRE48858E1/en
Priority to JP2019141895A priority patent/JP6969806B2/ja
Application granted granted Critical
Publication of KR101976531B1 publication Critical patent/KR101976531B1/ko
Priority to JP2021171970A priority patent/JP7266316B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

실시예에 따른 발광 모듈은 관통 홀을 가지는 세라믹 기판; 상기 관통 홀 내에 배치되는 방열 블록; 상기 방열 블록 상에 배치되는 적어도 하나의 발광소자를 포함한다.

Description

발광 모듈{LIGHT EMITTING MODULE}
실시예는 발광 모듈에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉 음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
메탈기판에 자외선(UV) LED를 실장 한 발광 모듈의 경우, 자외선 반사광이 메탈기판 상의 절연 층에 닿아 절연 층에 포함된 유기 재질이 변색되거나 변질되어 발광 모듈의 광 출력 저하를 유발하여 신뢰성이 저하되는 문제점이 존재한다. 따라서 메탈기판과 같은 우수한 방열 특성을 유지하면서도 발광 모듈의 신뢰성 향상과 자외선의 전 반사 효율이 좋은 무기 재질을 사용할 필요가 있다.
실시예는 발광 모듈의 신뢰성을 향상시키고자 한다.
실시예에 따른 발광 모듈은 관통 홀을 가지는 세라믹 기판; 상기 관통 홀 내에 배치되는 방열 블록; 상기 방열 블록 상에 배치되는 적어도 하나의 발광소자를 포함한다.
상기 발광소자와 상기 방열 블록 사이에 위치하는 서브마운트를 더 포함할 수 있다.
상기 세라믹 기판은 측벽과 바닥 면으로 이루어진 캐비티를 포함하고, 상기 바닥 면에 상기 관통 홀이 형성될 수 있다.
상기 세라믹 기판은 SixOy, SixNy, Al2O3, 또는 AlN 중 적어도 하나를 포함할 수 있다.
상기 방열 블록은 Cu, M, W 또는 Ag 중 적어도 하나를 포함할 수 있다.
상기 서브마운트 상에 도전성 패턴이 위치하고, 상기 발광소자는 상기 도전성 패턴과 전기적으로 연결될 수 있다.
상기 방열 블록과 상기 발광소자는 서로 수직적으로 중첩되어 배치될 수 있다.
상기 캐비티의 측벽은 경사면을 포함할 수 있다.
상기 캐비티의 측벽은 계단 형으로 이루어질 수 있다.
상기 캐비티의 상면을 덮는 글라스부를 더 포함할 수 있다.
상기 글라스부는 SiO2(Quartz, UV Fused Silica), Al2O3(Sapphire), LiF, MgF2, CaF2, Low Iron Transparent Glass 또는 B2O3 중 적어도 하나를 포함할 수 있다.
상기 캐비티와 상기 글라스부 사이의 공간은 진공 상태이거나, 질소(N2) 가스 또는 포밍 가스(forming gas)가 충진될 수 있다.
상기 발광소자를 포위하도록 상기 캐비티 내에 형성되는 몰딩부를 더 포함할 수 있다.
상기 몰딩부는, 형광체가 혼합된 고 굴절률 또는 저 굴절률 Si계 Resin 또는 하이브리드계 Resin 중 적어도 하나를 포함할 수 있다.
상기 세라믹 기판은 회로 패턴을 포함하고, 상기 회로 패턴과 상기 발광소자가 전기적으로 연결될 수 있다.
상기 세라믹 기판의 하부에 방열 패드를 더 포함할 수 있다.
상기 방열 패드는 Ag, Au 또는 Cu 중 어느 하나를 포함할 수 있다.
상기 세라믹 기판과 방열 패드 사이에 열전 시트가 위치할 수 있다.
상기 발광소자에서 발산하는 광은 260~385nm의 파장 범위에 속할 수 있다.
상기 관통 홀의 내측면과, 상기 내측면과 접하는 상기 방열 블록의 외측면에 패턴이 형성될 수 있다.
상기 세라믹 기판은 제너다이오드 본딩부를 포함하고, 상기 제너다이오드 본딩부는 상기 발광소자가 위치하는 공간과 구분될 수 있다.
실시예에 따르면 발광 모듈의 방열 특성을 개선하고, 신뢰성을 향상시킬 수 있다.
도 1은 일실시예에 따른 발광 모듈의 단면도이고,
도 2a 및 도 2b는 실시예에 따른 발광 모듈에 배치되는 발광소자의 일 실시예의 단면도이고,
도 3은 세라믹 기판에 회로 패턴을 형성하는 일실시예를 나타낸 도면이고,
도 4 및 도 5는 다른 실시예에 따른 발광 모듈의 단면도이고,
도 6 내지 도 8은 발광 모듈의 제조 과정의 일실시예를 나타낸 도면이고,
도 9 및 도 10은 또 다른 실시예에 따른 발광 모듈의 단면도이고,
도 11은 상술한 발광 모듈이 배치된 조명장치의 일실시예를 나타낸 도면이고,
도 12는 상술한 실시예들에 따른 발광 모듈을 포함하는 헤드램프의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일실시예에 따른 발광 모듈의 단면도이다.
도 1을 참조하면, 일실시예에 따른 발광 모듈은 관통 홀(110a)이 형성된 세라믹 기판(110)과, 상기 관통 홀(110a) 내에 배치되는 방열 블록(120)과, 상기 방열 블록(120) 상에 배치되는 서브마운트(130)와, 상기 서브마운트(130) 상에 배치되는 적어도 하나의 발광소자(100)를 포함한다.
세라믹 기판(110)은 단일 층의 세라믹 기판 또는 다층의 세라믹 기판일 수 있다.
세라믹 기판(110)이 다층의 세라믹 기판인 경우, 예를 들어, 고온 동시 소성 세라믹(High Temperature Cofired Ceramics, HTCC) 또는 저온 동시 소성 세라믹(Low Temperature Cofired Ceramics, LTCC) 기술을 이용하여 구현될 수 있다.
세라믹 기판(110)이 다층의 세라믹 기판인 경우, 각 층의 두께는 동일할 수도 있고, 다를 수도 있으며, 이에 대해 제한을 두지 않는다.
세라믹 기판(110)은 질화물 또는 산화물의 절연성 재질로 이루어질 수 있으며, 예를 들어, SiO2, SixOy, Si3Ny, SiOxNy, Al2O3, 또는 AlN을 포함할 수 있다.
세라믹 기판(110)이 다층의 세라믹 기판일 경우, 발광소자(100)에 전류를 공급하기 위한 회로 패턴의 형성 방법에 대해서는 후술한다.
세라믹 기판(110)은 측벽(112a)과 바닥면(112b)으로 이루어진 캐비티(112)를 포함할 수 있다.
도 1에 도시된 바와 같이, 세라믹 기판(110)의 측벽(112a)은 경사면을 포함하여 이루어질 수 있다.
상기 경사면은 발광소자(100)에서 발생된 빛을 반사시켜 오픈 영역인 캐비티(112)의 상면으로 진행하도록 하여 발광 모듈의 광 추출 효율을 향상시킬 수 있다.
상기 캐비티(112)의 측벽(112a)과 바닥면(112b)의 적어도 일부에 반사층이 코팅되거나, 도금, 또는 증착될 수도 있다.
메탈 기판의 경우 공정상 캐비티를 형성하기 어려운 단점이 있으나, 세라믹 기판은 캐비티를 형성하는 것이 용이하고 열에 강한 장점이 있다.
그러나 세라믹 기판(110)은 메탈 기판에 비해 열 전도성이 떨어지기 때문에, 방열 특성을 보상하기 위하여 메탈 슬러그(metal slug)로 이루어진 방열 블록(120)을 동시 소성(Co-fired)하거나, 또는 AgCu로 본딩하여 열 처리 후 결합 또는 삽입하여 사용할 수 있다.
세라믹 기판(110)에는 관통 홀(110a)이 형성되며, 세라믹 기판(110)에 캐비티(112)가 형성될 경우 상기 캐비티(112)의 바닥 면(112b)에 관통 홀(110a)이 형성될 수 있다.
상기 관통 홀(110a) 내에 방열 블록(120)이 삽입되어 배치된다.
상기 관통 홀(110a)의 내측면과, 상기 내측면과 접하는 상기 방열 블록(120)의 외측면(122)에 패턴을 형성하여 접촉 면적을 넓힘으로써 방열 효과를 증대시킬 수 있다.
도 1에는 일 예로서 상기 패턴이 계단 형상을 갖는 것으로 도시되었으나, 패턴 형상에 대해서는 제한을 두지 않는다.
방열 블록(120)은 열 전도성이 우수한 금속을 포함할 수 있으며, 예를 들어 CuW, CuMo와 같이 Cu가 포함된 합금, Cu 단일 금속, Mo, W 또는 Ag 중 적어도 하나를 포함할 수 있다.
세라믹 기판(110)과 방열 블록(120)의 열팽창 계수를 고려할 때, 예를 들어 세라믹 기판(110)이 HTCC 기술을 이용하여 구현될 경우 CuW을 포함한 방열 블록(120)을 삽입하여 사용하는 것이 열에 안정적이고, 세라믹 기판(110)이 LTCC 기술을 이용하여 구현될 경우 Ag를 포함한 방열 블록(120)을 결합 또는 삽입하여 사용하는 것이 열에 안정적일 수 있다.
상기 방열 블록(120) 상에 서브마운트(130)가 배치된다.
서브마운트(130)는 도전성 기판 또는 절연성 기판일 수 있으며, 예를 들어, Si, SiC 또는 AlN 등 열 전도율과 열팽창 계수를 고려한 물질 들을 포함할 수 있다.
상기 서브마운트(130) 상에는 도전성 패턴(140)이 형성되고, 상기 도전성 패턴(140)을 상기 발광소자(100)가 전기적으로 연결될 수 있다. 예를 들어 Ag 페이스트를 이용한 본딩 또는 Au-Sn Eutectic 본딩으로 고정될 수 있다.
발광소자(100)에서 발생된 열이 서브마운트(130)를 거쳐 방열 블록(120)을 통해 외부로 방출되므로, 상기 서브마운트(130)는 열 전도성이 우수한 재질로 이루어질 수 있다.
서브마운트(130)가 방열 블록(120) 상에 배치되므로, 발광소자(100)에서 발생된 열이, 상대적으로 열 전도율이 떨어지는 세라믹 기판(110) 대신에 열 전도성이 우수한 방열 블록(120)을 통해 외부로 방출되므로 발광 모듈의 신뢰성이 향상될 수 있다.
또한, 방열 블록(120)에 발광소자(100)를 직접 실장할 경우, 발광소자(100)가 실장되는 방열 블록(120)의 상면이 플랫(flat)하지 않을 경우, 발광소자(100)가 들뜨거나 불안정하게 본딩되어 방열성이 저하될 수 있는데, 서브마운트(130) 상에 발광소자(100)를 배치함으로써 이러한 문제점을 최소화할 수 있다.
상기 방열 블록(120)은 발광소자(100)에서 발생된 열을 외부로 방출하여 발광 모듈의 신뢰성을 유지하는 역할을 하므로, 방열 블록(120)과 발광소자(100)는 서로 수직적으로 중첩되게 배치될 수 있다.
도 1에는 일 예로서 세 개의 발광소자(100)만이 도시되어 있으나, 실시예에 따라 그 이상 또는 그 이하의 발광소자가 포함될 수도 있다.
도 2a 및 도 2b는 실시예에 따른 발광 모듈에 배치되는 발광소자의 일 실시예의 단면도이며, 도 2a는 수평 형 발광소자를 도 2b는 수직 형 발광소자를 각각 도시하고 있다.
발광 소자는 복수의 화합물 반도체 층, 예를 들어 3족-5족 원소의 반도체 층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
특히, 세라믹 기판(110)은 무기 재질로 이루어져 있으므로 약 260~385nm의 파장을 갖는 심 자외선(Deep UV) LED 또는 근 자외선(Near UV) LED를 포함한 발광소자(100)를 사용하더라도 발광소자(100)에서 방출된 자외선 광에 의해 세라믹 기판(110)이 변색되거나 변질될 우려가 없어 발광 모듈의 신뢰성을 유지할 수 있다.
도 2a에 도시된 바와 같은 일 실시예에 따른 수평형 발광소자는 기판(210) 상에, 개구면을 가지는 제1 도전 형 반도체 층(222)과 활성 층(224) 및 제2 도전 형 반도체 층(226)을 포함하는 발광 구조물(220)이 구비된다.
발광 구조물(220)은 예를 들어, 유기금속 화학 증착 법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착 법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착 법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장 법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
기판(210)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(210)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(210) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(210)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
발광 구조물(220)과 기판(210) 사이에는 버퍼 층(미도시)을 성장시킬 수 있는데, 재료의 격자 부 정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼 층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼 층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전 형 반도체 층(222)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전 형 도펀트가 도핑될 수 있다. 상기 제1 도전 형 반도체 층(222)이 n형 반도체 층인 경우, 상기 제1 도전 형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 또는 상기 제1 도전형 반도체 층(222)이 p형 반도체 층인 경우, 상기 제2도전 형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전 형 반도체 층(222)은 제1 도전 형 반도체 층으로만 형성되거나, 상기 제1 도전 형 반도체 층 아래에 언도프트 반도체 층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 언도프트 반도체 층은 상기 제1 도전 형 반도체 층의 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제1 도전 형 반도체 층에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 상기 제1 도전 형 반도체 층과 같을 수 있다.
제1 도전 형 반도체 층(222) 상에 활성 층(224)이 형성될 수 있다.
활성 층(224)은 제1 도전 형 반도체 층(222)을 통해서 주입되는 전자와 이후 형성되는 제2 도전 형 반도체 층(226)을 통해서 주입되는 정공이 서로 만나서 활성 층(발광 층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성 층(224)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성 층(224)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성 층(224)의 우물 층/장벽 층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InGaN/InAlGaN, InGaN/AlGaN, (In)AlGaN/AlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물 층은 상기 장벽 층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성 층(224)의 위 또는/및 아래에는 도전 형 클래드 층(미도시)이 형성될 수 있다. 상기 도전 형 클래드 층은 활성 층의 장벽 층의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전 형 클래드 층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전 형 클래드 층은 n형 또는 p형으로 도핑될 수 있다.
그리고, 상기 활성 층(224) 상에 제2 도전 형 반도체 층(226)이 형성될 수 있다.
제2 도전 형 반도체 층(226)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전 형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전 형 반도체 층(226)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전 형 반도체 층(226)이 p형 반도체 층인 경우, 상기 제2도전 형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 또한 상기 제2 도전 형 반도체 층(226)이 n형 반도체 층인 경우, 상기 제1 도전 형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
여기서, 상술한 바와 다르게, 상기 제1 도전 형 반도체 층(222)이 p형 반도체 층을 포함하고 상기 제2 도전 형 반도체 층(226)이 n형 반도체 층을 포함할 수도 있다. 또한, 상기 제1 도전 형 반도체 층(222) 상에는 n형 또는 p형 반도체 층을 포함하는 제3 도전 형 반도체 층(미도시)이 형성될 수도 있는데, 이에 따라 본 실시예에 따른 상기 발광소자는 n-p, p-n, n-p-n, p-n-p 접합 구조 중 적어도 어느 하나를 포함할 수 있다.
또한, 제1 도전 형 반도체 층(222) 및 제2 도전 형 반도체 층(226) 내의 도전 형 도펀트의 도핑 농도는 균일 또는 불 균일하게 형성될 수 있다. 즉, 상기 복수의 반도체 층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전 형 반도체 층(222)의 일부가 메사 식각되어 형성된 개구면 상에 제1 전극(230)이 형성되고, 상기 제2 도전 형 반도체 층(226) 상에 제2 전극(240)이 형성된다. 상기 제1 전극(230)과 제2 전극(240)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도 2b에 도시된 바와 같은 일실시예에 따른 수직 형 발광소자는 지지기판(270)과, 상기 지지기판(270) 상에 배치된 반사 층(260) 및 오믹 층(250)과, 상기 오믹 층(250) 상의 발광 구조물(220)을 포함할 수 있다.
지지기판(270)은 발광 구조물(220)을 지지하며, 전도성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지기판(270)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
제1 도전 형 반도체 층(222)과 활성 층(224) 및 제2 도전 형 반도체 층(226)에 관한 내용은 수평형 발광소자와 관련해서 상술한 바와 같다.
발광 구조물(220)의 제2 도전 형 반도체 층(226)과 접하여 오믹 층(250)이 형성될 수 있다. 제2 도전 형 반도체 층(226)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 오믹 층(250)은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
오믹 층(250)은 투광성 전도 층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
오믹 층(250) 하부에 반사 층(260)이 배치될 수 있다. 반사 층(260)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사 층(260)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한, 반사 층(260)이 발광 구조물(예컨대, 제2 도전 형 반도체 층(226))과 오믹 접촉하는 물질로 형성될 경우, 오믹 층(250)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
반사 층(260)은 활성 층(224)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광 추출 효율을 크게 개선할 수 있다.
상기 반사 층(260)과 지지기판(270) 사이에는 결합 층(275)이 형성될 수 있다. 결합 층(275)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전 형 반도체 층(222)의 표면에 요철이 형성될 수 있다. 제1 도전 형 반도체 층(222)의 요철 형상은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 상기 요철 구조는 상기 활성 층에서 발생한 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.
또한, 상기 발광 구조물(220)의 측면 및 제1 도전 형 반도체 층(222) 상의 적어도 일부에 패시베이션 층(280)이 형성될 수 있다.
패시베이션 층(220)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어져 발광 구조물을 보호한다. 일 예로서, 상기 패시베이션 층은 실리콘 산화물(SiO2)층, 산화 질화물 층, 산화 알루미늄 층으로 이루어질 수 있다.
다시 도 1을 참조하면, 세라믹 기판(110)은 회로 패턴을 포함하고, 상기 회로 패턴과 발광소자(100)가 와이어(145)를 통해 전기적으로 연결될 수 있다.
상기 회로 패턴은 외부 전원으로부터 발광소자(100)의 구동에 필요한 전류를 공급할 수 있다.
도 3은 세라믹 기판에 회로 패턴을 형성하는 일실시예를 나타낸 도면이다.
세라믹 기판(110)이 HTCC 또는 LTCC와 같은 기술을 이용하여 구현된 다층의 세라믹 기판인 경우, 도 3을 참조하여 회로 패턴의 형성 방법을 설명한다.
먼저, 세라믹과 바인더를 혼합하여 복수 개의 그린 시트(310)를 제작한다. 이렇게 제작된 복수 개의 그린 시트 각각(311~314)에, 세라믹 기판(110) 전체를 고려하여 정확한 위치에 비아 홀(320)을 형성하고, 비아 홀(320)과 연결되는 전극 패턴(330)을 형성한다. 이때, 전극 패턴(330)을 형성한 후 비아 홀(320)을 형성할 수도 있다. 그 후, 비아 홀(320) 내부에 전극 물질(325)을 충진한다. 상기 전극 물질(325)은 비아 홀(320)의 내벽에만 충진하거나, 비아 홀(320)의 전체를 충진할 수도 있다.
이렇게 만들어진 그린 시트들(310)을 일정한 순서로 적층하여 동시 소성하면 각각의 그린 시트들이 일체로 결합되면서 다층의 세라믹 기판이 완성된다.
이와 같은 다층의 세라믹 기판은 3차원 구조의 층간 회로 구현이 가능하여 높은 설계 유연성을 가질 수 있다.
다시 도 1을 참조하면, 세라믹 기판(110)의 캐비티(112)의 오픈 영역인 상면을 덮도록 글라스부(150)가 위치할 수 있다.
상기 글라스부(150)는 발광소자(100)에서 발생된 빛을 흡수하지 않고 외부로 통과시킬 수 있도록 투명한 재질과 비 반사 코팅 막으로 이루어질 수 있으며, 예를 들어 SiO2(Quartz, UV Fused Silica), Al2O3(Sapphire) 또는 LiF, MgF2, CaF2, Low Iron Transparent Glass, B2O3 등을 포함할 수 있다.
상기 글라스부(150)는, 발광소자(100)가 UV LED인 경우 발광소자(100)에서 방출된 자외선 광이 발광 모듈 외부의 유기물을 파괴 또는 변질시키는 것을 방지하는 역할을 할 수 있다.
상기 글라스부(150)와 캐비티(112) 사이의 공간(160)은 진공 상태일 수도 있고, 질소(N2) 가스 또는 포밍 가스(forming gas)로 충진 될 수도 있다.
세라믹 기판(110)의 캐비티(112)의 측벽(112a) 상단에는 글라스부(150)의 가장자리를 지지할 수 있는 지지 부(114)가 형성될 수 있다.
또는, 도 4에 도시된 바와 같이, 상기 글라스부(150) 대신, 발광소자(100)를 포위하도록 상기 세라믹 기판(110)의 캐비티(112) 내에 몰딩부(165)가 형성될 수도 있다.
상기 몰딩부(165)는 형광체가 혼합된 고 굴절률 또는 저 굴절률 Si-Resin, 자외선에 강한 Si-Resin, 하이브리드 계 수지 등을 포함할 수 있으며 이에 대해 제한을 두지 않는다.
세라믹 기판(110)과 방열 블록(120)의 하부에는 방열 패드(170)가 배치될 수 있다.
발광소자(100)에서 발생된 열이 서브마운트(130)와 방열 블록(120)을 거쳐 방열 패드(170)를 통해 외부로 방출되므로, 방열 패드(170)는 열 전도성이 우수한 물질일 수 있으며, 예를 들어 Ag, Au 또는 Cu 중 어느 하나를 포함한 금속일 수 있다.
상기 방열 패드(170)와 세라믹 기판(110) 사이, 그리고 방열 패드(170)와 방열 블록(120) 사이에는 열전 시트(thermal sheet, 175)가 위치할 수 있다. 열전 시트(175)는 우수한 열 전도성과 전기 절연성 및 난연성을 가져서 발열 부위와 방열 패드를 밀착시켜 줌으로써 열 전달 효과를 극대화시킬 수 있다.
도 5는 다른 실시예에 따른 발광 모듈의 단면도이다.
도 1 내지 도 4와 관련해 상술한 실시예와 중복된 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도 5를 참조하면, 실시예에 따른 발광 모듈은 관통 홀(110a)이 형성된 세라믹 기판(110)과, 상기 관통 홀(110a) 내에 배치되는 방열 블록(120)과, 상기 방열 블록(120) 상에 배치되는 서브마운트(130)와, 상기 서브마운트(130) 상에 배치되는 적어도 하나의 발광소자(100)를 포함한다.
상기 세라믹 기판(110)은 측벽(112a)과 바닥 면(112b)으로 이루어진 캐비티(112)를 포함할 수 있고, 상기 측벽(112a)은 계단 형으로 구현될 수 있다.
발광소자(100)에서 발생된 빛이 계단 형으로 구현된 상기 측벽(112a)에서 반사되어 오픈 영역인 캐비티(112)의 상면으로 진행할 수 있다.
상기 캐비티(112)의 측벽(112a)과 바닥 면(112b)의 적어도 일부에 반사 층이 코팅 또는 도금, 증착될 수도 있다.
계단 형상의 측벽(112a)은 드릴링을 통해 기계적으로 가공하거나, 상기 세라믹 기판(110)이 다층인 경우 길이가 서로 다른 복수 개의 세라믹 층을 적층하여 동시 소성함으로써 구현될 수 있으나, 구현 방법에 대해서는 제한을 두지 않는다.
도 6 내지 도 8은 발광 모듈의 제조 과정의 일실시예를 나타낸 도면이다. 이하에서, 도 6 내지 도 8을 참조하여 발광 모듈의 제조 방법을 설명한다.
먼저, 도 6에 도시된 바와 같이, 세라믹 기판(110)을 준비한다.
세라믹 기판(110)에는 측벽(112a)과 바닥 면(112b)으로 이루어진 캐비티(112)를 형성하며, 도 5에는 일 예로서 경사 면(112)을 포함한 측벽(112a)을 형성하였다.
세라믹 기판(110)은 단일 층의 세라믹 기판이거나, 예를 들어 고온 동시 소성 세라믹 (High Temperature Cofired Ceramics, HTCC) 또는 저온 동시 소성 세라믹 (Low Temperature Cofired Ceramics, LTCC) 기술로 구현된 다층의 세라믹 기판일 수 있다.
캐비티(112)가 형성되면, 캐비티(112)의 바닥 면(112b)에 a 화살표의 방향으로 관통 홀(110a)을 형성한다.
관통 홀(110a)의 내측면은 일직선으로 이루어질 수도 있으나, 도 5에 도시된 바와 같이 패턴을 형성함으로써 후에 배치되는 방열 블록(120)과의 접촉 면적을 넓혀 열 방출이 용이하도록 할 수 있다.
세라믹 기판(110)의 캐비티(112)의 측벽(112a) 상단에는 후에 글라스부(150)의 가장자리를 지지할 수 있는 지지 부(114)를 형성할 수도 있다.
그 후, 도 7을 참조하면, 세라믹 기판(110)의 관통 홀(110a)에 방열 블록(120)을 삽입하여 배치한다.
방열 블록(120)은 열 전도성이 우수한 금속을 포함할 수 있으며, 예를 들어 CuW, CuMo, Cu, Mo, W 또는 Ag 중 적어도 하나를 포함할 수 있다.
그리고, 관통 홀(110a)에 삽입된 방열 블록(120) 상부에 서브마운트(130)를 배치하고, 서브마운트(130) 상에는 적어도 하나의 발광소자(100)를 배치한다.
서브마운트(130)는 도전성 기판 또는 절연성 기판일 수 있으며, 예를 들어, Si, SiC 또는 AlN 등 열 전도율과 열팽창 계수를 고려한 물질 들을 포함할 수 있다.
상기 서브마운트(130) 상에는 도전성 패턴(140)이 형성되고, 상기 도전성 패턴(140)과 상기 발광소자(100)가 전기적으로 연결될 수 있다. 예를 들어 Ag 페이스트를 이용한 본딩 또는 Au-Sn Eutectic 본딩으로 고정될 수 있다.
그리고, 와이어(145)를 이용하여 상기 도전성 패턴(140)과 세라믹 기판(110)의 회로 패턴(미도시)을 연결한다.
그 후, 도 8을 참조하면, 서브마운트(130)가 배치된 상부 면과 반대되는 세라믹 기판(110)의 하부 면에 방열 패드(170)를 배치할 수 있다.
방열 패드(170)는 열 전도성이 우수한 물질일 수 있으며, 예를 들어 Au 또는 Cu를 포함한 금속일 수 있다.
방열 패드(170)는 열전 시트(175)를 이용해 세라믹 기판(110)에 고정될 수 있다.
세라믹 기판(110)에 관통 홀(110a)이 형성되고 상기 관통 홀(110a) 내에 방열 블록(120)이 삽입되었기 때문에, 상기 방열 블록(120) 하부에도 열전 시트(175)를 사이에 두고 방열 패드(170)가 위치할 수 있다.
그리고, 세라믹 기판(110)의 캐비티(112)의 측벽(112a) 상단에 형성된 지지 부(114)에는 글라스부(150)가 배치될 수 있다.
글라스부(150)는 발광소자(100)에서 발생한 빛을 흡수하지 않고 외부로 통과시킬 수 있도록 투명한 재질과 비 반사 코팅 막으로 이루어질 수 있으며, 예를 들어 SiO2(Quartz, UV Fused Silica), Al2O3(Sapphire) 또는 LiF, MgF2, CaF2, Low Iron Transparent Glass, B2O3 등을 포함할 수 있다. 캐비티(112)의 오픈 영역인 상면을 덮도록 글라스부(150)를 배치한 후, 별도의 주입 구를 통해 캐비티(112)와 글라스부(150) 사이의 공간에 존재하는 공기를 제거하여 진공 상태로 만들거나, 질소 가스 또는 포밍 가스를 충진할 수도 있다.
또한, 상술한 바와 같이 상기 글라스부(150) 대신 몰딩부(165)를 형성하는 경우, 상기 몰딩부(165)는, 형광체가 혼합된 고 굴절률 또는 저 굴절률 Si-Resin, 자외선에 강한 Si-Resin, 하이브리드 계 수지 등을 포함할 수 있으며 이에 대해 제한을 두지 않는다.
도 9는 또 다른 실시예에 따른 발광 모듈의 단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
또 다른 실시예에 따른 발광 모듈은 관통 홀(110a)이 형성된 세라믹 기판(110)과, 상기 관통 홀(110a) 내에 배치되는 방열 블록(120)과, 상기 방열 블록(120) 상에 배치되는 적어도 하나의 발광소자(100)를 포함한다.
발광 모듈이 별도의 서브마운트(130)를 포함하지 않고, 발광소자(100)가 방열 블록(120) 상에 직접 배치되는 것이 상술한 실시예들과 차이점이다.
상기 방열 블록(120)은 도전성을 가질 수 있으며, 상기 발광소자(100)가 도전성 패턴(140) 상에 본딩되므로, 별도의 와이어 본딩 공정 없이 상기 발광소자(100)와 상기 방열 블록(120)가 직접 통전할 수 있다.
도 10은 또 다른 실시예에 따른 발광 모듈의 단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
도 10을 참조하면, 또 다른 실시예에 따른 발광 모듈은, 상기 세라믹 기판(110)에 제너다이오드 본딩부(350)가 형성되며, 상기 제너다이오드 본딩부(350)에 제너다이오드(360)가 배치된다.
상기 제너다이오드 본딩부(350)는 발광소자(100)가 위치하는 공간과 구분되도록 형성될 수 있다.
발광소자(100) 발광시, 제너다이오드에 의해 광이 난반사되거나 흡수되어 발광소자(100)의 발광 효율이 저하될 수 있으므로 제너다이오드를 발광소자(100)가 위치하는 공간과 구분 또는 격리하는 것이다.
일 예로서, 상기 세라믹 기판(110)에 캐비티(112)가 형성된 경우, 상기 제어다이오드 본딩부(350)는 상기 캐비티가(112)가 형성되지 않은 영역에 위치할 수 있다.
상기 제너다이오드 본딩부(350)는 제너 다이오드 및 Au-와이어를 보호하기 위해 실리콘 수지 등이 충진된 몰딩부(370)가 형성될 수 있다.
도 11은 상술한 발광 모듈이 배치된 조명장치의 일실시예를 나타낸 도면이다.
실시예에 따른 조명 장치는 광을 투사하는 광원(600)과 상기 광원(600)이 내장되는 하우징(400)과 상기 광원(600)의 열을 방출하는 방열 부(500) 및 상기 광원(600)과 방열 부(500)를 상기 하우징(400)에 결합하는 홀더(700)를 포함하여 이루어진다.
상기 하우징(400)은 전기 소켓(미도시)에 결합되는 소켓 결합 부(410)와, 상기 소켓 결합 부(410)와 연결되고 광원(600)이 내장되는 몸체 부(420)를 포함한다. 몸체 부(420)에는 하나의 공기 유동구(430)가 관통하여 형성될 수 있다.
상기 하우징(400)의 몸체 부(420) 상에 복수 개의 공기 유동구(430)가 구비되어 있는데, 상기 공기 유동구(430)는 하나의 공기유동구로 이루어지거나, 복수 개의 유동구를 도시된 바와 같은 방사상 배치 이외의 다양한 배치도 가능하다.
상기 광원(600)은 상술한 실시예들에 따른 발광 모듈일 수 있다.
상기 광원의 하부에는 홀더(700)가 구비되는데 상기 홀더(700)는 프레임과 또 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 상기 광원(100)의 하부에는 광학 부재가 구비되어 상기 광원(100)의 발광소자 패키지(150)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 12는 상술한 실시예들에 따른 발광 모듈을 포함하는 헤드램프의 일실시예를 나타낸 도면이다.
도 12를 참조하면, 발광 모듈(901)에서 생성된 빛이 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체의 전방을 향할 수 있다.
상기 발광 모듈(901)은 상술한 실시예들에 따른 발광 모듈일 수 있으며, 회로 기판 상의 발광소자를 포함하여 이루어진다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광소자 110: 세라믹 기판
120: 방열 블록 130: 서브마운트
140: 도전성 패턴 145: 와이어
150: 글라스부 170: 방열 패드
210: 기판, 220: 발광 구조물,
222: 제1 도전형 반도체층, 224: 활성층
226: 제2 도전형 반도체층, 230: 제1 전극
240: 제2 전극 250: 오믹층
260: 반사층, 270: 지지기판
275: 결합층 280: 패시베이션층
310: 그린 시트 320: 비아홀
330: 전극 패턴

Claims (21)

  1. 관통 홀을 가지는 세라믹 기판;
    상기 관통 홀 내에 배치되는 방열 블록;
    상기 방열 블록 상에 배치되는 적어도 하나의 발광소자를 포함하는 발광 모듈.
  2. 제 1 항에 있어서,
    상기 발광소자와 상기 방열 블록 사이에 위치하는 서브마운트를 더 포함하는 발광 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 기판은 측벽과 바닥 면으로 이루어진 캐비티를 포함하고, 상기 바닥 면에 상기 관통 홀이 형성된 발광 모듈.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 기판은 SixOy, SixNy, Al2O3, 또는 AlN 중 적어도 하나를 포함하는 발광 모듈.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 방열 블록은 Cu, M, W 또는 Ag 중 적어도 하나를 포함하는 발광 모듈.
  6. 제 2 항에 있어서,
    상기 서브마운트 상에 도전성 패턴이 위치하고, 상기 발광소자는 상기 도전성 패턴과 전기적으로 연결되는 발광 모듈.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 방열 블록과 상기 발광소자는 서로 수직적으로 중첩되어 배치되는 발광 모듈.
  8. 제 3 항에 있어서,
    상기 캐비티의 측벽은 경사면을 포함하는 발광 모듈.
  9. 제 3 항에 있어서,
    상기 캐비티의 측벽은 계단 형으로 이루어진 발광 모듈.
  10. 제 3 항에 있어서,
    상기 캐비티의 상면을 덮는 글라스부를 더 포함하는 발광 모듈.
  11. 제 10 항에 있어서,
    상기 글라스부는 SiO2(Quartz, UV Fused Silica), Al2O3(Sapphire), LiF, MgF2, CaF2, Low Iron Transparent Glass 또는 B2O3 중 적어도 하나를 포함하는 발광 모듈.
  12. 제 10 항에 있어서,
    상기 캐비티와 상기 글라스부 사이의 공간은 진공 상태이거나, 질소(N2) 가스 또는 포밍 가스(forming gas)가 충진 된 발광 모듈.
  13. 제 3 항에 있어서,
    상기 발광소자를 포위하도록 상기 캐비티 내에 형성되는 몰딩부를 더 포함하는 발광 모듈.
  14. 제 13 항에 있어서,
    상기 몰딩부는, 형광체가 혼합된 고 굴절률 또는 저 굴절률 Si계 Resin 또는 하이브리드계 Resin 중 적어도 하나를 포함하는 발광 모듈.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 기판은 회로 패턴을 포함하고, 상기 회로 패턴과 상기 발광소자가 전기적으로 연결된 발광 모듈.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 기판의 하부에 방열 패드를 더 포함하는 발광 모듈.
  17. 제 16 항에 있어서,
    상기 방열 패드는 Ag, Au 또는 Cu 중 어느 하나를 포함하는 발광 모듈.
  18. 제 16 항에 있어서,
    상기 세라믹 기판과 방열 패드 사이에 열전 시트가 위치하는 발광 모듈.
  19. 제 1 항에 있어서,
    상기 발광소자에서 발산하는 광은 260~385nm의 파장 범위에 속하는 발광 모듈.
  20. 제 1 항 또는 제 2 항에 있어서,
    상기 관통 홀의 내측면과, 상기 내측면과 접하는 상기 방열 블록의 외측면에 패턴이 형성된 발광 모듈.
  21. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 기판은 제너다이오드 본딩부를 포함하고,상기 제너다이오드 본딩부는 상기 발광소자가 위치하는 공간과 구분된 발광 모듈.
KR1020110139806A 2011-08-22 2011-12-22 발광 모듈 KR101976531B1 (ko)

Priority Applications (20)

Application Number Priority Date Filing Date Title
KR1020110139806A KR101976531B1 (ko) 2011-12-22 2011-12-22 발광 모듈
US13/590,832 US8773006B2 (en) 2011-08-22 2012-08-21 Light emitting device package, light source module, and lighting system including the same
CN201610852314.3A CN107425103B (zh) 2011-08-22 2012-08-22 发光器件封装件和光装置
EP12181340.6A EP2562832B1 (en) 2011-08-22 2012-08-22 Light emitting diode package
EP12181342.2A EP2562834B1 (en) 2011-08-22 2012-08-22 Light emitting diode package
JP2012183660A JP2013046072A (ja) 2011-08-22 2012-08-22 発光素子パッケージ、光源モジュール及びこれを含む照明システム
CN201210302014.XA CN103078033B (zh) 2011-08-22 2012-08-22 发光器件封装件、光源模块以及包括它们的照明系统
JP2012183659A JP6005440B2 (ja) 2011-08-22 2012-08-22 発光素子パッケージ及びこれを含むライトユニット
US13/591,626 US8704433B2 (en) 2011-08-22 2012-08-22 Light emitting device package and light unit
CN201210301998.XA CN103078040B (zh) 2011-08-22 2012-08-22 发光器件封装件和光装置
US14/253,606 US9196814B2 (en) 2011-08-22 2014-04-15 Light emitting device package and light unit
US14/885,661 US9634215B2 (en) 2011-08-22 2015-10-16 Light emitting device package and light unit
JP2016175999A JP6567482B2 (ja) 2011-08-22 2016-09-08 紫外線発光素子パッケージ及びこれを含む発光ユニット
JP2017085863A JP6312899B2 (ja) 2011-08-22 2017-04-25 発光素子パッケージ、光源モジュール及びこれを含む照明システム
JP2018126360A JP6437154B2 (ja) 2011-08-22 2018-07-02 発光素子パッケージ
JP2018126361A JP6626161B2 (ja) 2011-08-22 2018-07-02 紫外線発光素子パッケージ
JP2018213180A JP6691952B2 (ja) 2011-08-22 2018-11-13 発光素子パッケージ
US16/394,870 USRE48858E1 (en) 2011-08-22 2019-04-25 Light emitting device package and light unit
JP2019141895A JP6969806B2 (ja) 2011-08-22 2019-08-01 発光素子パッケージ及び照明装置
JP2021171970A JP7266316B2 (ja) 2011-08-22 2021-10-20 発光素子パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139806A KR101976531B1 (ko) 2011-12-22 2011-12-22 발광 모듈

Publications (2)

Publication Number Publication Date
KR20130072412A true KR20130072412A (ko) 2013-07-02
KR101976531B1 KR101976531B1 (ko) 2019-08-28

Family

ID=48987089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139806A KR101976531B1 (ko) 2011-08-22 2011-12-22 발광 모듈

Country Status (1)

Country Link
KR (1) KR101976531B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685110B1 (ko) * 2015-07-16 2016-12-09 건국대학교 산학협력단 전자장치 제조방법
US9589865B2 (en) 2015-07-28 2017-03-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifier die having multiple amplifiers
US9601405B2 (en) 2015-07-22 2017-03-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package with an enhanced thermal pad
WO2018110982A1 (ko) * 2016-12-15 2018-06-21 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
KR20200069198A (ko) * 2018-12-05 2020-06-16 어주어웨이브 테크놀로지스, 인코퍼레이티드 플립칩 발광모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625600B1 (ko) * 2005-05-30 2006-09-20 엘지전자 주식회사 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
JP2007214524A (ja) * 2006-01-13 2007-08-23 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2009044027A (ja) * 2007-08-10 2009-02-26 Shinko Electric Ind Co Ltd 放熱性パッケージ及び半導体装置
JP2010274256A (ja) * 2009-01-29 2010-12-09 Kyocera Corp 光照射ヘッド、露光デバイス、画像形成装置、液滴硬化装置、および液滴硬化方法
JP2011086914A (ja) * 2009-10-19 2011-04-28 Everlight Electronics Co Ltd 発光ダイオードパッケージ構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625600B1 (ko) * 2005-05-30 2006-09-20 엘지전자 주식회사 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
JP2007214524A (ja) * 2006-01-13 2007-08-23 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2009044027A (ja) * 2007-08-10 2009-02-26 Shinko Electric Ind Co Ltd 放熱性パッケージ及び半導体装置
JP2010274256A (ja) * 2009-01-29 2010-12-09 Kyocera Corp 光照射ヘッド、露光デバイス、画像形成装置、液滴硬化装置、および液滴硬化方法
JP2011086914A (ja) * 2009-10-19 2011-04-28 Everlight Electronics Co Ltd 発光ダイオードパッケージ構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685110B1 (ko) * 2015-07-16 2016-12-09 건국대학교 산학협력단 전자장치 제조방법
US9601405B2 (en) 2015-07-22 2017-03-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package with an enhanced thermal pad
US9589865B2 (en) 2015-07-28 2017-03-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifier die having multiple amplifiers
WO2018110982A1 (ko) * 2016-12-15 2018-06-21 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
US10910790B2 (en) 2016-12-15 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device package and method for producing same
KR20200069198A (ko) * 2018-12-05 2020-06-16 어주어웨이브 테크놀로지스, 인코퍼레이티드 플립칩 발광모듈

Also Published As

Publication number Publication date
KR101976531B1 (ko) 2019-08-28

Similar Documents

Publication Publication Date Title
US11094850B2 (en) Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
EP2860770B1 (en) Light-emitting element
EP2752896B1 (en) Light emitting device package
KR20120013758A (ko) 발광소자 패키지 및 그 제조방법
KR101976531B1 (ko) 발광 모듈
KR101852390B1 (ko) 광원 모듈
KR20130071077A (ko) 발광소자 및 이의 제조 방법
KR20170082889A (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101908653B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR20130138416A (ko) 발광소자
KR20130053781A (ko) 광원 모듈
KR102509311B1 (ko) 자외선 발광소자 패키지
KR101863872B1 (ko) 광원 모듈
KR101948138B1 (ko) 광원 모듈
KR101868540B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR102066610B1 (ko) 발광 소자
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR102114931B1 (ko) 발광소자 패키지
KR101902393B1 (ko) 발광소자 패키지
KR20170082872A (ko) 발광소자
KR102024293B1 (ko) 발광소자 패키지 및 이를 포함한 발광모듈
KR20140056929A (ko) 발광소자
KR102024294B1 (ko) 발광소자 패키지
KR102066613B1 (ko) 발광소자

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant