KR101852390B1 - 광원 모듈 - Google Patents

광원 모듈 Download PDF

Info

Publication number
KR101852390B1
KR101852390B1 KR1020110120676A KR20110120676A KR101852390B1 KR 101852390 B1 KR101852390 B1 KR 101852390B1 KR 1020110120676 A KR1020110120676 A KR 1020110120676A KR 20110120676 A KR20110120676 A KR 20110120676A KR 101852390 B1 KR101852390 B1 KR 101852390B1
Authority
KR
South Korea
Prior art keywords
groove
light emitting
circuit board
conductive pattern
disposed
Prior art date
Application number
KR1020110120676A
Other languages
English (en)
Other versions
KR20130055121A (ko
Inventor
조윤민
이종우
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110120676A priority Critical patent/KR101852390B1/ko
Publication of KR20130055121A publication Critical patent/KR20130055121A/ko
Application granted granted Critical
Publication of KR101852390B1 publication Critical patent/KR101852390B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 광원 모듈은, 홈이 형성된 회로기판; 측면의 적어도 일부가 상기 홈에 삽입되어 배치된 발광소자; 및 상기 홈의 측벽과 상기 발광소자 사이에 배치된 방열 물질을 포함한다.

Description

광원 모듈{LIGHT SOURCE MODULE}
실시예는 광원 모듈에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광 다이오드를 사용하는 광원 모듈의 경우, 일반적으로 상면에 발광 다이오드를 실장한 세라믹 기판을 본딩 페이스트를 이용하여 회로기판에 본딩하는데, 이들 구성요소를 이루는 물질이 서로 달라 열 저항이 발생하여 열 흐름이 방해된다. 특히 본딩 페이스트로서 흔히 사용되는 Ag 페이스트의 열 전도성이 좋지 못해 발광 다이오드에서 발생한 열을 외부로 용이하게 배출할 수 없어서 광원 모듈의 신뢰성이 좋지 못한 문제점이 존재한다.
실시예는 광원 모듈의 방열 특성을 개선하여 신뢰성을 높이고자 한다.
실시예에 따른 광원 모듈은, 홈이 형성된 회로기판; 측면의 적어도 일부가 상기 홈에 삽입되어 배치된 발광소자; 및 상기 홈의 측벽과 상기 발광소자 사이에 배치된 방열 물질을 포함한다.
상기 홈의 측벽과 상기 발광소자는 이격될 수 있다.
상기 방열 물질은 SiO2 또는 TiO2를 포함할 수 있다.
상기 홈의 측벽은 상기 홈의 바닥면과 둔각을 이루는 경사면을 포함할 수 있다.
상기 발광소자와 상기 회로기판 사이에 배치되는 제1 도전 패턴을 더 포함할 수 있다.
상기 회로기판의 상기 홈이 형성되지 않은 영역에 제2 도전 패턴을 더 포함하고, 상기 제1 도전 패턴과 상기 제2 도전 패턴은 와이어를 통해 전기적으로 연결될 수 있다.
상기 제1 도전 패턴은, 상기 회로기판의 상기 홈이 형성되지 않은 영역에서부터 상기 홈의 일측벽을 따라 상기 홈의 바닥면까지 일체로 형성될 수 있다.
상기 회로기판과 상기 제1 도전 패턴 사이에 절연층을 더 포함할 수 있다.
상기 절연층은 아노다이징(Anodizing)으로 형성될 수 있다.
상기 홈의 측벽 및 바닥면의 적어도 일부에 반사층이 형성될 수 있다.
상기 회로기판의 하부면에 배치되는 방열부를 더 포함할 수 있다.
상기 회로기판과 상기 방열부 사이에 열전 시트(thermal Sheet)가 위치할 수 있다.
상기 방열부는 하부면으로부터 연장 형성된 복수 개의 방열핀을 포함할 수 있다.
상기 제1 도전 패턴의 적어도 일부에 반사층이 형성될 수 있다.
상기 반사층은 은(Ag), 알루미늄(Al), 은을 포함한 합금, 또는 알루미늄 중 적어도 하나를 포함하는 합금을 포함할 수 있다.
상기 제2 도전 패턴과 구분되며, 상기 회로기판의 상기 홈이 형성되지 않은 영역에 배치되는 제3 도전 패턴을 더 포함할 수 있다.
실시예에 따르면 광원 모듈의 방열 특성이 개선되고, 전체적으로 광원 모듈의 신뢰성이 향상될 수 있다.
도 1은 제1 실시예에 따른 광원 모듈의 단면도이고,
도 2는 제2 실시예에 따른 광원 모듈의 단면도이고,
도 3은 제3 실시예에 따른 광원 모듈의 단면도이고,
도 4a 및 도 4b는 상술한 실시예들에 따른 광원 모듈에 배치되는 발광소자의 일실시예의 단면도이고,
도 5 내지 도 8은 실시예에 따른 광원 모듈의 제조 과정의 일실시예를 나타낸 도면이고,
도 9는 상술한 실시예들에 따른 광원 모듈을 포함하는 조명장치의 일 예시로서 헤드램프의 일실시예를 나타낸 도면이다.
이하 첨부한 도면을 참조하여 실시예들을 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 광원 모듈의 단면도이다.
제1 실시예에 따른 광원 모듈은 홈(112)이 형성된 회로기판(110)과, 측면의 적어도 일부가 상기 회로기판(110)의 홈(112)에 삽입되어 배치되는 발광소자(100)를 포함하고, 상기 홈(112)의 측벽(114)과 상기 홈(112)에 배치된 발광소자(100) 사이에 방열 물질(120)이 충진된다.
회로기판(110)은 예를 들어, 메탈기판, FPCB, FR-4, 또는 세라믹 기판 중 어느 하나를 포함할 수 있다.
상기 회로기판(110)에는 소정 깊이(d)의 홈(112)이 형성되며, 상기 홈(112)에 발광소자(100)가 배치된다.
상기 발광소자(100)는 측면의 적어도 일부가 상기 홈(112)에 삽입된 상태로 배치될 수 있다.
발광소자(100)는, 상기 홈(112)의 측벽(114)과 소정 간격 이격되어 배치될 수 있다.
회로기판(110)에 홈(112)을 형성하는 이유는 후술하는 발광소자(100)에서 발생된 열이 외부로 빠져나가기까지 통과하는 열의 이동 경로를 홈(112)의 깊이(d)만큼 줄임으로써 광원 모듈의 신뢰성을 향상시키기 위함이다.
이때, 상기 홈(112)의 깊이(d)는 발광소자(100)의 측면이 홈(112)의 측벽(114)에 의해 차단되는 것에 의해 발광소자의 발광 특성이 저해되지 않는 범위 내에서 결정되어야 한다.
또한, 실시예에서는 발광소자(100)가 별도의 서브 마운트(submount) 없이 회로기판(110) 상에 직접 배치됨으로써, 발광소자(100)에서 발생된 열의 이동 경로가 더욱 감소하여 광원 모듈의 방열 특성이 개선될 수 있다.
상기 발광소자(100)와 회로기판(110) 사이에는 제1 도전 패턴(130)이 위치할 수 있다. 상기 제1 도전 패턴(130)은 발광소자(100)와 회로기판(110)을 전기적으로 연결하여 발광소자(100)의 구동에 필요한 전원을 공급할 수 있다.
홈(112)이 형성되지 않은 회로기판(110) 상의 영역에는 제2 도전 패턴(135)과 제3 도전 패턴(137)이 위치할 수 있다.
일 예시에서, 상기 발광소자(100)의 하부에 위치한 제1 도전 패턴(130)과 상기 제2 도전 패턴(135)이 와이어(145)에 의해 연결되고, 상기 제3 도전 패턴(137)은 와이어(145)에 의해 발광소자(100)와 연결되어, 발광소자(100)의 구동에 필요한 전원을 공급할 수 있다.
상기 제1,2,3 도전 패턴(130, 135, 137)과 회로기판(110) 사이에는 절연층(140)이 위치하여 서로 간의 전기적 단락을 방지할 수 있다. 상기 절연층(140)이 아노다이징(Anodizing)으로 형성될 경우 전기 절연성과 열 전도성을 극대화시킬 수 있다.
상기 홈(112)의 측벽(114)과 발광소자(100) 사이의 공간에는 방열 물질(120)이 충진된다.
상기 방열 물질(120)은 열 전도성이 우수한 물질일 수 있으며, 발광소자(100)에서 발생된 빛을 흡수 및 차단하지 않도록 투명한 물질일 수 있다. 방열 물질(120)은 예를 들어, SiO2 또는 TiO2를 포함할 수 있다.
홈(112)의 측벽(114)과 발광소자(100) 사이에 방열 물질(120)을 충진함으로써, 발광소자(100)에서 발생된 열은 제1 도전 패턴(130)과 절연층(140)을 거쳐 회로기판(110)을 통과하는 제1 경로(A)와, 열 전도성이 우수한 방열 부재(120)와 절연층(140)을 거쳐 회로기판(110)을 통과하는 제2 경로(B)의 두 경로를 통해 외부로 방출될 수 있기 때문에, 광원 모듈의 방열 특성이 개선될 수 있다.
또한, 상기 방열 물질(120)은 상술한 바와 같이 투명한 물질로 이루어지기 때문에, 발광소자(100)에서 발생한 빛을 흡수하지 않아 발광소자의 광도를 저해하지 않고 전체적으로 광원 모듈의 신뢰성이 향상될 수 있다.
상기 홈(112)의 측벽(114), 또는 측벽(114)과 바닥면의 적어도 일부에는 반사층(150)이 형성될 수 있다.
발광소자(100)에서 발생한 빛은 발광소자의 상부면과 측면 방향으로 진행할 수 있다. 이때, 상기 반사층(150)은, 발광소자(100)의 측면 방향으로 진행하는 빛 중에서 회로기판(110)에 형성된 홈(112)의 측벽과 바닥면에 도달하는 빛을 반사시켜 오픈 영역인 홈(112)의 상면으로 빠져나가도록 함으로써 광원 모듈의 발광 효율을 향상시킬 수 있다.
반사층(150)은 반사율이 우수한 물질로 이루어질 수 있으며, 예를 들어, 은(Ag), 알루미늄(Al), 은을 포함한 합금, 또는 알루미늄을 포함한 합금을 포함할 수 있다.
상기 회로기판(110)의 하부에는 방열부(160)가 위치할 수 있다.
방열부(160)는 발광소자(100)에서 발생되는 열을 외부로 방출하여 광원 모듈의 신뢰성을 유지하기 위한 것이므로 열 전도성이 높은 물질로 이루어질 수 있다.
방열부(160)는 회로기판(110)이 배치된 상부면과 반대되는 하부면에, 공기와 접하는 면적을 넓혀서 열 방출 효과를 높일 수 있도록 상기 하부면으로부터 연장되는 방향으로 형성된 복수 개의 방열핀(160a)이 형성된 구조를 가질 수 있다.
상기 방열부(160)와 회로기판(110) 사이에는 열전 시트(thermal sheet, 165)가 위치할 수 있다. 열전 시트(165)는 우수한 열 전도성과 전기 절연성 및 난연성을 가져서 발열 부위와 방열 부재를 밀착시켜 줌으로써 열 전달 효과를 극대화시킬 수 있다.
도 2는 제2 실시예에 따른 광원 모듈의 단면도이다.
상기 제1 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서는 제1 실시예와의 차이점을 중심으로 설명한다.
제2 실시예에서, 회로기판(110)에 형성된 홈(112)의 측벽(114)이 홈의 바닥면과 둔각(θ)을 이루는 경사면을 포함할 수 있다.
상기 제1 실시예에서, 홈(112)의 측벽(114)과 발광소자(100)가 소정 간격 이격되어 있으나, 그 간격이 좁을 경우 방열 물질(120)을 주입하기 어려울 수 있으므로, 홈(112)의 측벽(114)을 홈의 바닥면과 둔각을 이루는 경사면으로 형성함으로써, 방열 물질(120)의 주입구를 넓혀 공정성을 확보할 수 있다.
상기 홈(112)의 측벽(114)은 도 2에 도시된 바와 같이, 홈의 바닥면과 둔각을 이루는 경사면만으로 이루어질 수도 있고, 도시되지는 않았으나 홈의 바닥면과 직각을 이루는 면과 둔각을 이루는 경사면을 다같이 포함하여 이루어질 수도 있다.
홈(112)의 측벽(114)과 홈의 바닥면이 이루는 각도 θ가 너무 크면 발광소자(100)에서 발생한 열이 외부로 빠져나가기까지의 열의 이동 경로만 불필요하게 길어질 수 있으므로, 공정상 방열 물질(120)을 용이하게 주입할 수 있고 열의 전달에 방해가 되지 않는 범위 내에서 형성될 수 있다.
제1 실시예에서와 마찬가지로, 경사면을 포함하는 홈(112)의 측벽(114), 또는 홈(112)의 측벽(114)과 바닥면의 적어도 일부에 반사층(150)이 형성될 수 있다.
홈(112)의 측벽(114)을 홈의 바닥면과 둔각을 이루는 경사면으로 형성하면, 발광소자(100)에서 발생한 빛이 상기 반사층(150)에서 반사되어 오픈 영역인 홈(112)의 상면으로 진행하는 것이 용이하기 때문에, 제1 실시예에서보다 광원 모듈의 발광 효율이 더욱 더 향상될 수 있다.
도 3은 제3 실시예에 따른 광원 모듈의 단면도이다.
상기 제1,2 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서는 제1,2 실시예와의 차이점을 중심으로 설명한다.
제3 실시예에서, 회로기판(110)과 발광소자(100) 사이에 위치하는 제1 도전 패턴(180)은, 홈(112)이 형성되지 않은 회로기판(110) 상의 영역에서부터 홈(112)의 일측벽(114)을 따라 발광소자(100)가 배치된 홈(112)의 바닥면까지 일체로 연장 형성될 수 있다.
상기 제1,2 실시예에서는, 회로기판(110)과 발광소자(100) 사이에 제1 도전 패턴(130)이 형성되고, 홈(112)이 형성되지 않은 회로기판(110) 상의 영역에 제2 도전 패턴(135)이 형성되어, 와이어(145)를 통해 상기 제1 도전 패턴(130)과 제2 도전 패턴(135)이 전기적으로 연결되었다.
그러나, 제3 실시예에서는, 제1 도전 패턴(180)이 홈(112)이 형성되지 않은 회로기판(110) 상의 영역에서부터 홈(112)의 일측벽(114)을 따라 발광소자(100)가 배치된 홈(112)의 바닥면까지 일체로 연장 형성됨으로써 와이어를 사용하지 않고 발광소자(100)에 전류를 공급할 수 있다.
이때, 상기 홈(112)의 일측벽(114)과 바닥면에 형성된 상기 제1 도전 패턴(180)의 적어도 일부에 반사층(150)이 형성될 수 있다.
도시하지는 않았으나, 회로기판(110)의 홈(112)의 측벽(114)이 홈의 바닥면과 둔각을 이루는 경사면을 포함하는 광원 모듈에서도 도 3과 같이 일체로서 연장 형성된 제1 도전 패턴(180)이 구비될 수 있다.
도 4a 및 도 4b는 상술한 실시예들에 따른 광원 모듈에 배치되는 발광소자의 일실시예의 단면도이며, 도 4a는 수평형 발광소자를 도 4b는 수직형 발광소자를 각각 도시하고 있다.
발광소자는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
도 4a에 도시된 바와 같은 일실시예에 따른 수평형 발광소자는 기판(210) 상에, 개구면을 가지는 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)을 포함하는 발광 구조물(220)이 구비된다.
발광 구조물(220)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
기판(210)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(210)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(210) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(210)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
발광 구조물(220)과 기판(210) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(222)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(222)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 또는 상기 제1 도전형 반도체층(222)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제1 도전형 반도체층(222)은 제1 도전형 반도체층으로만 형성되거나, 상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 언도프트 반도체층은 상기 제1 도전형 반도체층의 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층과 같을 수 있다.
제1 도전형 반도체층(222) 상에 활성층(224)이 형성될 수 있다.
활성층(224)은 제1 도전형 반도체층(222)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(226)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(224)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(224)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(224)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(224)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
그리고, 상기 활성층(224) 상에 제2 도전형 반도체층(226)이 형성될 수 있다.
제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(226)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(226)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 또한 상기 제2 도전형 반도체층(226)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
여기서, 상술한 바와 다르게, 상기 제1 도전형 반도체층(222)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(226)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 도전형 반도체층(222) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 본 실시예에 따른 상기 발광소자는 n-p, p-n, n-p-n, p-n-p 접합 구조 중 적어도 어느 하나를 포함할 수 있다.
또한, 제1 도전형 반도체층(222) 및 제2 도전형 반도체층(226) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전형 반도체층(222)의 일부가 메사 식각되어 형성된 개구면 상에 제1 전극(230)이 형성되고, 상기 제2 도전형 반도체층(226) 상에 제2 전극(240)이 형성된다. 상기 제1 전극(230)과 제2 전극(240)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도 4b에 도시된 바와 같은 일실시예에 따른 수직형 발광소자는 지지기판(270)과, 상기 지지기판(270) 상에 배치된 반사층(260) 및 오믹층(250)과, 상기 오믹층(250) 상의 발광 구조물(220)을 포함할 수 있다.
지지기판(270)은 발광 구조물(220)을 지지하며, 전도성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지기판(270)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)에 관한 내용은 수평형 발광소자와 관련해서 상술한 바와 같다.
발광 구조물(220)의 제2 도전형 반도체층(226)과 접하여 오믹층(250)이 형성될 수 있다. 제2 도전형 반도체층(226)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 오믹층(250)은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
오믹층(250)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
오믹층(250) 하부에 반사층(260)이 배치될 수 있다. 반사층(260)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(260)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한, 반사층(260)이 발광 구조물(예컨대, 제2 도전형 반도체층(226))과 오믹 접촉하는 물질로 형성될 경우, 오믹층(250)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
반사층(260)은 활성층(224)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
상기 반사층(260)과 지지기판(270) 사이에는 결합층(275)이 형성될 수 있다. 결합층(275)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전형 반도체층(222)의 표면에 요철이 형성될 수 있다. 제1 도전형 반도체층(222)의 요철 형상은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 상기 요철 구조는 상기 활성층에서 발생한 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.
또한, 상기 발광 구조물(220)의 측면 및 제1 도전형 반도체층(222) 상의 적어도 일부에 패시베이션층(280)이 형성될 수 있다.
패시베이션층(220)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어져 발광 구조물을 보호한다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
도 5 내지 도 8은 실시예에 따른 광원 모듈의 제조 과정의 일실시예를 나타낸 도면이다. 이하에서, 도 5 내지 도 8을 참조하여 광원 모듈의 제조 방법을 설명한다.
먼저, 도 5에 도시된 바와 같이 회로기판(110)에 홈(112)을 형성한다.
회로기판(110)의 홈(112)은 예를 들어 컴퓨터 수치 제어(Computer Numerical Control, CNC) 방식에 의하며, 레이저 드릴링(laser drilling)을 통한 기계적 가공에 의해 형성될 수 있다.
a 화살표 방향으로 홈(112)을 형성하면 상기 제1 실시예에서와 같은 홈을 형성할 수 있고, b 화살표 방향으로 홈(112)을 형성하면 상기 제2 실시예에서와 같이 홈(112)의 측벽(114)이 바닥면과 둔각을 이루는 경사면을 포함하는 홈을 형성할 수 있다.
이하에서는, 일 예로서 a 화살표 방향으로 홈을 형성한 제1 실시예에 따른 광원 모듈의 제작 과정을 설명하기로 한다.
회로기판(110)에 홈(112)이 형성되면, 회로기판(110)의 상면에 절연층(140)을 형성한다.
절연층(140)은 후에 형성될 도전 패턴과 회로기판(110) 사이의 전기적 단락을 방지하기 위한 것이다.
상기 절연층(140)이 아노다이징(Anodizing)으로 형성될 경우 전기 절연성과 열 전도성을 극대화시킬 수 있다.
절연층(140)이 형성되면, 일 예로서, 홈(112)의 바닥면에 위치하는 절연층(140) 상에 제1 도전 패턴(130)을 형성하고, 홈(112)이 형성되지 않은 회로기판(110) 상의 영역에 제2 도전 패턴(135)과 제3 도전 패턴(137)을 형성할 수 있다.
상기 제1,2,3 도전 패턴(130, 135, 137)은 외부 전원으로부터 발광소자(100)의 구동에 필요한 전류를 공급하기 위한 것이다.
그리고, 도 7에 도시된 바와 같이, 회로기판(110)의 홈(112)의 바닥면에 발광소자(100)를 배치한다.
이때, 상기 발광소자(100)는 측면의 적어도 일부가 상기 홈(112)에 삽입되도록 배치되며, 발광소자(100)의 측면과 홈(112)의 측벽(114)이 소정 간격 이격되도록 배치될 수 있다.
발광소자(100)를 배치한 후, 홈(112)의 측벽(114) 또는 홈(112)의 측벽(114)과 바닥면의 적어도 일부에 반사층(150)을 형성할 수 있다.
반사층(160)은 반사율이 우수한 물질로 이루어질 수 있으며, 예를 들어, 은(Ag), 알루미늄(Al), 은을 포함한 합금, 또는 알루미늄을 포함한 합금을 포함할 수 있다.
그리고, 홈(112)의 측벽(114)과 발광소자(100) 사이의 공간에 방열 물질(120)을 충진한다.
상기 방열 물질(120)은 열 전도성이 우수한 물질일 수 있으며, 발광소자(100)에서 발생된 빛을 흡수 및 차단하지 않도록 투명한 물질일 수 있다. 방열 물질(120)은 예를 들어, SiO2 또는 TiO2를 포함할 수 있다.
도 7에 도시하지는 않았으나, 상기 제2 실시예와 관련하여 상술한 바와 같이, 홈(112)의 측벽(114)이 홈의 바닥면과 둔각을 이루는 경사면을 포함하도록 제작하면 방열 물질(120)의 주입이 좀 더 용이할 수 있다.
그리고, 도 8에 도시된 바와 같이, 발광소자(100)가 배치된 상부면과 반대되는 회로기판(110)의 하부면에 방열부(160)를 배치할 수 있다.
방열부(160)는 발광소자(100)에서 발생되는 열을 외부로 방출하여 광원 모듈의 신뢰성을 유지하기 위한 것이므로 열 전도성이 높은 물질로 이루어질 수 있다.
방열부(160)는 회로기판(110)이 배치된 상부면과 반대되는 하부면에, 공기와 접하는 면적을 넓혀서 열 방출 효과를 높일 수 있도록 상기 하부면으로부터 연장되는 방향으로 형성된 복수 개의 방열핀(160a)이 형성된 구조를 가질 수 있다.
상기 방열부(160)는 열전 시트(165)를 이용해 상기 회로기판(110)과 고정될 수 있다.
그리고, 와이어(145)를 이용하여 제1 도전 패턴(130)과 제2 도전 패턴(135)을 연결하고, 발광소자(100)과 제3 도전 패턴(137)을 연결하여, 발광소자(100)의 구동에 필요한 전류가 공급되도록 할 수 있다.
도 9는 상술한 실시예들에 따른 광원 모듈을 포함하는 조명장치의 일 예시로서 헤드램프의 일실시예를 나타낸 도면이다.
도 9를 참조하면, 광원 모듈(901)에서 생성된 빛이 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체의 전방을 향할 수 있다.
상기 광원 모듈(901)은 상술한 실시예들에 따른 광원 모듈일 수 있으며, 회로 기판 상의 발광소자를 포함하여 이루어진다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광소자 110: 회로기판
120: 방열 물질 112: 홈
130, 230: 제1 도전 패턴 135: 제2 도전 패턴
137: 제3 도전 패턴 140: 절연층
160: 방열 부재 160a: 방열핀
210: 기판, 220: 발광 구조물,
222: 제1 도전형 반도체층, 224: 활성층
226: 제2 도전형 반도체층, 230: 제1 전극
240: 제2 전극 250: 오믹층
260: 반사층, 270: 지지기판
275: 결합층 280: 패시베이션층
710: 발광 모듈 720: 리플렉터
730: 쉐이드

Claims (16)

  1. 홈이 형성된 회로기판;
    상기 회로기판 상에 배치된 절연층;
    상기 절연층 상에 배치된 제1 도전 패턴;
    상기 제1 도전 패턴 상에 배치된 발광소자; 및
    상기 홈의 측벽과 상기 발광소자 사이에 상기 절연층의 높이와 동일한 높이로 매립되어 배치된 방열 물질을 포함하고,
    상기 발광소자는 측면의 일부가 상기 홈에 삽입되고 상부의 일부가 상기 회로기판에서 돌출되도록 배치되는 광원 모듈.
  2. 제 1 항에 있어서,
    상기 홈의 측벽과 상기 발광소자는 이격된 광원 모듈.
  3. 제 1 항에 있어서,
    상기 방열 물질은 SiO2 또는 TiO2를 포함하는 광원 모듈.
  4. 제 1 항에 있어서,
    상기 홈의 측벽은 상기 홈의 바닥면과 둔각을 이루는 경사면을 포함하는 광원 모듈.
  5. 제 1 항에 있어서,
    상기 제1 도전 패턴은 상기 발광소자와 상기 회로기판 사이에 배치되는 광원 모듈.
  6. 제 5 항에 있어서,
    상기 회로기판의 상기 홈이 형성되지 않은 영역에 제2 도전 패턴을 더 포함하고, 상기 제1 도전 패턴과 상기 제2 도전 패턴은 와이어를 통해 전기적으로 연결된 광원 모듈.
  7. 제 5 항에 있어서,
    상기 제1 도전 패턴은, 상기 회로기판의 상기 홈이 형성되지 않은 영역에서부터 상기 홈의 일측벽을 따라 상기 홈의 바닥면까지 일체로 형성된 광원 모듈.
  8. 제 5 항에 있어서,
    상기 절연층은 회로기판과 상기 제1 도전 패턴 사이에 배치되는 광원 모듈.
  9. 제 8 항에 있어서,
    상기 절연층은 아노다이징(Anodizing)으로 형성된 광원 모듈.
  10. 제 1 항에 있어서,
    상기 홈의 측벽 및 바닥면의 적어도 일부에 반사층이 형성된 광원 모듈.
  11. 제 1 항에 있어서,
    상기 회로기판의 하부면에 배치되는 방열부를 더 포함하는 광원 모듈.
  12. 제 11 항에 있어서,
    상기 회로기판과 상기 방열부 사이에 열전 시트(thermal Sheet)가 위치하는 광원 모듈.
  13. 제 11 항에 있어서,
    상기 방열부는 하부면으로부터 연장 형성된 복수 개의 방열핀을 포함하는 광원 모듈.
  14. 제 7 항에 있어서,
    상기 제1 도전 패턴의 적어도 일부에 반사층이 형성된 광원 모듈.
  15. 제 10 항 또는 제 14 항 중 어느 한 항에 있어서,
    상기 반사층은 은(Ag), 알루미늄(Al), 은을 포함한 합금, 또는 알루미늄 중 적어도 하나를 포함하는 합금을 포함하는 광원 모듈.
  16. 제 6 항에 있어서,
    상기 제2 도전 패턴과 구분되며, 상기 회로기판의 상기 홈이 형성되지 않은 영역에 배치되는 제3 도전 패턴을 더 포함하는 광원 모듈.
KR1020110120676A 2011-11-18 2011-11-18 광원 모듈 KR101852390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110120676A KR101852390B1 (ko) 2011-11-18 2011-11-18 광원 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110120676A KR101852390B1 (ko) 2011-11-18 2011-11-18 광원 모듈

Publications (2)

Publication Number Publication Date
KR20130055121A KR20130055121A (ko) 2013-05-28
KR101852390B1 true KR101852390B1 (ko) 2018-04-26

Family

ID=48663691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110120676A KR101852390B1 (ko) 2011-11-18 2011-11-18 광원 모듈

Country Status (1)

Country Link
KR (1) KR101852390B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3116038B1 (en) 2015-07-06 2019-10-02 LG Electronics Inc. Light source module, lighting device including the same and method for fabrication the same
EP3116039B1 (en) 2015-07-06 2019-10-16 LG Electronics Inc. Light source module, fabrication method therefor, and lighting device including the same
US10317068B2 (en) 2015-12-14 2019-06-11 Lg Electronics Inc. Light source module
EP3182471B1 (en) 2015-12-14 2019-06-05 LG Electronics Inc. Light source module
KR102503215B1 (ko) 2016-03-28 2023-02-24 삼성전자 주식회사 발광 소자 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159791A (ja) * 2006-12-22 2008-07-10 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2009044027A (ja) * 2007-08-10 2009-02-26 Shinko Electric Ind Co Ltd 放熱性パッケージ及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159791A (ja) * 2006-12-22 2008-07-10 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2009044027A (ja) * 2007-08-10 2009-02-26 Shinko Electric Ind Co Ltd 放熱性パッケージ及び半導体装置

Also Published As

Publication number Publication date
KR20130055121A (ko) 2013-05-28

Similar Documents

Publication Publication Date Title
US10411166B2 (en) Light emitting device and lighting apparatus
KR101908657B1 (ko) 발광소자
KR101852390B1 (ko) 광원 모듈
KR101976531B1 (ko) 발광 모듈
KR102540645B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR20130020320A (ko) 광원 모듈
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101908653B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR101863872B1 (ko) 광원 모듈
KR20130053781A (ko) 광원 모듈
KR101948138B1 (ko) 광원 모듈
KR101868540B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR101992365B1 (ko) 발광 소자
KR101902393B1 (ko) 발광소자 패키지
KR101786084B1 (ko) 발광소자의 제조방법
KR101934000B1 (ko) 발광 소자
KR101734544B1 (ko) 발광소자 패키지
KR20170082872A (ko) 발광소자
KR102302321B1 (ko) 발광 소자
KR20140056929A (ko) 발광소자
KR101874574B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101871498B1 (ko) 발광소자
KR20130016945A (ko) 발광소자 및 발광소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant