JP6312899B2 - 発光素子パッケージ、光源モジュール及びこれを含む照明システム - Google Patents

発光素子パッケージ、光源モジュール及びこれを含む照明システム Download PDF

Info

Publication number
JP6312899B2
JP6312899B2 JP2017085863A JP2017085863A JP6312899B2 JP 6312899 B2 JP6312899 B2 JP 6312899B2 JP 2017085863 A JP2017085863 A JP 2017085863A JP 2017085863 A JP2017085863 A JP 2017085863A JP 6312899 B2 JP6312899 B2 JP 6312899B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
emitting device
electrode patterns
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017085863A
Other languages
English (en)
Other versions
JP2017126803A (ja
Inventor
ジョン・スジョン
ムーン・ヨンテ
チョ・ヨンジュン
ファン・ソンキョ
キム・ビヨンモク
クォン・ソヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110083721A external-priority patent/KR20130021298A/ko
Priority claimed from KR1020110084718A external-priority patent/KR20130022053A/ko
Priority claimed from KR1020110131466A external-priority patent/KR101902393B1/ko
Priority claimed from KR1020110140236A external-priority patent/KR101891717B1/ko
Priority claimed from KR1020110139806A external-priority patent/KR101976531B1/ko
Priority claimed from KR1020110143152A external-priority patent/KR20130074991A/ko
Priority claimed from KR1020110147361A external-priority patent/KR101894353B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2017126803A publication Critical patent/JP2017126803A/ja
Publication of JP6312899B2 publication Critical patent/JP6312899B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Description

本発明は、発光素子パッケージ、光源モジュール及びこれを含む照明システムに関する
。
半導体の３―５族又は２―６族化合物半導体物質を用いた発光ダイオード（Ｌｉｇｈｔ
Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やレーザーダイオードなどの発光素子は、薄膜成長技
術及び素子材料の開発によって赤色、緑色、青色及び紫外線などの多様な色を具現するこ
とができ、蛍光物質を用いたり、色を組み合わせることによって効率の良い白色光線も具
現可能であり、蛍光灯及び白熱灯などの既存の光源に比べて低消費電力、半永久的な寿命
、速い応答速度、安全性、環境親和性などの長所を有する。
したがって、光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（Ｃｏｌｄ Ｃａｔｈｏｄ
ｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ：ＣＣＦＬ）に取って代わる発光ダイオードバ
ックライト、蛍光灯や白熱電球に取って代わる白色発光ダイオード照明装置、自動車ヘッ
ドライト及び信号灯にまで応用が拡大されている。
発光素子パッケージは、パッケージ本体に第１の電極と第２の電極が配置され、パッケ
ージ本体の底面に発光素子が配置され、第１の電極及び第２の電極と電気的に連結される
。
紫外線（ＵＶ）を放出する発光ダイオードを実装した発光素子パッケージの場合、紫外
線反射光がパッケージ本体に接すると、本体に含まれた有機材質が変色又は変質し、パッ
ケージの信頼性が低下するという問題が存在する。したがって、優れた放熱特性を維持し
ながらも発光素子パッケージの信頼性を向上させる必要がある。
図１は、従来の発光素子パッケージを示した図である。
パッケージ本体１１０にキャビティ構造が形成され、キャビティの底面に発光素子１３
０が配置される。パッケージ本体１１０の下部には放熱部１８０を配置できるが、放熱部
１８０と発光素子１３０は導電性接着層１２０で固定することができる。
しかし、このような従来の発光素子パッケージには次のような問題がある。
図１において、放熱部１８０は、ＣｕＷなどの熱伝導性に優れた物質からなり得るが、
発光素子パッケージ１００で発光素子１３０から熱を放出することができ、パッケージ本
体１１０と放熱部１８０との間の材料の差によって生じる熱膨張係数の差により、放熱部
の平坦度が低下し得る。
すなわち、図１において、放熱部１８０の体積が膨張するので、放熱部１８０の表面が
平らでなく凸凹になり、発光素子１３０が傾斜して配置されるので、発光素子パッケージ
１００の光出射角が傾斜し得る。また、発光素子パッケージ１００の下側方向で放熱部１
８０が凸凹になると、回路基板などに実装されるときに発光素子パッケージが傾斜し得る
。
本発明は、発光素子パッケージの信頼性を改善することを目的とする。
本発明の一実施例に係る発光素子パッケージは、壁部及び底面を有するキャビティを含
むパッケージ本体と、前記キャビティ内に位置する発光素子と、前記パッケージ本体内に
挿入され、前記発光素子の下部に位置する放熱部と、前記放熱部の周囲に位置し、ワイヤ
ボンディングによって前記発光素子と電気的に連結される第２の電極パターンとを備え、
前記第２の電極パターンは、ワイヤがボンディングされる第１の領域と、前記第１の領域
と連結された第２の領域とを有し、前記第１の領域の幅と前記第２の領域の幅が互いに異
なる。
前記パッケージ本体はセラミック材質からなり得る。
前記第１の領域の幅は前記第２の領域の幅より広くなり得る。
前記パッケージ本体は、複数の層からなり、前記第２の電極パターンは拡張パターンを
含み、前記拡張パターンは、前記パッケージ本体をなす複数の層のうち少なくとも一つの
層を貫通する少なくとも一つのビアホールと電気的に連結することができる。
前記ビアホールは、前記パッケージ本体の下部に配置される電極パッドと電気的に接触
することができる。
前記ビアホールは、前記第２の電極パッドと電気的に連結され、前記キャビティの壁部
と垂直方向に重畳することができる。
前記拡張パターンは、前記第２の電極パターンから前記キャビティの壁部方向に拡張さ
れて形成され、少なくとも一部は前記キャビティの壁部の下側に位置し得る。
前記発光素子パッケージは、複数の発光素子を含み、前記放熱部は、複数の発光素子の
それぞれに対応するように複数配置することができる。
前記放熱部と前記発光素子との間に位置し、セラミック材質からなる支持プレートをさ
らに備えることができる。
前記パッケージ本体と前記発光素子との間に第１の電極パターンが位置し得る。
前記第１の電極パターンは、チップ実装領域と、前記チップ実装領域の周囲に配置され
る複数の縁部領域とを有し、隣接した各縁部領域間で前記パッケージ本体が露出し得る。
前記複数の縁部領域は前記チップ実装領域のコーナーに位置し得る。
前記複数の縁部領域は前記チップ実装領域の辺に沿って位置し得る。
前記支持プレートを貫通するビアホールが配置され、前記支持プレートのビアホールと
前記第１の電極パターンとを電気的に連結することができる。
前記放熱部の底面に位置する支持プレートをさらに備えることができる。
前記パッケージ本体のキャビティ内に位置する透光層をさらに備えることができる。
前記発光素子から放出される光は２６０〜４０５ｎｍの波長の範囲に属し得る。
本発明の一実施例によると、熱による発光素子パッケージの放熱部の体積膨張が減少し
、製造工程で熱による変形が最小化され、光出射角の均衡をなし、発光素子パッケージの
信頼性を向上させることができる。
また、本発明の一実施例によると、発光素子と放熱部が直接通電するので、発光素子パ
ッケージの作製工程を簡素化することができる。
また、本発明の一実施例によると、発光素子パッケージの電極が金で構成され、耐酸化
性及び耐久性が強く、電極間の短絡の可能性も減少し、ＵＶなどの短い波長帯域での光の
全反射率が相対的に低い金めっきされた電極の面積が減少し、相対的にＵＶ光の全反射率
が高いセラミック層の露出面積が増加するので、光抽出効率が向上し、露出したセラミッ
ク基板とモールディング部内のシリコーン樹脂などとの結合力がより大きいので、構造物
の安定性を向上させることができる。
また、本発明の一実施例によると、光源モジュールと外部電源をソルダリング作業なし
に機械的に連結するので、環境汚染の心配がなくて環境にやさしく、電線連結不良の発生
が最小化され、光源モジュールの信頼性を向上させることができる。
また、本発明の一実施例によると、別途の拡散部材の支持部を備える必要がなく、ホル
ダーに拡散部材を締結することによって光源モジュールの構造を簡素化し、拡散部材の付
着不良発生を最小化することができる。
従来の発光素子パッケージを示した図である。 第１の実施例に係る発光素子パッケージを示した図である。 図２の発光素子パッケージに含まれる放熱部のみを分離して示した図である。 図２の発光素子パッケージに含まれる放熱部のみを分離して示した図である。 第１の実施例に係る発光素子パッケージに適用可能な発光素子を示した図である。 第２の実施例に係る発光素子パッケージを示した図である。 第３の実施例に係る発光素子パッケージを示した図である。 第４の実施例に係る発光素子パッケージを示した図である。 第５の実施例に係る発光素子パッケージを示した図である。 本体に回路パターンを形成する方法の一実施例を示した図である。 第６の実施例に係る発光素子パッケージを示した図である。 第７の実施例に係る発光素子パッケージを示した図である。 第８の実施例に係る発光素子パッケージを示した図である。 図１２の発光素子パッケージの電極パターンの配置を示した図である。 図１２の発光素子パッケージの電極パターンの配置を示した図である。 図１２の発光素子パッケージの電極パターンの配置を示した図である。 図１３Ａの一部分を詳細に示した図である。 図１３の発光素子パッケージを対角線方向に切断して示した側断面図である。 第９の実施例に係る発光素子パッケージを示した図である。 第９の実施例に係る発光素子パッケージを示した図である。 第９の実施例に係る発光素子パッケージを示した図である。 第９の実施例に係る発光素子パッケージを示した図である。 第９の実施例に係る発光素子パッケージに含まれた放熱部を詳細に示した図である。 第１０の実施例に係る光源モジュールを示した図である。 第１０の実施例に係る光源モジュールを示した図である。 第１１の実施例に係る光源モジュールを示した図である。 第１２の実施例に係る光源モジュールを示した図である。 第１３の実施例に係る光源モジュールを示した図である。 第１４の実施例に係る光源モジュールを示した図である。 ホルダーの締結部構成を示した図である。 ホルダー内に配置されたワイヤと基板上の電極パッドとのコンタクト構造の一実施例を示した断面図である。 ホルダー内に配置されたワイヤと基板上の電極パッドとのコンタクト構造の一実施例を示した断面図である。 第１５の実施例に係る光源モジュールを示した図である。 第１６の実施例に係る光源モジュールを示した図である。 支持プレートの一部を上部から見た斜視図である。 支持プレートの一部を下部から見た斜視図である。 第１７の実施例に係る光源モジュールを示した図である。 第１８の実施例に係る光源モジュールを示した図である。 第１９の実施例に係る光源モジュールを示した図である。 第２０の実施例に係る光源モジュールを示した図である。 第２１の実施例に係る光源モジュールを示した図である。 上述した各実施例に係る光源モジュールが配置されたヘッドランプの一実施例を示した図である。
以下、添付の図面を参照して各実施例を説明する。
本発明に係る実施例の説明において、各要素（ｅｌｅｍｅｎｔ）の「上又は下」に形成
されると記載される場合、「上」又は「下」は、二つの要素が直接接触したり、一つ以上
の他の要素が前記二つの要素間に配置されて形成されることを全て含む。また、「上又は
下」と表現される場合、一つの要素を基準にして上側方向のみならず、下側方向の意味も
含むことができる。
図面の各層の厚さや大きさは、説明の便宜及び明確性のために誇張したり、省略したり
、又は概略的に示した。また、各構成要素の大きさは、実際の大きさを全的に反映するも
のではない。
図２は、第１の実施例に係る発光素子パッケージを示した図で、図３及び図４は、図２
の発光素子パッケージに含まれる放熱部のみを分離して示した図である。
第１の実施例に係る発光素子パッケージ２００は、図２に示したように、本体２１０、
放熱部２２０、及び発光素子２３０を備えることができる。
前記本体２１０は複数の層で具現することができる。図２には、前記本体２１０が第１
の層２１１、第２の層２１２、第３の層２１３、及び第４の層２１４を有する場合を示し
たが、前記本体２１０は、より多い層又はより少ない層で具現することもできる。また、
前記本体２１０は、単一層で具現することもできる。
前記本体２１０は複数の絶縁層を含むことができる。前記本体２１０は、窒化物又は酸
化物の絶縁性物質で具現することができる。また、前記本体２１０は複数のセラミック層
を含むことができる。例えば、前記本体２１０は、低温同時焼成セラミック（ＬＴＣＣ：
ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ―ｆｉｒｅｄ ｃｅｒａｍｉｃ）方法によって具
現することができる。また、前記本体２１０は、高温同時焼成セラミック（ＨＴＣＣ：ｈ
ｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ―ｆｉｒｅｄ ｃｅｒａｍｉｃ）方法によって具
現することができる。前記本体２１０の材質は、ＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎ４、Ｓ
ｉｘＮｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、又はＡｌＮであり得る。例えば、前記本体２１０
はＡｌＮで形成したり、熱伝導度が１４０Ｗ／ｍＫ以上の金属窒化物で具現することがで
きる。
前記本体２１０の各層２１１、２１２、２１３、２１４の厚さは同一であってもよく、
少なくとも一つが異なる厚さであってもよい。前記本体２１０の各層２１１、２１２、２
１３、２１４は、製造工程で区別される個別層であってもよく、焼成完了後に一体に形成
されてもよい。
前記本体２１０をなす各層間には電極パターンを形成することができ、前記電極パター
ンを介して前記発光素子２３０に電源を提供することができる。また、前記発光素子２３
０に印加される電源は、前記本体２１０に形成可能なビアホール構造を介して提供するこ
ともできる。
前記本体２１０の上部内側は傾斜面で具現することができる。前記本体２１０の内側に
は反射物質を提供することができる。前記本体２１０は、前記発光素子２３０から発光さ
れる光を反射させて外部に抽出することができる。
本実施例によって、前記本体２１０はキャビティを有し、前記キャビティ内に発光素子
２３０が位置し得る。前記キャビティの側壁は傾斜面からなり得る。
前記発光素子２３０上にモールディング部２４０を提供することができる。前記モール
ディング部２４０は、外部から流入する異物及び水分などを遮断することによって前記発
光素子２３０を保護することができる。また、前記モールディング部２４０は、蛍光物質
を含むことができ、前記発光素子２３０から発光される光を受け、波長変換された光を提
供することもできる。
前記本体２１０の下部には貫通ホールを提供することができる。前記本体２１０の貫通
ホールには前記放熱部２２０を配置することができる。本実施例によって前記本体２１０
にキャビティが形成された場合、前記キャビティの底面に貫通ホールを提供することがで
きる。前記発光素子２３０を前記放熱部２２０上に配置することができ、前記発光素子２
３０は前記放熱部２２０に接触することができる。前記放熱部２２０は、前記発光素子２
３０から発生する熱を効率的に外部に伝達できるようになる。前記放熱部２２０は外部に
露出することができる。前記放熱部２２０は、銅（Ｃｕ）を含む合金層２２１と、前記合
金層２２１の下側に配置された銅（Ｃｕ）層２２２とを含むことができる。前記銅を含む
合金層２２１の水平断面積は、前記銅層２２２の水平断面積より小さく具現することがで
きる。
本実施例によると、前記放熱部２２０は、図３に示したように、ＣｕＷを含む合金層２
２１と、前記合金層２２１の下側に配置された銅層２２２とを有することができる。また
、本実施例によると、前記放熱部２２０は、図４に示したように、ＣｕＭｏを含む合金層
２２１と、前記合金層２２１の下側に配置された銅層２２２とを有することができる。前
記合金層２２１はＷ及びＭｏのうち少なくとも一つの元素を含むことができる。
本実施例では、銅層を含む合金層２２１と銅層２２２を用いて前記放熱部２２０を具現
した。銅層の場合、加工性に劣るが、熱伝達に非常に良い特性を示す。しかし、銅層の熱
膨張係数は大きく、前記発光素子２３０の熱膨張係数と比べるとその差が大きい。これに
よって、温度の上昇及び下降によって前記発光素子２３０に熱膨張及び収縮によるストレ
スが伝達され、前記発光素子２３０に損傷が発生し得る。このような問題を解決するため
に、本実施例では、前記放熱部２２０を具現するにおいて、下部に銅層２２２を配置し、
前記銅層２２２上に銅を含む合金層２２１を配置した。これによって、前記発光素子２３
０は、前記銅層２２２に直接接触するのではなく前記合金層２２１に接触するようになる
。本実施例では、前記合金層２２１の例としてＣｕＷ合金層とＣｕＭｏ合金層を提示し、
前記ＣｕＷ合金層とＣｕＭｏ合金層は、前記発光素子２３０と熱膨張係数が類似するので
、前記発光素子２３０が温度の上昇及び下降によって損傷することを防止できるようにな
る。前記合金層２２１は、Ｗ、Ｍｏのうち少なくとも一つの物質を含むことができる。前
記合金層２２１はＣｕＷ、ＣｕＭｏ、ＣｕＷＭｏ層などを含むことができる。
また、本実施例によると、前記放熱部２２０を複数の層で形成することによって、前記
放熱部２２０の上面が上側に突出することを防止できるようになる。これによって、前記
放熱部２２０上に配置される前記発光素子２３０を安定的に位置できるようになる。
図５は、第１の実施例に係る発光素子パッケージに適用可能な発光素子を示した図であ
る。
本実施例に係る発光素子は、図５に示したように、発光構造物１０、電極２０、及び反
射電極５０を有することができる。
前記発光構造物１０は、第１の導電型半導体層１１、活性層１２、及び第２の導電型半
導体層１３を有することができる。前記第１の導電型半導体層１１の上部表面に凹凸１７
を提供することができる。
例えば、前記第１の導電型半導体層１１は、第１の導電型ドーパントとしてｎ型ドーパ
ントが添加されたｎ型半導体層に形成し、前記第２の導電型半導体層１３は、第２の導電
型ドーパントとしてｐ型ドーパントが添加されたｐ型半導体層に形成することができる。
また、前記第１の導電型半導体層１１はｐ型半導体層に形成し、前記第２の導電型半導体
層１３はｎ型半導体層に形成することもできる。
前記第１の導電型半導体層１１は、例えば、ｎ型半導体層を含むことができる。前記第
１の導電型半導体層１１は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、
０≦ｘ＋ｙ≦１）の組成式を有する半導体材料で具現することができる。前記第１の導電
型半導体層１１は、例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＩｎＡ
ｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ
などから選択することができ、これにはＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどのｎ型ドーパ
ントをドーピングすることができる。
前記活性層１２は、前記第１の導電型半導体層１１を介して注入される電子（又は正孔
）と前記第２の導電型半導体層１３を介して注入される正孔（又は電子）とが互いに会い
、前記活性層１２の形成物質によるエネルギーバンドのバンドギャップの差によって光を
放出する層である。前記活性層１２は、単一量子井戸構造、多重量子井戸構造（ＭＱＷ：
Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）、量子点構造又は量子線構造のうちいずれか一
つで形成できるが、これに限定されることはない。
前記活性層１２は、例えば、IｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１
、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料で具現することができる。前記活性層１
２が前記多重量子井戸構造で具現された場合、前記活性層１２は、複数の井戸層と複数の
障壁層を積層して具現することができ、例えば、ＩｎＧａＮ井戸層／ＧａＮ障壁層の周期
で具現することができる。
前記第２の導電型半導体層１３は、例えば、ｐ型半導体層に具現することができる。前
記第２の導電型半導体層１３は、IｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦
１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料で具現することができる。前記第２の
導電型半導体層１３は、例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、Ｉ
ｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩ
ｎＰなどから選択することができ、これにはＭｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのｐ型ド
ーパントをドーピングすることができる。
一方、前記第１の導電型半導体層１１がｐ型半導体層を含み、前記第２の導電型半導体
層１３がｎ型半導体層を含むこともできる。また、前記第２の導電型半導体層１３の下側
にはｎ型又はｐ型半導体層を含む半導体層をさらに形成することもできる。これによって
、前記発光構造物１０は、ｎｐ、ｐｎ、ｎｐｎ、ｐｎｐ接合構造のうち少なくともいずれ
か一つを有することができる。また、前記第１の導電型半導体層１１及び前記第２の導電
型半導体層１３内の不純物のドーピング濃度は、均一又は不均一であり得る。すなわち、
前記発光構造物１０の構造は多様に形成することができ、これに対して限定することはな
い。
また、前記第１の導電型半導体層１１と前記活性層１２との間には、第１の導電型Ｉｎ
ＧａＮ／ＧａＮスーパーラティス構造又はＩｎＧａＮ／ＩｎＧａＮスーパーラティス構造
を形成することもできる。また、前記第２の導電型半導体層１３と前記活性層１２との間
には第２の導電型のＡｌＧａＮ層を形成することもできる。
前記第１の導電型半導体層１１の上部表面に前記凹凸１７を設けることができる。前記
第１の導電型半導体層１１がＧａＮ層である場合、成長方向及びエッチング方向を考慮す
ると、前記凹凸１７が形成された面はＮ面であり得る。
前記発光構造物１０の下側にオーミック接触層４０と前記反射電極５０を配置すること
ができる。前記発光構造物１０上に前記電極２０を配置することができる。前記電極２０
と前記反射電極５０は前記発光構造物１０に電源を提供することができる。前記オーミッ
ク接触層４０は、前記発光構造物１０とオーミック接触するように形成することができる
。また、前記反射電極５０は、前記発光構造物１０から入射する光を反射させ、外部に抽
出される光量を増加させる機能をすることができる。
前記オーミック接触層４０は、例えば、透明導電性酸化膜層で形成することができる。
前記オーミック接触層４０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、
ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ Ｚｉｎｃ
Ｏｘｉｄｅ）、ＡＧＺＯ（Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ
）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、ＩＡＺＯ（Ｉｎｄｉｕ
ｍ Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉ
ｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＴＯ（Iｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏ
ｘｉｄｅ）、ＡＴＯ（Ａｎｔｉｍｏｎｙ Ｔｉｎ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕ
ｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ Ｎｉｔｒｉｄｅ）、ＺｎＯ、ＩｒＯｘ
、ＲｕＯｘ、ＮｉＯから選択された少なくとも一つの物質で形成することができる。
前記反射電極５０は、高反射率を有する金属材質で形成することができる。例えば、前
記反射電極５０は、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ｃ
ｕ、Ａｕ、Ｈｆのうち少なくとも一つを含む金属又は合金で形成することができる。また
、前記反射電極５０は、前記金属又は合金と、ＩＴＯ（Ｉｎｄｉｕｍ―Ｔｉｎ―Ｏｘｉｄ
ｅ）、ＩＺＯ（Iｎｄｉｕｍ―Ｚｉｎｃ―Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ―Ｚｉ
ｎｃ―Ｔｉｎ―Ｏｘｉｄｅ）、ＩＡＺＯ（Ｉｎｄｉｕｍ―Ａｌｕｍｉｎｕｍ―Ｚｉｎｃ―
Ｏｘｉｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ―Ｇａｌｌｉｕｍ―Ｚｉｎｃ―Ｏｘｉｄｅ）、Ｉ
ＧＴＯ（Ｉｎｄｉｕｍ―Ｇａｌｌｉｕｍ―Ｔｉｎ―Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎ
ｕｍ―Ｚｉｎｃ―Ｏｘｉｄｅ）、ＡＴＯ（Ａｎｔｉｍｏｎｙ―Ｔｉｎ―Ｏｘｉｄｅ）など
の透光性伝導性物質を用いて多層に形成することができる。例えば、一実施例において、
前記反射電極５０は、Ａｇ、Ａｌ、Ａｇ―Ｐｄ―Ｃｕ合金、又はＡｇ―Ｃｕ合金のうち少
なくともいずれか一つを含むことができる。
前記発光構造物１０と前記オーミック接触層４０との間に電流遮断層（ＣＢＬ：Ｃｕｒ
ｒｅｎｔ Ｂｌｏｃｋｉｎｇ Ｌａｙｅｒ）３０を配置することができる。前記電流遮断
層３０は、前記電極２０と垂直方向に少なくとも一部が重畳する領域に形成することがで
き、これによって、前記電極２０と前記反射電極５０との間の最短距離で電流が集中する
現象を緩和し、実施例に係る発光素子の発光効率を向上させることができる。
前記電流遮断層３０は、電気絶縁性を有したり、前記発光構造物１０とショットキー接
触を形成する材質を用いて形成することができる。前記電流遮断層３０は、酸化物、窒化
物又は金属で形成することができる。前記電流遮断層３０は、例えば、ＳｉＯ２、ＳｉＯ
ｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯｘ、Ｔｉ、Ａｌ、Ｃｒのうち少なく
とも一つを含むことができる。
前記電流遮断層３０は、前記発光構造物１０の下側の第１の領域に配置することができ
、前記オーミック接触層４０は、前記発光構造物１０の下側の第２の領域及び前記電流遮
断層３０の下側に配置することができる。前記オーミック接触層４０は、前記発光構造物
１０と前記反射電極５０との間に配置することができる。また、前記オーミック接触層４
０は、前記電流遮断層３０と前記反射電極５０との間に配置することができる。
前記発光構造物１０と前記オーミック接触層４０との間にアイソレーション層８０をさ
らに配置することができる。前記アイソレーション層８０は、前記発光構造物１０の下部
周囲及び前記オーミック接触層４０上に配置することができる。前記アイソレーション層
８０は、例えば、電気絶縁性を有する材質又は前記発光構造物１０に比べて低い電気伝導
性を有する材質で形成することができる。前記アイソレーション層８０は、例えば、酸化
物又は窒化物で具現することができる。例えば、前記アイソレーション層８０は、ＳｉＯ
２、ＳｉｘＯｙ、Ｓｉ３Ｎ４、ＳｉｘＮｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、ＴｉＯ２、ＩＴ
Ｏ、ＡＺＯ、ＺｎＯなどからなる群から少なくとも一つを選択して形成することができる
。前記アイソレーション層８０は、前記電流遮断層３０と同じ物質で形成することができ
、又は、互いに異なる物質で形成することもできる。前記アイソレーション層８０はチャ
ンネル層と称することもできる。
前記反射電極５０の下側には、拡散障壁層５５、ボンディング層６０、支持部材７０を
配置することができる。
前記拡散障壁層５５は、前記ボンディング層６０が提供される工程で前記ボンディング
層６０に含まれた物質が前記反射電極５０方向に拡散されることを防止する機能をするこ
とができる。前記拡散障壁層５５は、前記ボンディング層６０に含まれたスズ（Ｓｎ）な
どの物質が前記反射電極５０などに影響を及ぼすことを防止することができる。前記拡散
障壁層５５は、Ｃｕ、Ｎｉ、Ｔｉ―Ｗ、Ｗ、Ｐｔ物質のうち少なくとも一つを含むことが
できる。
前記ボンディング層６０は、バリア金属又はボンディング金属などを含み、例えば、Ｔ
ｉ、Ａｕ、Ｓｎ、Ｎｉ、Ｃｒ、Ｇａ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｇ又はＴａのうち少なくとも
一つを含むことができる。前記支持部材７０は、実施例に係る発光素子を支持し、外部電
極と電気的に連結され、前記発光構造物１０に電源を提供することができる。前記支持部
材７０は、例えば、Ｔｉ、Ｃｒ、Ｎｉ、Ａｌ、Ｐｔ、Ａｕ、Ｗ、Ｃｕ、Ｍｏ、Ｃｕ―Ｗ又
は不純物が注入された半導体基板（例：Ｓｉ、Ｇｅ、ＧａＮ、ＧａＡｓ、ＺｎＯ、ＳｉＣ
、ＳｉＧｅなど）のうち少なくともいずれか一つで形成することができる。また、前記支
持部材７０は絶縁物質で形成することもできる。
前記発光構造物１０上には保護層９０をさらに配置することができる。前記保護層９０
は酸化物又は窒化物で具現することができる。前記保護層９０は、例えば、ＳｉＯ２、Ｓ
ｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３などの透光性及び絶縁性を有する材質で
形成することができる。前記保護層９０は、前記発光構造物１０の側面に提供することが
できる。また、前記保護層９０は、前記発光構造物１０の側面のみならず、上部にも設け
ることができる。
以上の説明では、前記発光構造物１０の上部に電極２０が配置され、前記発光構造物１
０の下部に反射電極５０が配置された垂直型構造の発光素子を基準にして説明した。しか
し、本実施例に係る発光素子は、前記発光構造物１０をなす第１の導電型半導体層１１に
電気的に連結された第１の電極、及び前記発光構造物１０をなす第２の導電型半導体層１
３に電気的に連結された第２の電極の位置及び形状は多様に変形可能である。また、本実
施例に係る発光素子は、第１の電極及び第２の電極が同一方向に露出した水平型構造の発
光素子にも適用することができる。
図６は、第２の実施例に係る発光素子パッケージを示した図である。上述した実施例と
重複する内容は再び説明しない。
第２の実施例に係る発光素子パッケージは、図６に示したように、本体２1０、放熱部
２２０、及び発光素子２３０を備えることができる。
前記本体210は複数の層に具現することができる。図６には、前記本体210が第１の層21
1、第２の層212、第３の層213、及び第４の層214を有する場合を示したが、前記本体210
は、より多くの層又はより少ない層に具現することもできる。また、前記本体210は単一
層に具現することもできる。
前記本体210は複数の絶縁層を含むことができる。前記本体210は窒化物又は酸化物の絶
縁性物質で具現することができる。また、前記本体210は複数のセラミック層を含むこと
ができる。例えば、前記本体210は、低温同時焼成セラミック（ＬＴＣＣ：ｌｏｗ ｔｅ
ｍｐｅｒａｔｕｒｅ ｃｏ―ｆｉｒｅｄ ｃｅｒａｍｉｃ）方法によって具現することが
できる。また、前記本体210は、高温同時焼成セラミック（ＨＴＣＣ：ｈｉｇｈ ｔｅｍ
ｐｅｒａｔｕｒｅ ｃｏ―ｆｉｒｅｄ ｃｅｒａｍｉｃ）方法によって具現することがで
きる。前記本体210の材質は、ＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎ４、ＳｉｘＮｙ、ＳｉＯ
ｘＮｙ、Ａｌ２Ｏ３、又はＡｌＮであり得る。例えば、前記本体210は、ＡｌＮで形成し
たり、熱伝導度が１４０Ｗ／ｍＫ以上の金属窒化物で具現することができる。
前記本体210の各層211、212、213、214の厚さは同一であってもよく、少なくとも一つ
が異なる厚さであってもよい。前記本体210の各層211、212、213、214は、製造工程で区
別される個別層であってもよく、焼成完了後に一体に形成されてもよい。
前記本体210をなす各層間には電極パターンを形成することができ、前記電極パターン
を介して前記発光素子２３０に電源を提供することができる。また、前記発光素子２３０
に印加される電源は、前記本体210に形成可能なビアホール構造を介して提供することも
できる。
前記本体210の上部内側は階段状に具現することができる。前記本体210の内側には反射
物質を提供することができる。前記本体210は、前記発光素子２３０から発光される光を
反射させて外部に抽出することができる。
前記本体210の下部には貫通ホールを設けることができる。前記本体210の貫通ホールに
は前記放熱部２２０を配置することができる。前記発光素子２３０は前記放熱部２２０上
に配置することができる。前記発光素子２３０は、前記放熱部２２０に接触することがで
きる。前記放熱部２２０により、前記発光素子２３０で発生する熱を効率的に外部に伝達
できるようになる。前記放熱部２２０は外部に露出することができる。
前記放熱部２２０は、銅（Ｃｕ）を含む合金層２２１と、前記合金層２２１の下側に配
置された銅（Ｃｕ）層２２２とを有することができる。前記銅を含む合金層２２１の水平
断面積は、前記銅層２２２の水平断面積より小さく具現することができる。
本実施例では、銅層を含む合金層２２１と銅層２２２を用いて前記放熱部２２０を具現
した。銅層の場合、加工性に劣るが、熱伝達が非常に良い特性を示す。しかし、銅層は、
熱膨張係数が大きいので、前記発光素子２３０の熱膨張係数に比べるとその差が大きい。
これによって、温度の上昇及び下降によって前記発光素子２３０に熱膨張及び収縮による
ストレスが伝達され、前記発光素子２３０に損傷が発生し得る。このような問題を解決す
るために、本実施例では、前記放熱部２２０を具現するにおいて、下部に銅層２２２を配
置し、前記銅層２２２上に銅を含む合金層２２１を配置した。これによって、前記発光素
子２３０は、前記銅層２２２に直接接触するのではなく、前記合金層２２１に接触するよ
うになる。本実施例では、前記合金層２２１の例としてＣｕＷ合金層とＣｕＭｏ合金層を
提示し、前記ＣｕＷ合金層とＣｕＭｏ合金層は、前記発光素子２３０と熱膨張係数が類似
するので、前記発光素子２３０が温度の上昇及び下降によって損傷することを防止できる
ようになる。前記合金層２２１は、Ｗ、Ｍｏのうち少なくとも一つの物質を含むことがで
きる。前記合金層２２１はＣｕＷ、ＣｕＭｏ、ＣｕＷＭｏ層などを含むことができる。
また、本実施例によると、前記放熱部２２０を複数の層に形成することによって、前記
放熱部２２０の上面が上側に突出することを防止できるようになる。これによって、前記
放熱部２２０上に配置される前記発光素子２３０を安定的に位置できるようになる。
図７は、第３の実施例に係る発光素子パッケージを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第３の実施例に係る発光素子パッケージ２００は、図７に示したように、本体２１０、
放熱部２２０、及び発光素子２３０を備えることができる。
前記本体２１０は複数の層に具現することができる。図７には、前記本体２１０が第１
の層２１１、第２の層２１２、第３の層２１３、第４の層２１４、及び第５の層２１５を
含む場合を示したが、前記本体２１０はより多くの層又はより少ない層に具現することも
できる。また、前記本体２１０は単一層に具現することもできる。
前記本体２１０は複数の絶縁層を含むことができる。前記本体２１０は窒化物又は酸化
物の絶縁性物質で具現することができる。また、前記本体２１０は複数のセラミック層を
含むことができる。前記本体２１０はグリーンシート（ｇｒｅｅｎ ｓｈｅｅｔ）を含む
ことができる。例えば、前記本体２１０は、低温同時焼成セラミック（ＬＴＣＣ：ｌｏｗ
ｔｅｍｐｅｒａｔｕｒｅ ｃｏ―ｆｉｒｅｄ ｃｅｒａｍｉｃ）方法によって具現する
ことができる。また、前記本体２１０は、高温同時焼成セラミック（ＨＴＣＣ：ｈｉｇｈ
ｔｅｍｐｅｒａｔｕｒｅ ｃｏ―ｆｉｒｅｄ ｃｅｒａｍｉｃ）方法によって具現する
ことができる。前記本体２１０の材質は、ＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎ４、ＳｉｘＮ
ｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、又はＡｌＮであり得る。例えば、前記本体２１０は、Ａ
ｌＮで形成したり、熱伝導度が１４０Ｗ／ｍＫ以上の金属窒化物で具現することができる
。
前記本体２１０の上部内側は傾斜面に具現することができる。前記本体２１０の内側に
は反射物質を設けることができる。前記本体２１０は、前記発光素子２３０から発光され
る光を反射させて外部に抽出することができる。前記本体２１０をなす前記第１の層２１
１及び前記第２の層２１２は拡張層と称することもできる。前記拡張層は、前記放熱部２
３０の周囲に積層して位置させることができる。前記本体２１０は前記拡張層によって形
成され、底及び内側面を有するキャビティを含むことができる。前記キャビティの内側面
は傾斜面を有することができる。前記第３の層２１３は支持層と称することもできる。前
記第３の層２１３は前記発光素子２３０を支持し、前記放熱部２２０が形成される工程で
支持役割をすることもできる。すなわち、前記第３の層２１３は、放熱部２２０が熱によ
って膨張して発光素子２３０方向に突出することを防止する突出防止層の役割をすること
ができる。
前記本体２１０の下部にはリセスを設けることができる。前記リセスは、前記本体２１
０を支持する支持部から上部方向に設けることができる。例えば、前記支持部は、前記放
熱部２２０に接した前記第５の層２１５であり得る。前記本体２１０のリセスには前記放
熱部２２０を配置することができる。前記発光素子２３０は前記放熱部２２０上に配置す
ることができる。前記発光素子２３０と前記放熱部２２０との間に前記第３の層２１３を
配置することができる。前記発光素子２３０で発生する熱が前記放熱部２２０によく伝達
できるように、前記第３の層２１３は薄い厚さで形成することができる。例えば、前記第
３の層２１３は４０μｍ〜６０μｍの厚さで形成することができる。
前記放熱部２２０により、前記発光素子２３０で発生する熱を効率的に外部に伝達でき
るようになる。前記放熱部２２０は外部に露出することができる。前記放熱部２２０は、
銅（Ｃｕ）を含む合金層２２１と、前記合金層２２１の下側に配置された銅（Ｃｕ）層２
２２とを有することができる。前記銅を含む合金層２２１の水平断面積は、前記銅層２２
２の水平断面積より小さく具現することができる。
本実施例によると、前記放熱部２２０上に前記第３の層２１３が配置されることによっ
て、前記放熱部２２０の上面が上側に突出することを防止できるようになる。前記第３の
層２１３は、例えば、グリーンシートで形成することができ、上部表面を平坦に形成する
ことができる。これによって、前記発光素子２３０は共晶接合（ｅｕｔｅｃｔｉｃ ｂｏ
ｎｄｉｎｇ）などを通して前記第３の層２１３上に配置することができる。
例えば、前記放熱部２２０は、前記本体２１０のリセス内に焼結体、ペレット、ロッド
、微粉（ｆｉｎｅ ｐｏｗｄｅｒ）、ペーストなどの形態で充填した後、焼成工程を通し
て形成することもできる。これによって、前記放熱部２２０上に配置される前記発光素子
２３０を安定的に位置できるようになる。また、前記放熱部２２０の下部に別途の薄膜、
例えば、４０μｍ〜６０μｍの厚さを有するグリーンシートを配置することができる。
図８は、第４の実施例に係る発光素子パッケージを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第４の実施例に係る発光素子パッケージは、図８に示したように、本体210、放熱部２
２０、及び発光素子２３０を備えることができる。
前記本体210の上部内側は階段状に具現することができる。前記本体210の内側には反射
物質を設けることができる。前記本体210は、前記発光素子２３０から発光される光を反
射させて外部に抽出することができる。前記本体210をなす前記第１の層211及び前記第２
の層212は拡張層と称することもできる。前記拡張層は、前記放熱部２３０の周囲に積層
して位置させることができる。前記本体210は、前記拡張層によって形成され、底及び内
側面を有するキャビティを含むことができる。前記キャビティの内側面は階段状を有する
ことができる。前記第３の層213は支持層と称することもできる。前記第３の層213は、前
記発光素子２３０を支持し、前記放熱部２２０が形成される工程で支持役割をすることも
できる。
図９Ａは、第５の実施例に係る発光素子パッケージを示した図で、図９Ｂは、本体に回
路パターンを形成する方法の一実施例を示した図である。上述した各実施例と重複する内
容は再び説明しない。
第５の実施例に係る発光素子パッケージは、図９Ａに示したように、本体２１０、放熱
部２２０、及び発光素子２３０を備えることができる。
本体２１０には貫通ホールが形成され、前記貫通ホール内に放熱部２２０が挿入される
。貫通ホールの内側面と、前記内側面と接する放熱部２２０の外側面とにパターンを形成
して接触面積を広げることによって、放熱効果を増大させることができる。
図９Ａには、一例として、前記パターンが階段状を有することを示したが、パターン形
状に対して制限することはない。
本体２１０の内部には、電極パターンと貫通電極を用いて回路パターンが形成される。
図９Ｂを参照すると、まず、セラミックとバインダーとを混合することによって複数の
グリーンシート２８０を作製する。このように作製された複数のグリーンシートのそれぞ
れ２８１〜２８４に、本体２１０全体を考慮して、正確な位置にビアホール２９０を形成
し、前記ビアホール２９０と連結される電極パターン２９４を形成する。このとき、電極
パターン２９４を形成した後、ビアホール２９０を形成することもできる。そして、ビア
ホール２９０の内部に電極物質を充填することによって貫通電極２９２を形成する。電極
物質は、ビアホール２９０の内壁のみに充填したり、ビアホール２９０全体に充填するこ
とができる。
本体２１０の下部に位置する電極パターン（図示せず）は、電極パッドとして作用して
基板の電極と連結されることによって、発光素子２３０に電流を供給することができる。
発光素子２３０は、導電性接着層２５０を介して放熱部２２０と電気的に連結すること
ができる。すなわち、放熱部２２０は、熱伝導性と共に電気伝導性を有する物質からなり
、本体２１０の電極パターンと電気的に連結され、導電性接着層２５０を介して発光素子
２３０が放熱部２２０にボンディングされるので、発光素子２３０と放熱部２２０は別途
のワイヤボンディングがなくても直接通電することができる。導電性接着層２５０は、例
えば、Ａｇペースト又はＡｕ―Ｓｎメタルであり得る。
図１０は、第６の実施例に係る発光素子パッケージを示した図である。上述した各実施
例と重複する内容は再び説明しない。
第６の実施例に係る発光素子パッケージは、図１０に示したように、本体２１０、放熱
部２２０、及び発光素子２３０を備えることができる。
前記本体２１０は、発光素子２３０と放熱部２２０との間に位置する突出防止層２６０
を有する。
前記本体２１０と放熱部２２０は、構成される物質が異なることから熱膨張係数に差が
あるので、放熱ブロック形態の放熱部２２０を本体２１０に挿入した後、同時―焼成加工
を経るか、発光素子パッケージの使用中に発光素子２３０で発生する熱によって放熱部２
２０が膨張しながら、発光素子２３０が実装される放熱部２２０の上面が凸状に突出し得
る。
放熱部２２０の上面が凸状に突出すると、発光素子２３０との接触不良が発生し、信頼
性に問題が発生し得る。したがって、発光素子２３０と放熱部２２０との間に突出防止層
２６０を位置させ、放熱部２２０の上面が発光素子２３０方向に突出することを防止する
ことができる。
突出防止層２６０は、別途に形成して本体２１０に配置したり、本体２１０と一体に形
成して本体２１０の一部をなすこともできる。
突出防止層２６０には電極パターン（図示せず）が形成され、発光素子２３０と突出防
止層２６０とを電気的に連結することができる。
突出防止層２６０は、発光素子２３０と放熱部２２０との間でなく、放熱部２２０の下
部に形成することもできる。
図１１は、第７の実施例に係る発光素子パッケージを示した図である。上述した各実施
例と重複する内容は再び説明しない。
第７の実施例に係る発光素子パッケージは、図１１に示したように、本体２１０、放熱
部２２０、及び発光素子２３０を備えることができる。
前記本体２１０は、発光素子２３０と放熱部２２０との間に位置する突出防止層２６０
と、放熱部２２０の下部に位置する突出防止層２７０とを有する。
放熱部２２０が上面のみならず下面にも凸状に突出し得るので、放熱部２２０の上下面
の全てに突出防止層を形成することができる。
突出防止層２６０、２７０は、別途に形成して本体２１０に配置したり、本体２１０と
一体に形成して本体２１０の一部をなすこともできる。
図１２は、第８の実施例に係る発光素子パッケージを示した図である。上述した各実施
例と重複する内容は再び説明しない。
第８の実施例に係る発光素子パッケージ３００は、パッケージ本体３１０が複数のセラ
ミック層３１０ａ、３１０ｂ、３１０ｃ、３１０ｄからなる。パッケージ本体３１０は、
高温同時焼成セラミック（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒ
ａｍｉｃｓ、ＨＴＣＣ）又は低温同時焼成セラミック（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ
Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＬＴＣＣ）技術を用いて具現することができる。
パッケージ本体３１０が多層のセラミック基板である場合、各層の厚さは同一であって
もよく、異なってもよい。パッケージ本体３１０は窒化物又は酸化物の絶縁性材質からな
り、例えば、ＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３又はＡｌＮ
を含むことができる。
複数のセラミック層３１０ａ、３１０ｂ、３１０ｃ、３１０ｄの幅がそれぞれ異なり、
一部のセラミック層３１０ａ、３１０ｂは発光素子パッケージ３００又はキャビティの底
面をなすことができ、他の一部のセラミック層３１０ｃ、３１０ｄはキャビティの側壁を
なすことができる。
上述した複数のセラミック層３１０ａ、３１０ｂ、３１０ｃ、３１０ｄからなるキャビ
ティの底面に発光素子２３０が配置される。発光素子２３０は、本実施例では４個配置さ
れるが、少なくとも一つを配置することができる。
発光素子２３０は、複数の化合物半導体層、例えば、３族―５族元素の半導体層を用い
たＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含むが、発光素子は、青色、
緑色又は赤色などの光を放出する有色発光素子であるか、ＵＶを放出するＵＶ発光素子で
あり得る。
パッケージ本体３１０が無機材質のＬＴＣＣ、ＨＴＣＣなどのセラミック基板からなっ
ているので、約２８０ｎｍ波長を有する深紫外線（Ｄｅｅｐ ＵＶ）ＬＥＤ又は約３６５
〜４０５ｎｍの波長を有する近紫外線（Ｎｅａｒ ＵＶ）ＬＥＤを含む発光素子２３０を
使用するとしても、発光素子２３０から放出された紫外線光によって本体３１０が変色又
は変質するおそれがなく、発光モジュールの信頼性を維持することができる。
図１３Ａ〜図１３Ｃは、図１２の発光素子パッケージの電極パターンの配置を示した図
で、図１４Ａは、図１３Ａの一部分を詳細に示した図で、図１４Ｂは、図１３の発光素子
パッケージを対角線方向に切断して示した側断面図である。
図１２の発光素子パッケージ３００内に４個の発光素子２３０が配置されるので、図１
３Ａで４個の第１の電極パターン３３１、３３２、３３３、３３４と第２の電極パターン
３４１、３４２、３４３、３４４をそれぞれ配置することができる。上述した４個の第１
の電極パターン３３１、３３２、３３３、３３４は互いに同一の極性であり得るので、一
つのリードフレームに連結することができ、他の極性の４個の電極パターン３３１、３３
２、３３３、３３４も互いに同一の極性であり得るので、他の一つのリードフレームに連
結することができる。
図１３Ａの上面図で、上述したキャビティの側壁をなすセラミック層３１０ｃ、３１０
ｄが外郭に示され、キャビティの底面をなすセラミック層３１０ｂが中央に露出している
。図１３Ａの上面図で、図１２で最も上側に配置されたセラミック層３１０ｄの幅ｃが最
も広く見え、２番目に上側に配置されたセラミック層３１０ｃの幅ｂはそれより狭く見え
、キャビティの底面をなすセラミック層３１０ｂは最も狭い幅ａを示している。
上述した第１の電極パターン３３１、３３２、３３３、３３４と第２の電極パターン３
４１、３４２、３４３、３４４の配置は、キャビティの底面をなすセラミック層３１０ｂ
の中央に対して対称をなすことができる。以下では、図１４を参照して、電極パターン構
造の一部を詳細に説明する。
第１の電極パターン３３１、３３２、３３３、３３４がキャビティの底面の中央領域に
配置され、第２の電極パターン３４１、３４２、３４３、３４４がキャビティの底面の縁
部領域に配置されている。上述した第１の電極パターン３３１、３３２、３３３、３３４
と第２の電極パターン３４１、３４２、３４３、３４４の配置は互いに取り替えることが
できる。
第２の電極パターン３４１は、辺の幅ｆが縁部の幅ｅより狭く配置されている。上述し
た第２の電極パターン３４１の辺の幅が狭く配置された領域ｄにはセラミック層３１０ｂ
が露出している。すなわち、第２の電極パターン３４１は最大パターンの幅と最小パター
ンの幅とが互いに異なり得るが、このような配置は、発光素子から放出された光がセラミ
ック層３１０ｂで反射される面積を増加させ、発光素子パッケージの光効率を向上させる
ことができる。
再び説明すると、第２の電極パターン３４１は、第１の領域３４１―１と、前記第１の
領域３４１―１と連結された第２の領域３４１―２とを有し、前記第１の領域３４１―１
の幅は前記第２の領域３４１―２の幅と異なり、第１の領域３４１―１の幅ｅがより広い
。第２の領域３４１―２の幅を第１の領域３４１―１の幅より狭く形成することによって
セラミック層３１０ｂを露出させ、光反射効率を向上させることができる。前記第１の領
域３４１―１は、発光素子２３０のワイヤボンディング時にワイヤ３６０がボンディング
される領域である。第２の電極パターン３４２、３４３、３４４に対しても同様である。
そして、露出したセラミック層３１０ｂが透光層と接触する面積も増加するが、金属か
らなる第２の電極パターン３４１と透光層との結合力に比べて、セラミック層３１０ｂと
透光層内のシリコーン樹脂などとの結合力がより大きいので、発光素子パッケージの構造
内の安定性を増加させることができる。
そして、第２の電極パターン３４１の縁部には突出部ｐを形成することができる。突出
部ｐに対応するパッケージ本体をなすセラミック層３１０ｂには上述したビアホールタイ
プの連結電極が配置され、第２の電極パターン３４１をリードフレームと連結できるので
、第２の電極パターン３４１の拡張パターンであり得る。上述した突出部ｐ及び拡張パタ
ーンは、パッケージ本体に形成された貫通ホールと電気的に連結され、パッケージ本体の
下部のリードフレームなどと電気的に連結することができる。図１４Ｂを参照すると、第
２の電極パターン３４１の拡張パターンである突出部ｐはキャビティの壁部方向に拡張さ
れて形成され、少なくとも一部は前記キャビティの壁部の下側に位置し得る。また、突出
部ｐと電気的に連結された貫通ホールも、前記キャビティの壁部と垂直方向に重畳するよ
うに配置することができる。貫通ホールが形成されたパッケージ本体上に電極パターンを
形成する場合、貫通ホールによって電極パターン部分が下側方向に凹状になり、信頼性に
影響を与えるおそれがあるので、貫通ホールと突出部ｐをキャビティの壁部の下側に形成
することによって信頼性の低下を防止することができる。
図１３Ｂでは、第１の電極パターン３３１〜３３４がパターニングされ、電極パターン
が狭く配置された領域ｄが形成されており、上述した第１の電極パターン３３１〜３３４
の辺の幅が狭く配置された領域ｄにはセラミック層３１０ｂが露出している。すなわち、
第１の電極パターン３３１〜３３４が狭く配置された領域により、セラミック層３１０ｂ
から反射される面積を増加させ、発光素子パッケージの光効率を向上させることができる
。
再び説明すると、第１の電極パターン３３１は、チップ実装領域３３１―１と、前記チ
ップ実装領域３３１―１の周囲に配置される複数の縁部領域３３１―２とを有し、隣接し
た各縁部領域３３１―２間でセラミック層３１０ｂが露出し、光反射効率を向上させるこ
とができる。第１の電極パターン３３２、３３３、３３４に対しても同様である。図１３
Ｂには、一例として、各縁部領域３３１―２が前記チップ実装領域３３１―１のコーナー
に位置することを示している。
図１３Ｃでは、第１の電極パターン３３１〜３３４がパターニングされ、縁部領域で電
極パターンが狭く配置された領域ｄが形成されており、その効果は図１３Ｂで説明した通
りである。
再び説明すると、第１の電極パターン３３１は、チップ実装領域３３１―１と、前記チ
ップ実装領域３３１―１の周囲に配置される複数の縁部領域３３１―２とを有し、隣接し
た各縁部領域３３１―２間でセラミック層３１０ｂが露出し、光反射効率を向上させるこ
とができる。第１の電極パターン３３２、３３３、３３４に対しても同様である。図１３
Ｂには、一例として、各縁部領域３３１―２が前記チップ実装領域３３１―１の辺に沿っ
て位置することを示している。
上述した図１３Ａ〜図１３Ｃで、電極パターンが狭く形成され、セラミック層が露出す
る構成は、それぞれ４個の第１の電極パターン３３１〜３３４や第２の電極パターン３４
１〜３４４のうち一つ以上で具現することができる。
図１４で、第２の電極パターン３４１は辺の幅ｆが０．３５ｍｍであるとき、縁部の幅
ｅが０．４５ｍｍであり得る。そして、第２の電極パターン３４１と第１の電極パターン
３３１との間の幅は０．１ｍｍであり、第２の電極パターン３４１の縁部でより幅が広い
領域の幅ｇは０．４５ｍｍであり得る。
図１５〜図１７は、第９の実施例に係る各発光素子パッケージを示した図である。上述
した各実施例と重複する内容は再び説明しない。
第９の実施例に係る発光素子パッケージ４００は、パッケージ本体が複数のセラミック
層４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１０ｅからなる。パッケージ本体は、高
温同時焼成セラミック（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａ
ｍｉｃｓ、ＨＴＣＣ）又は低温同時焼成セラミック（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ
Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＬＴＣＣ）技術を用いて具現することができる。
パッケージ本体が多層のセラミック基板である場合、各層の厚さは同一であってもよく
、異なってもよい。パッケージ本体は窒化物又は酸化物の絶縁性材質からなり、例えば、
ＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３又はＡｌＮを含むことが
できる。
複数のセラミック層４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１０ｅの幅がそれぞ
れ異なってもよく、一部のセラミック層４１０ａ、４１０ｂ、４１０ｃは発光素子パッケ
ージ４００又はキャビティの底面をなすことができ、他の一部のセラミック層４１０ｄ、
４１０ｅはキャビティの側壁をなすことができる。
上述した複数のセラミック層４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１０ｅから
なるキャビティの底面に発光素子２３０が配置される。発光素子２３０は少なくとも一つ
配置することができる。発光素子２３０とワイヤ４４０を取り囲みながら、キャビティの
内部にモールディング部４５０が配置されるが、モールディング部４５０は、シリコーン
樹脂や蛍光体４６０を含むことができ、蛍光体４６０は、発光素子２３０から放出された
第１の波長領域の光をより長波長である第２の波長領域の光に変換することができる。例
えば、第１の波長領域が紫外線領域であると、第２の波長領域は可視光線領域であり得る
。
パッケージ本体が無機材質のセラミック基板からなっているので、約２８０ｎｍの波長
を有する深紫外線（Ｄｅｅｐ ＵＶ）ＬＥＤ又は約３６５〜３９５ｎｍの波長を有する近
紫外線（Ｎｅａｒ ＵＶ）ＬＥＤを含む発光素子２３０を使用するとしても、発光素子２
３０から放出された紫外線光によってパッケージ本体が変色又は変質するおそれがなく、
発光モジュールの信頼性を維持することができる。
図１５を参照すると、パッケージ本体の表面に発光素子２３０が配置されるが、パッケ
ージ本体をなす複数のセラミック層４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１０ｅ
がキャビティをなすとき、キャビティの底面に配置されるセラミック層４１０ｃの表面に
発光素子２３０を配置することができる。
発光素子２３０は、導電性接着層４４５を介して放熱部４８０ａ、４８０ｂと接触して
いる。放熱部４８０ａ、４８０ｂは、熱伝導性及び電気伝導性に優れた物質からなり、例
えば、銅（Ｃｕ）又は銅（Ｃｕ）を含む合金からなり得る。前記銅（Ｃｕ）を含む合金は
、Ｗ又はＭｏのうち少なくとも一つの物質を含んで構成することができ、例えば、ＣｕＷ
、ＣｕＮｏ、ＣｕＷＭｏなどを含むことができる。放熱部４８０ａ、４８０ｂが電気伝導
性を有する物質からなり、発光素子２３０が導電性接着層４４５を介して放熱部４８０ａ
、４８０ｂに付着されるので、発光素子２３０と放熱部４８０ａ、４８０ｂは別途のワイ
ヤボンディングがなくても直接通電することができる。
発光素子２３０と隣接した放熱部４８０ａ、４８０ｂの幅Ｗｂは発光素子２３０の幅Ｗ
ａと同一であってもよく、パッケージ本体の底面に配置された層の幅Ｗｃは、発光素子２
３０の幅Ｗａより広くなり得る。すなわち、放熱部４８０ａ、４８０ｂの幅は、発光素子
２３０と接触する方向よりも発光素子と反対方向でより広い。
このような構成は、発光素子２３０と接触する面で放熱部４８０ａ、４８０ｂの幅が発
光素子２３０の幅と同一であれば十分であり、発光素子２３０から遠ざかるほど放熱部４
８０ａ、４８０ｂの幅が広くなり、熱放出効率を増加させることができる。そして、熱が
伝達される放熱部４８０ａ、４８０ｂの下側方向の面積が相対的に広いので、狭い面積で
熱が放出される場合に比べて熱膨張による放熱部４８０ａ、４８０ｂの膨張を減少させる
ことができる。
本実施例によって、放熱部４８０ａ、４８０ｂは、発光素子２３０に隣接して位置し、
相対的に幅が狭い第１の部分と、発光素子２３０と反対方向に位置し、前記第１の部分よ
り幅が広い第２の部分とが互いに異なる物質からなることもある。すなわち、前記第１の
部分は銅（Ｃｕ）を含む合金層からなり、前記第２の部分は銅層からなり得る。前記銅を
含む合金層は、Ｗ又はＭｏのうち少なくとも一つの物質を含んで構成することができ、例
えば、ＣｕＷ、ＣｕＮｏ、ＣｕＷＭｏなどを含むことができる。
銅層の場合、加工性に劣るが、熱伝達が非常に良い特性を示す。しかし、銅層は、熱膨
張係数が大きいので、前記発光素子２３０の熱膨張係数に比べるとその差が大きい。これ
によって、温度の上昇及び下降によって前記発光素子２３０に熱膨張及び収縮によるスト
レスが伝達され、前記発光素子２３０に損傷が発生し得る。このような問題を解決するた
めに、一例として、前記放熱部４８０ａ、４８０ｂを具現するにおいて、下部の第２の部
分を銅層に形成し、上部の第１部分に銅を含む合金層を形成した。これによって、前記発
光素子２３０は、前記銅層に直接接触するのではなく、前記合金層に接触するようになる
。ＣｕＷ合金層とＣｕＭｏ合金層は、発光素子２３０と熱膨張係数が類似するので、発光
素子２３０が温度の上昇及び下降によって損傷することを防止できるようになる。
２個の放熱部４８０ａ、４８０ｂは、セラミック層４１０ｃに形成された電極パターン
４７５ｃを介して互いに電気的に連結することができる。そして、放熱部４８０ｂは、セ
ラミック層４１０ｂに形成された電極層４７５ｂと電気的に連結され、電極層４７５ｂは
、導電性物質が充填された貫通ホール４７７ａを介してセラミック層４１０ａの下部の電
極パターン４７５ａに連結することができる。
そして、発光素子２３０の他の電極は、セラミック層４１０ｃの表面の電極パターン４
７１ｄとワイヤ４４０でボンディングされている。そして、前記電極パターン４７１ｄは
、セラミック層４１０ａ、４１０ｂ、４１０ｃにそれぞれ形成された導電性物質が充填さ
れた貫通ホール４７３ａ、４７３ｃ、４７３ｄと電極パターン４７１ｂ、４７１ｃを介し
てセラミック層４１０ａの下部の電極パターン４７１ａに連結することができる。上述し
た一対の電極パターン４７１ａ、４７５ａは、電極パッドとして作用し、回路基板に電気
的に直接接触することができる。
上述したセラミック層４１０ｃには、図示したように２個又は４個の発光素子２３０を
配置できるが、それぞれの発光素子２３０と電気的に連結された電極パターン４７１ｄ、
４７５ｄは、互いに同一の極性であるので電気的に連結することができる。
放熱部４８０ａ、４８０ｂの下部には突出防止層４９０を配置することができる。グリ
ーンシートは、パッケージ本体の最も下側のセラミック層４１０ａと放熱部４８０ａ、４
８０ｂを支持し、放熱部４８０ａ、４８０ｂの熱膨張を突出防止層４９０が密封して防止
することができる。
図１６に示した実施例では、突出防止層４９０がパッケージ本体をなすセラミック層４
１０ａの下側に配置されている。そして、電極パターン４７１ａは、セラミック層４１０
ａに形成された導電性物質が充填された貫通ホール４９１ａを介してグリーンシート４９
０の下部の電極パッド４９２ａに電気的に連結され、他の電極パターン４７５ａは、セラ
ミック層４１０ｂに形成された導電性物質が充填された貫通ホール４９１ｂを介してグリ
ーンシート４９０の下部の他の電極パッド４９２ｂに電気的に連結することができる。
上述した各実施例で、突出防止層４９０は放熱部４８０ａ、４８０ｂの形状を支持する
支持プレートであって、透光性の薄いフィルムであるか、セラミック層４１０ａと同一の
材質からなり得る。
図１７Ａに示した実施例では、突出防止層４９５がキャビティの底面をなすセラミック
層４１０ｃの上側に配置されている。そして、発光素子２３０は、突出防止層４９５の表
面に配置された電極パターン４７１ｄ、４７５ｄとワイヤ４４０でボンディングされ、電
極パターン４７１ｄは、突出防止層４９５内に形成された導電性物質が充填された貫通ホ
ール４９６ａを介して電極パターン４９７ａに電気的に連結され、複数の電極パターン４
７１ｄ、４７５ｄは互いに電気的に連結することができる。
２個の発光素子２３０は、導電性接着層４４５を介してセラミック層４１０ｃ上の電極
パターン４９８と電気的に連結され、電極パターン４９８は放熱部４８０ｂと電気的に接
触し、放熱部４８０ｂは、電極パターン４７５ｂ、４７５ｃと導電性物質が充填された貫
通ホール４７７ａ、４７７ｂを介してセラミック層４１０ａの下部の電極パターン４７５
ａに電気的に連結されている。そして、２個の放熱層４８０ａ、４８０ｂも互いに電気的
に連結することができる。
本実施例は、突出防止層４９５が放熱部４８０ａ、４８０ｂに対応する領域に配置され
、熱による放熱部４８０ａ４８０ｂの膨張時に放熱部４８０ａ、４８０ｂの表面に凹凸が
生じることを防止することができる。そして、発光素子２３０に対応しない突出防止層４
９５の部分は、共にパッケージ本体の高さ均衡を合わせることができる。
一方、図１７Ｂを参照すると、セラミック層４１０ｄの下部にもう一つのセラミック層
４１０ｆが位置し、前記セラミック層４１０ｆ上に電極パターン４７１ｄ、４７５ｄが位
置し得る。セラミック層４１０ｆ〜４１０ｅとキャビティの底面は階段状を有する。モー
ルディング部は形成されなくてもよい。
図１８は、第９の実施例に係る発光素子パッケージに含まれた放熱部を詳細に示した図
である。
図１８の（ａ）と（ｂ）は２個の放熱部４８０ａ、４８０ｂを示しており、（ｃ）と（
ｄ）は４個の放熱部４８０ａ〜４８０ｄを示している。このような複数の放熱部の構成に
より、発光素子パッケージの製造工程で熱による放熱部の変形を最小化することができ、
その結果、発光素子や発光素子パッケージが傾斜しないようにし、光出射角の均衡をなす
ことができる。
図１８の（ａ）と（ｂ）で、放熱部４８０ａ、４８０ｂの下部の幅Ｗｃは、放熱部４８
０ａ、４８０ｂの上部の幅Ｗｂ、Ｗｂより大きくなり得る。そして、各放熱部４８０ａ、
４８０ｂは距離Ｗｄだけ離隔している。上述した距離Ｗｄは、各放熱部４８０ａ、４８０
ｂ間に配置されたセラミック層の幅であり得る。
図１８の（ｃ）と（ｄ）で、４個の放熱部４８０ａ、４８０ｂ、４８０ｃ、４８０ｄが
配置されているが、４個の発光素子に対応して配置することができ、それぞれの放熱部４
８０ａ、４８０ｂ、４８０ｃ、４８０ｄ間の距離Ｗｄは同一であり、パッケージ本体をな
すセラミック層が配置されている。４個の放熱部４８０ａ、４８０ｂ、４８０ｃ、４８０
ｄは互いに対称をなして配置されている。
第９の実施例に係る光源モジュールで、上述した第８の実施例に係る電極パターンの内
容を適用することができ、重複する内容であるので、それについての説明は省略する。
図１９及び図２０は、第１０の実施例に係る光源モジュールを示した図である。上述し
た各実施例と重複する内容は再び説明しない。
図１９を参照すると、第１０の実施例に係る光源モジュールは、貫通ホール５１０ａが
形成された本体５１０と、前記貫通ホール５１０ａ内に配置される放熱部５２０と、前記
放熱部５２０上に配置されるサブマウント５３０と、前記サブマウント５３０上に配置さ
れる少なくとも一つの発光素子２３０とを備える。
本体５１０は、単一層のセラミック基板又は多層のセラミック基板であり得る。本体５
１０が多層のセラミック基板である場合、例えば、高温同時焼成セラミック（Ｈｉｇｈ
Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＨＴＣＣ）又は低温同時
焼成セラミック（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ
、ＬＴＣＣ）技術を用いて具現することができる。
本体５１０が多層のセラミック基板である場合、各層の厚さは同一であってもよく、異
なってもよく、これに制限することはない。
本体５１０内には多数の電極パターンが含まれ、これら電極パタンが発光素子２３０と
電気的に連結されることによって、発光素子２３０の駆動に必要な電流を供給することが
できる。
本体５１０は、側壁５１２ａと底面５１２ｂからなるキャビティ５１２を含むことがで
きる。図１９に示したように、本体５１０の側壁５１２ａは傾斜面を含んで構成すること
ができる。前記傾斜面は、発光素子２３０で発生した光を反射させ、オープン領域である
キャビティ５１２の上面に進行させることによって、光源モジュールの光抽出効率を向上
させることができる。
キャビティ５１２の側壁５１２ａと底面５１２ｂの少なくとも一部には反射層をコーテ
ィング、めっき又は蒸着することができる。
メタル基板の場合、工程上、キャビティを形成しにくいという短所があるが、セラミッ
ク基板はキャビティを形成し易く、熱に強いという長所を有する。しかし、セラミック基
板は、メタル基板に比べて熱伝導性に劣るので、放熱特性を補償するためにメタルスラッ
グ（ｍｅｔａｌ ｓｌｕｇ）からなる放熱部５２０を同時焼成（Ｃｏ―ｆｉｒｅｄ）した
り、又はＡｇＣｕでボンディングして熱処理した後、結合又は挿入して使用することがで
きる。
本体５１０には貫通ホール５１０ａが形成され、本体５１０にキャビティ５１２が形成
される場合、前記キャビティ５１２の底面５１２ｂに貫通ホール５１０ａを形成すること
ができる。前記貫通ホール５１０ａ内には放熱部５２０が挿入されて配置される。
前記貫通ホール５１０ａの内側面と、前記内側面と接する前記放熱部５２０の外側面５
２２とにパターンを形成して接触面積を広げることによって、放熱効果を増大させること
ができる。
図１９には、一例として前記パターンが階段状を有することを示したが、パターン形状
に対して制限することはない。
放熱部５２０は、熱伝導性に優れた金属を含むことができ、例えば、ＣｕＷ、ＣｕＭｏ
などのＣｕが含まれた合金、Ｃｕ単一金属、Ｍｏ、Ｗ又はＡｇのうち少なくとも一つを含
むことができる。
本体５１０と放熱部５２０の熱膨張係数を考慮すると、例えば、本体５１０がＨＴＣＣ
技術を用いて具現される場合、ＣｕＷを含む放熱部５２０を挿入して使用することが熱に
安定的であり、本体５１０がＬＴＣＣ技術を用いて具現される場合、Ａｇを含む放熱部５
２０を結合又は挿入して使用することが熱に安定的であり得る。
放熱部５２０上にはサブマウント５３０が配置される。サブマウント５３０は、導電性
基板又は絶縁性基板であり、例えば、Ｓｉ、ＳｉＣ又はＡｌＮなどの熱伝導率と熱膨張係
数を考慮した物質を含むことができる。
サブマウント５３０上には導電性接着層５４０が位置し、前記導電性接着層５４０を介
して発光素子２３０を付着することができる。
発光素子２３０で発生した熱がサブマウント５３０を経て放熱部５２０を介して外部に
放出されるので、サブマウント５３０は熱伝導性に優れた材質からなり得る。
サブマウント５３０が放熱部５２０上に配置されるので、発光素子２３０で発生した熱
が相対的に熱伝導率に劣る本体５１０の代わりに、熱伝導性に優れた放熱部５２０を介し
て外部に放出され、光源モジュールの信頼性を向上させることができる。
また、放熱部５２０に発光素子２３０を直接実装する場合、発光素子２３０が実装され
る放熱部５２０の上面が平らでない場合、発光素子２３０が浮いたり、不安定にボンディ
ングされ、放熱性と信頼性が低下し得るが、サブマウント５３０上に発光素子２３０を配
置することによって、このような問題を最小化することができる。
放熱部５２０は、発光素子２３０で発生した熱を外部に放出し、光源モジュールの信頼
性を維持する役割をするので、放熱部５２０と発光素子２３０は互いに垂直的に重畳する
ように配置することができる。
図１９には、一例として、三つの発光素子２３０を示しているが、実施例によって、そ
れ以上又はそれ以下の発光素子を含ませることもできる。
本体５１０は、無機材質からなっているので、約２６０〜４０５ｎｍ波長を有する深紫
外線（Ｄｅｅｐ ＵＶ）ＬＥＤ又は近紫外線（Ｎｅａｒ ＵＶ）ＬＥＤを含む発光素子２
３０を使用するとしても、発光素子２３０から放出された紫外線光によって本体５１０が
変色又は変質するおそれがなく、発光モジュールの信頼性を維持することができる。
本体５１０のキャビティ５１２のオープン領域である上面を覆うようにガラス部５５０
を位置させることができる。
前記ガラス部５５０は、発光素子２３０で発生した光を吸収せずに外部に通過させるよ
うに透明な材質と非反射コーティング膜からなり、例えば、ＳｉＯ２（Ｑｕａｒｔｚ、Ｕ
Ｖ Ｆｕｓｅｄ Ｓｉｌｉｃａ）、Ａｌ２Ｏ３（Ｓａｐｐｈｉｒｅ）又はＬｉＦ、ＭｇＦ
２、ＣａＦ２、Ｌｏｗ Ｉｒｏｎ Ｔｒａｎｓｐａｒｅｎｔ Ｇｌａｓｓ、Ｂ２Ｏ３など
を含むことができる。
前記ガラス部５５０は、発光素子２３０がＵＶ ＬＥＤである場合、発光素子２３０か
ら放出された紫外線光が光源モジュールの外部の有機物を破壊又は変質させることを防止
する役割をすることができる。
前記ガラス部１５０とキャビティ５１２との間の空間５６０は真空状態であってもよく
、窒素（Ｎ２）ガス又はフォーミングガス（ｆｏｒｍｉｎｇ ｇａｓ）で充填することも
できる。
セラミック基板で形成された本体５１０のキャビティ５１２の側壁５１２ａの上端には
、ガラス部５５０の縁部を支持可能な支持部５１４を形成することができる。
または、図２０に示したように、ガラス部５５０の代わりに、発光素子２３０を包囲す
るように前記本体５１０のキャビティ５１２内にモールディング部５６５を形成すること
もできる。
前記モールディング部５６５は、蛍光体が混合された高屈折率又は低屈折率のＳｉ―Ｒ
ｅｓｉｎ、紫外線に強いＳｉ―Ｒｅｓｉｎ、ハイブリッド系樹脂などを含むことができ、
これに対して制限することはない。
本体５１０と放熱部５２０の下部には放熱パッド５７０を配置することができる。
発光素子２３０で発生した熱がサブマウント５３０と放熱部５２０を経て放熱パッド５
７０を介して外部に放出されるので、放熱パッド５７０は、熱伝導性に優れた物質であり
、例えば、Ａｇ、Ａｕ又はＣｕのうちいずれか一つを含む金属であり得る。
前記放熱パッド５７０と本体５１０との間、そして、放熱パッド５７０と放熱部５２０
との間には熱伝導シート５７５が位置し得る。熱伝導シート５７５は、優れた熱伝導性、
電気絶縁性及び難燃性を有し、発熱部位と放熱パッドを密着させることによって熱伝達効
果を極大化させることができる。
図２１は、第１１の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１１の実施例に係る光源モジュールは、貫通ホール５１０ａが形成された本体５１０
と、前記貫通ホール５１０ａ内に配置される放熱部５２０と、前記放熱部５２０上に配置
される少なくとも一つの発光素子２３０とを備える。
光源モジュールが別途のサブマウント５３０を含まず、発光素子２３０が放熱部５２０
上に直接配置される点で、上述した第１０の実施例と異なっている。
前記放熱部５２０は導電性を有することができ、発光素子２３０が導電性接着層５４０
上にボンディングされるので、別途のワイヤボンディング工程がなくても前記発光素子２
３０と前記放熱部５２０とが直接通電することができる。
図２２は、第１２の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１２の実施例に係る光源モジュールは、前記本体５１０にツェナーダイオードボンデ
ィング部５８０が形成され、前記ツェナーダイオードボンディング部５８０にツェナーダ
イオード５８５が配置される。
前記ツェナーダイオードボンディング部５８０は、発光素子２３０が位置する空間と区
分して形成することができる。発光素子２３０の発光時、ツェナーダイオード５８５によ
って光が乱反射又は吸収され、発光素子２３０の発光効率が低下し得るので、ツェナーダ
イオード５８５を発光素子２３０が位置する空間と区分又は隔離する。
一例として、前記本体５１０にキャビティ５１２が形成された場合、前記ツェナーダイ
オードボンディング部５８０は、前記キャビティ５１２が形成されていない領域に位置し
得る。
前記ツェナーダイオードボンディング部５８０には、ジェンナーダイオード及びＡｕ―
ワイヤを保護するためにシリコーン樹脂などが充填されたモールディング部５９０を形成
することができる。
図２３は、第１３の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１３の実施例に係る光源モジュールは、一面に光源６００が配置され、前記光源６０
０と電気的に連結された電極パッド６１０を含む基板６２０と、前記基板６２０上に位置
し、前記電極パッド６１０に対応する領域にキャビティ６３２が位置するホルダー６３０
とを備え、前記電極パッド６１０は、前記キャビティ６３２内に配置され、ワイヤ６３４
、６３５が電気的に連結された突出電極部６３１とコンタクトされる。
前記光源６００は、発光素子を含み、発光素子をチップ状に基板に実装するＣＯＢ（Ｃ
ｈｉｐ Ｏｎ Ｂｏａｒｄ）タイプであり得る。
前記基板６２０は、回路パターンが形成されたメタル基板又はセラミック基板であり得
る。
前記セラミック基板は、単一層からなるか、多層からなり、前記基板６２０が多層のセ
ラミック基板である場合、例えば、高温同時焼成セラミック（Ｈｉｇｈ Ｔｅｍｐｅｒａ
ｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＨＴＣＣ）又は低温同時焼成セラミック
（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＬＴＣＣ）技
術を用いて具現することができる。
前記発光素子が約２６０〜３９５ｎｍの波長を有する深紫外線（Ｄｅｅｐ ＵＶ）ＬＥ
Ｄ又は近紫外線（Ｎｅａｒ ＵＶ）ＬＥＤを含むＵＶ ＬＥＤである場合、発光素子から
放出される紫外線光によって基板６２０が変色又は変質しないように、前記基板６２０は
セラミック基板からなり得る。
前記基板６２０の上面には、前記光源６００と電気的に連結された電極パッド６１０が
位置する。
電極パッド６１０が複数備えられた場合、前記電極パッド６１０は複数の電極パッドを
含む概念で使用することができる。
前記電極パッド６１０は、基板６２０の縁部領域に隣接して配置できるが、電極パッド
６１０の配置は、実施例によって変化させることができ、これに制限することはない。
前記電極パッド６１０は、前記基板６２０の上面にそのまま配置することもでき、前記
基板６２０にリセス６１４を形成し、前記リセス６１４内に配置することもできる。
すなわち、前記電極パッド６１０に対応する前記基板６２０の厚さと前記電極パッド６
１０に対応しない前記基板６２０の厚さは互いに異なり、一例として、前記電極パッド６
１０に対応する前記基板６２０の厚さがより薄くなり得る。
前記電極パッド６１０は、前記光源６００の第１の電極（図示せず）と電気的に連結さ
れたアノード電極パッド６１１と、前記アノード電極パッド６１１と離隔して位置し、前
記光源６００の第２の電極（図示せず）と電気的に連結されたカソード電極パッド６１２
とを含む。
前記アノード電極パッド６１１と前記カソード電極パッド６１２は同一方向に並んで配
列できるが、これに限定することはない。
図２３には、一例示として、第１の電極パッド６１０ａ及び第２の電極パッド６１０ｂ
のように、電極パッド６１０が二つ設けられた発光モジュールを示しているが、実施例に
よって電極パッド６１０を一つだけ設けたり、三つ以上設けた発光モジュールも可能であ
る。
前記電極パッド６１０を二つ以上設けた場合、外部電源の位置によって、発光モジュー
ルの位置や方向を変えずに便利な位置の電極パッド６１０を選択して使用できるという利
点がある。
前記ホルダー６３０は、前記基板６２０の上部に位置し、前記電極パッド６１０に対応
する領域が開放されたキャビティ６３２を有し、前記キャビティ６３２内に配置されたワ
イヤ６３４、６３５が前記電極パッド６１０とコンタクトされる。
すなわち、前記ホルダー６３０の前記キャビティ６３２内には外部電源と連結されたワ
イヤ６３４、６３５が配置され、前記ワイヤ６３４、６３５と電気的に連結された突出電
極部６３１は、前記アノード電極パッド６１１及び前記カソード電極パッド６１２とそれ
ぞれコンタクトされ、光源モジュールに電流を供給することができる。
前記ホルダー６３０の内部構造及び前記電極パッド６１０とのコンタクト構造に対して
は、図２５及び図２６を参照して後で説明する。
前記発光素子がＵＶ ＬＥＤを含む場合、発光素子から放出された紫外線光によって変
色又は変質しないように、前記ホルダー６３０は無機材質からなり得る。
図２３は、電極パッド６１０の形態に対する説明を容易にするために第１の電極パッド
６１０ａの上部のみにホルダー６３０を設けることを示したが、第２の電極パッド６１０
ｂの上部にもホルダー６３０を設けることができる。
図２４は、第１４の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１４の実施例に係る光源モジュールは、一面に光源６００が配置され、前記光源６０
０と電気的に連結された電極パッド６１０を含む基板６２０と、前記基板６２０上に位置
し、前記電極パッド６１０に対応する領域にキャビティ６３２が位置するホルダー６３０
とを備え、前記電極パッド６１０は、前記キャビティ６３２内に配置され、ワイヤと電気
的に連結された突出電極部６３１とコンタクトされる。
前記光源６００は、発光素子を含み、発光素子をチップ状に基板に実装するＣＯＢ（Ｃ
ｈｉｐ Ｏｎ Ｂｏａｒｄ）タイプであり得る。
前記電極パッド６１０は、前記光源６００の第１の電極（図示せず）と電気的に連結さ
れたアノード電極パッド６１１と、前記アノード電極パッド６１１と離隔して位置し、前
記光源６００の第２の電極（図示せず）と電気的に連結されたカソード電極パッド６１２
とを有する。
このとき、第１３の実施例とは異なり、前記アノード電極パッド６１１と前記カソード
電極パッド６１２は同一の方向に並んで配列せず、前記基板６２０上の区分される領域に
それぞれ配置することができる。
図２４では、一例示として、前記基板６２０の縁部領域の一部にアノード電極パッド６
１１が位置し、前記アノード電極パッド６１１と遠く離隔した対角線方向にカソード電極
パッド６１２が位置することを示した。
また、第１３の実施例とは異なり、アノード電極パッド６１１とカソード電極パッド６
１２が互いに遠く離隔して位置するので、ホルダー６３０も前記アノード電極パッド６１
１と前記カソード電極パッド６１２をそれぞれカバーするように分けられて配置され、前
記ホルダー６３０に形成されたキャビティ６３２内にも外部電源と連結された一つのワイ
ヤがそれぞれ配置される。
すなわち、第１３の実施例でのホルダー６３０と第１４の実施例でのホルダー６３０と
の差は、第１３の実施例のホルダー６３０は、一つのホルダーがアノード電極パッド６１
１とカソード電極パッド６１２を一度に全てカバーするので、キャビティ６３２内に互い
に異なる極性の二つのワイヤ６３４、６３５が配置されるが、第１４の実施例のホルダー
６３０は、アノード電極パッド６１１をカバーする一つのホルダーと、カソード電極パッ
ド６１２をカバーするもう一つのホルダーとが存在するので、それぞれのホルダーのキャ
ビティ６３２内にはそれぞれ異なる極性のワイヤ６３４又は６３５が配置される。
図２４は、電極パッド６１０の形態に対する説明を容易にするために、アノード電極パ
ッド６１１の上部のみにホルダー６３０を設けることを示したが、カソード電極パッド６
１２の上部にもホルダー６３０を設けることができる。
図２５は、ホルダーの締結部構成を示した図である。以下では、図２５を参照して実施
例に係る発光モジュールに配置されたホルダー６３０の締結構造を説明する。
図２５は、ホルダー６３０の上部面を省略し、下部面のみを示した。前記ホルダー６３
０は少なくとも一つの第１の締結部６３７を有し、締結手段６３８により、ホルダー６３
０の下面に配置される基板６２０に固定することができる。
図示していないが、前記基板６２０にも、前記第１の締結部６３７に対応する位置に締
結部を形成することができる。
図２５には、一例として、ホルダー６３０の下部面に締結部６３７としての二つの貫通
ホールが形成され、締結手段６３８としてのねじが前記ホルダー６３０の締結部６３７と
前記基板６２０の締結部（図示せず）とを結合し、前記ホルダー６３０が前記基板６２０
に固定される構成を示している。
第１の締結部６３７の形態と個数、締結手段６３８の種類などは、実施例によって多様
に変形可能であり、これに制限することはない。
図２６Ａ及び図２６Ｂは、ホルダー内に配置されたワイヤと基板上の電極パッドとのコ
ンタクト構造の一実施例を示した断面図である。
図２６Ａを参照すると、前記ホルダー６３０は、前記基板６２０上の電極パッド６１０
に対応してキャビティ６３２が位置し、前記キャビティ６３２内に配置され、ワイヤ６３
４と電気的に連結された突出電極部６３１が前記電極パッド６１０とコンタクトされる。
前記基板６２０にはリセス６１４が形成され、前記リセス６１４内に前記電極パッド６
１０を配置することもできる。
前記電極パッド６１０は、前記基板６２０に形成された回路パターン６１７と連結され
る。
従来は、外部電源と連結されたワイヤ６３４と基板６２０上の電極パッド６１０とをソ
ルダリング作業によって電気的に連結したが、ソルダリング作業は鉛などの重金属を使用
するので、環境汚染に致命的であり、コールドソルダリングなどによるワイヤ連結不良が
発生するという問題があった。
本実施例では、前記ホルダー６３０内に配置されたワイヤ６３４が突出電極部６３１を
介して前記電極パッド６１０と機械的に互いにコンタクトされるようにし、環境汚染の心
配がなく、電線連結不良などを最小化することによって発光モジュールの信頼性を向上さ
せることができる。
前記ホルダー６３０のキャビティ６３２内には、前記突出電極部６３１を支持するスプ
リング部６３９を備えることもできる。
前記スプリング部６３９は、前記ワイヤ６３４が突出電極部６３１を介して前記電極パ
ッド６１０とコンタクトされるとき、スプリング部６３９の復元力により、前記突出電極
部６３１が前記電極パッド６１０とより堅固に接触できるようにする。
前記スプリング部６３９の外面は絶縁物質でコーティングされ、前記ワイヤ６３４及び
前記電極パッド６１０との電気的短絡を防止することができる。
または、図２６Ｂに示したように、図２６Ａの突出電極部６３１とスプリング部６３９
とが一体型で形成された第２の電極部６３３を介してワイヤ６３４と電極パッド６１０を
電気的に連結することもできる。
このとき、前記キャビティ６３２の一面に別途の支持部６１５が位置し、前記第２の電
極部６３３の一側は、前記支持部６１５を貫通して支持することができる。
また、前記ホルダー６３０は、前記基板６２０と向かい合う下部面に少なくとも一つの
突出部６３６を備え、前記基板６２０は、前記突出部６３６に対応する位置に少なくとも
一つの収容溝６１８を備えるので、前記ホルダー６３０と前記基板６２０とを嵌め合わせ
ることができる。
前記突出部６３６と前記収容溝６１８は、図２５と関連して説明したように、締結手段
６３８と共に、前記ホルダー６３０と前記基板６２０とをより堅固に結合することができ
る。
図２６Ａ及び図２６Ｂは、一例として、アノード電極パッド６１１と電気的に連結され
るワイヤ６３４を示したが、カソード電極パッド６１２と電気的に連結されるワイヤ６３
５に対しても同一に適用することができる。
また、図示していないが、図２３に示したように、一つのホルダー６３０がアノード電
極パッド６１１とカソード電極パッド６１２を全てカバーするように配置された場合、前
記ホルダー６３０のキャビティ６３２には互いに異なる極性を有する二つのワイヤ６３４
、６３５が配置され、前記ワイヤ６３４、６３５は、前記基板６２０に配置されたアノー
ド電極パッド６１１及びカソード電極パッド６１２とそれぞれ電気的に連結することがで
きる。
図２７は、第１５の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１５の実施例に係る光源モジュールは、一面に光源６００が配置され、前記光源６０
０と電気的に連結された電極パッド６１０を有する基板６２０と、前記基板６２０上に位
置し、前記電極パッド６１０に対応する領域にキャビティ６３２が位置するホルダー６３
０とを備え、前記電極パッド６１０は、前記キャビティ６３２内に配置され、ワイヤと電
気的に連結された突出電極部６３１とコンタクトされる。
前記光源６００は、発光素子パッケージを含み、前記発光素子パッケージが基板上に実
装されたＰＯＢ（Ｐａｃｋａｇｅ Ｏｎ Ｂｏａｒｄ）タイプであり得る。
前記基板６２０の上面には電極パッド６１０が位置し、前記電極パッド６１０は、前記
光源６００の第１の電極（図示せず）と電気的に連結されたアノード電極パッド６１１と
、前記光源６００の第２の電極（図示せず）と電気的に連結されたカソード電極パッド６
１２とを有する。
上述したように、前記電極パッド６１０の個数と位置、前記電極パッド６１０に含まれ
たアノード電極パッド６１１とカソード電極パッド６１２の個数と配列には多くの形態が
あり得るが、図２７では、一例として、一つのアノード電極パッド６１１が前記基板６２
０の縁部領域の一部に位置し、前記アノード電極パッド６１１と遠く離隔して配列された
一つのカソード電極パッド６１２を示した。
また、前記アノード電極パッド６１１と前記カソード電極パッド６１２の位置に対応し
て、前記アノード電極パッド６１１と前記カソード電極パッド６１２をそれぞれカバーす
るホルダー６３０が配置される。
前記ホルダー６３０は、第１３及び第１４の実施例と関連して説明した通りであるので
、詳細な説明は省略する。
図２７では、電極パッド６１０の形態を見やすいように、前記アノード電極パッド６１
１の上部のみにホルダー６３０が配置されることを示したが、前記カソード電極パッド６
１２の上部にもホルダー６３０が配置される。
前記基板６２０は、回路パターンが形成されたメタル基板又はセラミック基板であり得
る。
前記セラミック基板は単一層又は多層からなり得る。前記基板６２０が多層のセラミッ
ク基板である場合、例えば、高温同時焼成セラミック（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒ
ｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＨＴＣＣ）又は低温同時焼成セラミック（Ｌｏ
ｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＬＴＣＣ）技術を用
いて具現することができる。
図２８は、第１６の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１６の実施例に係る光源モジュールは、一面に光源６００が配置され、前記光源と電
気的に連結された電極パッド６１０を含む基板６２０と、前記基板６２０上に位置し、前
記光源６００に対応する領域が開放された開放部７１０を含むホルダー７００と、前記開
放部７１０内に固定され、前記光源６００上に配置される拡散部材７２０とを備える。
前記光源６００は、発光素子を含み、発光素子をチップ状に基板６２０に実装するＣＯ
Ｂ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）タイプであり得る。
前記基板６２０は、回路パターンが形成されたメタル基板又はセラミック基板であり得
る。
前記セラミック基板は単一層又は多層からなり得る。前記基板６２０が多層のセラミッ
ク基板である場合、例えば、高温同時焼成セラミック（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒ
ｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＨＴＣＣ）又は低温同時焼成セラミック（Ｌｏ
ｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、ＬＴＣＣ）技術を用
いて具現することができる。
前記ホルダー７００は、前記基板６２０の縁部領域の少なくとも一部に対応して配置さ
れる支持プレート７３０と、前記電極パッド６１０に対応する領域が開放されたキャビテ
ィが備えられた少なくとも一つのカバーユニット８００とを含むことができる。
図２８を参照すると、前記支持プレート７３０は、前記基板６２０の四つの縁部領域の
うち一つの縁部領域に対応して配置される第１の支持プレート７３１と、前記第１の支持
プレート７３１と向い合って位置した第２の支持プレート７３２とを有することができる
。
このとき、前記第１の支持プレート７３１と前記第２の支持プレート７３２の内側面が
前記開放部７１０を形成する。
前記開放部７１０の内側面、すなわち、前記第１の支持プレート７３１と前記第２の支
持プレート７３２の内側面には挿入溝７３６が形成され、前記挿入溝７３６には拡散部材
７２０を挿入して締結することができる。
上述したように、前記支持プレート７３０は、前記基板６２０の縁部領域の少なくとも
一部に対応して配置できるが、前記支持プレート７３０の内側面が前記開放部７１０を形
成し、前記開放部７１０の内側面に形成された挿入溝７３６に拡散部材７２０が締結され
なければならないので、前記支持プレート７３０は互いに対称をなすように備えることが
できる。
前記支持プレート７３０は、前記基板６２０の縁部領域で前記基板６２０の上面と接し
て配置することができる。
前記カバーユニット８００は、前記基板６２０上に配置された電極パッド６１０をカバ
ーするように前記基板６２０の上部に配置される。
図２８には、一例として、第１のカバーユニット８００ａ及び第２のカバーユニット８
００ｂを二つ示したが、電極パッド６１０の個数又は配列位置によって、それ以下又はそ
れ以上のカバーユニットを備えることができる。
カバーユニット８００は、複数のカバーユニット８００ａ、８００ｂを含む概念で使用
することができる。
図示していないが、例えば、前記アノード電極パッド６１１と前記カソード電極パッド
６１２が隣接して並んで配列される場合、前記アノード電極パッド６１１と前記カソード
電極パッド６１２を全てカバーする一つのカバーユニット８００のみを備えることができ
る。
または、例えば、隣接して並んで配列されたアノード電極パッド６１１とカソード電極
パッド６１２が二つ以上存在する場合、カバーユニット８００は二つ以上備えることがで
きる。
図２８には、アノード電極パッド６１１が前記基板６２０の縁部領域の一部に配置され
、カソード電極パッド６１２が前記アノード電極パッド６１１と遠く離隔して配置される
ので、前記アノード電極パッド６１１をカバーする第１のカバーユニット８００ａと、前
記カソード電極パッド６１２をカバーする第２のカバーユニット８００ｂとがそれぞれ備
えられる。
前記カバーユニット８００と前記支持プレート７３０は、分離形成した後、互いに結合
することもできるが、図２８のように一体に形成することもできる。
図２９Ａは、支持プレートの一部を上部から見た斜視図で、図２９Ｂは、支持プレート
の一部を下部から見た斜視図である。
図２９Ａを参照すると、前記支持プレート７３０には少なくとも一つの第１の締結部７
４２が形成され、前記第１の締結部７４２に締結される締結手段７４４を備えることがで
きる。
図２９Ａには、一例として、前記第１の締結部７４２として貫通ホールが形成され、締
結手段７４４としてねじを示したが、これに限定することはない。
図示していないが、前記第１の締結部７４２に対応する前記基板６２０上の領域にも締
結部が形成され、前記締結手段７４４によって前記ホルダー７００を前記基板６２０に固
定することができる。
前記第１の締結部７４２の形態と個数、締結手段７４４の種類などは、実施例によって
多様に変形可能であり、これに制限することはない。
図２９Ｂを参照すると、前記支持プレート７３０は、前記基板６２０と向かい合う面に
少なくとも一つの突出部７４６を備えることができる。
図示していないが、前記突出部７４６に対応する前記基板６２０上の領域に収容部を形
成し、これらを嵌め合うことによって前記ホルダー７００を前記基板６２０に固定するこ
とができる。
前記突出部７４６と収容部の形態と個数、形成位置などは、実施例によって多様にな変
形可能であり、これに制限することはない。
再び図２８を参照すると、前記開放部７１０の内側面、すなわち、前記第１の支持プレ
ート７３１と前記第２の支持プレート７３２の内側面には挿入溝７３６を形成し、前記挿
入溝７３６に拡散部材７２０を挿入して締結することができる。
前記拡散部材７２０は、前記光源６００から入射された光の屈折と散乱を通して光投射
角を最大に広げ、光を均一に拡散できるようにする。
前記拡散部材７２０は、前記光源６００から放出された光を吸収せずに透過させ、発光
モジュールの光抽出効率を向上できるように透明な材質からなり得る。
前記光源６００がＵＶ ＬＥＤを含む場合、前記光源６００から放出された光によって
前記拡散部材７２０が変色又は変質しないように、前記拡散部材７２０は無機材質からな
り、例えば、ガラス材質又は透光性樹脂物を含んで構成することができる。
また、前記拡散部材７２０の表面には、光抽出パターン又は選択波長光遮断パターンが
位置し得る。
前記光抽出パターンは、光源６００で発生した光を乱反射させ、光源モジュールの光抽
出効率を向上させ、周期的又は非周期的に形成することができ、例えば、マイクロレンズ
アレイ（ＭＬＡ）を配列してパターンを形成することもできる。
前記選択波長光遮断パターンは、一種のカラーフィルターのような役割をすることがで
き、光源１００で発生した多くの波長領域の光のうち選択的な波長領域の光のみを選択的
に透過させることができる。
図示していないが、前記挿入溝７３６には、前記拡散部材７２０の上部に第１のプリズ
ムシート、第２のプリズムシート及び保護シートを配置することもでき、これらシートの
配置順序は変更可能である。
第１のプリズムシートは、支持フィルムの一面に透光性でありながら弾性を有する重合
体材料で形成されるが、前記重合体は、複数の立体構造が繰り返して形成されたプリズム
層を有することができる。第１のプリズムシートには、山部と谷部が繰り返してストライ
プタイプで備えられてパターンを形成することができる。
第２のプリズムシートでの山部と谷部の方向は、第１のプリズムシート内の支持フィル
ムの一面の山部と谷部の方向と垂直であり得る。
図３０は、第１７の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１７の実施例に係る光源モジュールは、一面に光源６００が配置され、前記光源と電
気的に連結された電極パッド６１０を有する基板６２０と、前記基板６２０上に位置し、
前記光源６００に対応する領域が開放された開放部７１０を有するホルダー７００と、前
記開放部７１０内に固定され、前記光源６００上に配置される拡散部材７２０とを備える
。
前記光源６００は、発光素子を含み、発光素子をチップ状に基板に実装するＣＯＢ（Ｃ
ｈｉｐ Ｏｎ Ｂｏａｒｄ）タイプであり得る。
前記ホルダー７００は、前記基板６２０の縁部領域の少なくとも一部に対応して配置さ
れる支持プレート７３０と、前記電極パッド６１０に対応する領域が開放されたキャビテ
ィが備えられた少なくとも一つのカバーユニット８００とを含むことができる。
図３０を参照すると、前記支持プレート７３０は、前記基板６２０の四つの縁部領域の
うち一つの縁部領域に対応して配置される第１の支持プレート７３１と、前記第１の支持
プレート７３１と向い合って位置した第２の支持プレート７３２と、前記第１の支持プレ
ート７３１の一側と前記第２の支持プレート７３２の一側とを連結する第３の支持プレー
ト７３３と、前記第３の支持プレート７３３と向い合って位置し、前記第１の支持プレー
ト７３１の他側と前記第２の支持プレート７３２の他側とを連結する第４の支持プレート
７３４とを有することができる。
このとき、前記第１、第２、第３、及び第４の支持プレート７３１〜７３４の内側面が
前記開放部７１０を形成する。
前記第３の支持プレート７３３及び前記第４の支持プレート７３４の構成は、上述した
第１の支持プレート７３１及び前記第２の支持プレート７３２と同一であるので、それに
ついての詳細な説明は省略する。
前記開放部７１０の内側面、すなわち、前記第１、第２、第３、及び第４の支持プレー
ト７３１〜７３４の内側面には挿入溝７３６を形成し、前記挿入溝７３６に拡散部材７２
０を挿入して締結することができる。
前記拡散部材７２０は、前記光源６００から入射された光の屈折と散乱を通して光投射
角を最大に広げ、光を均一に拡散できるようにする。
前記拡散部材７２０は、前記光源６００から放出された光を吸収せずに透過させ、発光
モジュールの光抽出効率を向上できるように透明な材質からなり得る。
前記光源６００がＵＶ ＬＥＤを含む場合、前記光源６００から放出された光によって
前記拡散部材７２０が変色又は変質しないように、前記拡散部材７２０は無機材質からな
り、例えば、ガラス材質からなり得る。
前記カバーユニット８００と前記第１〜第４の支持プレート７３１〜７３４は一体に形
成することができる。
図３１は、第１８の実施例に係る光源モジュールを示した図である。上述した各実施例
と重複する内容は再び説明しない。
第１８の実施例に係る光源モジュールは、上面に光源６００が配置された基板６２０と
、前記基板６２０の上部に位置し、前記光源６００に対応する領域が開放された開放部７
１０を含むホルダー７００と、前記開放部７１０に締結され、前記光源６００の上部に配
置される拡散部材７２０とを含む。そして、前記基板６２０の下部には放熱部材１０００
が配置される。
前記光源６００は、発光素子を含み、発光素子をチップ状に基板に実装するＣＯＢ（Ｃ
ｈｉｐ Ｏｎ Ｂｏａｒｄ）タイプであり得る。
前記ホルダー７００は、前記基板６２０の縁部領域の少なくとも一部に対応して配置さ
れる支持プレート７３０と、前記電極パッド６１０に対応する領域が開放されたキャビテ
ィが備えられた少なくとも一つのカバーユニット８００とを含むことができる。
図３１には、一例示として、前記支持プレート７３０が前記基板６２０の四つの縁部領
域のうち一つの縁部領域に対応して配置される第１の支持プレート７３１と、前記第１の
支持プレート７３１と向い合って位置した第２の支持プレート７３２と、前記第１の支持
プレート７３１の一側と前記第２の支持プレート７３２の一側とを連結する第３の支持プ
レート７３３と、前記第３の支持プレート７３３と向い合って位置し、前記第１の支持プ
レート７３１の他側と前記第２の支持プレート７３２の他側とを連結する第４の支持プレ
ート７３４とを含むことを示したが、互いに対称をなす二つの支持プレート７３１及び７
３２、又は７３３及び７３４のみを含むこともできる。
前記開放部７１０の内側面、すなわち、前記第１、第２、第３、及び第４の支持プレー
ト７３１〜７３４の内側面には挿入溝７３６が形成され、前記挿入溝７３６に拡散部材７
２０を挿入して締結することができる。
前記拡散部材７２０は、前記光源６００から入射された光の屈折と散乱を通して光投射
角を最大に広げ、光を均一に拡散できるようにする。
前記放熱部材１０００は、前記光源６００で発生した熱を外部に放出する役割をするの
で、熱伝導性に優れた材質からなり得る。
前記放熱部材１０００は、前記放熱部材１０００の下部面方向に形成された複数の放熱
フィン１０１０を含むことができる。前記放熱フィン１０１０は、前記放熱部材１０００
が外部空気と接する面積を広げることによって熱放出効果を向上させる。
前記放熱部材１０００と前記基板６２０との間には熱伝導性部材１０２０が位置し得る
。前記熱伝導性部材１０２０は、優れた熱伝導性、電気絶縁性及び難燃性を有して発熱部
位と放熱部材を密着させることによって熱伝達効果を極大化することができる。
前記支持プレート７３０は、前記支持プレート７３０から突出形成された少なくとも一
つの第２の締結部７５０を含むことができる。
前記第２の締結部７５０は、前記支持プレート７３０と同一面上で延長形成することが
でき、前記ホルダー７００の下部に位置する前記基板６２０の幅を超えて突出し得る。
前記支持プレート７３０に形成された前記第２の締結部７５０に対応する前記放熱部材
１０００上の領域にも締結部１０１５が形成され、締結手段７５５によって前記ホルダー
７００を前記放熱部材１０００に固定することができる。
図３１には、一例として、前記第２の締結部７５０が前記第１の支持プレート７３１と
前記第２の支持プレート７３２に備えられたことを示したが、これに限定することはない
。
前記第２の締結部７５０は、前記ホルダー７００を前記放熱部材１０００によって堅固
に固定できるように、向かい合う二つの支持プレート７３１及び７３２、又は７３３及び
７３４に対称をなして形成することができる。
前記ホルダー７００は、上述した各実施例のように基板６２０に結合して固定すること
もできるが、前記基板６２０には回路パターンなどが含まれており、締結部を形成するの
に制約が伴うおそれがあるので、前記ホルダー７００に別途の第２の締結部７５０を形成
し、締結手段７５５によって前記放熱部材１０００に固定することができる。
または、実施例によって、前記ホルダー７００を前記基板６２０と前記放熱部材１００
０の全てに結合して固定することもできる。
上述したように、前記基板６２０と前記放熱部材１０００との間には熱伝導性部材１０
２０を位置させ、前記基板６２０を前記放熱部材１０００に固定することができる。しか
し、熱伝導性部材１０２０の費用が高価であるので、前記第２の締結手段７５５を通して
前記ホルダー７００と前記放熱部材１０００を固定することによって、熱伝導性部材１０
２０がなくても前記基板６２０を前記放熱部材１０００に固定し、発光モジュールの作製
単価を低下させることができる。
図３２は、第１９の実施例に係る光源モジュールを示した図で、図３３は、第２０の実
施例に係る光源モジュールを示した図で、図３４は、第２１の実施例に係る光源モジュー
ルを示した図である。上述した各実施例と重複する内容は再び説明しない。
各実施例に係る光源モジュールは、一面に光源６００が配置され、前記光源と電気的に
連結された電極パッド６１０を有する基板６２０と、前記基板６２０上に位置し、前記光
源６００に対応する領域が開放された開放部７１０を有するホルダー７００と、前記開放
部７１０内に固定され、前記光源６００上に配置される拡散部材７２０とを備える。
前記光源６００は、発光素子パッケージを含み、前記発光素子パッケージが基板に実装
されるＰＯＢ（Ｐａｃｋａｇｅ Ｏｎ Ｂｏａｒｄ）タイプであり得る。
前記ホルダー７００は、前記基板６２０の縁部領域の少なくとも一部に対応して配置さ
れる支持プレート７３０と、前記電極パッド６１０に対応する領域が開放されたキャビテ
ィが備えられた少なくとも一つのカバーユニット８００とを有することができる。
第１９、第２０、及び第２１の実施例は、光源６００が発光素子パッケージを含むこと
を除いては、それぞれ第１６、第１７、及び第１８の実施例と類似するので、これについ
ての詳細な説明は省略する。
図３５は、上述した各実施例に係る光源モジュールが配置されたヘッドランプの一実施
例を示した図である。
図３５を参照すると、光源モジュール１１０１で生成された光は、リフレクタ１１０２
及びシェード１１０３で反射された後、レンズ１１０４を透過して車体の前方に向かうこ
とができる。
前記光源モジュール１１０１は、上述した各実施例に係る光源モジュールであり、発光
素子が基板上に実装されたＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）タイプであるか、発光
素子パッケージが基板上に実装されたＰＯＢ（Ｐａｃｋａｇｅ Ｏｎ Ｂｏａｒｄ）タイ
プであり得る。
以上のように、実施例を限定された実施例と図面によって説明したが、本発明は、前記
実施例に限定されるものではなく、本発明の属する分野で通常の知識を有する者であれば
、このような記載から多様な修正及び変形が可能である。
そのため、本発明の技術的範囲は、上述した実施例に限定して定めてはならず、後述す
る特許請求の範囲及び当該特許請求の範囲と均等なものによって定めなければならない。
２００ 発光素子パッケージ
２１０ パッケージ本体
２２０ 放熱部
２３０ 発光素子
２４０ モールディング部

Claims (9)

  1. 上面が概ね正方形形状のキャビティを備えるパッケージ本体と、
    前記キャビティに配置されている複数の発光素子と、
    それぞれの上面が前記キャビティの底面から露出されている複数の第１の電極パターン及び複数の第２の電極パターンと、を含み、
    前記複数の第１の電極パターンのそれぞれの上面は、前記キャビティの上面の中心点を基準として、他の前記複数の第１の電極パターンのいずれか一つの上面と概ね点対称であり、
    前記複数の第２の電極パターンのそれぞれの上面は、前記中心点を基準として、他の前記複数の第２の電極パターンのいずれか一つの上面と概ね点対称であり、
    前記複数の第１の電極パターンのそれぞれの上面は、
    前記複数の第２の電極パターンの上面に囲まれている概ね正方形形状の中央面と、
    前記中央面から連続する面であって、前記キャビティの側壁まで延在する第１側壁延在面と、を含み、
    前記複数の第２の電極パターンのそれぞれの上面は、
    第１方向に沿って前記複数の第１の電極パターンのいずれか一つの上面と前記キャビティの側壁の間に延在する第１方向延在面と、
    前記第１方向と直交する第２方向に沿って前記複数の第１の電極パターンのいずれか一つの上面と前記キャビティの側壁の間に延在する第２方向延在面と、
    前記第１方向延在面と前記第２方向延在面の間の面から連続する面であって、前記キャビティの側壁まで延在する第２側壁延在面と、を含み、
    前記第１側壁延在面は、前記第１方向に隣接する２つの前記第１方向延在面の間に配置され、且つ、前記第２方向に隣接する２つの前記第２方向延在面の間には配置されない、発光素子パッケージ。
  2. 前記中央面の上には前記複数の発光素子のいずれか一つが配置されている、請求項１に記載の発光素子パッケージ。
  3. 一端が前記複数の発光素子のいずれか一つの上面に連結され、且つ、他端が前記複数の第２の電極パターンのいずれか一つの上面に連結されているワイヤを含む、請求項１又は請求項２に記載の発光素子パッケージ。
  4. 前記複数の発光素子のそれぞれは、垂直型構造の発光素子である、請求項１乃至請求項３のいずれか一項に記載の発光素子パッケージ。
  5. 前記パッケージ本体は、前記複数の第１の電極パターン及び前記複数の第２の電極パターンの下に複数のセラミック層を含む、請求項１乃至請求項４のいずれか一項に記載の発光素子パッケージ。
  6. 前記複数のセラミック層のそれぞれには、それぞれが前記複数の第１の電極パターン及び前記複数の第２の電極パターンの少なくとも一つに電気的に接続されている複数の貫通電極が設けられている、請求項１乃至請求項５のいずれか一項に記載の発光素子パッケージ。
  7. 前記複数のセラミック層のうち隣接する２つのセラミック層の界面には、それぞれが前記複数の第１の電極パターン及び前記複数の第２の電極パターンの少なくとも一つ、及び、前記複数の貫通電極の少なくとも一つに電気的に接続されている複数の第３の電極パターンが設けられ、
    前記複数のセラミック層のうち最下層のセラミック層の下面には、それぞれが前記複数の第１の電極パターン及び前記複数の第２の電極パターンの少なくとも一つ、前記複数の貫通電極の少なくとも一つ、及び、前記複数の第３の電極パターンの少なくとも一つに電気的に接続されている複数の第４の電極パターンが設けられている、請求項６に記載の発光素子パッケージ。
  8. 前記隣接する２つのセラミック層の一方に設けられている前記複数の貫通電極のそれぞれは、前記隣接する２つのセラミック層の他方に設けられている前記複数の貫通電極と重畳しない位置に設けられている、請求項６又は請求項７に記載の発光素子パッケージ。
  9. 前記パッケージ本体は、ＡｌＮを含む、請求項１乃至請求項８のいずれか一項に記載の発光素子パッケージ。
JP2017085863A 2011-08-22 2017-04-25 発光素子パッケージ、光源モジュール及びこれを含む照明システム Active JP6312899B2 (ja)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
KR1020110083721A KR20130021298A (ko) 2011-08-22 2011-08-22 발광소자 패키지, 라이트 유닛 및 표시장치
KR10-2011-0083721 2011-08-22
KR10-2011-0084718 2011-08-24
KR1020110084718A KR20130022053A (ko) 2011-08-24 2011-08-24 발광소자 패키지, 발광소자 패키지 제조방법, 라이트 유닛, 표시장치
KR1020110131466A KR101902393B1 (ko) 2011-12-09 2011-12-09 발광소자 패키지
KR10-2011-0131466 2011-12-09
KR1020110139806A KR101976531B1 (ko) 2011-12-22 2011-12-22 발광 모듈
KR10-2011-0140236 2011-12-22
KR1020110140236A KR101891717B1 (ko) 2011-12-22 2011-12-22 발광소자 패키지 및 이를 포함하는 조명시스템
KR10-2011-0139806 2011-12-22
KR1020110143152A KR20130074991A (ko) 2011-12-27 2011-12-27 발광 모듈
KR10-2011-0143152 2011-12-27
KR10-2011-0147361 2011-12-30
KR1020110147361A KR101894353B1 (ko) 2011-12-30 2011-12-30 발광소자 패키지 및 이를 포함하는 조명시스템

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012183660A Division JP2013046072A (ja) 2011-08-22 2012-08-22 発光素子パッケージ、光源モジュール及びこれを含む照明システム

Publications (2)

Publication Number Publication Date
JP2017126803A JP2017126803A (ja) 2017-07-20
JP6312899B2 true JP6312899B2 (ja) 2018-04-18

Family

ID=46690439

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012183660A Pending JP2013046072A (ja) 2011-08-22 2012-08-22 発光素子パッケージ、光源モジュール及びこれを含む照明システム
JP2017085863A Active JP6312899B2 (ja) 2011-08-22 2017-04-25 発光素子パッケージ、光源モジュール及びこれを含む照明システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012183660A Pending JP2013046072A (ja) 2011-08-22 2012-08-22 発光素子パッケージ、光源モジュール及びこれを含む照明システム

Country Status (4)

Country Link
US (1) US8773006B2 (ja)
EP (1) EP2562832B1 (ja)
JP (2) JP2013046072A (ja)
CN (1) CN103078033B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140039740A (ko) 2012-09-25 2014-04-02 엘지이노텍 주식회사 발광소자 패키지
KR101373710B1 (ko) 2012-12-12 2014-03-13 (주)포인트엔지니어링 엘이디 금속기판 패키지 및 그 제조방법
KR102053408B1 (ko) * 2013-07-11 2019-12-06 엘지이노텍 주식회사 발광 소자
US9887324B2 (en) * 2013-09-16 2018-02-06 Lg Innotek Co., Ltd. Light emitting device package
KR20150039518A (ko) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 발광소자
DE102013114691A1 (de) * 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und adaptiver Scheinwerfer für ein Kraftfahrzeug
JP6171921B2 (ja) * 2013-12-24 2017-08-02 日亜化学工業株式会社 配線基板及び発光装置
KR20160036862A (ko) 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
KR101738980B1 (ko) 2015-02-05 2017-05-24 주식회사 루멘스 발광 모듈 및 조명 장치
US10041645B2 (en) * 2015-07-06 2018-08-07 Panasonic Intellectual Property Management Co., Ltd. Light source unit, lighting device, and vehicle
DE102016107495B4 (de) * 2016-04-22 2022-04-14 Tdk Electronics Ag Vielschicht-Trägersystem, Verfahren zur Herstellung eines Vielschicht-Trägersystems und Verwendung eines Vielschicht-Trägersystems
KR102588807B1 (ko) 2016-12-15 2023-10-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지 및 그 제조방법, 자동 초점 장치
CN118117024A (zh) * 2017-03-21 2024-05-31 Lg 伊诺特有限公司 半导体元件封装和自动聚焦装置
EP3633719A4 (en) * 2017-05-26 2021-03-17 Kyocera Corporation SUBSTRATE FOR THE ASSEMBLY OF ELECTRONIC COMPONENTS, ELECTRONIC DEVICE AND ELECTRONIC MODULE
KR20200013705A (ko) 2017-06-27 2020-02-07 엔지케이 인슐레이터 엘티디 투명 밀봉 부재 및 그 제조 방법
EP3528296B1 (en) * 2018-02-16 2020-06-03 Nichia Corporation Light emitting element and light emitting device
CN109031779B (zh) * 2018-07-25 2024-06-11 京东方科技集团股份有限公司 发光二极管基板、背光模组和显示装置
KR20200064399A (ko) * 2018-11-29 2020-06-08 주식회사 글로우원 투명 led 패널
CN111384220A (zh) * 2018-12-27 2020-07-07 南昌欧菲生物识别技术有限公司 光发射器、深度相机及电子设备
US11610935B2 (en) 2019-03-29 2023-03-21 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
CN110752281A (zh) * 2019-10-31 2020-02-04 开发晶照明（厦门）有限公司 发光二极管封装结构及其承载座
US11621173B2 (en) 2019-11-19 2023-04-04 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
CN111029896B (zh) * 2019-12-23 2021-02-05 常州纵慧芯光半导体科技有限公司 一种eel激光器tof模组封装结构及其制作方法
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
TWI777125B (zh) * 2020-01-22 2022-09-11 晶智達光電股份有限公司 雷射元件封裝結構
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
JP7244771B2 (ja) * 2020-04-02 2023-03-23 日亜化学工業株式会社 面状光源の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3924481B2 (ja) * 2002-03-08 2007-06-06 ローム株式会社 半導体チップを使用した半導体装置
US7242033B2 (en) * 2002-03-08 2007-07-10 Rohm Co., Ltd. Semiconductor device using LED chip
JP4773755B2 (ja) * 2005-07-01 2011-09-14 ローム株式会社 チップ型半導体発光素子
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
US20070063213A1 (en) * 2005-09-21 2007-03-22 Lighthouse Technology Co., Ltd. LED package
JP2007149810A (ja) * 2005-11-25 2007-06-14 Kyocera Corp 発光素子用配線基板および発光装置
JP4417906B2 (ja) * 2005-12-16 2010-02-17 株式会社東芝 発光装置及びその製造方法
JP2007242856A (ja) * 2006-03-08 2007-09-20 Rohm Co Ltd チップ型半導体発光素子
US7655957B2 (en) * 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
JP2008071955A (ja) * 2006-09-14 2008-03-27 Nichia Chem Ind Ltd 発光装置
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
US20080179618A1 (en) * 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package
JP5167977B2 (ja) * 2007-09-06 2013-03-21 日亜化学工業株式会社 半導体装置
JP2009071013A (ja) * 2007-09-13 2009-04-02 Ngk Spark Plug Co Ltd 発光素子実装用基板
JP5224802B2 (ja) * 2007-09-29 2013-07-03 京セラ株式会社 発光素子収納用パッケージ、発光装置ならびに発光素子収納用パッケージおよび発光装置の製造方法
JP5340583B2 (ja) * 2007-11-26 2013-11-13 スタンレー電気株式会社 半導体発光装置
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
JP5063555B2 (ja) * 2008-10-17 2012-10-31 電気化学工業株式会社 発光素子搭載用基板
JP5263515B2 (ja) * 2008-10-20 2013-08-14 東芝ライテック株式会社 照明装置
JP5305950B2 (ja) * 2009-01-29 2013-10-02 京セラ株式会社 発光装置及びこれを用いた照明装置
JP2010274256A (ja) * 2009-01-29 2010-12-09 Kyocera Corp 光照射ヘッド、露光デバイス、画像形成装置、液滴硬化装置、および液滴硬化方法
JP5539658B2 (ja) * 2009-02-26 2014-07-02 日鉄住金エレクトロデバイス株式会社 反射材およびそれを用いた反射体および発光素子搭載用基板
TWM362362U (en) * 2009-03-06 2009-08-01 Acpa Energy Conversion Devices Co Ltd Heat conduction structure for heating element
JP2010238972A (ja) * 2009-03-31 2010-10-21 Toshiba Lighting & Technology Corp 発光体および照明器具
DE112010002822T5 (de) * 2009-07-03 2012-06-14 Seoul Semiconductor Co., Ltd. Gehäuse für licht emittierende dioden
JP2011023620A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 配線基板
US9039216B2 (en) * 2010-04-01 2015-05-26 Lg Innotek Co., Ltd. Light emitting device package and light unit having the same

Also Published As

Publication number Publication date
JP2013046072A (ja) 2013-03-04
US8773006B2 (en) 2014-07-08
EP2562832B1 (en) 2019-12-18
CN103078033A (zh) 2013-05-01
JP2017126803A (ja) 2017-07-20
EP2562832A3 (en) 2016-03-16
US20130049563A1 (en) 2013-02-28
CN103078033B (zh) 2018-04-13
EP2562832A2 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP6437154B2 (ja) 発光素子パッケージ
JP6312899B2 (ja) 発光素子パッケージ、光源モジュール及びこれを含む照明システム
US9620691B2 (en) Light emitting device package
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
JP2020526004A (ja) 発光素子パッケージ及び光源装置
TW201909451A (zh) 發光裝置封裝
KR20190025333A (ko) 발광소자 패키지
EP2562834B1 (en) Light emitting diode package
KR102358842B1 (ko) 발광소자 패키지 및 광원 장치
KR20130060638A (ko) 발광 소자, 이를 포함하는 발광 소자 패키지, 및 이를 포함하는 조명 시스템
KR20190014323A (ko) 발광소자 패키지 및 그 제조방법
KR20190021989A (ko) 발광소자 패키지
KR20190025330A (ko) 발광소자 패키지
KR20190044414A (ko) 발광소자 패키지
KR20190010352A (ko) 발광소자 패키지 및 그 제조방법
KR20190010353A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180320

R150 Certificate of patent or registration of utility model

Ref document number: 6312899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250