CN112786741A - 一种led芯片的制作方法及其产品 - Google Patents
一种led芯片的制作方法及其产品 Download PDFInfo
- Publication number
- CN112786741A CN112786741A CN201911093315.4A CN201911093315A CN112786741A CN 112786741 A CN112786741 A CN 112786741A CN 201911093315 A CN201911093315 A CN 201911093315A CN 112786741 A CN112786741 A CN 112786741A
- Authority
- CN
- China
- Prior art keywords
- substrate
- thickness
- epitaxial
- manufacturing
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 191
- 238000005520 cutting process Methods 0.000 claims abstract description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 15
- 239000010980 sapphire Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 abstract description 37
- 238000000227 grinding Methods 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000002313 adhesive film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000005336 cracking Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 235000014820 Galium aparine Nutrition 0.000 description 2
- 240000005702 Galium aparine Species 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 206010041662 Splinter Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种LED芯片的制作方法及其产品，该制作方法将衬底先进行一次减薄后再进行隐形切割，然后再将衬底减薄至目标厚度，隐形切割形成的激光划痕可以释放衬底和外延结构的应力，改善了LED晶圆在第二次减薄时的曲翘，以解决现有的LED晶圆的衬底研磨至较薄厚度时，晶圆边缘曲翘严重，造成制程良率低问题。
Description
技术领域
本发明涉及发光二极管制造工艺领域，具体是涉及一种LED芯片的制作方法及其产品。
背景技术
发光二极管(Light Emitting Diode，简称LED)通过电子与空穴复合释放能量发光，其具备高效电光转换效率，其广泛应用于照明、显示等领域。小尺寸LED作为市场前景广阔的新技术，近两年尤其受关注，其中无透明基板支撑的Micro-LED目前因为存在技术路线不确定和成本较高的原因，短时间内难以大规模商业化，而具有透明基板支撑的Mini-LED已经开始应用于LCD背光和小间距的RGB显示产品。
目前具有透明基板的LED芯片厚度一般不小于80μm，而随着小尺寸LED芯片的开发和发展，要求芯片的厚度越来越薄，其目的是减小显示屏拼接处的光阻挡和提高显示效果，因而厚度不超过60μm芯片需求逐渐增多。但是由于衬底和外延结构的应力，在现有的芯片制程工艺中，当LED晶圆(wafer)的衬底研磨至较薄厚度时，晶圆边缘曲翘严重，这导致了晶圆在后续的裂片制程中易出现异常，造成制程良率低。因此开发超薄芯片结构和方法成为新的挑战。
发明内容
本发明旨在提供一种LED芯片的制作方法，以解决现有的LED晶圆的衬底研磨至较薄厚度时，晶圆边缘曲翘严重，而导致造成制程良率低问题。
具体方案如下：
一种LED芯片的制作方法，包括以下步骤：
S0、提供LED晶圆，该LED晶圆包括衬底以及位于衬底上的多个外延单元；
S1、对衬底背离外延单元的一侧进行第一次减薄，以使衬底的厚度减薄至第一厚度；
S2、在一次减薄后的衬底内进行隐形切割，以在衬底中形成多条激光划痕，每条激光划痕的位置均位于相邻两外延单元之间，以定义出LED芯片的尺寸；
S3、对衬底背离外延单元的一侧进行第二次减薄，以使衬底的厚度减薄至目标厚度，且步骤S2形成的激光划痕位于二次减薄后的衬底内；
S4、利用衬底上的多条激光划痕对衬底进行裂片，以形成多颗LED芯片。
该制作方法与现有技术相比较具有以下优点：该制作方法将衬底先进行一次减薄后再进行隐形切割，然后再将衬底减薄至目标厚度，隐形切割形成的激光划痕可以释放衬底和外延结构的应力，改善了该LED晶圆(wafer)在第二次减薄后的曲翘，以使衬底的厚度在研磨至薄的厚度后，LED晶圆(wafer)的曲翘程度仍在裂片工艺的允许范围内，相对于直接研磨至目标厚度后，再进行隐形切割裂片的现有工艺，该制作方法降低LED晶圆薄片隐切裂片的难度，同时也降低了裂片崩角崩边异常，提高了制程良率。
本发明还提供另一种LED芯片的制作方法，以解决现有的LED晶圆的衬底研磨至较薄厚度时，晶圆边缘曲翘严重，而导致造成制程良率低问题。
具体方案如下：
一种LED芯片的制作方法，包括以下步骤：
S0、提供LED晶圆，该LED晶圆包括衬底以及位于衬底上的多个外延单元；
S1、对衬底背离外延单元的一侧进行第一次减薄，以使衬底的厚度减薄至第一厚度；
S2、在一次减薄后的衬底内进行隐形切割，以在衬底中形成多条激光划痕，每条激光划痕的位置均位于相邻两外延单元之间，以定义出LED芯片的尺寸；
S3、对衬底背离外延单元的一侧进行第二次减薄，以使衬底的厚度减薄至目标厚度，且当减薄至目标厚度时，该衬底受到激光划痕的应力作用而使该LED晶圆沿激光划痕产生崩裂，以形成多颗LED芯片。
该制作方法与现有技术相比较具有以下优点：该制作方法将衬底先进行一次减薄后再进行隐形切割，然后再将衬底减薄至目标厚度，隐形切割形成的激光划痕可以释放衬底和外延结构的应力，其不仅解决了研磨LED晶圆薄片曲翘而导致隐切异常的问题，而且无需现有技术中用劈刀来进行劈裂的工艺，也降低了小尺寸芯片裂片的难度，尤其适用于小尺寸超薄芯片的制作。
本发明同时提供了一种LED芯片，该LED芯片包括衬底及位于衬底之上的外延结构，可以采用上述任意一种方法制作，其中衬底的厚度优选为80μm下，更佳为60μm以下，使得LED芯片的整体厚度减薄。
在一些实施例中，该LED芯片的外延结构通过外延生长形成于该衬底之上，例如，该衬底为一适于进行外延生长的衬底，例如蓝宝石衬底，该外延结构可以系一GaN基半导体材料叠层。
在一些实施例中，该LED芯片的外延结构可以通过一透明粘合层与该衬底结合，例如该外延叠层可以为一AlGaInP系半导体材料叠层，通过一透明粘合层与诸如蓝宝石衬底结合，从而形成一具有同侧电极的LED芯片。
附图说明
图1为实施例1提供的LED芯片的制作方法的流程示意图。
图2为实施例1中衬底及其表面上的外延结构的剖面结构示意图。
图3为实施例1中经过芯片端前段制程在外延结构上形成电极后的衬底及其表面结构的剖面结构示意图。
图4为实施例1中经过一次减薄后的衬底及其表面结构的剖面结构示意图。
图5为实施例1中经过隐切后的衬底及其表面结构的剖面结构示意图。
图6为实施例1中经过二次减薄后的衬底及其表面结构的剖面结构示意图。
图7为实施例1中经过裂片后形成的单颗LED芯片的剖面结构示意图。
图8为通过实施例1提供的制作方法所制得的LED芯片的侧面图。
图9为实施例2提供的LED芯片的制作方法的流程示意图。
图10为实施例2中经过贴膜步骤后的衬底及其表面结构的剖面结构示意图。
图11为实施例3中砷化镓衬底及其表面上的AlGaInP系外延结构的剖面结构示意图。
图12为实施例3中在AlGaInP系外延结构上沉积键合材料的剖面结构示意图。
图13为实施例3中AlGaInP系外延结构通过键合材料层键合在蓝宝石衬底上的剖面结构示意图。
图14为实施例3中键合固定在蓝宝石衬底上的AlGaInP系晶圆移除砷化镓衬底后的剖面结构示意图。
具体实施方式
为进一步说明各实施例，本发明提供有附图。这些附图为本发明揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本发明的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本发明进一步说明。
实施例1
本实施例提供了一种LED芯片的制作方法，如图1所示，包括：
步骤S0：提供LED晶圆(wafer)，该LED晶圆包括衬底以及位于衬底上的多个外延单元，每一外延单元都包括外延结构和位于外延结构上的电极。
其中，衬底可以为蓝宝石衬底、碳化硅衬底或者氮化镓衬底等。在本实施例中，衬底选用蓝宝石衬底，外延结构生长于蓝宝石衬底的c-plane面上。
外延结构至少包括位于衬底上依次层叠的第一导电型半导体层、有源层以及第二导电型半导体层。例如，本实施例中的第一导电型半导体层为N型氮化层，有源层为GaN基量子阱层，第二导电型半导体层为P型氮化物层。其中N型氮化物层、多量子阱层和P型氮化物层为LED芯片的外延结构的基本构成单元，在此基础上，外延结构还可以包括其他对LED芯片的性能具有优化作用的功能结构层。外延结构可以通过物理气相沉积(Physical VaporDeposition，PVD)、化学气相沉积(Chemical Vapor Deposition，CVD)、外延生长(EpitaxyGrowth Technology)和原子束沉积(Atomic Layer Deposition，ALD)等方式形成在衬底上。
参考图2，图2为衬底及其表面上的外延结构的剖面结构示意图，其中外延结构至少包括依次形成于衬底表面的N型氮化物层、多量子阱层和P型氮化物层。在图2中，标号1表示LED晶圆，10表示衬底，20表示外延结构，201表示N型氮化物层，202表示多量子阱层，203表示P型氮化物层。
参考图3，图3为经过芯片端前段制程在外延结构上形成电极后的衬底及其表面结构的剖面结构示意图。每个外延单元至少包括在衬底表面依次排列的N型氮化物层201、多量子阱层202、P型氮化物层203、透明导电层204以及位于N型氮化物层表面的N电极206和位于透明导电层204表面的P电极205；其中，N电极206与N型氮化物层201接触，P电极205与透明导电层204接触。由于在外延结构上完成芯片端前段制程，以获得多个外延单元的具体过程为本领域技术人员所熟知，本申请在此不做赘述。
步骤S1：对衬底背离外延结构的一侧进行第一次减薄，以使衬底10的厚度减薄至第一厚度L1。
参考图4，图4为经过步骤S1后的衬底及其表面结构的剖面结构示意图。
本实施例中的第一次减薄采用研磨、抛光的方式达成，研磨、抛光不仅将衬底的厚度减薄，而且还可降低衬底以及外延结构的应力。另外，研磨、抛光还可使得衬底表面平坦化处理至透明光亮，以利于下一步骤的激光隐切工艺。其中，第一厚度L1大于目标厚度，例如以常规600～750μm厚度的蓝宝石衬底为例，一次研磨后衬底减薄至200～500μm，例如可以为400μm，但并不限定于此，可视实际情况而定，但优选一次减薄后衬底的厚度不小于200μm，因为衬底研磨至200μm以下，衬底会容易出现翘曲。
步骤S2：对衬底进行隐形切割，以在衬底中形成多个激光划痕，每个激光划痕的位置均位于相邻两外延单元之间，以定义出LED芯片的尺寸。优选地，在衬底10内部进行隐形切割的位置与到外延单元的垂直距离D不小于20μm，此时激光蚀刻衬底内部形成的裂纹绝大部分不会延伸至衬底的正面，可以避免激光蚀刻损坏外延结构。为避免后续对衬底进行二次减薄过程中因研磨而发生崩裂，即该LED晶圆在二次减薄研磨至目标厚度时，该LED晶圆仍然保持整片结构，在衬底10内部进行隐形切割的位置到外延单元的垂直距离D优选小于衬底的目标厚度10μm以上，例如，在LED芯片的目标厚度为80μm以下，衬底二次减薄后的目标厚度为70μm，则切割的位置到外延单元的垂直跨度以不大于60μm为佳。在这里，在衬底10内部进行隐形切割的位置是指激光在衬底内部聚焦打点的位置。
这里所说的隐形切割是指通过控制激光发射器，按照特定的频率向衬底内发射一定功率、波长及焦距的激光脉冲，以在衬底内的预设位置形成变质层结构，变质层结构一般为材料结构松弛的腔体或空腔(即激光划痕)。隐形切割时，激光进入衬底内，并在衬底中形成激光划痕，该激光划痕为纵向直线通道和横向直线通道构成的网络结构。在本实施例中，隐形切割过程中对激光的频率、功率不作限定，其根据实际情况而定。
参考图5，图5为经过步骤S2后的衬底及其表面结构的剖面结构示意图。在图5中，标号101表示隐形切割形成的激光划痕。
步骤S3：对衬底背离外延结构的一侧进行第二次减薄，以使衬底的厚度减薄至目标厚度L2，且步骤S2形成的激光划痕位于二次减薄后的衬底内。
参考图6，图6为经过步骤S3后的衬底及其表面结构的剖面结构示意图。
本实施例中的第二次减薄采用研磨、抛光的方式达成。由于步骤S2中隐切形成的激光划痕可以释放衬底和外延结构的应力，改善了该LED晶圆(wafer)在第二次减薄后的曲翘，因此衬底在研磨减薄至更小的厚度的情况下(例如60μm)，LED晶圆(wafer)的边缘曲翘程度仍在可接受的范围内，而且激光划痕还可以作为LED芯片侧面的粗化结构。
其中，该LED晶圆在研磨至目标厚度时，这些激光划痕不会引起衬底因研磨而崩裂。优选地，步骤S2形成的激光划痕在二次减薄后的衬底内的深度与到外延结构的一侧距离不小于20μm，避免损伤外延结构。以二次减薄后的衬底厚度为60μm为例，激光切割的位置到外延结构的垂直距离优选不超过50μm，较佳为25～45μm，这些激光划痕不会损伤外延的光电特性，且不会导致衬底因研磨而崩裂，即该LED晶圆在研磨至目标厚度时，该LED晶圆仍然保持整片结构和光电特性。
S4：裂片，利用衬底上的多个激光划痕对衬底进行裂片，以形成多颗LED芯片(die)。该裂片工艺可以采用现有技术中的正裂或者背裂的方式来实现，正裂或者背裂的具体过程为本领域技术人员所熟知，本申请在此不做赘述。在一变形实施例中，也可以通过扩膜的方式，将衬底沿第一次激光划痕的位置裂开，从而形成多个LED芯片。
参考图7，图7为经过步骤S4后形成的单颗LED芯片的剖面结构示意图。在图7中，标号1’表示裂片后形成的单颗LED芯片。该LED芯片包括衬底10及形成在该衬底上的外延结构及电极，其中衬底10的厚度优选为60μm以下，使得该LED芯片的总厚度不超过80μm。参考图8，图8为通过本实施例中制作方法所制得的LED芯片的侧面图，该LED芯片的总厚度约为60μm，激光切割的位置到衬底的背面的距离约20μm，到衬底的正表面的距离(即与外延层的距离)约为30μm，在制程中具有较高的良率。其衬底的侧壁形成激光划痕，该激光划痕由激光打点的位置向上、下两侧延伸，该激光划痕主要集中于衬底侧壁的中下部，且位于衬底的上表面之下未穿透衬底上表面到达外延层。
本实施例提供的制作方法，衬底先进行一次减薄后再进行隐形切割，然后再将衬底减薄至目标厚度，隐形切割形成的激光划痕可以释放衬底和外延结构的应力，改善了该LED晶圆(wafer)在第二次减薄后曲翘，以使衬底的厚度在研磨至小于80μm后，LED晶圆(wafer)的曲翘程度仍在裂片工艺的允许范围内。相对于直接研磨至目标厚度后，再进行隐形切割裂片的现有工艺，该制作方法降低LED晶圆(wafer)薄片隐切裂片的难度，同时也降低了裂片崩角崩边异常，提高了制程良率。
需明确的是，虽然本实施例提供的制作方法在厚度小于80μm的超薄芯片制作中更具优势，但也可应用在于大于等于80μm厚度芯片的制作。
实施例2
本实施例也提供了一种LED芯片的制作方法，该制作方法与实施例1中的制造方法大致相同，参考图8，包括：
步骤S0：提供LED晶圆(wafer)，该LED晶圆包括衬底以及位于衬底上的多个外延单元，每一外延单元都包括外延结构和位于外延结构上的电极。
步骤S1：对衬底背离外延结构的一侧进行第一次减薄，以使衬底的厚度减薄至第一厚度L1。
步骤S2：对衬底进行隐形切割，以在衬底中形成多个激光划痕，每个激光划痕的位置均位于相邻两外延单元之间，以定义出LED芯片的尺寸。
步骤S3：对衬底背离外延结构的一侧进行第二次减薄，以使衬底的厚度减薄至目标厚度L2。
上述步骤S1、S2与实施例1中的方法相同，因此不再进行赘述。其与实施例1中的制作方法的差别在于，在对衬底背离外延结构的一侧进行第一次减薄后，或者在隐形切割后还具有一贴膜步骤，以及步骤S3第二次减薄的厚度不同。
本实施例的贴膜步骤S12位于步骤S1和步骤S2之间。参考图9，图9为经过贴膜步骤后的衬底及其表面结构的剖面结构示意图。步骤S12是在经上述步骤S1减薄后衬底的外延单元表面上贴设一粘性膜，该粘性膜具有一定的粘性，能够粘附在外延单元上，并将衬底上的所有外延单元覆盖住，该粘性膜的作用是在覆盖在LED晶圆(wafer)的外延面上，起到一定的保护作用，并且在该LED晶圆(wafer)完成裂片工艺后，形成的单颗LED芯片(die)能够粘附在该粘性膜上。该粘性膜可以是UV膜、蓝膜等。图9中的标号30表示粘性膜。
步骤S3在进行对衬底背离外延结构的一侧进行第二次减薄，当研磨、抛光至目标厚度后，因衬底受到激光划裂内应力的作用，该LED晶圆(wafer)沿激光划痕产生崩裂，将该LED晶圆(wafer)分裂而形成多颗LED芯片(die)。通常来说，步骤S2形成的激光划痕在二次减薄后的衬底内的深度与到外延结构的一侧距离不小于20μm，避免损伤外延结构。以二次减薄后的衬底厚度为60μm为例，激光划痕的深度到外延结构的一侧距离超过50μm时，该LED晶圆(wafer)分裂会沿激光划痕而产生崩裂。
相对于实施例1，本实施例所提供的制作方法将实施例1中的二次减薄以及裂片的工艺流程(即实施例1中的步骤S3和步骤S4)合并成一步骤，即在进行二次减薄时，当研磨、抛光至目标厚度后，因衬底受到激光划裂内应力的作用，产生崩裂而实现裂片，因而无需实施例1中的裂片工艺。
本实施例提供的制备方法将研磨与划裂工艺相结合，其不仅解决了研磨LED晶圆薄片曲翘而导致隐切异常的问题，而且无需实施例1中用劈刀来进行劈裂的工艺，也降低了小尺寸芯片裂片的难度，尤其适用于小尺寸超薄芯片的制作。
实施例3
本实施例也提供了一种LED芯片的制作方法，该制作方法与实施例1或实施例2中的制作方法大致相同，其差别在于，实施例1或实施例2中的外延结构为InGaN系，其直接通过外延的方式生长于蓝宝石衬底的c-plane面上。而本实施例中的外延结构为AlGaInP系，该AlGaInP系外延结构先生长于砷化镓衬底上，然后通过转移的方式将该AlGaInP系外延结构转移至蓝宝石衬底上。
具体的，参考图11，图11为砷化镓衬底及其表面上的AlGaInP系外延结构，其中，AlGaInP系外延结构至少包括依次形成于衬底表面的N型半导体层、有源层和P型半导体层。在图11中，标号11表示砷化镓衬底，21表示AlGaInP系外延结构，211表示N型半导体层，212表示有源层，213表示P型半导体层。
参考图12，图12为在AlGaInP系外延结构上沉积键合材料的剖面结构示意图。其中标号214表示键合材料层。键合材料层可以通过蒸镀等方式形成于P型半导体层上，然后通过抛光的方式其键合材料层表面形成光滑的面，以便于后续的键合操作。
参考图13，图13为AlGaInP系外延结构通过键合材料层键合在蓝宝石衬底上的剖面结构示意图。其中标号10表示蓝宝石衬底。AlGaInP系晶圆可以通过晶圆键合(Waferbonding)的方式键合固定在蓝宝石衬底上。
参考图14，图14为键合固定在蓝宝石衬底上的AlGaInP系晶圆移除砷化镓衬底后的剖面结构示意图。移除砷化镓衬底可以通过打磨、抛光蚀刻等方式来实现。
最后通过芯片前段制程在AlGaInP系外延结构上形成电极，并通过实施例1或者实施例2中的制作方法来实现薄的衬底，从而使得AlGaInP系LED芯片的衬底厚度的不超过80μm。由于AlGaInP系的芯片前段制程为现有技术，因而在此不再进行赘述。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。
Claims (10)
1.一种LED芯片的制作方法，其特征在于，包括以下步骤：
S0、提供LED晶圆，该LED晶圆包括衬底以及位于衬底上的多个外延单元；
S1、对衬底背离外延单元的一侧进行第一次减薄，以使衬底的厚度减薄至第一厚度；
S2、在一次减薄后的衬底内进行隐形切割，以在衬底中形成多条激光划痕，每条激光划痕的位置均位于相邻两外延单元之间，以定义出LED芯片的尺寸；
S3、对衬底背离外延单元的一侧进行第二次减薄，以使衬底的厚度减薄至目标厚度，且步骤S2形成的激光划痕位于二次减薄后的衬底内；
S4、利用衬底上的多条激光划痕对衬底进行裂片，以形成多颗LED芯片。
2.一种LED芯片的制作方法，其特征在于，包括以下步骤：
S0、提供LED晶圆，该LED晶圆包括衬底以及位于衬底上的多个外延单元；
S1、对衬底背离外延单元的一侧进行第一次减薄，以使衬底的厚度减薄至第一厚度；
S2、在一次减薄后的衬底内进行隐形切割，以在衬底中形成多条激光划痕，每条激光划痕的位置均位于相邻两外延单元之间，以定义出LED芯片的尺寸；
S3、对衬底背离外延单元的一侧进行第二次减薄，以使衬底的厚度减薄至目标厚度，且当减薄至目标厚度时，该衬底受到激光划痕的应力作用而使该LED晶圆沿激光划痕产生崩裂，以形成多颗LED芯片。
3.根据权利要求1或者2所述的制作方法，其特征在于：步骤S1中第一厚度为200μm以上。
4.根据权利要求1或者2所述的制作方法，其特征在于：步骤S2中在所述衬底内部进行隐形切割的位置与到所述外延单元的垂直距离不小于20μm，且不大于60μm。
5.根据权利要求1或者2所述的制作方法，其特征在于：在步骤S3中二次减薄后，所述衬底的厚度为80μm以下。
6.根据权利要求1所述的制作方法，其特征在于：步骤S4中通过扩膜或者劈裂的方式，使得所述LED晶圆分离为多颗LED芯片。
7.一种采用权利要求1至6所述的任一制作方式制得的LED芯片，包括衬底及位于所述衬底之上的外延结构，所述衬底的厚度为80μm以下。
8.根据权利要求7所述的LED芯片，其特征在于：所述衬底的厚度为60μm以下。
9.根据权利要求7所述的LED芯片，其特征在于：所述衬底为蓝宝石衬底，所述外延结构通过外延生长或者粘合的方式形成于成该衬底上。
10.根据权利要求7所述的LED芯片，其特征在于：所述衬底具有连接正面和背面的侧壁，该侧壁具有由激光烧灼而成的粗化结构，该粘化结构与所述衬底的正面的距离大于零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911093315.4A CN112786741A (zh) | 2019-11-11 | 2019-11-11 | 一种led芯片的制作方法及其产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911093315.4A CN112786741A (zh) | 2019-11-11 | 2019-11-11 | 一种led芯片的制作方法及其产品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112786741A true CN112786741A (zh) | 2021-05-11 |
Family
ID=75749595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911093315.4A Pending CN112786741A (zh) | 2019-11-11 | 2019-11-11 | 一种led芯片的制作方法及其产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786741A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881862A (zh) * | 2023-02-16 | 2023-03-31 | 江西兆驰半导体有限公司 | 一种mini LED芯片减薄方法及mini LED |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354841A (ja) * | 1998-06-04 | 1999-12-24 | Rohm Co Ltd | 半導体発光素子の製法 |
| US20020068373A1 (en) * | 2000-02-16 | 2002-06-06 | Nova Crystals, Inc. | Method for fabricating light emitting diodes |
| CN103681981A (zh) * | 2012-09-25 | 2014-03-26 | 上海蓝光科技有限公司 | 一种功率型发光二极管的制作方法 |
| CN103811602A (zh) * | 2012-11-09 | 2014-05-21 | 上海蓝光科技有限公司 | GaN基LED芯片制备方法 |
| JP2017084923A (ja) * | 2015-10-27 | 2017-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
| CN107369747A (zh) * | 2017-08-31 | 2017-11-21 | 厦门乾照光电股份有限公司 | 一种led芯片及其制备方法 |
| CN108538783A (zh) * | 2018-06-15 | 2018-09-14 | 佛山市国星半导体技术有限公司 | 一种隐形切割led芯片及其制作方法 |
| CN108666212A (zh) * | 2018-05-02 | 2018-10-16 | 南方科技大学 | 一种led芯片制作方法 |
| CN110291627A (zh) * | 2019-04-15 | 2019-09-27 | 厦门市三安光电科技有限公司 | 一种led芯粒及led芯片的隐形切割方法 |
-
2019
- 2019-11-11 CN CN201911093315.4A patent/CN112786741A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354841A (ja) * | 1998-06-04 | 1999-12-24 | Rohm Co Ltd | 半導体発光素子の製法 |
| US20020068373A1 (en) * | 2000-02-16 | 2002-06-06 | Nova Crystals, Inc. | Method for fabricating light emitting diodes |
| CN103681981A (zh) * | 2012-09-25 | 2014-03-26 | 上海蓝光科技有限公司 | 一种功率型发光二极管的制作方法 |
| CN103811602A (zh) * | 2012-11-09 | 2014-05-21 | 上海蓝光科技有限公司 | GaN基LED芯片制备方法 |
| JP2017084923A (ja) * | 2015-10-27 | 2017-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
| CN107369747A (zh) * | 2017-08-31 | 2017-11-21 | 厦门乾照光电股份有限公司 | 一种led芯片及其制备方法 |
| CN108666212A (zh) * | 2018-05-02 | 2018-10-16 | 南方科技大学 | 一种led芯片制作方法 |
| CN108538783A (zh) * | 2018-06-15 | 2018-09-14 | 佛山市国星半导体技术有限公司 | 一种隐形切割led芯片及其制作方法 |
| CN110291627A (zh) * | 2019-04-15 | 2019-09-27 | 厦门市三安光电科技有限公司 | 一种led芯粒及led芯片的隐形切割方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881862A (zh) * | 2023-02-16 | 2023-03-31 | 江西兆驰半导体有限公司 | 一种mini LED芯片减薄方法及mini LED |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11038082B2 (en) | Method of separating light emitting devices formed on a substrate wafer | |
| US6878563B2 (en) | Radiation-emitting semiconductor element and method for producing the same | |
| US11901342B2 (en) | Discontinuous patterned bonds for semiconductor devices and associated systems and methods | |
| US20090315069A1 (en) | Thin gallium nitride light emitting diode device | |
| KR101905590B1 (ko) | 얇은 ｎ-형 영역을 갖는 ⅲ-ｖ족 발광 디바이스 | |
| CN107482031B (zh) | GaN基微米级LED阵列及其制备方法 | |
| US8158490B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
| US10002988B2 (en) | Surface treatment of a semiconductor light emitting device | |
| KR20080096997A (ko) | 발광다이오드 소자의 제조방법 | |
| KR100815226B1 (ko) | 질화갈륨계 발광 다이오드 소자의 제조방법 | |
| US11862752B2 (en) | Light-emitting diode and method for manufacturing the same | |
| CN102437254A (zh) | 切割分离发光二极管晶片形成发光二极管芯片的方法 | |
| CN112786741A (zh) | 一种led芯片的制作方法及其产品 | |
| US20230163243A1 (en) | Light-emitting device and method for manufacturing the same | |
| US20040169185A1 (en) | High luminescent light emitting diode | |
| KR100889569B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| KR101308127B1 (ko) | 발광 다이오드의 제조 방법 | |
| JP2005347700A (ja) | 発光素子およびその製造方法 | |
| KR20090028235A (ko) | 질화물계 발광소자 및 그 제조방법 | |
| JPH11354837A (ja) | 発光ダイオードおよびその製造方法 | |
| CN112993107A (zh) | 发光二极管及其制作方法 | |
| CN221176227U (zh) | 一种晶圆 | |
| CN113795931B (zh) | 发光二极管及其制作方法 | |
| KR100631419B1 (ko) | 질화갈륨계 발광 다이오드 소자의 제조방법 | |
| CN118073494A (zh) | 发光二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231012 Address after: 436000 No. 18, Gaoxin fifth road, Gedian Development Zone, Ezhou City, Hubei Province Applicant after: Hubei San'an photoelectric Co.,Ltd. Address before: 5 / F, complex building, 1721 Luling Road, Siming District, Xiamen City, Fujian Province, 361000 Applicant before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |