CN104538522B - 一种高压芯片led结构及其制作方法 - Google Patents
一种高压芯片led结构及其制作方法 Download PDFInfo
- Publication number
- CN104538522B CN104538522B CN201410855506.0A CN201410855506A CN104538522B CN 104538522 B CN104538522 B CN 104538522B CN 201410855506 A CN201410855506 A CN 201410855506A CN 104538522 B CN104538522 B CN 104538522B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- light emitting
- emitting semiconductor
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
本发明提供一种高压芯片LED结构及其制作方法,通过三步PECVD生长法在隔离槽内填充绝缘材料,解决了LED器件良率和可靠性提升的问题;其次,本发明通过动态刻蚀工艺形成隔离槽,解决了常规刻蚀工艺刻蚀均匀性不足导致芯片因短路而失效的问题;另外,在P型外延层与扩展电极之间设置阻挡层和扩展辅助层,解决了LED芯片发光亮度和发光均匀性的问题;此外,通过常规蒸发方式制作出扩展电极,无需价格昂贵的溅射设备形成扩展电极,降低了高压LED芯片的生产成本。
Description
技术领域
本发明属于半导体光电芯片制造领域,尤其涉及一种高压芯片LED结构及其制作方法。
背景技术
自从20世纪90年代初商业化以来,经过二十几年的发展,GaN基LED已被广泛应用于户内外显示屏、投影显示用照明光源、背光源、景观亮化照明、广告、交通指示等领域,并被誉为二十一世纪最有竞争力的新一代固体光源。然而对于半导体发光器件LED来说,要代替传统光源,进入高端照明领域,必须考虑三个因素:一是发光亮度及发光均匀性的提升,二是器件良率和可靠性的提升,三是生产成本的降低。
近年来,在政府各种政策的激励和推动下,各种为提高LED发光亮度的技术应运而生,例如图形化衬底技术、阻挡层技术、扩展辅助层技术、侧壁粗化技术、DBR技术、优化电极结构、在衬底或透明导电膜上制作二维光子晶体等。其中图形化衬底技术最具成效,在2010年到2012年间,前后出现的锥状结构的干法图形化衬底和金字塔形状的湿法图形化衬底完全取代了表面平坦的蓝宝石衬底成为LED芯片的主流衬底,使LED的晶体结构和发光亮度都得到了革命性的提高;阻挡层技术也能使LED器件的发光亮度提高5-10个百分点;然而亮度的提升是照明用半导体发光器件LED永无止境的追求,甚至各种提高LED发光亮度的技术的并用也赶不上时代的进步对LED发光亮度的需求。
随着半导体集成技术的高速发展,一种称为高压芯片的LED结构应运而生,此种结构的LED一般是在发光半导体层形成后,通过光刻刻蚀工艺在所述发光半导体层上形成隔离槽,再在隔离槽内填充绝缘材料,最后在各绝缘分离的发光半导体层上制作电极并形成串联结构;此种结构的LED能够满足现阶段某些照明领域对LED发光亮度之需求,然而要同时满足人们对发光均匀性以及器件良率和可靠性的需求,赢得人们对LED照明光源的信赖和忠诚,将阻挡层技术和/或扩展辅助层技术结合于高压芯片技术中势在必行;如何在降低LED生产成本或至少在不增加LED现有生产成本的基础上实现上述方案是非常重要的。
发明内容
本发明的目的在于提供一种提高高压芯片LED可靠性和抗击穿能力且能同时降低其生产成本的LED结构及其制作方法。
为了解决上述问题,本发明提供一种高压芯片LED结构制作方法,包括:
提供一衬底;
在所述衬底上形成发光半导体层,所述发光半导体层包括依次层叠的N型半导体层、有源层和P型半导体层;
刻蚀所述发光半导体层形成若干阶梯型通孔,所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽,所述凹槽暴露所述N型半导体层的表面,所述隔离槽暴露所述衬底的表面,所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层;
通过PECVD工艺在所述发光半导体层上、所述凹槽底部暴露出的N型发光半导体层和所述隔离槽底部暴露出的衬底上形成绝缘薄膜防护层;
通过PECVD工艺射频产生富氧等离子体以对所述阶梯型通孔的侧壁进行等离子体处理;
通过PECVD工艺在所述绝缘薄膜防护层上继续沉积绝缘材料,直至填满所述阶梯型通孔;
去除部分所述绝缘材料,仅保留所述隔离槽内以及所述P型发光半导体层靠近隔离槽的边缘的绝缘材料形成隔离层;
在每个独立发光半导体层上形成P焊盘,在每个独立发光半导体层的阶梯型通孔内形成N焊盘,并将部分相邻的独立发光半导体层的N焊盘和P焊盘电连接形成串联结构;以及
在所述独立发光半导体层所有暴露的表面上形成钝化保护层,所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的P焊盘和为尾的独立发光半导体层上的N焊盘的引线孔。
可选的,在所述的高压芯片LED结构制作方法中,所述富氧等离子体是笑气等离子体。
可选的,在所述的高压芯片LED结构制作方法中,通过动态刻蚀工艺在所述发光半导体层中形成隔离槽,所述动态刻蚀工艺包括:
步骤一:所述衬底相对静止于刻蚀机台的反应腔体内,采用感应耦合等离子体对发光半导体层执行刻蚀工艺;
步骤二:终止感应耦合等离子体刻蚀工艺,所述衬底发生对称性运动;
重复上述步骤一和步骤二直至形成所述隔离槽。
可选的,在所述的高压芯片LED结构制作方法中,形成隔离层之后,在所述P型发光半导体层的部分区域上形成阻挡层。
可选的,在所述的高压芯片LED结构制作方法中,形成阻挡层的同时还在所述P型外延层上形成阵列排布的扩展辅助层。
可选的,在所述的高压芯片LED结构制作方法中,形成阻挡层之后,在所述P型发光半导体层和阻挡层上形成扩展电极。
可选的,在所述的高压芯片LED结构制作方法中,所述扩展电极通过蒸发、光刻和刻蚀工艺形成。
本发明还提供一种高压芯片LED结构,包括:
衬底;
形成于所述衬底上的发光半导体层,所述发光半导体层包括依次层叠的N型发光半导体层、有源层和P型发光半导体层;
形成于所述发光半导体层中的若干阶梯型通孔,所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽,所述凹槽暴露所述N型发光半导体层的表面,所述隔离槽暴露所述衬底的表面,所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层;
形成于每个独立发光半导体层的隔离槽内并覆盖相邻的独立发光半导体层的P型发光半导体层边缘的隔离层;
形成于每个独立发光半导体层上的P焊盘,形成于每个独立发光半导体层的阶梯型通孔内的N焊盘,部分相邻的独立发光半导体层的N焊盘和P焊盘电连接形成串联结构;以及
形成于所述独立发光半导体层所有暴露的表面上的钝化保护层,所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的P焊盘和为尾的独立发光半导体层上的N焊盘的引线孔。
可选的,在所述的高压芯片LED结构中,还包括形成于所述P型发光半导体层上的阻挡层。
可选的,在所述的高压芯片LED结构中,还包括形成于所述P型外延层上阵列排布的扩展辅助层。
可选的,在所述的高压芯片LED结构中,还包括形成于所述P型发光半导体层上并覆盖所述阻挡层的扩展电极。
与现有技术相比,本发明提供的高压芯片LED结构及其制作方法具有以下优点:
1、通过三步PECVD生长法在隔离槽内形成隔离层,其间对阶梯型通孔的侧壁进行了等离子体处理,中和掉暴露出来的P型发光半导体层、N型发光半导体层和有源层上的化学悬挂键,从而解决击穿的问题;并且,通过绝缘薄膜防护层保护P型发光半导体层的表面和凹槽内暴露的N型发光半导体层的表面,使其免受后续第二步所述的富氧等离子体的损伤,有利于提高LED器件良率和可靠性。
2、本发明通过动态刻蚀工艺形成隔离槽,解决了常规刻蚀工艺刻蚀均匀性不足导致芯片因短路而失效的问题。
3、本发明在P型外延层与扩展电极之间设置阻挡层和扩展辅助层,解决了LED芯片发光亮度和发光均匀性的问题。
4、由于本发明通过三步PECVD生长法在隔离槽内形成隔离层的方案解决了LED器件良率和可靠性的问题,使得本发明可以通过常规蒸发方式在隔离层形成后制作扩展电极,所以无需价格昂贵的溅射设备形成扩展电极,降低了高压LED芯片的生产成本。
5、各个独立发光半导体的第一电极和第二电极可以根据需求在形成独立发光半导体第一电极和第二电极的同时通过电极连接层电连接,即形成任意颗数的串联结构,形成串联结构的独立发光半导体层无需再进行单独测试、单独切割、单独封装,降低了成本;并且,由于各个发光半导体层可以在形成电极的同时形成串联结构,所以本发明所提供的LED结构能够在较大电压下工作。
附图说明
参照附图,根据下面的详细描述,可以更加清楚地理解本发明。为了清楚起见,图中各个层的相对厚度以及特定区的相对尺寸并没有按比例绘制。在附图中:
图1A至图1K是本发明实施例一提供的高压芯片LED结构的制作过程中的剖面示意图;
图2是本发明实施例二提供的高压芯片LED结构的剖面示意图。
具体实施方式
下面结合附图更详细地说明本发明所提供的高压芯片LED结构及其制作方法。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
本发明提供一种高压芯片LED结构的制作方法,包括如下步骤:
提供一衬底;
在所述衬底上形成发光半导体层,所述发光半导体层包括依次层叠的N型半导体层、有源层和P型半导体层;
刻蚀所述发光半导体层形成若干阶梯型通孔,所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽,所述凹槽暴露所述N型半导体层的表面,所述隔离槽暴露所述衬底的表面,所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层;
通过PECVD工艺在所述发光半导体层上、所述凹槽底部暴露出的N型发光半导体层和所述隔离槽底部暴露出的衬底上形成绝缘薄膜防护层;
通过PECVD工艺射频产生富氧等离子体以对所述阶梯型通孔的侧壁进行等离子体处理;
通过PECVD工艺在所述绝缘薄膜防护层上继续沉积绝缘材料,直至填满所述阶梯型通孔;
去除部分所述绝缘材料,仅保留所述隔离槽内以及所述P型发光半导体层靠近隔离槽的边缘的绝缘材料形成隔离层;
在每个独立发光半导体层上形成P焊盘,在每个独立发光半导体层的阶梯型通孔内形成N焊盘,并将部分相邻的独立发光半导体层的N焊盘和P焊盘电连接形成串联结构;以及
在所述独立发光半导体层所有暴露的表面上形成钝化保护层,所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的P焊盘和为尾的独立发光半导体层上的N焊盘的引线孔。
下面结合图1A至图1K详细说明本实施例的高压芯片LED结构及其制作方法。
如图1A所示,提供一衬底1,所述衬底1优选为蓝宝石衬底,进一步的,所述衬底1为图形化的蓝宝石衬底。
如图1B所示,通过MOCVD工艺或分子束外延技术在所述衬底1上形成发光半导体层2,所述发光半导体层2至少包括依次层叠在衬底1上的N型发光半导体层21、有源层22和P型发光半导体层23。
如图1C和图1D所示,刻蚀所述发光半导体层2形成若干阶梯型通孔,所述阶梯型通孔包括凹槽3以及与所述凹槽3连通的隔离槽4,所述凹槽3的截面宽度大于所述隔离槽4的截面宽度,所述凹槽3暴露所述N型半导体层21的表面,所述隔离槽4暴露所述衬底1的表面,所述阶梯型通孔将发光半导体层2分割成若干分离的独立发光半导体层。
具体的,首先,如图1C所示,通过常规的光刻刻蚀工艺在所述发光半导体层2的预定区域形成凹槽3,所述凹槽3贯穿P型半导体层23、有源层22和部分N型半导体层21,即,凹槽3内的P型半导体层23和有源层22完全被去除,而N型半导体层21被去除一部分;接着,如图1D所示,在所述发光半导体层2中形成隔离槽4,所述隔离槽4暴露所述衬底1的表面,即,隔离槽4内的P型半导体层23、有源层22和N型半导体层21完全被去除,凹槽3和隔离槽4共同构成上宽下窄的阶梯型通孔。
优选实施例中,通过动态刻蚀工艺在所述发光半导体层2中形成隔离槽4,所述动态刻蚀工艺包括如下步骤:
步骤一:所述衬底1相对静止于刻蚀机台的反应腔体内,采用感应耦合等离子体对发光半导体层2执行刻蚀工艺;
步骤二:终止感应耦合等离子体刻蚀工艺,所述衬底1发生对称性运动;
循环重复步骤一和步骤二直至形成隔离槽4。
由于通常刻蚀机台的反应腔体内等离子体分布不均匀,若衬底1始终停留在一个位置直至完成隔离槽的刻蚀,片内均匀性不理想,因此步骤二中将所述衬底1进行对称性运动,即所述衬底1每次刻蚀后转动一定角度,每次刻蚀是在不同位置进行的,如此消除了反应腔体内离子分布不均匀带来的影响,通过上述动态刻蚀工艺形成隔离槽4,解决了现有刻蚀均匀性不佳导致的高压芯片因短路而失效的问题。
本发明在形成若干阶梯型通孔之后,通过三步PECVD生长法在所述发光半导体层2上以及所述阶梯型通孔内填充绝缘材料51。其中,所述三步PECVD生长法具体包括:
第一步:如图1E所示,通过PECVD工艺在所述发光半导体层2上、所述凹槽3底部暴露出的N型发光半导体层21和所述隔离槽4底部暴露出的衬底1上形成绝缘薄膜防护层50,以保护P型发光半导体层23的表面和凹槽3内暴露的N型发光半导体层21的表面,使其免受后续第二步所述的富氧等离子体的损伤,由于阶梯型通孔的侧壁陡直,相比于其他位置更难沉积材料,故而可以通过控制绝缘薄膜防护层50的厚度以达到所述阶梯型通孔侧壁即凹槽3和隔离槽4侧壁不会覆盖绝缘薄膜防护层的目的;本步骤中,通入硅烷和笑气,硅烷的流量范围例如是30sccm~50sccm,笑气的流量范围例如是600sccm~1000sccm,射频功率范围例如是50w~300w,所述绝缘薄膜防护层50的厚度范围是当然,本发明并不局限于上述说明,所述绝缘薄膜防护层50的厚度也可适应性变化,只要凹槽3和隔离槽4底部和P型发光半导体层23上形成绝缘薄膜防护层50而凹槽3和隔离槽4侧壁不会被覆盖即可;
第二步:通过PECVD工艺射频产生富氧等离子体以对所述阶梯型通孔的侧壁进行等离子体处理,以中和掉暴露出来的P型发光半导体层23、N型发光半导体层21和有源层22上的化学悬挂键,提高高压LED芯片的良率和可靠性;并且,由于P型发光半导体层23的表面已经被绝缘薄膜防护层50覆盖,不会受富氧等离子体的损伤;本步骤中,通入含氧气体,例如笑气,从而产生笑气等离子体以对阶梯型通孔的侧壁进行等离子体处理,笑气的流量范围是500sccm-5000sccm,射频功率范围是50w-300w;
第三步:如图1F所示,通过PECVD工艺在所述绝缘薄膜防护层50上继续沉积绝缘材料51,直至填满所述阶梯型通孔,通常情况下,由于阶梯型通孔的存在,因而沉积的绝缘材料51的表面往往并非是平坦表面,而是对应于阶梯型通孔的位置具有凹陷;本步骤中,可通入硅烷和笑气,硅烷的流量范围是30sccm-100sccm,笑气的流量范围是600sccm-2000sccm,射频功率范围是50w-300w。
本发明通过三步PECVD生长法在隔离槽内填充绝缘材料,其间对阶梯型通孔的侧壁进行了等离子体处理,中和掉暴露出来的P型发光半导体层23、N型发光半导体层21和有源层22上的化学悬挂键,从而解决击穿的问题;并且,通过绝缘薄膜防护层50保护P型发光半导体层23的表面和凹槽3内暴露的N型发光半导体层21的表面,使其免受后续第二步所述的富氧等离子体的损伤,有利于提高LED器件良率和可靠性。
如图1G所示,通过光刻和湿法腐蚀工艺去除部分的绝缘材料,仅保留隔离槽4内以及P型发光半导体层23靠近隔离槽4的边缘的绝缘材料形成隔离层5。
如图1H所示,通过PECVD、光刻和湿法腐蚀工艺,在P型发光半导体层23的部分区域上形成阻挡层61。
如图1I所示,通过蒸发、光刻和刻蚀工艺形成覆盖所述P型发光半导体层23和阻挡层61的扩展电极7,所述扩展电极7的材料例如为ITO。由于本发明通过三步PECVD生长法在隔离槽内形成隔离层的方案解决了LED器件良率和可靠性的问题,使得本发明可以通过常规蒸发方式在隔离层形成后制作扩展电极,所以通过常规蒸发方式结合光刻刻蚀工艺制作出扩展电极,无需价格昂贵的溅射设备形成扩展电极,降低了高压LED芯片的生产成本。
如图1J所示,在每个独立发光半导体层的阻挡层61上方的扩展电极7上形成P焊盘81,在每个独立发光半导体层的阶梯型通孔内形成N焊盘82,并有选择地且同步地将部分相邻的独立发光半导体层的N焊盘82和P焊盘81通过电极连接层83电连接(部分相邻的独立发光半导体层的P焊盘81、N焊盘82和电极连接层83连接成一整体结构),使部分相邻的管芯形成串联结构。可通过蒸发、溅射或喷涂工艺同步形成电极连接层83、P焊盘81和N焊盘82。本发明的高压芯片LED结构制作方法中,可以根据需求在形成独立发光半导体P焊盘和N焊盘的同时形成电极连接层83,即形成任意颗数的串联结构,形成串联结构的独立发光半导体层无需再进行单独测试、单独切割、单独封装,节约了测试、切割及封装成本;其次,由于所述各个发光半导体层可以在形成电极的同时形成串联结构,因而该高压芯片LED结构能够在较大电压下工作。
如图1K所示,在所述独立发光半导体层所有暴露的表面上形成钝化保护层9,所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的P焊盘81和为尾的独立发光半导体层上的N焊盘82的引线孔。所述钝化保护层9的材料例如为二氧化硅。
请继续参考图1K,结合图1A至图1J,本实施例还提供一种高压芯片LED结构,包括:
衬底1;
形成于所述衬底1上的发光半导体层2,所述发光半导体层2包括依次层叠的N型发光半导体层21、有源层22和P型发光半导体层23;
形成于所述发光半导体层2中的若干阶梯型通孔,所述阶梯型通孔包括凹槽3以及与所述凹槽3连通的隔离槽4,所述凹槽3暴露所述N型发光半导体层21的表面,所述隔离槽4暴露所述衬底1的表面,所述凹槽3的截面宽度大于所述隔离槽4的截面宽度,所述阶梯型通孔将发光半导体层2分割成若干分离的独立发光半导体层;
形成于所述P型发光半导体层23上的阻挡层61;
形成于所述P型发光半导体层23上并覆盖阻挡层61的扩展电极7;
形成于每个独立发光半导体层的隔离槽4内并覆盖相邻的独立发光半导体层的P型发光半导体层23表面的隔离层5;
形成于每个独立发光半导体层的阻挡层61上方的扩展电极7上的P焊盘81,形成于每个独立发光半导体层的阶梯型通孔内的N型发光半导体层21上的N焊盘82,部分相邻的独立发光半导体层的N焊盘82和P焊盘81电连接形成串联结构;以及
形成于所述独立发光半导体层所有暴露的表面上的钝化保护层9,所述钝化保护层9具有暴露所述串联结构中为首的独立发光半导体层上的P焊盘81和为尾的独立发光半导体层上的N焊盘82的引线孔。
【实施例二】
结合1A~1K以及图2所示,本实施例与实施例一的区别在于,在P型外延层23上对应P焊盘的位置形成阻挡层61的同时,还在P型外延层23上形成阵列排布的扩展辅助层62。可通过PECVD工艺和湿法腐蚀工艺同步形成阻挡层61和扩展辅助层62,所述阻挡层61和扩展辅助层62的材质例如是二氧化硅。本发明在P型外延层与扩展电极之间设置阻挡层和扩展辅助层,解决了LED芯片发光亮度和发光均匀性的问题。
综上所述,本发明提供的高压芯片LED结构及其制作方法中,通过三步PECVD生长法在隔离槽内填充绝缘材料,解决了LED器件良率和可靠性提升的问题;其次,本发明通过动态刻蚀工艺形成隔离槽,解决了常规刻蚀工艺刻蚀均匀性不足导致芯片因短路而失效的问题;另外,在P型外延层与扩展电极之间设置阻挡层和扩展辅助层,解决了LED芯片发光亮度和发光均匀性的问题;此外,由于本发明通过三步PECVD生长法在隔离槽内形成隔离层的方案解决了LED器件良率和可靠性的问题,使得本发明可以通过常规蒸发方式在隔离层形成后制作扩展电极,所以通过常规蒸发方式制作出扩展电极,无需价格昂贵的溅射设备形成扩展电极,降低了高压LED芯片的生产成本。
虽然已经通过示例性实施例对本发明进行了详细说明,但是本领域的技术人员应该理解,以上示例性实施例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (11)
1.一种高压芯片LED结构制作方法,包括:
提供一衬底;
在所述衬底上形成发光半导体层,所述发光半导体层包括依次层叠的N型半导体层、有源层和P型半导体层;
刻蚀所述发光半导体层形成若干阶梯型通孔,所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽,所述凹槽暴露所述N型半导体层的表面,所述隔离槽暴露所述衬底的表面,所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层;
通过PECVD工艺在所述发光半导体层上、所述凹槽底部暴露出的N型发光半导体层和所述隔离槽底部暴露出的衬底上形成绝缘薄膜防护层;
通过PECVD工艺射频产生富氧等离子体以对所述阶梯型通孔的侧壁进行等离子体处理;
通过PECVD工艺在所述绝缘薄膜防护层上继续沉积绝缘材料,直至填满所述阶梯型通孔;
去除部分所述绝缘材料,仅保留所述隔离槽内以及所述P型发光半导体层靠近隔离槽的边缘的绝缘材料形成隔离层;
在每个独立发光半导体层上形成P焊盘,在每个独立发光半导体层的阶梯型通孔内形成N焊盘,并将部分相邻的独立发光半导体层的N焊盘和P焊盘电连接形成串联结构;以及
在所述独立发光半导体层所有暴露的表面上形成钝化保护层,所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的P焊盘和为尾的独立发光半导体层上的N焊盘的引线孔。
2.如权利要求1所述的高压芯片LED结构制作方法,其特征在于,所述富氧等离子体是笑气等离子体。
3.如权利要求1所述的高压芯片LED结构制作方法,其特征在于,通过动态刻蚀工艺在所述发光半导体层中形成隔离槽,所述动态刻蚀工艺包括:
步骤一:所述衬底相对静止于刻蚀机台的反应腔体内,采用感应耦合等离子体对发光半导体层执行刻蚀工艺;
步骤二:终止感应耦合等离子体刻蚀工艺,所述衬底发生对称性运动;
重复上述步骤一和步骤二直至形成所述隔离槽。
4.如权利要求1所述的高压芯片LED结构制作方法,其特征在于,形成隔离层之后,在所述P型发光半导体层的部分区域上形成阻挡层。
5.如权利要求4所述的高压芯片LED结构制作方法,其特征在于,形成阻挡层的同时还在所述P型外延层上形成阵列排布的扩展辅助层。
6.如权利要求5所述的高压芯片LED结构制作方法,其特征在于,形成阻挡层之后,在所述P型发光半导体层和阻挡层上形成扩展电极。
7.如权利要求6所述的高压芯片LED结构制作方法,其特征在于,所述扩展电极通过蒸发、光刻和刻蚀工艺形成。
8.一种高压芯片LED结构,其特征在于,包括:
衬底;
形成于所述衬底上的发光半导体层,所述发光半导体层包括依次层叠的N型发光半导体层、有源层和P型发光半导体层;
形成于所述发光半导体层中的若干阶梯型通孔,所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽,所述凹槽暴露所述N型发光半导体层的表面,所述隔离槽暴露所述衬底的表面,所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层;
形成于每个独立发光半导体层的隔离槽内并覆盖相邻的独立发光半导体层的P型发光半导体层边缘的隔离层;
形成于每个独立发光半导体层上的P焊盘,形成于每个独立发光半导体层的阶梯型通孔内的N焊盘,部分相邻的独立发光半导体层的N焊盘和P焊盘电连接形成串联结构;以及
形成于所述独立发光半导体层所有暴露的表面上的钝化保护层,所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的P焊盘和为尾的独立发光半导体层上的N焊盘的引线孔。
9.如权利要求8所述的高压芯片LED结构,其特征在于,还包括形成于所述P型发光半导体层上的阻挡层。
10.如权利要求9所述的高压芯片LED结构,其特征在于,还包括形成于所述P型外延层上阵列排布的扩展辅助层。
11.如权利要求9所述的高压芯片LED结构,其特征在于,还包括形成于所述P型发光半导体层上并覆盖所述阻挡层的扩展电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410855506.0A CN104538522B (zh) | 2014-12-31 | 2014-12-31 | 一种高压芯片led结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410855506.0A CN104538522B (zh) | 2014-12-31 | 2014-12-31 | 一种高压芯片led结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104538522A CN104538522A (zh) | 2015-04-22 |
CN104538522B true CN104538522B (zh) | 2017-08-29 |
Family
ID=52854020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410855506.0A Active CN104538522B (zh) | 2014-12-31 | 2014-12-31 | 一种高压芯片led结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104538522B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105374909B (zh) * | 2015-11-02 | 2018-05-29 | 华灿光电(苏州)有限公司 | 一种高压发光二极管的制造方法 |
CN110212062A (zh) * | 2019-06-20 | 2019-09-06 | 合肥彩虹蓝光科技有限公司 | 一种倒装发光二极管及其制造方法 |
CN111697113A (zh) * | 2020-06-15 | 2020-09-22 | 南方科技大学 | 一种Micro-LED器件的制备方法及Micro-LED器件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN204332996U (zh) * | 2014-12-31 | 2015-05-13 | 杭州士兰明芯科技有限公司 | 一种高压芯片led结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100867541B1 (ko) * | 2006-11-14 | 2008-11-06 | 삼성전기주식회사 | 수직형 발광 소자의 제조 방법 |
KR20100076083A (ko) * | 2008-12-17 | 2010-07-06 | 서울반도체 주식회사 | 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법 |
CN102376735A (zh) * | 2010-08-13 | 2012-03-14 | 大连美明外延片科技有限公司 | 集成式发光二极管列阵芯片及其制造方法 |
CN102709423B (zh) * | 2012-05-15 | 2014-12-31 | 北京工业大学 | 一种具有电荷输运限制的高压发光二极管 |
CN103187494A (zh) * | 2013-03-21 | 2013-07-03 | 中国科学院半导体研究所 | 高压发光二极管芯片及其制造方法 |
CN203218264U (zh) * | 2013-04-16 | 2013-09-25 | 华南理工大学 | 具有深沟槽隔离的多个发光单元的大尺寸led芯片 |
-
2014
- 2014-12-31 CN CN201410855506.0A patent/CN104538522B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN204332996U (zh) * | 2014-12-31 | 2015-05-13 | 杭州士兰明芯科技有限公司 | 一种高压芯片led结构 |
Also Published As
Publication number | Publication date |
---|---|
CN104538522A (zh) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI682436B (zh) | 微型發光二極體巨量轉移的方法及該方法所製作的發光面板組件 | |
US9991415B2 (en) | Display device and method of producing display device | |
CN104409605B (zh) | 一种高压芯片led结构及其制作方法 | |
CN102176498B (zh) | Led芯片的制作方法 | |
US8772138B2 (en) | High voltage light emitting diode chip and its manufacturing method | |
CN102916028B (zh) | 发光二极管阵列及其制造方法 | |
CN106935151B (zh) | 晶圆级的微米-纳米级半导体led显示屏及其制备方法 | |
CN104538522B (zh) | 一种高压芯片led结构及其制作方法 | |
CN104409617B (zh) | 一种倒装led芯片及其制作方法 | |
CN204441323U (zh) | 倒装led芯片 | |
CN108198838A (zh) | 显示面板及其制作方法 | |
KR101490174B1 (ko) | 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법 | |
CN106784173A (zh) | 具有电容结构的led芯片及其制备方法 | |
CN101887938A (zh) | 发光二极管芯片及其制造方法 | |
CN103094442A (zh) | 一种氮化物发光二极管及其制备方法 | |
CN204243081U (zh) | 一种高压芯片led结构 | |
JP2013055170A (ja) | 自発光ディスプレイおよび自発光ディスプレイの製造方法 | |
US10784426B2 (en) | Device substrate | |
CN102651438A (zh) | 衬底、该衬底的制备方法及具有该衬底的芯片 | |
CN204332996U (zh) | 一种高压芯片led结构 | |
CN109524524B (zh) | 一种用于LED的GaN深沟平坦化的制作方法 | |
CN109545817A (zh) | 一种高发光效率的MicroLED微显示器件及其制作方法 | |
CN105304782B (zh) | 一种蓝绿发光二极管芯片 | |
CN105070736B (zh) | 一种软性显示器组件与其制作方法 | |
CN204216044U (zh) | Led结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |