CN104409617B - 一种倒装led芯片及其制作方法 - Google Patents
一种倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN104409617B CN104409617B CN201410710030.1A CN201410710030A CN104409617B CN 104409617 B CN104409617 B CN 104409617B CN 201410710030 A CN201410710030 A CN 201410710030A CN 104409617 B CN104409617 B CN 104409617B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- metal
- area
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 365
- 239000000758 substrate Substances 0.000 claims abstract description 161
- 229910052751 metal Inorganic materials 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 125
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 39
- 239000011241 protective layer Substances 0.000 claims description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910009815 Ti3O5 Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 abstract description 9
- 239000004332 silver Substances 0.000 abstract description 9
- 239000002346 layers by function Substances 0.000 abstract description 4
- 239000010970 precious metal Substances 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 10
- 238000013517 stratification Methods 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005282 brightening Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical group [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种倒装LED芯片及其制作方法，采用形成有第一通孔和第二通孔的DBR反射层，第一基板上的第一焊盘通过第一金属功能层、第一通孔以及P型半导体层上的接触层与P型半导体层电连接，第二基板上的第二焊盘通过第二金属功能层、第二通孔以及凹槽中的接触层与N型半导体层电连接，无需采用贵重金属银做镜面反射层，并且与银相比DBR更稳定，采用DBR反射层代替银省去了钝化层、阻挡层、保护层等繁琐的工艺步骤，在解决了芯片制造端的技术难题的同时降低了LED的生产成本。
Description
技术领域
本发明属于半导体光电芯片制造领域，尤其涉及一种倒装LED芯片及其制作方法。
背景技术
自从20世纪90年代初商业化以来，经过二十几年的发展，GaN基LED已被广泛应用于户内外显示屏、投影显示用照明光源、背光源、景观亮化照明、广告、交通指示等领域，并被誉为二十一世纪最有竞争力的新一代固体光源。然而对于半导体发光器件LED来说，要代替传统光源，进入高端照明领域，必须同时解决三个问题：一是要解决发光亮度提升问题，二是要解决散热问题，三是要解决生产成本的降低问题。
近年来，在政府各种政策的激励和推动下，各种为提高LED发光亮度的技术应运而生，例如图形化衬底技术、高压芯片、垂直结构、DBR技术等。
其中图形化衬底技术最具成效，在2010年到2012年间，前后出现的锥状结构的干法图形化衬底和金字塔形状的湿法图形化衬底完全取代了表面平坦的蓝宝石衬底成为LED芯片的主流衬底，使LED的晶体结构和发光亮度都得到了革命性的提高。但是图形化的衬底代替表面平坦的蓝宝石衬底成为LED芯片的主流衬底无疑增加了LED的生产成本，虽然所增加的成本随着图形化衬底制作技术水平的提高会慢慢降低，但却无法完全消除。
随着半导体集成技术的高速发展，一种称为高压芯片的LED结构应运而生，此种结构的LED一般是在外延层形成后，通过光刻刻蚀工艺形成隔离槽，再在隔离槽内填充绝缘材料，最后在各绝缘分离的外延层上制作电极并形成串联结构；虽然这种结构可以提高LED的发光亮度，但形成隔离槽、填充绝缘材料的工艺过程却大大增加了芯片的制造成本，不仅如此，在一定程度上还降低了LED芯片的可靠性，例如由于现有刻蚀均匀性达不到要求而导致的深槽刻蚀不干净，会最终导致漏电，降低LED芯片的抗击穿能力等。
无论是图形化衬底技术还是高压芯片都没有很好地解决LED芯片的散热问题，垂直结构和倒装芯片技术将正装芯片倒装焊接于一导电导热性能良好的基板上，使得发热比较集中的发光外延层更接近于散热热尘，使大部分热量通过基板导出，而不是从散热不良的蓝宝石生长衬底导出，这在一定程度上缓解了LED芯片的散热问题。但垂直结构和倒装焊技术无疑再次增加了LED芯片的生产成本，例如倒装费用、贵重金属镜面反射层的费用等。
垂直结构的LED芯片不需要刻蚀N区材料，这在一定程度上降低了LED的部分生产成本，且与其它结构的LED芯片的电流流动方式不同，它更适于大电流的注入，进一步提高LED芯片的发光亮度。然而，和高压芯片一样，垂直结构的LED也需要形成隔离槽，这又提高了LED的生产成本，不仅如此，垂直结构的芯片还需要剥离掉生长衬底，所以这再一次提高了LED芯片的生产成本。与垂直结构的LED相比，倒装结构的LED芯片在生产成本方面可能更占优势。
为了使LED尽早在照明领域扮演更重要的角色，一种能解决上述三个问题的LED结构及其制作方法亟待研发。
发明内容
为解决上述问题，本发明提供了一种倒装LED芯片及其制作方法。
本发明提供一种倒装LED芯片制作方法，包括：
提供一衬底，所述衬底包括第一区域、第二区域及所述第一区域和第二区域之间的第三区域；
在所述衬底的所有区域上形成外延层，所述外延层包括依次形成于所述衬底上的N型半导体层、有源层和P型半导体层；
在所述外延层中形成若干阵列排布的凹槽和凹槽通道，所述凹槽和凹槽通道暴露出N型半导体层，所述若干阵列排布的凹槽中同一行上的凹槽通过凹槽通道连通；
在所述P型半导体层的预定区域上形成阻挡层，并同步在每个凹槽和凹槽通道的侧壁上形成保护层；
在所述阻挡层上及凹槽和凹槽通道中形成接触层，所述接触层暴露所述保护层；
在所述接触层及保护层上形成DBR反射层，所述第一区域上的DBR反射层中形成有第一通孔，所述第一通孔暴露所述阻挡层上的接触层，所述第二区域上的DBR反射层中形成有第二通孔，所述第二通孔暴露所述凹槽中的接触层；
在所述DBR反射层上以及第一通孔和第二通孔中形成金属功能层，所述金属功能层包括位于所述第一区域上的第一金属功能层及位于所述第二区域上的第二金属功能层，所述第一金属功能层与第二金属功能层之间具有一与第三区域相对应的间隙；
提供一倒装基板，所述倒装基板包括第一基板、第二基板、设置于第一基板和第二基板之间用以绝缘隔离所述第一基板和第二基板的绝缘隔离固定板、设置于第一基板上的第一焊盘及设置于第二基板上的第二焊盘；以及
将所述衬底倒装焊接于所述倒装基板上，所述第一金属功能层对应于所述第一基板，所述第二金属功能层对应于所述第二基板，所述缘隔离固定板插入所述第一金属功能层与第二金属功能层之间的间隙中，形成倒装LED芯片。
可选的，在所述的倒装LED芯片制作方法中，所述保护层还延伸至所述P型半导体层的边缘。
可选的，在所述的倒装LED芯片制作方法中，所述阻挡层和保护层的材料为二氧化硅，所述接触层的材料为ITO。所述DBR反射层为SiO、SiO2、TiO2、Ti3O5氧化物材料中的至少两种，按照λ/4n厚度交替生长所形成，生长周期为3-20个。所述第一金属功能层和第二金属功能层均包括层叠设置的金属接触层、金属阻障层和金属电极层，所述金属接触层的材料为铬或镍，所述金属阻障层的材料为钛或镍，所述金属电极层的材料为铝。
本发明还提供一种倒装LED芯片，包括：
衬底，所述衬底包括第一区域、第二区域及所述第一区域和第二区域之间的第三区域；
形成于所述衬底的所有区域上的外延层，所述外延层包括依次形成于所述衬底上的N型半导体层、有源层和P型半导体层；
形成于所述外延层中的若干阵列排布的凹槽和凹槽通道，所述凹槽和凹槽通道暴露出所述N型半导体层，所述若干阵列排布的凹槽中同一行上的凹槽通过凹槽通道连通；
形成于所述P型半导体层的预定区域上的阻挡层；
形成于所述凹槽和凹槽通道侧壁上的保护层；
形成于所述阻挡层及凹槽和凹槽通道中的接触层，所述接触层暴露保护层；
形成于所述接触层及保护层上的DBR反射层，所述第一区域上的DBR反射层中形成有第一通孔，所述第一通孔暴露所述阻挡层上的接触层，所述第二区域上的DBR反射层中形成有第二通孔，所述第二通孔暴露凹槽中的接触层；
形成于DBR反射层上及第一通孔和第二通孔中的金属功能层，所述金属功能层包括位于所述第一区域上的第一金属功能层及位于所述第二区域上的第二金属功能层，所述第一金属功能层与第二金属功能层之间具有一与第三区域相对应的间隙；以及
与所述衬底倒装焊接的倒装基板，所述倒装基板包括第一基板、第二基板、设置于第一基板和第二基板之间用以绝缘隔离所述第一基板和第二基板的绝缘隔离固定板、设置于第一基板上的第一焊盘及设置于第二基板上的第二焊盘，所述第一金属功能层对应于所述第一基板，所述第二金属功能层对应于所述第二基板，所述缘隔离固定板插入所述第一金属功能层与第二金属功能层之间的间隙。
可选的，在所述的倒装LED芯片中，所述保护层还延伸至所述P型半导体层的边缘。
可选的，在所述的倒装LED芯片中，所述阻挡层和保护层的材料为二氧化硅，所述接触层的材料为ITO，所述DBR反射层为SiO、SiO2、TiO2、Ti3O5氧化物材料中的至少两种，按照λ/4n厚度交替生长所形成，生长周期为3-20个。所述第一金属功能层和第二金属功能层均包括层叠设置的金属接触层、金属阻障层和金属电极层，所述金属接触层的材料为铬或镍，所述金属阻障层的材料为钛或镍，所述金属电极层的材料为铝。
本发明一种倒装LED芯片及其制作方法具有以下有益效果：
1、本发明所提供的倒装LED芯片制作方法采用DBR反射层，衬底的第一区域上的DBR反射层中形成有第一通孔，衬底的第二区域上的DBR反射层中形成有第二通孔，第一基板上的第一焊盘通过第一金属功能层、第一通孔以及P型半导体层上的接触层与P型半导体层电连接，第二基板上的第二焊盘通过第二金属功能层、第二通孔以及凹槽中的接触层与N型半导体层电连接，最终，第一焊盘与所有P型半导体层形成电连接，第二焊盘与所有N型半导体层形成电连接，避免了贵重金属银做镜面反射层的使用，与银相比，DBR更稳定，所以采用形成有第一通孔和第二通孔的DBR反射层代替银省去了钝化层、阻挡层、保护层等繁琐的工艺步骤，在解决了芯片制造端的技术难题的同时降低了LED的生产成本；
2、本发明所提供的倒装LED芯片制作方法在DBR反射层上设有价格便宜的金属功能层，在解决亮度提升问题和散热问题的同时降低了LED的生产成本；
3、本发明形成倒装芯片LED结构，与传统的高压芯片和垂直结构相比无需通过光刻刻蚀工艺进行隔离槽的制作，更无须再用绝缘材料填充隔离槽。
附图说明
参照附图，根据下面的详细描述可以更加清楚地理解本发明。为了清楚起见，图中各层的相对厚度及特定区的相对尺寸并没有按比例绘制。在附图中：
图1是本发明一实施例中衬底的剖面结构示意图；
图2是本发明一实施例中形成外延层后的剖面结构示意图；
图3A是本发明一实施例中形成凹槽后的剖面结构示意图；
图3B是图3A的俯视图；
图4A是本发明一实施例中形成阻挡层和保护层后的剖面结构示意图；
图4B是图4A的俯视图；
图5A是本发明一实施例中形成接触层后的剖面结构示意图；
图5B是图5A的俯视图；
图6是本发明一实施例中形成DBR反射层后的剖面结构示意图；
图7A是本发明一实施例中在DBR反射层中形成通孔后的剖面结构示意图；
图7B是图7A的俯视图；
图7C是本发明一实施例中通孔的分布示意图；
图8是本发明一实施例中形成金属功能层后的剖面结构示意图
图9是本发明一实施例中倒装基板的剖面结构示意图；
图10是本发明一实施例中倒装焊接后的剖面结构示意图；
图11是本发明一实施例中倒装LED芯片制作方法的流程示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。
如图11所示，本发明的倒装LED芯片制作方法，包括如下步骤：
S1:提供一衬底，所述衬底包括第一区域、第二区域及位于第一区域和第二区域之间的第三区域；
S2:在所述衬底的所有区域上形成外延层，所述外延层包括依次形成于所述衬底上的N型半导体层、有源层和P型半导体层；
S3：在所述外延层上形成若干阵列排布的凹槽和凹槽通道，所述凹槽和凹槽通道暴露出N型半导体层，所述若干阵列排布的凹槽中同一行上的凹槽通过凹槽通道连通；
S4：在所述P型半导体层的预定区域上形成阻挡层，并同步在每个凹槽和凹槽通道的侧壁上形成保护层；
S5：在所述阻挡层上及凹槽和凹槽通道中形成接触层，所述接触层暴露所述保护层；
S6：在所述接触层及保护层上形成DBR反射层，所述第一区域上的DBR反射层中形成有第一通孔，所述第一通孔暴露所述阻挡层上的接触层，所述第二区域上的DBR反射层中形成有第二通孔，所述第二通孔暴露所述凹槽中的接触层；
S7：在所述DBR反射层上以及第一通孔和第二通孔中形成金属功能层，所述金属功能层包括位于所述第一区域上的第一金属功能层及位于所述第二区域上的第二金属功能层，所述第一金属功能层与第二金属功能层之间具有一与第三区域相对应的间隙；
S8：提供一倒装基板，所述倒装基板包括第一基板、第二基板、设置于第一基板和第二基板之间用以绝缘隔离所述第一基板和第二基板的绝缘隔离固定板、设置于第一基板上的第一焊盘及设置于第二基板上的第二焊盘；
S9：将所述衬底倒装焊接于所述倒装基板上，所述第一金属功能层对应于所述第一基板，所述第二金属功能层对应于所述第二基板，所述缘隔离固定板插入所述第一金属功能层与第二金属功能层之间的间隙中，形成倒装LED芯片。
下面结合图1-11更详细地说明本发明所提供的倒装LED芯片制作方法。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，执行步骤S1，提供一衬底1，所述衬底1包括第一区域11、第二区域12及位于第一区域11和第二区域12之间的第三区域13。所述衬底1优选为蓝宝石衬底，更优选的，所述衬底1为图形化的蓝宝石衬底。
如图2所示，执行步骤S2，在所述衬底1上形成外延层2，所述外延层2包括依次形成于所述衬底1上的N型半导体层21、有源层22和P型半导体层23。当然，在形成所述N型半导体层21之前还可以形成其他公知的膜层。
如图3A和图3B所示，执行步骤S3，通过光刻刻蚀工艺在所述外延层2的预定区域一中形成若干凹槽3和凹槽通道3’，所述凹槽3和凹槽通道3’暴露出N型半导体层21，也就是说，所述凹槽3和凹槽通道3’的深度大于所述P型半导体层23和所述有源层22厚度的总和而小于所述外延层2的厚度，即凹槽3和凹槽通道3’内的P型半导体层23和有源层22完全被去除，而N型半导体层21层被去除一部分。所述外延层2中若干凹槽3阵列分布，其中同一行上的若干凹槽3通过凹槽通道3’连通，图3B仅示意性的表示两行平行排列的凹槽，然而应当认识到，所述凹槽3的分布形式并不局限于上图。
如图4A和图4B所示，执行步骤S4，通过沉积、光刻、刻蚀工艺在外延层2的预定区域二上形成阻挡层4，并同步在每个凹槽3的侧壁上形成保护层5，优选方案中，所述保护层5还延伸至P型半导体层23的边缘。所述阻挡层4和保护层5的材料例如为二氧化硅。
如图5A和图5B所示，执行步骤S5，通过蒸发、溅射或喷涂工艺在所述阻挡层4上及暴露的P型半导体层23上形成接触层6，所述接触层6的材料为ITO。具体地说，所述接触层6包括位于所述阻挡层4上的第一接触层61及位于所述凹槽3和凹槽通道3’中的第二接触层62，所述保护层5则被暴露出来。
如图6及图7A-7C所示，执行步骤S6，在所述接触层6及保护层5上形成DBR反射层7，所述第一区域11上的DBR反射层7中形成有第一通孔71，所述第一通孔71暴露所述阻挡层4上的第一接触层61，所述第二区域12上的DBR反射层7中形成有第二通孔72，所述第二通孔72暴露所述凹槽3中的第二接触层62。
具体的，首先，通过蒸发、溅射或喷涂工艺在所述接触层6上形成DBR反射层7。所述DBR反射层7为SiO、SiO2、TiO2、Ti3O5等氧化物材料中的至少两种，按照λ/4n厚度交替生长所形成，生长周期为3-20个，其中λ为波长，n为折射系数。然后，通过光刻和蚀刻工艺对所述DBR反射层7进行选择性开孔，即在所述DBR反射层7中形成第一通孔71和第二通孔72，所述第一通孔71暴露所述阻挡层4上的第一接触层61，所述第二通孔72暴露所述凹槽3中的第二接触层62。图7C是本发明一实施例中第一通孔71和第二通孔72的分布示意图，可以理解的是，本实施例中所有剖面结构均是沿俯视图中AA’方向制得。
如图8所示，执行步骤S7，通过蒸发、溅射或喷涂工艺在所述DBR反射层7上形成金属功能层8，所述金属功能层包括位于所述第一区域11上的第一金属功能层81及位于所述第二区域12上的第二金属功能层82，所述第一金属功能层81及第二金属功能层82之间具有一间隙83，所述间隙83的位置与所述第三区域13的位置相对应。进一步的，所述第一金属功能层81及第二金属功能层82均包括层叠设置的金属接触层、金属阻障层和金属电极层，所述金属接触层的材料为铬或镍，所述金属阻障层的材料为钛或镍，所述金属电极层的材料为铝。
如图9所示，执行步骤S8，提供一倒装基板9，所述倒装基板9包括绝缘分离的第一基板91和第二基板92、设置于第一基板91和第二基板92之间的绝缘隔离固定板93、设置于第一基板91的第一焊盘911和设置于第二基板92的第二焊盘921，所述绝缘隔离固定板93用于将所述第一基板91和第二基板92绝缘分离。
如图10所示，执行步骤S9，将上述衬底1倒装焊接于所述倒装基板9上，所述第一金属功能层81对应于所述第一基板91，所述第二金属功能层82对应于所述第二基板92，所述缘隔离固定板93插入至所述第一金属功能层81及第二金属功能层82之间的间隙83中，形成本发明所述的倒装LED芯片。
优选的，将上述衬底1倒装焊接于所述倒装基板9上之前，还可以在二者的接触面分别形成粘合层，所述粘合层的材料为金。将上述衬底1倒装焊接于所述倒装基板9上之后，还包括将衬底1减薄的步骤。
如图11所示，结合图1至图10，本发明还提供一种倒装LED芯片，利用如上所述的方法形成，所述倒装LED芯片包括：
衬底1，所述衬底1包括第一区域11、第二区域12及位于第一区域11和第二区域12之间的第三区域13；
形成于所述衬底1上的外延层2，所述外延层包括依次形成于所述衬底1上的N型半导体层21、有源层22和P型半导体层23；
形成于所述外延层2上的若干阵列排布的凹槽3和凹槽通道3’，所述凹槽3和凹槽通道3’暴露出N型半导体层21，所述若干阵列排布的凹槽中同一行上的凹槽3通过凹槽通道3’连通；
形成于所述P型半导体层23的预定区域上的阻挡层4；
形成于所述凹槽3和凹槽通道3’侧壁上的保护层5；
形成于所述阻挡层4上及凹槽3和凹槽通道3’中的接触层6，所述接触层6暴露保护层5；
形成于所述接触层6及保护层5上的DBR反射层7，所述第一区域11上的DBR反射层中形成有第一通孔71，所述第一通孔71暴露所述阻挡层4上的接触层61，所述第二区域12上的DBR反射层中形成有第二通孔72，所述第二通孔72暴露所述凹槽3中的接触层62；
形成于DBR反射层7上及第一通孔71和第二通孔72中的金属功能层8，所述金属功能层8包括位于所述第一区域11上的第一金属功能层81及位于所述第二区域12上的第二金属功能层82，所述第一金属功能层81与第二金属功能层82之间具有一与第三区域13相对应的间隙83；以及
与所述衬底1倒装焊接的倒装基板9，所述倒装基板9包括第一基板91、第二基板92、设置于第一基板91和第二基板92之间用以绝缘隔离所述第一基板91和第二基板92的绝缘隔离固定板93、设置于第一基板91上的第一焊盘911及设置于第二基板92上的第二焊盘921，所述第一金属功能层81对应于所述第一基板91，所述第二金属功能层82对应于所述第二基板92，所述缘隔离固定板93插入所述第一金属功能层81与第二金属功能层82之间的间隙83。
由上可知，第一区域11上的DBR反射层7中的第一通孔71位置与阻挡层4一一对应，因而第一基板91上的第一焊盘911通过第一金属功能层81、第一通孔71以及P型半导体层23上的接触层61与P型半导体层23电连接，第二区域12上的DBR反射层7中的第二通孔72位置与凹槽3一一对应，因而第二基板92上的第二焊盘911通过第二金属功能层82、第二通孔72以及凹槽3中的接触层62与N型半导体层21电连接，最终，第一焊盘911与所有P型半导体层23形成电连接，第二焊盘921与所有N型半导体层21形成电连接。
其中，所述衬底1为蓝宝石衬底，优选为图形化的蓝宝石衬底；所述接触层6的材料例如为ITO。所述DBR反射层7为SiO、SiO2、TiO2、Ti3O5等氧化物材料中的至少两种，按照λ/4n厚度交替生长所形成，生长周期为3-20个。所述第一金属功能层81和第二金属功能层82均包括层叠设置的金属接触层、金属阻障层和金属电极层，所述金属接触层的材料为铬或镍，所述金属阻障层的材料为钛或镍，所述金属电极层的材料为铝。所述保护层5还延伸至P型半导体层23的边缘。在所述倒装基板9和所述金属功能层8之间还设有粘合层(图中未示出)，所述粘合层的材料为金。
综上所述，采用形成有第一通孔和第二通孔的DBR反射层，第一基板上的第一焊盘通过第一金属功能层、第一通孔以及P型半导体层上的接触层与P型半导体层电连接，第二基板上的第二焊盘通过第二金属功能层、第二通孔以及凹槽中的接触层与N型半导体层电连接，无需采用贵重金属银做镜面反射层，并且与银相比DBR更稳定，采用DBR反射层代替银省去了钝化层、阻挡层、保护层等繁琐的工艺步骤，在解决了芯片制造端的技术难题的同时降低了LED的生产成本；另外，本发明所提供的倒装LED芯片制作方法在DBR反射层上设有价格便宜的金属功能层，在解决亮度提升问题和散热问题的同时降低了LED的生产成本；总之，本发明形成倒装芯片LED结构，与传统的高压芯片和垂直结构相比无需通过光刻刻蚀工艺进行隔离槽的制作，更无须再用绝缘材料填充隔离槽，提升发光亮度、解决散热问题的同时降低生产成本。
Claims (10)
1.一种倒装LED芯片制作方法，包括：
提供一衬底，所述衬底包括第一区域、第二区域及所述第一区域和第二区域之间的第三区域；
在所述衬底的所有区域上形成外延层，所述外延层包括依次形成于所述衬底上的N型半导体层、有源层和P型半导体层；
在所述外延层中形成若干阵列排布的凹槽和凹槽通道，所述凹槽和凹槽通道暴露出N型半导体层，所述若干阵列排布的凹槽中同一行上的凹槽通过凹槽通道连通；
在所述P型半导体层的预定区域上形成阻挡层，并同步在每个凹槽和凹槽通道的侧壁上形成保护层；
在所述阻挡层上及凹槽和凹槽通道中形成接触层，所述接触层暴露所述保护层；
在所述接触层及保护层上形成DBR反射层，所述第一区域上的DBR反射层中形成有第一通孔，所述第一通孔暴露所述阻挡层上的接触层，所述第二区域上的DBR反射层中形成有第二通孔，所述第二通孔暴露所述凹槽中的接触层；
在所述DBR反射层上以及第一通孔和第二通孔中形成金属功能层，所述金属功能层包括位于所述第一区域上的第一金属功能层及位于所述第二区域上的第二金属功能层，所述第一金属功能层与第二金属功能层之间具有一与第三区域相对应的间隙；
提供一倒装基板，所述倒装基板包括第一基板、第二基板、设置于第一基板和第二基板之间用以绝缘隔离所述第一基板和第二基板的绝缘隔离固定板、设置于第一基板上的第一焊盘及设置于第二基板上的第二焊盘；以及
将所述衬底倒装焊接于所述倒装基板上，所述第一金属功能层对应于所述第一基板，所述第二金属功能层对应于所述第二基板，所述绝缘隔离固定板插入所述第一金属功能层与第二金属功能层之间的间隙中，形成倒装LED芯片。
2.如权利要求1所述的倒装LED芯片制作方法，其特征在于，所述保护层还延伸至所述P型半导体层的边缘。
3.如权利要求1或2所述的倒装LED芯片制作方法，其特征在于，所述阻挡层和保护层的材料为二氧化硅，所述接触层的材料为ITO。
4.如权利要求1或2所述的倒装LED芯片制作方法，其特征在于，所述DBR反射层为SiO、SiO2、TiO2、Ti3O5氧化物材料中的至少两种，按照λ/4n厚度交替生长所形成，生长周期为3-20个。
5.如权利要求1或2所述的倒装LED芯片制作方法，其特征在于，所述第一金属功能层和第二金属功能层均包括层叠设置的金属接触层、金属阻障层和金属电极层，所述金属接触层的材料为铬或镍，所述金属阻障层的材料为钛或镍，所述金属电极层的材料为铝。
6.一种倒装LED芯片，包括：
衬底，所述衬底包括第一区域、第二区域及所述第一区域和第二区域之间的第三区域；
形成于所述衬底的所有区域上的外延层，所述外延层包括依次形成于所述衬底上的N型半导体层、有源层和P型半导体层；
形成于所述外延层中的若干阵列排布的凹槽和凹槽通道，所述凹槽和凹槽通道暴露出所述N型半导体层，所述若干阵列排布的凹槽中同一行上的凹槽通过凹槽通道连通；
形成于所述P型半导体层的预定区域上的阻挡层；
形成于所述凹槽和凹槽通道侧壁上的保护层；
形成于所述阻挡层、凹槽和凹槽通道中的接触层，所述接触层暴露保护层；
形成于所述接触层及保护层上的DBR反射层，所述第一区域上的DBR反射层中形成有第一通孔，所述第一通孔暴露所述阻挡层上的接触层，所述第二区域上的DBR反射层中形成有第二通孔，所述第二通孔暴露凹槽中的接触层；
形成于DBR反射层上及第一通孔和第二通孔中的金属功能层，所述金属功能层包括位于所述第一区域上的第一金属功能层及位于所述第二区域上的第二金属功能层，所述第一金属功能层与第二金属功能层之间具有一与第三区域相对应的间隙；以及
与所述衬底倒装焊接的倒装基板，所述倒装基板包括第一基板、第二基板、设置于第一基板和第二基板之间用以绝缘隔离所述第一基板和第二基板的绝缘隔离固定板、设置于第一基板上的第一焊盘及设置于第二基板上的第二焊盘，所述第一金属功能层对应于所述第一基板，所述第二金属功能层对应于所述第二基板，所述绝缘隔离固定板插入所述第一金属功能层与第二金属功能层之间的间隙。
7.如权利要求6所述的倒装LED芯片，其特征在于，所述保护层还延伸至所述P型半导体层的边缘。
8.如权利要求6或7所述的倒装LED芯片，其特征在于，所述阻挡层和保护层的材料为二氧化硅，所述接触层的材料为ITO。
9.如权利要求6或7所述的倒装LED芯片，其特征在于，所述DBR反射层为SiO、SiO2、TiO2、Ti3O5氧化物材料中的至少两种，按照λ/4n厚度交替生长所形成，生长周期为3-20个。
10.如权利要求6或7所述的倒装LED芯片，其特征在于，所述第一金属功能层和第二金属功能层均包括层叠设置的金属接触层、金属阻障层和金属电极层，所述金属接触层的材料为铬或镍，所述金属阻障层的材料为钛或镍，所述金属电极层的材料为铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410710030.1A CN104409617B (zh) | 2014-11-28 | 2014-11-28 | 一种倒装led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410710030.1A CN104409617B (zh) | 2014-11-28 | 2014-11-28 | 一种倒装led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409617A CN104409617A (zh) | 2015-03-11 |
| CN104409617B true CN104409617B (zh) | 2017-02-22 |
Family
ID=52647229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410710030.1A Active CN104409617B (zh) | 2014-11-28 | 2014-11-28 | 一种倒装led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409617B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489721B (zh) * | 2015-09-21 | 2018-02-27 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
| CN106531859B (zh) * | 2016-12-16 | 2018-12-14 | 上海芯元基半导体科技有限公司 | 免封装高亮度led芯片结构及其制作方法 |
| CN108110099B (zh) * | 2017-04-01 | 2019-03-12 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
| CN107170857A (zh) * | 2017-04-25 | 2017-09-15 | 淮安澳洋顺昌光电技术有限公司 | Led倒装芯片的制备方法 |
| TWI705585B (zh) * | 2017-09-25 | 2020-09-21 | 致伸科技股份有限公司 | 光源模組 |
| CN108110126A (zh) * | 2017-12-26 | 2018-06-01 | 杭州士兰明芯科技有限公司 | 焊盘结构的制作方法及倒装led芯片的制作方法 |
| CN108879325B (zh) * | 2018-07-05 | 2020-07-31 | 扬州乾照光电有限公司 | 一种vcsel阵列芯片及制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270633A (zh) * | 2011-07-29 | 2011-12-07 | 贵州大学 | 大功率倒装阵列led芯片及其制造方法 |
| CN103500790A (zh) * | 2013-10-08 | 2014-01-08 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构及其制造方法 |
| CN204216092U (zh) * | 2014-11-28 | 2015-03-18 | 杭州士兰明芯科技有限公司 | 一种倒装led芯片 |
| KR101513947B1 (ko) * | 2013-11-01 | 2015-04-21 | 포항공과대학교 산학협력단 | 질화물 반도체 발광소자 및 그 제조방법 |
-
2014
- 2014-11-28 CN CN201410710030.1A patent/CN104409617B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270633A (zh) * | 2011-07-29 | 2011-12-07 | 贵州大学 | 大功率倒装阵列led芯片及其制造方法 |
| CN103500790A (zh) * | 2013-10-08 | 2014-01-08 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构及其制造方法 |
| KR101513947B1 (ko) * | 2013-11-01 | 2015-04-21 | 포항공과대학교 산학협력단 | 질화물 반도체 발광소자 및 그 제조방법 |
| CN204216092U (zh) * | 2014-11-28 | 2015-03-18 | 杭州士兰明芯科技有限公司 | 一种倒装led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409617A (zh) | 2015-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104409617B (zh) | 一种倒装led芯片及其制作方法 | |
| US9537048B2 (en) | Vertical type AC-LED device and manufacturing method thereof | |
| CN102163659B (zh) | 发光二极管封装、高反射型硅次基板及其制造方法 | |
| CN103222073B (zh) | 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 | |
| CN104409585B (zh) | 一种垂直led结构及其制作方法 | |
| TW201037866A (en) | Semiconductor and method for forming the same and flip-chip light emitting diode package structure | |
| TW201426969A (zh) | 高壓覆晶ｌｅｄ結構及其製造方法 | |
| CN204216092U (zh) | 一种倒装led芯片 | |
| CN107808914A (zh) | 一种发光二极管及其制作方法 | |
| CN105742450A (zh) | 照射出特定平面几何图形光斑的led芯片的制备方法及结构 | |
| TWI398967B (zh) | 發光二極體晶片及其製法 | |
| CN102386178B (zh) | 一种高压驱动的led发光器件及其制造方法 | |
| TWI450345B (zh) | 晶片封裝體及其形成方法 | |
| JP2021527965A (ja) | 半導体発光デバイス | |
| CN101540356B (zh) | 发光二极管及其制作方法 | |
| CN104835891B (zh) | 倒装led芯片及其制作方法 | |
| CN109891610A (zh) | 一种发光二极管元件及其制作方法 | |
| CN104201264A (zh) | 一种具有高可靠性电极的红外发光二极管制作方法 | |
| CN104810440B (zh) | 一种倒装led芯片及其制作方法 | |
| CN204596828U (zh) | 一种倒装led芯片 | |
| WO2015021776A1 (zh) | 一种白光led芯片及其生产方法 | |
| TWI499083B (zh) | 發光二極體晶片的封裝方法、封裝結構及用於發光二極體封裝之反射杯的製法 | |
| CN203503689U (zh) | 覆晶式led芯片 | |
| CN105322068A (zh) | 发光二极管芯片及其制作方法 | |
| CN105304782B (zh) | 一种蓝绿发光二极管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |