CN104835891B - 倒装led芯片及其制作方法 - Google Patents

倒装led芯片及其制作方法 Download PDF

Info

Publication number
CN104835891B
CN104835891B CN201510238966.3A CN201510238966A CN104835891B CN 104835891 B CN104835891 B CN 104835891B CN 201510238966 A CN201510238966 A CN 201510238966A CN 104835891 B CN104835891 B CN 104835891B
Authority
CN
China
Prior art keywords
layer
led chips
type semiconductor
flip led
lattice matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510238966.3A
Other languages
English (en)
Other versions
CN104835891A (zh
Inventor
张昊翔
丁海生
李东昇
赵进超
黄捷
陈善麟
江忠永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Azure Co Ltd
Original Assignee
Hangzhou Silan Azure Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Azure Co Ltd filed Critical Hangzhou Silan Azure Co Ltd
Priority to CN201510238966.3A priority Critical patent/CN104835891B/zh
Publication of CN104835891A publication Critical patent/CN104835891A/zh
Application granted granted Critical
Publication of CN104835891B publication Critical patent/CN104835891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供了一种倒装LED芯片及其制作方法。所述倒装LED芯片包括衬底结构、外延层、接触层、第一连通电极、第二连通电极、绝缘反射层、第一焊盘和第二焊盘。所述倒装LED芯片的衬底结构包括依次形成的支撑衬底、晶格匹配层以及具有周期性排列的柱状结构的连通介质层，所述具有周期性排列的柱状结构的连通介质层暴露出部分所述晶格匹配层，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同。本发明有利于提高倒装LED芯片的内量子效率和外量子效率。

Description

倒装LED芯片及其制作方法
技术领域
本发明属于半导体光电芯片制造领域，特别涉及一种倒装LED芯片及其制作方法。
背景技术
GaN基LED自从20世纪90年代初商业化以来，经过二十几年的发展，其结构已趋于成熟和完善，已能够满足人们现阶段对灯具装饰的需求；但要完全取代传统光源进入照明领域，尤其是高端照明领域，发光亮度的提高却是LED行业科研工作者永无止境的追求。近年来，在提高LED发光亮度方面最活跃的技术无疑是图形化衬底技术，图形化衬底技术不仅通过减少晶格缺陷(或晶格适配)而提高了LED外延的晶体质量，从而大大提高了其内量子效率；而且通过增加界面(外延层与衬底的界面)处的散射或漫反射作用而提高了LED芯片光萃取效率(或者说提高了LED芯片的外量子效率)。自从2010年以来，无论是锥状结构的干法图形化衬底技术还是金字塔形状的湿法图形化衬底技术都得到了飞速的发展，其工艺已经非常成熟，并于2012年完全取代了平衬底，成为LED芯片的主流衬底，使LED的晶体结构和发光亮度都得到了革命性的提高；已经能够部分取代传统光源进入相关领域，例如显示领域、低端照明领域等。
为了应对LED高发光亮度的挑战，进入高端照明领域，LED行业的科研工作者提出了高压LED芯片、垂直LED芯片和倒装LED芯片等结构。
高压LED芯片结构一般是在外延层形成后，通过光刻刻蚀工艺形成隔离槽，再在隔离槽内填充绝缘材料，最后在各绝缘分离的外延层上制作电极并形成串联结构；虽然这种结构可以提高LED的发光亮度，但形成隔离槽、填充绝缘材料的工艺过程却大大增加了芯片的制造成本，不仅如此，在一定程度上还降低了LED芯片的可靠性，例如由于现有刻蚀均匀性达不到要求而导致的深槽刻蚀不干净，会最终导致漏电，降低LED芯片的抗击穿能力等。
垂直LED芯片结构虽然不需要刻蚀N区材料，在一定程度上降低了LED的一部分生产成本，且适于大电流的注入，可以进一步提高LED芯片的发光亮度，但是，和高压芯片一样，垂直结构的LED也需要形成隔离槽，这又大大提高了LED的生产成本，不仅如此，垂直结构的芯片还需要剥离掉生长衬底，这又再一次提高了LED芯片的生产成本，降低了LED芯片的良率和可靠性。
倒装LED芯片结构是将正装芯片倒装焊接于一导电导热性能良好的基板上，使得发热比较集中的发光外延层更接近于散热热尘，使大部分热量通过基板导出，而不是从散热不良的蓝宝石生长衬底导出，这在一定程度上缓解了LED芯片的散热问题，提高了LED芯片的可靠性；并且，在LED芯片面积确定的情况下，与其它结构的LED芯片相比，倒装结构的LED芯片的发光面积更大，所以在面对高端照明领域高发光亮度需求的挑战时更具优势；然而倒装LED芯片结构是在N面出光的，由于蓝宝石的折射率低于氮化镓的折射率，所以外延层射出来的光会在蓝宝石和衬底界面上发生反射，导致较多的光不能发射出来，尤其是目前应用于LED芯片结构中主流的图形化衬底又具有散射和漫反射作用，更容易导致较多的光不能发射出来，减少了出光效率；但是如果不采用图形化衬底技术，LED芯片的内量子效率就不能充分发挥。
发明内容
本发明针对上述问题提供一种倒装LED芯片及其制作方法，既能提高倒装LED芯片的晶体质量(即内量子效率)，又能减少从外延层射向衬底的光的反射，增加其透射，提高倒装LED芯片的出光效率(即外量子效率)。
为解决上述技术问题，本发明提供一种倒装LED芯片，包括：
衬底结构，所述衬底结构包括依次形成的支撑衬底、晶格匹配层以及具有周期性排列的柱状结构的连通介质层，所述具有周期性排列的柱状结构的连通介质层暴露出部分所述晶格匹配层；
外延层，所述外延层包括依次形成的N型半导体层、有源层以及P型半导体层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及所述晶格匹配层，所述外延层中形成有至少一个暴露所述N型半导体层的凹槽，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同；
接触层，形成于所述P型半导体层上，所述接触层中形成有暴露所述凹槽的接触层开孔；
第一连通电极和第二连通电极，所述第一连通电极位于所述凹槽内的N型半导体层上，所述第二连通电极位于所述接触层上；
绝缘反射层，形成于所述接触层上，具有暴露所述第一连通电极的第一绝缘反射层开孔和暴露所述第二连通电极的第二绝缘反射层开孔；
第一焊盘和第二焊盘，形成于所述绝缘反射层上，所述第一焊盘通过第一绝缘反射层开孔与所述第一连通电极形成电连接，所述第二焊盘通过第二绝缘反射层开孔与所述第二连通电极形成电连接。
进一步的，在所述的倒装LED芯片中，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜。所述支撑衬底为表面平坦的蓝宝石衬底。所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
进一步的，在所述的倒装LED芯片中，所述柱状结构是柱状空洞，通过所述柱状空洞暴露部分所述晶格匹配层。
进一步的，在所述的倒装LED芯片中，所述柱状结构为圆柱形空洞、椭圆柱形空洞或多棱柱状空洞。更进一步的，所述柱状结构为六棱柱状空洞。
进一步的，在所述的倒装LED芯片中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层。
进一步的，在所述的倒装LED芯片中，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。更进一步的，所述柱状结构为六棱柱状凸起。
进一步的，在所述的倒装LED芯片中，所述绝缘反射层是DBR反射层；或者，所述绝缘反射层由金属反射层和绝缘介质层组合而成，所述金属反射层的材料为银，所述绝缘介质层的材料为二氧化硅、氮化硅或氮氧化硅中的至少一种。
相应的，本发明还提供一种倒装LED芯片制作方法，包括：
提供一支撑衬底，在所述支撑衬底上形成晶格匹配层，并在所述晶格匹配层上形成具有周期性排列的柱状结构的连通介质层，所述具有周期性排列的柱状结构的连通介质层暴露部分所述晶格匹配层；
在所述衬底结构上形成外延层，所述外延层包括依次形成的N型半导体层、有源层以及P型半导体层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及晶格匹配层，所述外延层中形成有至少一个暴露所述N型半导体层的凹槽，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同；
在所述P型半导体层上形成接触层，所述接触层中形成有暴露所述凹槽的接触层开孔；
形成第一连通电极和第二连通电极，所述第一连通电极位于所述凹槽内的N型半导体层上，所述第二连通电极位于所述接触层上；
在所述接触层上形成绝缘反射层，所述绝缘反射层中形成有暴露所述第一连通电极的第一绝缘反射层开孔和暴露所述第二连通电极的第二绝缘反射层开孔；以及
形成第一焊盘和第二焊盘，所述第一焊盘通过所述第一绝缘反射层开孔与所述第一连通电极形成电连接，所述第二焊盘通过所述第二绝缘反射层开孔与所述第二连通电极形成电连接。
进一步的，在所述的倒装LED芯片制作方法中，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜。所述支撑衬底为表面平坦的蓝宝石衬底。所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
进一步的，在所述的倒装LED芯片制作方法中，所述柱状结构是柱状空洞，通过所述柱状空洞暴露部分所述晶格匹配层。
进一步的，在所述的倒装LED芯片制作方法中，所述柱状结构为圆柱形空洞、椭圆柱形空洞或多棱柱状空洞。更进一步的，所述柱状结构为六棱柱状空洞。
进一步的，在所述的倒装LED芯片制作方法中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层。
进一步的，在所述的倒装LED芯片制作方法中，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。更进一步的，所述柱状结构为六棱柱状凸起。
进一步的，在所述的倒装LED芯片制作方法中，所述绝缘反射层是DBR反射层；或者，所述绝缘反射层由金属反射层和绝缘介质层组合而成，所述金属反射层的材料为银，所述绝缘介质层的材料为二氧化硅、氮化硅或氮氧化硅中的至少一种。
在本发明提供的倒装LED芯片中，位于晶格匹配层上的连通介质层具有周期性排列的柱状结构，由于连通介质层并非是平坦表面，有利于提高形成于连通介质层上的外延层的晶体质量，进而提高倒装LED芯片的内量子效率；并且，所述柱状结构的侧面垂直于支撑衬底的表面，不会发生光散射或漫反射，能够减少从外延层射向支撑衬底的光的反射，增加其透射，提高倒装LED芯片的出光效率，即提高倒装LED芯片的外量子效率；此外，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同，可以获得较佳的晶格匹配效果，减少位错缺陷，进一步提高倒装LED芯片的内量子效率。
另外，在本发明提供的倒装LED芯片中，第一焊盘通过第一绝缘反射层开孔、第一连通电极与N型半导体层形成电连接，第二焊盘通过第二绝缘反射层开孔、第二连通电极、接触层与P型半导体层形成电连接，接触层具有较好的电流扩展作用，第一焊盘和第二焊盘之间加上电压后，能够保证LED芯片的发光均匀性。
此外，本发明提供的倒装LED芯片发光后，具有较高的反射性的绝缘反射层能够保证较多的光射向LED芯片的衬底结构方向，可进一步提高发光效率。
附图说明
图1是本发明实施例一形成外延层后的俯视图；
图2是沿图1的AA’方向的剖面示意图；
图3是沿图1的BB’方向的剖面示意图；
图4是本发明实施例一形成凹槽后的俯视图；
图5是沿图4的AA’方向的剖面示意图；
图6是沿图4的BB’方向的剖面示意图；
图7是本发明实施例一形成接触层后的俯视图；
图8是沿图7的AA’方向的剖面示意图；
图9是沿图7的BB’方向的剖面示意图；
图10是本发明实施例一形成第一连通电极和第二连通电极后的俯视图；
图11是沿图10的AA’方向的剖面示意图；
图12是沿图10的BB’方向的剖面示意图；
图13是本发明实施例一形成绝缘反射层后的俯视图；
图14是沿图13的AA’方向的剖面示意图；
图15是沿图13的BB’方向的剖面示意图；
图16是本发明实施例一形成第一焊盘和第二焊盘后的俯视图；
图17是沿图16的AA’方向的剖面示意图；
图18是沿图16的BB’方向的剖面示意图；
图19是本发明实施例一的倒装LED芯片的衬底结构和外延层局部放大的剖面示意图；
图20是本发明实施例一的连通介质层局部放大的俯视图；
图21是本发明实施例二的倒装LED芯片的衬底结构和外延层局部放大的剖面示意图；
图22是本发明实施例二的连通介质层局部放大的俯视图；
图23是本发明实施例三的连通介质层局部放大的俯视图；
图24是本发明实施例四的连通介质层局部放大的俯视图。
具体实施方式
以下结合附图和具体实施例对本发明提出的倒装LED芯片及其制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
如图1～20所示，所述倒装LED芯片包括：衬底结构100，外延层110，接触层120，第一连通电极131和第二连通电极132，绝缘反射层140，第一焊盘151和第二焊盘152。
所述衬底结构100包括依次形成的支撑衬底101、晶格匹配层102、具有周期性排列的柱状结构103a的连通介质层103、所述晶格匹配层102形成于所述支撑衬底101上，所述连通介质层103形成于所述晶格匹配层102上并暴露出部分所述晶格匹配层102。
所述外延层110包括依次形成的N型半导体层111、有源层112以及P型半导体层113，所述N型半导体层111覆盖所述连通介质层103以及所述晶格匹配层102，所述晶格匹配层102的晶体结构与所述N型半导体层111的晶体结构相同，所述外延层110上设置有至少一个凹槽110a，所述凹槽110a的深度大于所述P型半导体层113和所述有源层112厚度的总和而小于所述外延层110的厚度，即所述凹槽110a内的P型半导体层113和有源层112完全被去除，而N型半导体层111被去除一部分，本发明对所述凹槽110a的形状不做限定。
所述接触层120形成于所述P型半导体层113上，所述接触层120中形成有暴露所述凹槽110a的接触层开孔120a。本实施例中，所述接触层开孔120a为长条状，且其宽度大于所述凹槽110a的宽度。
所述第一连通电极131位于所述凹槽110a内的N型半导体层111上，所述第二连通电极132位于所述接触层120上，所述第一连通电极131和第二连通电极132间隔排布。
所述绝缘反射层140具有暴露第一连通电极131的预定区域的第一绝缘反射层开孔141和暴露第二连通电极132的预定区域的第二绝缘反射层开孔142。所述第一绝缘反射层开孔141和第二绝缘反射层开孔142沿所述第一连通电极131和第二连通电极132的长度方向错开分布，即所述第一绝缘反射层开孔141和第二绝缘反射层开孔142既不在同一水平方向也不在同一竖直方向。本实施例中，所述第一绝缘反射层开孔141和第二绝缘反射层开孔142均为长条状。所述绝缘反射层140可以是DBR。所述绝缘反射层140还可以由金属反射层和绝缘介质层组合而成，所述金属反射层的材料为银，所述绝缘介质层的材料为二氧化硅、氮化硅或氮氧化硅中的至少一种。当所述绝缘反射层140是DBR时，所述接触层120的材料可以为ITO。当所述绝缘反射层140是银金属反射层和绝缘介质层组合而成时，所述接触层120的材料可以为Ni。
所述第一焊盘151和第二焊盘152形成于所述绝缘反射层140上，所述第一焊盘151通过第一绝缘反射层开孔141与所述第一连通电极131形成电连接，所述第二焊盘152通过第二绝缘反射层开孔142与所述第二连通电极132形成电连接。本实施例中，所述第一焊盘151和第二焊盘152沿所述第一连通电极131和第二连通电极132的长度方向上下排列，并且，所述第一焊盘151覆盖所有第一绝缘反射层开孔141，所述第二焊盘152覆盖所有第二绝缘反射层开孔142。
进一步的，所述倒装LED芯片还包括钝化保护层(未图示)，所述钝化保护层上设置有暴露所述第一焊盘151部分区域的第一钝化保护层开孔和暴露第二焊盘152部分区域的第一钝化保护层开孔，以便后续与倒装基板形成电连接。
图19是本发明实施例一的倒装LED芯片的衬底结构和外延层局部放大的剖面示意图，图20是本发明实施例一的连通介质层局部放大的俯视图。如图19和20所示，本实施例中柱状结构103a是柱状空洞，通过所述柱状空洞暴露所述晶格匹配层102。具体地说，所述柱状结构103a为圆柱形空洞。当然，所述支撑衬底101边缘的柱状结构103a可以是不完整的圆柱形空洞，本发明对柱状结构103a的数量和排布方式不加限制，可根据实际布图情况相应的调整。
所述支撑衬底101为表面平坦的蓝宝石衬底。所述具有周期性排列的柱状结构的连通介质层103的材料为二氧化硅、氮化硅或氮氧化硅，上述材料均为LED制作工艺中经常采用的材料，成本较低。
所述N型半导体层111的材料例如为掺硅的氮化镓(GaN)。所述有源层112例如为InxGaN1-xN和InyGaN1-yN交替层叠而成的至少5个周期的周期性结构，其中，0≤x＜1，0≤y＜1，且x≠y。所述P型半导体层113的材料例如为掺镁的氮化镓(GaN)。所述晶格匹配层102的晶体结构与所述N型半导体层111的晶体结构相同，例如所述晶格匹配层102为氮化镓薄膜或者氮化铝薄膜，因而以获得较佳的晶格匹配效果，减少位错缺陷。
本实施例中，所述晶格匹配层102的厚度为0.1～2微米，优选为0.1～1微米，所述连通介质层103的厚度同样为0.1～2微米，优选为0.1～1微米。
相应的，本实施例还提供一种倒装LED芯片制作方法，下面结合附图对本发明提出的倒装LED芯片制作方法作更进一步说明。
首先，如图19～20所示，提供一支撑衬底101，在所述支撑衬底101上形成晶格匹配层102，在所述晶格匹配层102上形成具有周期性排列的柱状结构103a的连通介质层103，所述连通介质层103暴露出部分所述晶格匹配层102，以形成衬底结构100。
接着，如图1～3所示，在所述衬底结构100上形成外延层110，所述外延层110包括依次形成的N型半导体层111、有源层112以及P型半导体层113，所述N型半导体层111覆盖所述连通介质层103以及所述晶格匹配层102。如图4～6所示，通过光刻和刻蚀工艺，在所述外延层110中形成至少一个暴露所述N型半导体层111的凹槽110a。
接着，如图7～9所示，在所述P型半导体层113上形成接触层120，所述接触层120中形成有暴露所述凹槽110a的接触层开孔120a。
接着，如图10～12所示，形成第一连通电极131和第二连通电极132，所述第一连通电极131位于所述凹槽110a内的N型半导体层111上，所述第二连通电极132位于所述接触层120上。
接着，如图13～15所示，在接触层120上形成绝缘反射层140，所述绝缘反射层140具有暴露第一连通电极131的预定区域的第一绝缘反射层开孔141和暴露第二连通电极132的预定区域的第二绝缘反射层开孔142。具有较高的反射性的绝缘反射层能够保证较多的光射向LED芯片的衬底结构方向，可提高发光效率。
接着，如图16～18所示，形成第一焊盘151和第二焊盘152，所述第一焊盘151和第二焊盘152形成于所述绝缘反射层140上。所述第一焊盘151通过第一绝缘反射层开孔141与所述第一连通电极131形成电连接，进而与N型半导体层111形成电连接。所述第二焊盘152通过第二绝缘反射层开孔142与所述第二连通电极132形成电连接，进而通过接触层120与P型半导体层113形成电连接。接触层120具有较好的电流扩展作用，第一焊盘151和第二焊盘152之间加上电压后，可提高LED芯片的发光均匀性。
本实施例中，可通过LPCVD工艺、MOCVD工艺或分子束外压技术在所述支撑衬底101上形成晶格匹配层102。可通过蒸发、溅射、喷涂或PECVD工艺在所述晶格匹配层102上形成介质膜，再通过光刻和蚀刻工艺去除预定区域上的介质膜，从而在晶格匹配层102上形成具有周期性排列的柱状结构103a的连通介质层103。可通过MOCVD工艺或分子束外压技术在上述结构上依次形成N型半导体层111、有源层112和P型半导体层113。
在上述倒装LED芯片中，支撑衬底101起支撑作用，晶格匹配层102能够更好地同倒装LED芯片的N型半导体层111进行晶格匹配，具有周期性排列的柱状结构的连通介质层103配合支撑衬底101上的晶格匹配层102能够更好地提高倒装LED芯片的晶体质量(即内量子效率)，且柱状结构103a的侧面垂直于支撑衬底101的表面，相对于传统图形化衬底上具有斜面的锥状或台状图形，不会发生光散射或漫反射，因此能够减少从外延层射向支撑衬底101的光的反射，增加其透射，提高倒装LED芯片的出光效率(即外量子效率)。
实施例二
图21是本发明实施例二的倒装LED芯片的衬底结构和外延层局部放大的剖面示意图，图22是本发明实施例二的连通介质层局部放大的俯视图。
如图21和图22所示，本实施例与实施例一的区别在于，柱状结构103a是柱状凸起，连通介质层103由周期性排列的柱状凸起组成，通过所述柱状凸起之间的空隙暴露所述晶格匹配层102。
更具体而言，所述柱状结构103a是圆柱形凸起。当然，由于所述支撑衬底101为圆形衬底，所述支撑衬底101边缘的柱状结构103a可以是不完整的圆柱形凸起，本发明对柱状结构103a的数量和排布方式不加限制，可根据实际布图情况相应的调整。
实施例三
本实施例与实施例一的区别在于，所述柱状结构103a是多棱柱形凸起。图23是本发明实施例三的连通介质层局部放大的俯视图。如图23所示，本实施例中所述柱状结构103a是六棱柱形凸起。
实施例四
本实施例与实施例一的区别在于，所述柱状结构103a是多棱柱形空洞。图24是本发明实施例四的连通介质层局部放大的俯视图。如图24所示，本实施例中所述柱状结构103a是六棱柱形空洞。经实验发现，所述柱状结构103a是六棱柱形空洞时，倒装LED芯片的发光效率尤为突出。
以上实施例以所述柱状结构分别为圆柱形凸起或圆柱形空洞、多棱柱形凸起或多棱柱形空洞为例介绍了本发明的倒装LED芯片，可以理解的是，所述柱状结构并不局限于上述形状，还可以是椭圆柱形凸起或椭圆柱形空洞，或者是其他多棱柱状的凸起或空洞，亦或是上述形状的组合。
综上所述，本发明的倒装LED芯片具有如下优点：
1、位于晶格匹配层上的连通介质层具有周期性排列的柱状结构，即所述连通介质层并非是平坦表面，如此在所述连通介质层上形成外延层时可提高外延层的晶体质量，有利于提高倒装LED芯片的内量子效率；并且，所述柱状结构的侧面垂直于支撑衬底的表面，相对于传统图形化衬底上具有斜面的锥状或台状图形，不会发生光散射或漫反射，因此能够减少从外延层射向支撑衬底的光的反射，增加其透射，提高倒装LED芯片的出光效率，即提高倒装LED芯片的外量子效率；此外，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同，可以获得较佳的晶格匹配效果，减少位错缺陷，进一步提高倒装LED芯片的内量子效率；
2、第一焊盘通过第一绝缘反射层开孔、第一连通电极与N型半导体层形成电连接，第二焊盘通过第二绝缘反射层开孔、第二连通电极、接触层与P型半导体层形成电连接，接触层具有较好的电流扩展作用，第一焊盘和第二焊盘之间加上电压后，能够保证LED芯片的发光均匀性。
3、具有较高的反射性的绝缘反射层能够保证较多的光射向LED芯片的衬底结构方向，可进一步提高发光效率。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。并且，上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种倒装LED芯片，其特征在于，包括：
衬底结构，所述衬底结构包括依次形成的支撑衬底、晶格匹配层以及具有周期性排列的柱状结构的连通介质层，所述具有周期性排列的柱状结构的连通介质层暴露出部分所述晶格匹配层；其中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层，以提高倒装LED芯片的晶体质量和出光效率；
外延层，所述外延层包括依次形成的N型半导体层、有源层以及P型半导体层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及所述晶格匹配层，所述外延层中形成有至少一个暴露所述N型半导体层的凹槽，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同；
接触层，形成于所述P型半导体层上，所述接触层中形成有暴露所述凹槽的接触层开孔；
第一连通电极和第二连通电极，所述第一连通电极位于所述凹槽内的N型半导体层上，所述第二连通电极位于所述接触层上；
绝缘反射层，形成于所述接触层上，具有暴露所述第一连通电极的第一绝缘反射层开孔和暴露所述第二连通电极的第二绝缘反射层开孔；
第一焊盘和第二焊盘，形成于所述绝缘反射层上，所述第一焊盘通过第一绝缘反射层开孔与所述第一连通电极形成电连接，所述第二焊盘通过第二绝缘反射层开孔与所述第二连通电极形成电连接。
2.如权利要求1所述的倒装LED芯片，其特征在于，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜，所述支撑衬底为表面平坦的蓝宝石衬底，所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
3.如权利要求1所述的倒装LED芯片，其特征在于，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。
4.如权利要求3所述的倒装LED芯片，其特征在于，所述柱状结构为六棱柱状凸起。
5.如权利要求1或2所述的倒装LED芯片，其特征在于，所述绝缘反射层是DBR反射层。
6.如权利要求1或2所述的倒装LED芯片，其特征在于，所述绝缘反射层由金属反射层和绝缘介质层组合而成，所述金属反射层的材料为银，所述绝缘介质层的材料为二氧化硅、氮化硅或氮氧化硅中的至少一种。
7.一种倒装LED芯片制作方法，其特征在于，包括：
提供一支撑衬底，在所述支撑衬底上形成晶格匹配层，并在所述晶格匹配层上形成具有周期性排列的柱状结构的连通介质层，所述具有周期性排列的柱状结构的连通介质层暴露部分所述晶格匹配层；其中，所述柱状结构是柱状凸起，通过所述柱状凸起之间的空隙暴露部分所述晶格匹配层，以提高倒装LED芯片的晶体质量和出光效率；
在所述衬底结构上形成外延层，所述外延层包括依次形成的N型半导体层、有源层以及P型半导体层，所述N型半导体层覆盖所述具有周期性排列的柱状结构的连通介质层以及晶格匹配层，所述外延层中形成有至少一个暴露所述N型半导体层的凹槽，所述晶格匹配层的晶体结构与所述N型半导体层的晶体结构相同；
在所述P型半导体层上形成接触层，所述接触层中形成有暴露所述凹槽的接触层开孔；
形成第一连通电极和第二连通电极，所述第一连通电极位于所述凹槽内的N型半导体层上，所述第二连通电极位于所述接触层上；
在所述接触层上形成绝缘反射层，所述绝缘反射层中形成有暴露所述第一连通电极的第一绝缘反射层开孔和暴露所述第二连通电极的第二绝缘反射层开孔；以及
形成第一焊盘和第二焊盘，所述第一焊盘通过所述第一绝缘反射层开孔与所述第一连通电极形成电连接，所述第二焊盘通过所述第二绝缘反射层开孔与所述第二连通电极形成电连接。
8.如权利要求7所述的倒装LED芯片制作方法，其特征在于，所述N型半导体层为掺硅的氮化镓薄膜，所述晶格匹配层为氮化镓薄膜或者氮化铝薄膜，所述支撑衬底为表面平坦的蓝宝石衬底，所述具有周期性排列的柱状结构的连通介质层为二氧化硅、氮化硅或氮氧化硅薄膜。
9.如权利要求7所述的倒装LED芯片制作方法，其特征在于，所述柱状结构为圆柱形凸起、椭圆柱形凸起或多棱柱状凸起。
10.如权利要求9所述的倒装LED芯片制作方法，其特征在于，所述柱状结构为六棱柱状凸起。
11.如权利要求7或8所述的倒装LED芯片制作方法，其特征在于，所述绝缘反射层是DBR反射层。
12.如权利要求7或8所述的倒装LED芯片制作方法，其特征在于，所述绝缘反射层由金属反射层和绝缘介质层组合而成，所述金属反射层的材料为银，所述绝缘介质层的材料为二氧化硅、氮化硅或氮氧化硅中的至少一种。
CN201510238966.3A 2015-05-12 2015-05-12 倒装led芯片及其制作方法 Active CN104835891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510238966.3A CN104835891B (zh) 2015-05-12 2015-05-12 倒装led芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510238966.3A CN104835891B (zh) 2015-05-12 2015-05-12 倒装led芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN104835891A CN104835891A (zh) 2015-08-12
CN104835891B true CN104835891B (zh) 2018-06-26

Family

ID=53813640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510238966.3A Active CN104835891B (zh) 2015-05-12 2015-05-12 倒装led芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN104835891B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6619966B2 (ja) * 2015-08-21 2019-12-11 アルパッド株式会社 半導体発光装置
CN105304786A (zh) * 2015-11-13 2016-02-03 杭州士兰明芯科技有限公司 Led芯片及其制作方法
CN111987208B (zh) * 2015-11-18 2023-07-04 晶元光电股份有限公司 发光元件
CN107768496B (zh) * 2017-09-28 2019-10-22 厦门乾照光电股份有限公司 一种led倒装芯片、制备方法及led晶片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236160B (en) * 2003-11-25 2005-07-11 Super Nova Optoelectronics Cor GaN light emitted diode with high luminescent efficiency and the manufacture method
TW201411692A (zh) * 2012-04-23 2014-03-16 Nanocrystal Asia Inc 以壓印方式製造選擇性成長遮罩之方法
US9450882B2 (en) * 2012-04-23 2016-09-20 Cisco Technology, Inc. Method and apparatus for supporting call admission control using graph assembly and fate-share identifiers
CN203536464U (zh) * 2013-11-08 2014-04-09 刘艳 Led芯片
CN104051957A (zh) * 2014-06-23 2014-09-17 天津工业大学 一种1550nm长波长垂直腔面发射激光器的制备方法及其应用
CN204558513U (zh) * 2015-05-12 2015-08-12 杭州士兰明芯科技有限公司 倒装led芯片

Also Published As

Publication number Publication date
CN104835891A (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
US10249789B2 (en) Light emitting diode chip and fabrication method
CN104835891B (zh) 倒装led芯片及其制作方法
US10811561B2 (en) Ultraviolet LED chip and manufacturing method thereof
CN104638078A (zh) 发光二极管及其制作方法
US20110001147A1 (en) Semiconductor light-emitting device
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
KR20100095134A (ko) 발광소자 및 그 제조방법
TW201133930A (en) Improved multi-junction LED
CN104409585B (zh) 一种垂直led结构及其制作方法
CN103515504A (zh) 一种led芯片及其加工工艺
CN102916028A (zh) 发光二极管阵列及其制造方法
CN104576857A (zh) 一种高反射层倒装led芯片结构及其制作方法
CN204441323U (zh) 倒装led芯片
TW202029529A (zh) 發光元件及其製造方法
TWI398967B (zh) 發光二極體晶片及其製法
CN104993031B (zh) 高压倒装led芯片及其制造方法
US8945958B2 (en) Methods for manufacturing light emitting diode and light emitting device
CN203607447U (zh) Led芯片
CN203260616U (zh) Led芯片
CN204558513U (zh) 倒装led芯片
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
TWI569471B (zh) 半導體發光結構及其製造方法
CN203456495U (zh) Led芯片
CN204558515U (zh) 用于倒装led芯片的衬底
KR101803570B1 (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant