CN103500790A - 一种倒装高压led芯片的结构及其制造方法 - Google Patents
一种倒装高压led芯片的结构及其制造方法 Download PDFInfo
- Publication number
- CN103500790A CN103500790A CN201310465534.7A CN201310465534A CN103500790A CN 103500790 A CN103500790 A CN 103500790A CN 201310465534 A CN201310465534 A CN 201310465534A CN 103500790 A CN103500790 A CN 103500790A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- type contact
- insulating barrier
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims description 104
- 229910002601 GaN Inorganic materials 0.000 claims description 55
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910017083 AlN Inorganic materials 0.000 claims description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical group [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 5
- 238000005507 spraying Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 22
- 238000001259 photo etching Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910005544 NiAg Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供的一种倒装高压LED芯片的结构及制造方法,结构自上而下包括:衬底,n个芯片,每个芯片自上而下包括N-GaN、发光层、P-GaN,N-GaN表面上的N型接触层,P-GaN表面上的P型接触层,第一绝缘层,贯穿第一绝缘层与N型接触层互连的N型接触孔和与P型接触层互联的P型接触孔,与第一芯片上的P型接触孔连接的第一布线层,与第i芯片的N型接触层和第i+1芯片的P型接触层连接的第二布线层,与第n芯片的N型接触层连接的第三布线层,第二绝缘层,贯穿第二绝缘层与第一布线层互连的第一布线接触孔和与第三布线层互连的第三布线接触孔,与第三布线接触孔连接的N焊盘和与第一布线接触孔连接的P焊盘,从而使倒装芯片散热好,出光面积大,不挡光,工艺简单。
Description
技术领域
本发明涉及半导体光电芯片制造领域,尤其涉及一种倒装高压LED芯片的结构及其制造方法。
背景技术
20世纪90年代末,在半导体器件照明时代的初期,居室照明主要是钨白炽灯,紧凑型荧光灯由于高效率正被积极推广。多数工作环境使用荧光灯,街道照明则以钠灯为主。然而,高亮度可见光发光二极管(LED)已经有很大的应用,以它为基础的固体照明正在迅猛发展,即将引起照明历史的又一次革命。尽管这种发展态势势如破竹,但是LED大芯片仍存在很多问题:
第一,散热难的问题,商业化的LED大芯片大多生长的蓝宝石衬底上,然后将其固定在封装支架上,这样的LED大芯片主要通过传导散热,而蓝宝石衬底由于较厚,所以热量难于导出,热量聚集在芯片会影响芯片可靠性,增加光衰和减少芯片寿命。
第二,光效低的问题,电极挡光和引线的制作会减少芯片的出光,且电流拥挤容易产生拥挤效应,这些都会降低芯片的光效。
第三,封装复杂的问题,单个LED芯片的电压为3V左右,而LED大芯片则需要变压或者将多个单个LED芯片封装成串联,这些都增加了封装和应用的难度,工艺难度加大,使整个芯片的可靠性变差。
而大多的倒装芯片都是将一颗颗芯片上分散的n焊盘对准到已布好线的基板上实现其串联,形成倒装高压芯片,这样使倒装焊接对准工艺难度加大,成本高,良率低。因此需要一种新的倒装高压LED芯片的结构及其相应的制作方法,以解决上述问题。
发明内容
本发明的目的在于提供一种倒装高压LED芯片的结构及其制造方法,能够改善高压LED芯片散热问题,以及提高光效和简化封装。
为了解决上述问题,本发明提供的一种倒装高压LED芯片的结构的制造方法包括如下步骤:
提供一衬底,在所述衬底表面上生长N型氮化镓层、在所述N型氮化镓层上生长发光层、在所述发光层上生长P型氮化镓层,以形成外延层,在所述外延层中刻蚀形成沟槽,所述沟槽露出衬底表面,使所述外延层形成彼此相互绝缘独立的第一至第n芯片,n为大于等于2的整数;
对每一所述芯片进行刻蚀,以在每一所述芯片表面形成均匀分布的贯穿P型氮化镓层、发光层、直到停留在N型氮化镓层表面上的小孔,在每一所述小孔内的N型氮化镓层表面上沉积一N型接触层,在每一所述芯片除所述小孔以外的P型氮化镓层表面上沉积一P型接触层;
在所述外延层和P型接触层的表面以及所述沟槽和小孔内沉积第一绝缘层;
在所述第一芯片上的部分第一绝缘层上以及与所述第一芯片的P型接触层连接的P型接触孔内沉积第一布线层,在所述第i芯片和第i+1芯片之间的部分第一绝缘层上以及与所述第i芯片上的N型接触层连接的N型接触孔内,以及与所述第i+1芯片上的P型接触层连接的P型接触孔内沉积第二布线层,i为大于等于1且小于n的整数,在所述第n芯片上的部分绝缘层上以及所述第n芯片上的N型接触层连接的N型接触孔内沉积第三布线层;
在所述第一布线层、第二布线层和第三布线层的表面上以及位于所述第一布线层、第二布线层和第三布线层彼此之间的第一绝缘层的表面上沉积第二绝缘层;
在所述第二绝缘层表面分别刻蚀出直到与所述第一布线层互连的第一布线接触孔和直到与所述第三布线层互连的第三布线接触孔;以及
制造相互绝缘的一P焊盘和一N焊盘,所述P焊盘覆盖在部分所述第二绝缘层的表面上及所述第一布线接触孔内,所述N焊盘覆盖在另一部分所述第二绝缘层的表面上及所述第三布线接触孔内,形成倒装高压LED。
进一步的,所述P焊盘和N焊盘对称分布且之间的间隔为50um-150um。
进一步的,n的取值范围是2-100。
进一步的,所述第一绝缘层为氮化铝第一绝缘层,二氧化硅第一绝缘层,氮化硅第一绝缘层,氮氧化硅第一绝缘层,三氧化二铝第一绝缘层、聚酰亚胺第一绝缘层或分布布拉格反射镜第一绝缘层中的一种。
进一步的,所述第二绝缘层为氮化铝第二绝缘层,二氧化硅第二绝缘层,氮化硅第二绝缘层,氮氧化硅第二绝缘层,三氧化二铝第二绝缘层或聚酰亚胺第二绝缘层中的一种。
进一步的,所述第一绝缘层和第二绝缘层采用溅射、蒸发或喷涂工艺形成。
本发明为了达到另一目的,还提供一种倒装高压LED芯片的结构,包括:
衬底,位于所述衬底表面上彼此互相绝缘独立的第一至第n芯片,n为大于等于2的整数,每一所述芯片包括位于衬底表面上的N型氮化镓层、位于所述N型氮化镓层上的发光层、以及位于所述发光层上的P型氮化镓层;
每一所述芯片表面均匀分布的贯穿P型氮化镓层、发光层直到停留在N型氮化镓层表面上的小孔,位于每一所述小孔内的N型氮化镓层表面上的一N型接触层,位于每一所述芯片的P型氮化镓层表面上的一P型接触层;
填充满各所述芯片之间和各所述小孔内以及覆盖在所述P型接触层和P型氮化镓层的表面上的第一绝缘层;
分别贯穿所述第一绝缘层、直到与所述N型接触层互连的N型接触孔和直到与所P型接触层互连的P型接触孔;
第一布线层,位于所述第一芯片上的部分第一绝缘层上且填充满与所述第一芯片上的P型接触层连接的P型接触孔;
第二布线层,位于所述第i芯片和第i+1芯片之间的部分第一绝缘层上且填充满与所述第i芯片上的N型接触层连接的N型接触孔,以及填充满与所述第i+1芯片上的P型接触层连接的P型接触孔,i为大于等于1且小于n的整数;
第三布线层,位于所述第n芯片上的部分绝缘层上且填充满与所述第n芯片上的N型接触层连接的N型接触孔;
第二绝缘层,位于所述第一布线层、第二布线层和第三布线层的表面上及位于所述第一布线层、第二布线层和第三布线层彼此之间的第一绝缘层表面上;
分别贯穿所述第二绝缘层、直到与所述第一布线层互连的第一布线接触孔和直到与所述第三布线层互连的第三布线接触孔;以及
相互绝缘的P焊盘和N焊盘,所述P焊盘位于部分所述第二绝缘层的表面上且填充满所述第一布线接触孔,所述N焊盘位于另一部分所述绝缘层的表面上且填充满所述第三布线接触孔。
由上述技术方案可知,与传统的LED大芯片相比,本发明提供的一种倒装高压LED芯片具有以下技术优点:
不仅可以做成大芯片,由于两个焊盘对称分布、倒装接触面积大,且发光层离基板近,可以很容易的将热量导出,因此大芯片的散热速度快,散热效果非常好,电流密度小,发热少;此外,本发明的倒装高压LED芯片兼有高压芯片高电压低电流的优势,电路简单;另外,本发明的倒装高压LED芯片一方面不用客户打线,另一方面倒装焊对准容易,对电路板布置要求精度低,倒装焊接工艺简单,同时兼有倒装芯片避开了电极和引线挡光的问题,同样提高芯片的光效,且封装工艺简单。
附图说明
图1是本发明一种倒装高压LED芯片的结构的制造方法的流程示意图;
图2a至图10a是本发明实施例一和实施例二中的倒装高压LED芯片的结构的制造方法的剖面结构示意图;
图2b至图10b是本发明实施例一的倒装高压LED芯片的结构的制造方法的俯视结构示意图;
图2c至图10c是本发明实施例二的倒装高压LED芯片的结构的制造方法的俯视结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
下面以图1所示的方法流程为例,结合附图2a至10a以及附图2b至10b,对一种倒装高压LED芯片的结构的制造方法进行详细描述。
在步骤S1中,提供一衬底1,所述衬底可以是蓝宝石衬底,在所述蓝宝石衬底表面上生长外延层2,所述外延层2的生长过程依次为:在所述衬底表面上生长N型氮化镓层(N-GaN)21,在所述N型氮化镓层21上生长发光层22,在所述发光层22上生长P型氮化镓层(P-GaN)23,对所述外延层2采用感应耦合等离子(ICP)刻蚀方法,去除部分外延层,在所述外延层中形成沟槽3,所述沟槽露出蓝宝石衬底表面,使所述外延层刻蚀成n个彼此相互绝缘独立的芯片,每个芯片可以为正方形,则芯片大小可以是1mm×1mm,每个芯片也可以为长方形,如芯片大小可以是0.5mm×1mm,或芯片还可以是其他大小的芯片,所述n个芯片分别为第一芯片至第n芯片,n为大于等于2的整数,n的取值范围可以是2-100的整数,如图2a和2b所示,图2a所示的是步骤S1后的剖面结构示意图,图2b所示的是步骤S1后的俯视结构示意图。
在步骤S2中,通过光刻和刻蚀技术对每一所述芯片进行刻蚀,以在每一所述芯片表面形成均匀分布的多个小孔4,在本发明的最佳实施例中,每一所述芯片表面形成的小孔的数目为9个,每个所述小孔是直径D为45um的圆孔,所述小孔贯穿P型氮化镓层、发光层,直到停留在N型氮化镓层的表面上,如图3a和3b所示,图3a所示的是步骤S2中形成小孔的剖面结构示意图,图3b所示的是步骤S2中形成小孔的俯视结构示意图。
然后,在每一所述芯片除所述小孔以外的P型氮化镓层的表面上,采用光刻和腐蚀技术依次沉积NiAg(镍银)金属层,以形成一P型接触层5,优选的,所述镍和银的厚度分别为和,在每一所述小孔底部的N型氮化镓层表面上,采用电子束蒸发依次沉积Cr/Ni/Au(铬/镍/金/),以形成一N型接触层6,优选的,所述铬、镍和金的厚度分别为和,如图4a和4b所示,图4a所示的是步骤S2中形成N型接触层和P型接触层的剖面结构示意图,图4b所示的是步骤S2中形成N型接触层和P型接触层的俯视结构示意图。
在步骤S3中,可以采用溅射、蒸发或喷涂工艺沉积氮化硅(SiN)第一绝缘层7,使所述氮化硅(SiN)第一绝缘层7覆盖在所述外延层和P型接触层的表面以及填充满所述芯片之间的沟槽3和各所述小孔4,优选的,所述氮化硅第一绝缘层的厚度为2um-2.5um,如图5a和5b所示,图5a所示的是步骤S3中形成第一绝缘层的剖面结构示意图,图5b所示的是步骤S3中形成第一绝缘层的俯视结构示意图。
在步骤S4中,采用光刻和刻蚀技术在所述氮化硅第一绝缘层表面打孔,分别在所述氮化硅第一绝缘层表面刻蚀出N型接触孔8和P型接触孔9,每个所述N型接触孔与一所述N型接触层6的表面连接,优选的,每个所述N型接触孔是直径为30um的圆孔,每个所述P型接触孔与一所述P型接触层5的表面连接,优选的,每个所述P型接触孔是直径为30um的圆孔,在每一所述芯片的P型接触层的表面上均存在P型接触孔,在本实施例中,每一所述芯片的P型接触层的表面上存在3个P型接触孔,具体布置如图6a和图6b所示。图6a所示的是在步骤S4中形成N型接触孔和P型接触孔的剖面结构示意图,图6b所示的是在步骤S4中形成N型接触孔和P型接触孔的俯视结构示意图。
在步骤S5中,采用光刻和蒸发技术同步形成第一布线层10、第二布线层11和第三布线层12,所述布线层形成的过程与步骤S2中的N型接触层的形成过程相同,具体参数工艺参见步骤S2,在此不再一一赘述。
其中,在所述第一芯片上的部分第一绝缘层上以及与所述第一芯片的P型接触层连接的P型接触孔内沉积所述第一布线层,也就是说,所述第一布线层通过P型接触孔和第一芯片的P型接触层5连接;
在所述第i芯片和第i+1芯片表面以及两者之间的部分第一绝缘层上以及与所述第i芯片上的N型接触层连接的N型接触孔内,以及与所述第i+1芯片上的P型接触层连接的P型接触孔内沉积所述第二布线层,i为大于等于1且小于n的整数,也就是说,所述第二布线层将所述第一芯片的N型接触层和第二芯片的P型接触层通过第一绝缘层中的N型接触孔和P型接触孔串联,同理,所述第二布线层将所述第二芯片的N型接触层又和第三芯片的P型接触层通过第一绝缘层中的N型接触孔和P型接触孔串联,直至第二布线层将第n-1芯片的N型接触层和第n芯片的P型接触层通过第一绝缘层中的N型接触孔和P型接触孔串联,每两个芯片串联的第二布线层是彼此相互独立的;
在所述第n芯片上的部分第一绝缘层上以及与所述第n芯片上的N型接触层连接的N型接触孔内沉积所述第三布线层,也就是说,所述第三布线层通过N型接触孔和第n芯片的N型接触层连接,如图7a和7b所示,图7a所示的是在步骤S5中形成第一布线层、第二布线层和第三布线层的剖面结构示意图,图7b所示的是在步骤S5中形成第一布线层、第二布线层和第三布线层的俯视结构示意图。
在步骤S6中,在所述第一布线层10、第二布线层11和第三布线层12的表面上以及位于所述第一布线层10、第二布线层11和第三布线层12彼此之间的氮化硅第一绝缘层7的表面上,同样可以采用溅射、蒸发或喷涂工艺沉积氮化硅第二绝缘层13,优选的,所述氮化硅第二绝缘层的厚度为2um,如图8a和8b所示,图8a所示的是步骤S6中形成第二绝缘层的剖面结构示意图,图8b所示的是步骤S6中形成第二绝缘层的俯视结构示意图。
在步骤S7中,采用光刻和刻蚀技术在所述氮化硅第二绝缘层13表面打孔,分别在所述氮化硅第二绝缘层表面刻蚀出第一布线接触孔14和第三布线接触孔15,每个所述第一布线接触孔均与所述第一芯片中的第一布线层的表面连接,优选的,每个所述第一布线接触孔是直径为50um的圆孔,每个所述第三布线接触孔均与所述第n芯片中的第三布线层的表面连接,优选的,每个所述第三布线接触孔是直径为50um的圆孔,本发明中存在至少一个第一布线接触孔和第三布线接触孔,在本实施例中,可以存在3个第一布线接触孔,第三布线接触孔可以为4个,具体布置如图9a和图9b所示,图9a所示的是在步骤S7中形成第一布线接触孔和第三布线接触孔的剖面结构示意图,图9b所示的是在步骤S7中形成第一布线接触孔和第三布线接触孔的俯视结构示意图。
在步骤S8中,采用光刻和蒸发技术制造相互绝缘的一P焊盘16和一N焊盘17,按照本实施例的步骤S2中的过程形成如N型接触层的结构后,再在如N型接触层的结构表面上沉积一锡层形成所述焊盘,优选的,所述锡层的厚度为其他具体参数工艺参见本实施例的步骤S2,在此不再一一赘述。所述P焊盘覆盖在部分所述第二绝缘层的表面上及所述第一布线接触孔内,因此,所述P焊盘通过三个第一布线接触孔和第一芯片的第一布线层及P型接触层连接;所述N焊盘覆盖在另一部分所述第二绝缘层的表面上及所述第三布线接触孔内,因此所述N焊盘通过四个第三布线接触孔和第n芯片的第三布线层及N型接触层连接,所述P焊盘和N焊盘对称分布,且所覆盖的面积大小接近,形成倒装高压LED,如图10a和10b所示,图10a所示的是在步骤S8中形成P焊盘和N焊盘的剖面结构示意图,图10b所示的是在步骤S8中形成P焊盘和N焊盘的俯视结构示意图。
实施例二
下面以图1所示的方法流程为例,结合附图2a至10a以及附图2c至10c,对一种倒装高压LED芯片的结构的制造方法进行详细描述。
在步骤S1中,提供一衬底1,所述衬底可以是蓝宝石衬底,在所述蓝宝石衬底表面上生长外延层2,所述外延层2的生长过程依次为:在所述衬底表面上生长N型氮化镓层21,在所述N型氮化镓层21上生长发光层22,在所述发光层22上生长P型氮化镓层23,且使所述P型氮化镓层23的厚度比N型氮化镓层21的厚度薄,对所述外延层2采用ICP刻蚀方法,去除部分外延层,在所述外延层中形成沟槽3,所述沟槽露出蓝宝石衬底表面,使所述外延层刻蚀成n个彼此相互绝缘独立的芯片,每个芯片可以为正方形,则芯片大小可以是1mm×1mm,每个芯片也可以为长方形,如芯片大小可以是0.5mm×1mm,或芯片还可以是其他大小的芯片,所述n个芯片分别为第一芯片至第n芯片,n为大于等于2的整数,n的取值范围可以是2-100的整数,如图2a和2c所示,图2c所示的是步骤S1后的俯视结构示意图。
在步骤S2中,通过光刻和刻蚀技术对每一所述芯片进行刻蚀,以在每一所述芯片表面形成均匀分布的多个小孔4,每一所述芯片表面形成的小孔的数目可以为6个,在本发明的最佳实施例中,每一所述芯片表面形成的小孔的数目为9个,每个所述小孔是直径D为50um的圆孔,所述小孔贯穿P型氮化镓层、发光层,直到停留在N型氮化镓层的表面上,如图3a和3c所示,图3c所示的是步骤S2中形成小孔的俯视结构示意图。
然后,在每一所述芯片除所述小孔以外的P型氮化镓层的表面上,采用光刻和腐蚀技术沉积一P型接触层5,所述P型接触层如采用氧化铟锡(ITO)透明导电膜形成,优选的,所述P型接触层的厚度为3000?,在每一所述小孔底部的N型氮化镓层表面上沉积一N型接触层6,所述N型接触层形成的过程参见实施例一的步骤S2中的N型接触层,在此不再一一赘述,形成图4a和4c,图4c所示的是步骤S2中形成N型接触层和P型接触层的俯视结构示意图。
在步骤S3中,在所述外延层和P型接触层的表面以及所述芯片之间的沟槽内和各所述小孔内沉积分布布拉格反射镜(DBR)第一绝缘层7,所述DBR第一绝缘层由二氧化硅(SiO2)和二氧化钛(TiO2)的若干周期叠加而形成,优选的,所述DBR第一绝缘层的厚度为2um-2.5um,如图5a和5c所示,图5c所示的是步骤S3中形成第一绝缘层的俯视结构示意图。
在步骤S4中,采用光刻和刻蚀技术在所述DBR第一绝缘层表面打孔,分别在所述DBR第一绝缘层表面刻蚀出N型接触孔8和P型接触孔9,所述N型接触孔8和P型接触孔9分别形成的过程参见实施例一的步骤S4中的N型接触孔8和P型接触孔9,在此不再一一赘述,与实施例一的步骤S4中的区别在于:每个所述N型接触孔和P型接触孔的大小相同或不同,优选的,每个所述N型接触孔和P型接触孔是直径为35um的圆孔,具体布置如图6a和图6c所示,图6c所示的是在步骤S4中形成N型接触孔和P型接触孔的俯视结构示意图。
在步骤S5中,采用光刻和蒸发技术同步形成第一布线层10、第二布线层11和第三布线层12,所述布线层形成的过程参见实施例一的步骤S5,具体参数工艺也请参见实施例一的步骤S5,在此不再一一赘述,形成图7a和7c,图7c所示的是在步骤S5中形成第一布线层、第二布线层和第三布线层的俯视结构示意图。
在步骤S6中,在所述第一布线层10、第二布线层11和第三布线层12的表面上以及位于所述第一布线层10、第二布线层11和第三布线层12彼此之间的DBR第一绝缘层7的表面上沉积氮化硅第二绝缘层13,优选的,所述氮化硅第二绝缘层的厚度为2um-2.5um,如图8a和8c所示,图8c所示的是步骤S6中形成第二绝缘层的俯视结构示意图。
在步骤S7中,采用光刻和刻蚀技术在所述氮化硅第二绝缘层13表面打孔,分别在所述氮化硅第二绝缘层表面刻蚀出第一布线接触孔14和第三布线接触孔15,每个所述第一布线接触孔均与所述第一芯片中的第一布线层的表面连接,优选的,每个所述第一布线接触孔是直径为50um的圆孔,每个所述第三布线接触孔均与所述第n芯片中的第三布线层的表面连接,优选的,每个所述第三布线接触孔是直径为50um的圆孔,本发明中存在至少一个第一布线接触孔和第三布线接触孔,在本发明的最佳实施例中,存在3个第一布线接触孔,第三布线接触孔4个,具体布置如图9a和图9c所示,图9c所示的是在步骤S7中形成第一布线接触孔和第三布线接触孔的俯视结构示意图。
在步骤S8中,采用光刻和蒸发技术制造相互绝缘的一P焊盘16和一N焊盘17,按照实施例一的步骤S2中的过程形成如N型接触层的结构后,再在如N型接触层的表面上沉积一锡层形成所述焊盘,优选的,所述锡层的厚度为,其他具体参数工艺参见实施例一的步骤S2,在此不再一一赘述。所述P焊盘覆盖在部分所述DBR第二绝缘层的表面上及所述第一布线接触孔内,因此,所述P焊盘通过三个第一布线接触孔和第一芯片的第一布线层及P型接触层连接;所述N焊盘覆盖在另一部分所述DBR第二绝缘层的表面上及所述第三布线接触孔内,因此所述N焊盘通过四个第三布线接触孔和第n芯片的第三布线层及N型接触层连接,所述P焊盘和N焊盘对称分布,且所覆盖的面积大小接近,形成倒装高压LED,如图10a和10c所示,图10c所示的是在步骤S8中形成P焊盘和N焊盘的俯视结构示意图。
在实施例一和实施例二中,所述第一绝缘层和第二绝缘层使用的材料还可为氮化铝,二氧化硅,氮氧化硅,三氧化二铝或聚酰亚胺中的一种。
通过实施例一和实施例二,本发明还可以提供一种倒装高压LED芯片,包括:
衬底,位于所述衬底表面上彼此互相绝缘独立的第一至第n芯片,n为大于等于2的整数,每一所述芯片包括位于衬底表面上的N型氮化镓层、位于所述N型氮化镓层上的发光层、以及位于所述发光层上的P型氮化镓层;每一所述芯片表面均匀分布的贯穿P型氮化镓层、发光层直到停留在N型氮化镓层表面上的小孔,位于每一所述小孔内的N型氮化镓层表面上的一N型接触层,位于每一所述芯片的P型氮化镓层表面上的一P型接触层;位于所述芯片之间及所述N型接触层和P型接触层之间的第一绝缘层;分别贯穿所述第一绝缘层、直到与所述N型接触层互连的N型接触孔和直到与所述P型接触层互连的P型接触孔;第一布线层,位于所述第一芯片上的部分第一绝缘层上且填充满与所述第一芯片上的P型接触层连接的P型接触孔;第二布线层,位于所述第i芯片和第i+1芯片之间的部分第一绝缘层上且填充满与所述第i芯片上的N型接触层连接的N型接触孔,以及填充满与所述第i+1芯片上的P型接触层连接的P型接触孔,i为大于等于1且小于n的整数;第三布线层,位于所述第n芯片上的部分绝缘层上且填充满与所述第n芯片上的N型接触层连接的N型接触孔;第二绝缘层,位于所述第一布线层、第二布线层和第三布线层的表面上及位于所述第一布线层、第二布线层和第三布线层彼此之间的第一绝缘层表面上;分别贯穿所述第二绝缘层、直到与所述第一布线层互连的第一布线接触孔和直到与所述第三布线层互连的第三布线接触孔;以及相互绝缘的P焊盘和N焊盘,所述P焊盘位于所述第二绝缘层的一半表面上且填充满所述第一布线接触孔,所述N焊盘位于所述绝缘层的另一半表面上且填充满所述第三布线接触孔。
由实施例一和实施例二的制造方法获得的倒装高压LED芯片,不仅可以做成大芯片,由于两个焊盘对称分布、倒装接触面积大,且P型氮化镓层比N型氮化镓层薄,使发光层离基板近,可以很容易的将热量导出,因此本发明公开的倒装高压LED芯片的散热速度快,散热效果非常好,电流密度小,发热少;此外,本发明公开的倒装高压LED芯片兼有高压芯片高电压低电流的优势,电路简单;另外,本发明的倒装高压LED芯片一方面不用客户打线,另一方面倒装焊接对准容易,对电路板布置要求精度低,倒装焊接工艺简单,同时兼有倒装芯片避开了电极和引线挡光的问题,同样提高芯片的光效,且封装工艺简单。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (7)
1.一种倒装高压LED芯片的结构的制造方法,其特征在于,包括如下步骤:
提供一衬底,在所述衬底表面上生长N型氮化镓层、在所述N型氮化镓层上生长发光层、在所述发光层上生长P型氮化镓层,以形成外延层,在所述外延层中刻蚀形成沟槽,所述沟槽露出衬底表面,使所述外延层形成彼此相互绝缘独立的第一至第n芯片,n为大于等于2的整数;
对每一所述芯片进行刻蚀,以在每一所述芯片表面形成均匀分布的贯穿P型氮化镓层、发光层、直到停留在N型氮化镓层表面上的小孔,在每一所述小孔内的N型氮化镓层表面上沉积一N型接触层,在每一所述芯片除所述小孔以外的P型氮化镓层表面上沉积一P型接触层;
在所述外延层和P型接触层的表面以及所述沟槽和小孔内沉积第一绝缘层;
在所述第一绝缘层表面分别刻蚀出直到与所述N型接触层互连的N型接触孔和直到与所述P型接触层互连的P型接触孔;
在所述第一芯片上的部分第一绝缘层上以及与所述第一芯片的P型接触层连接的P型接触孔内沉积第一布线层,在所述第i芯片和第i+1芯片之间的部分第一绝缘层上以及与所述第i芯片上的N型接触层连接的N型接触孔内,以及与所述第i+1芯片上的P型接触层连接的P型接触孔内沉积第二布线层,i为大于等于1且小于n的整数,在所述第n芯片上的部分绝缘层上以及与所述第n芯片上的N型接触层连接的N型接触孔内沉积第三布线层;
在所述第一布线层、第二布线层和第三布线层的表面上以及位于所述第一布线层、第二布线层和第三布线层彼此之间的第一绝缘层的表面上沉积第二绝缘层;
在所述第二绝缘层表面分别刻蚀出直到与所述第一布线层互连的第一布线接触孔和直到与所述第三布线层互连的第三布线接触孔;以及
制造相互绝缘的一P焊盘和一N焊盘,所述P焊盘覆盖在部分所述第二绝缘层的表面上及所述第一布线接触孔内,所述N焊盘覆盖在另一部分所述第二绝缘层的表面上及所述第三布线接触孔内,形成倒装高压LED。
2.如权利要求1所述的制造方法,其特征在于:所述P焊盘和N焊盘对称分布且之间的间隔为50um-150um。
3.如权利要求1所述的制造方法,其特征在于:n的取值范围是2-100的整数。
4.如权利要求1所述的制造方法,其特征在于:所述第一绝缘层为氮化铝第一绝缘层,二氧化硅第一绝缘层,氮化硅第一绝缘层,氮氧化硅第一绝缘层,三氧化二铝第一绝缘层、聚酰亚胺第一绝缘层或分布布拉格反射镜第一绝缘层中的一种。
5.如权利要求1所述的制造方法,其特征在于:所述第二绝缘层为氮化铝第二绝缘层,二氧化硅第二绝缘层,氮化硅第二绝缘层,氮氧化硅第二绝缘层,三氧化二铝第二绝缘层或聚酰亚胺第二绝缘层中的一种。
6.如权利要求1所述的制造方法,其特征在于:所述第一绝缘层和第二绝缘层采用溅射、蒸发或喷涂工艺形成。
7.一种利用权利要求1至6所述的倒装高压LED芯片的结构的制造方法所制备的倒装高压LED芯片的结构,其特征在于,包括:
衬底,位于所述衬底表面上彼此互相绝缘独立的第一至第n芯片,n为大于等于2的整数,每一所述芯片包括位于衬底表面上的N型氮化镓层、位于所述N型氮化镓层上的发光层、以及位于所述发光层上的P型氮化镓层;
每一所述芯片表面均匀分布的贯穿P型氮化镓层、发光层直到停留在N型氮化镓层表面上的小孔,位于每一所述小孔内的N型氮化镓层表面上的一N型接触层,位于每一所述芯片的P型氮化镓层表面上的一P型接触层;
填充满各所述芯片之间和各所述小孔内以及覆盖在所述P型接触层和P型氮化镓层的表面上的第一绝缘层;
分别贯穿所述第一绝缘层、直到与所述N型接触层互连的N型接触孔和直到与所述P型接触层互连的P型接触孔;
第一布线层,位于所述第一芯片上的部分第一绝缘层上且填充满与所述第一芯片上的P型接触层连接的P型接触孔;
第二布线层,位于所述第i芯片和第i+1芯片之间的部分第一绝缘层上且填充满与所述第i芯片上的N型接触层连接的N型接触孔,以及填充满与所述第i+1芯片上的P型接触层连接的P型接触孔,i为大于等于1且小于n的整数;
第三布线层,位于所述第n芯片上的部分绝缘层上且填充满与所述第n芯片上的N型接触层连接的N型接触孔;
第二绝缘层,位于所述第一布线层、第二布线层和第三布线层的表面上及位于所述第一布线层、第二布线层和第三布线层彼此之间的第一绝缘层表面上;
分别贯穿所述第二绝缘层、直到与所述第一布线层互连的第一布线接触孔和直到与所述第三布线层互连的第三布线接触孔;以及
相互绝缘的P焊盘和N焊盘,所述P焊盘位于部分所述第二绝缘层的表面上且填充满所述第一布线接触孔,所述N焊盘位于另一部分所述绝缘层的表面上且填充满所述第三布线接触孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310465534.7A CN103500790B (zh) | 2013-10-08 | 2013-10-08 | 一种倒装高压led芯片的结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310465534.7A CN103500790B (zh) | 2013-10-08 | 2013-10-08 | 一种倒装高压led芯片的结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103500790A true CN103500790A (zh) | 2014-01-08 |
CN103500790B CN103500790B (zh) | 2016-05-25 |
Family
ID=49865977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310465534.7A Active CN103500790B (zh) | 2013-10-08 | 2013-10-08 | 一种倒装高压led芯片的结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103500790B (zh) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103956419A (zh) * | 2014-04-28 | 2014-07-30 | 深圳大学 | 一种led芯片及其制作方法 |
CN104103733A (zh) * | 2014-06-18 | 2014-10-15 | 华灿光电(苏州)有限公司 | 一种倒装发光二极管芯片及其制造方法 |
CN104134744A (zh) * | 2014-08-08 | 2014-11-05 | 映瑞光电科技(上海)有限公司 | 易封装高压倒装led芯片及其制作方法 |
CN104269486A (zh) * | 2014-09-15 | 2015-01-07 | 映瑞光电科技(上海)有限公司 | 倒装led芯片及其制备方法 |
CN104409617A (zh) * | 2014-11-28 | 2015-03-11 | 杭州士兰明芯科技有限公司 | 一种倒装led芯片及其制作方法 |
CN104465974A (zh) * | 2014-12-03 | 2015-03-25 | 佛山市国星半导体技术有限公司 | 一种发光二极管及其制作方法 |
CN104485343A (zh) * | 2014-12-29 | 2015-04-01 | 杭州士兰微电子股份有限公司 | 倒装led芯片及其制作方法 |
CN104779339A (zh) * | 2015-01-15 | 2015-07-15 | 大连德豪光电科技有限公司 | 倒装高压led芯片及其制备方法 |
CN104993031A (zh) * | 2015-06-12 | 2015-10-21 | 映瑞光电科技(上海)有限公司 | 高压倒装led芯片及其制造方法 |
CN105322066A (zh) * | 2014-07-10 | 2016-02-10 | 晶元光电股份有限公司 | 光电元件及其制造方法 |
CN105449084A (zh) * | 2015-12-22 | 2016-03-30 | 浙江师范大学 | 一种倒装高压led芯片电极及芯片制造方法 |
CN106159043A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | 倒装led芯片及其形成方法 |
CN106159056A (zh) * | 2016-09-18 | 2016-11-23 | 佛山市国星半导体技术有限公司 | 一种倒装高压芯片及其制作方法 |
CN106299095A (zh) * | 2015-06-12 | 2017-01-04 | 映瑞光电科技(上海)有限公司 | 一种高压倒装led芯片及其制作方法 |
JP2017112166A (ja) * | 2015-12-15 | 2017-06-22 | スタンレー電気株式会社 | 半導体発光素子アレイおよび車両用灯具 |
CN106935607A (zh) * | 2015-12-31 | 2017-07-07 | 晶能光电(江西)有限公司 | 一种倒装高压led芯片及其制备方法 |
CN107068825A (zh) * | 2017-02-14 | 2017-08-18 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
CN108493306A (zh) * | 2018-03-27 | 2018-09-04 | 北京大学 | 一种高压高功率GaN基LED阵列芯片的制备方法 |
US10529893B2 (en) | 2014-07-03 | 2020-01-07 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
CN114256389A (zh) * | 2021-12-13 | 2022-03-29 | 广东省科学院半导体研究所 | 一种高密度微led阵列及其制作方法与应用 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI692115B (zh) * | 2016-06-28 | 2020-04-21 | 晶元光電股份有限公司 | 發光元件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050133797A1 (en) * | 2003-12-23 | 2005-06-23 | Samsung Electronics Co., Ltd. | Flip-chip light emitting diode and method of manufacturing the same |
US20060261358A1 (en) * | 2005-05-03 | 2006-11-23 | Samsung Electro-Mechanics Co., Ltd. | Flip chip light emitting diode and method of manufacturing the same |
CN102339913A (zh) * | 2011-09-30 | 2012-02-01 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
CN203536473U (zh) * | 2013-10-08 | 2014-04-09 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构 |
-
2013
- 2013-10-08 CN CN201310465534.7A patent/CN103500790B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050133797A1 (en) * | 2003-12-23 | 2005-06-23 | Samsung Electronics Co., Ltd. | Flip-chip light emitting diode and method of manufacturing the same |
US20060261358A1 (en) * | 2005-05-03 | 2006-11-23 | Samsung Electro-Mechanics Co., Ltd. | Flip chip light emitting diode and method of manufacturing the same |
CN102339913A (zh) * | 2011-09-30 | 2012-02-01 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
CN203536473U (zh) * | 2013-10-08 | 2014-04-09 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构 |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103956419A (zh) * | 2014-04-28 | 2014-07-30 | 深圳大学 | 一种led芯片及其制作方法 |
CN103956419B (zh) * | 2014-04-28 | 2018-01-16 | 深圳大学 | 一种led芯片及其制作方法 |
CN104103733A (zh) * | 2014-06-18 | 2014-10-15 | 华灿光电(苏州)有限公司 | 一种倒装发光二极管芯片及其制造方法 |
US11011679B2 (en) | 2014-07-03 | 2021-05-18 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
US11908975B2 (en) | 2014-07-03 | 2024-02-20 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
US10529893B2 (en) | 2014-07-03 | 2020-01-07 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
CN105322066B (zh) * | 2014-07-10 | 2020-11-27 | 晶元光电股份有限公司 | 光电元件及其制造方法 |
CN105322066A (zh) * | 2014-07-10 | 2016-02-10 | 晶元光电股份有限公司 | 光电元件及其制造方法 |
CN104134744A (zh) * | 2014-08-08 | 2014-11-05 | 映瑞光电科技(上海)有限公司 | 易封装高压倒装led芯片及其制作方法 |
CN104269486A (zh) * | 2014-09-15 | 2015-01-07 | 映瑞光电科技(上海)有限公司 | 倒装led芯片及其制备方法 |
CN104409617B (zh) * | 2014-11-28 | 2017-02-22 | 杭州士兰明芯科技有限公司 | 一种倒装led芯片及其制作方法 |
CN104409617A (zh) * | 2014-11-28 | 2015-03-11 | 杭州士兰明芯科技有限公司 | 一种倒装led芯片及其制作方法 |
CN104465974B (zh) * | 2014-12-03 | 2017-08-04 | 佛山市国星半导体技术有限公司 | 一种发光二极管及其制作方法 |
CN104465974A (zh) * | 2014-12-03 | 2015-03-25 | 佛山市国星半导体技术有限公司 | 一种发光二极管及其制作方法 |
CN104485343A (zh) * | 2014-12-29 | 2015-04-01 | 杭州士兰微电子股份有限公司 | 倒装led芯片及其制作方法 |
CN104485343B (zh) * | 2014-12-29 | 2018-01-23 | 杭州士兰微电子股份有限公司 | 倒装led芯片及其制作方法 |
CN104779339A (zh) * | 2015-01-15 | 2015-07-15 | 大连德豪光电科技有限公司 | 倒装高压led芯片及其制备方法 |
CN104779339B (zh) * | 2015-01-15 | 2017-08-25 | 大连德豪光电科技有限公司 | 倒装高压led芯片及其制备方法 |
CN106159043B (zh) * | 2015-04-01 | 2019-12-13 | 映瑞光电科技(上海)有限公司 | 倒装led芯片及其形成方法 |
CN106159043A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | 倒装led芯片及其形成方法 |
CN104993031A (zh) * | 2015-06-12 | 2015-10-21 | 映瑞光电科技(上海)有限公司 | 高压倒装led芯片及其制造方法 |
CN106299095A (zh) * | 2015-06-12 | 2017-01-04 | 映瑞光电科技(上海)有限公司 | 一种高压倒装led芯片及其制作方法 |
CN104993031B (zh) * | 2015-06-12 | 2018-03-06 | 映瑞光电科技(上海)有限公司 | 高压倒装led芯片及其制造方法 |
JP2017112166A (ja) * | 2015-12-15 | 2017-06-22 | スタンレー電気株式会社 | 半導体発光素子アレイおよび車両用灯具 |
CN105449084B (zh) * | 2015-12-22 | 2018-06-29 | 浙江师范大学 | 一种倒装高压led芯片电极及芯片制造方法 |
CN105449084A (zh) * | 2015-12-22 | 2016-03-30 | 浙江师范大学 | 一种倒装高压led芯片电极及芯片制造方法 |
CN106935607A (zh) * | 2015-12-31 | 2017-07-07 | 晶能光电(江西)有限公司 | 一种倒装高压led芯片及其制备方法 |
CN106159056A (zh) * | 2016-09-18 | 2016-11-23 | 佛山市国星半导体技术有限公司 | 一种倒装高压芯片及其制作方法 |
CN107068825A (zh) * | 2017-02-14 | 2017-08-18 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
CN108493306B (zh) * | 2018-03-27 | 2020-09-08 | 北京大学 | 一种高压高功率GaN基LED阵列芯片的制备方法 |
CN108493306A (zh) * | 2018-03-27 | 2018-09-04 | 北京大学 | 一种高压高功率GaN基LED阵列芯片的制备方法 |
CN114256389A (zh) * | 2021-12-13 | 2022-03-29 | 广东省科学院半导体研究所 | 一种高密度微led阵列及其制作方法与应用 |
CN114256389B (zh) * | 2021-12-13 | 2024-05-17 | 广东省科学院半导体研究所 | 一种高密度微led阵列及其制作方法与应用 |
Also Published As
Publication number | Publication date |
---|---|
CN103500790B (zh) | 2016-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103500790B (zh) | 一种倒装高压led芯片的结构及其制造方法 | |
US9905733B2 (en) | Light-emitting device | |
CN102270633B (zh) | 大功率倒装阵列led芯片及其制造方法 | |
US8853719B2 (en) | Semiconductor light-emitting device and light-emitting device package having the same | |
TWI625868B (zh) | 光電元件及其製造方法 | |
KR20160146569A (ko) | 고-전압 플립 led 칩 및 이의 제조 방법 | |
TW201023392A (en) | Light emitting device and fabrication thereof | |
CN212676295U (zh) | 倒装发光二极管芯片 | |
CN203536473U (zh) | 一种倒装高压led芯片的结构 | |
TWI538184B (zh) | 發光二極體陣列 | |
CN104779339A (zh) | 倒装高压led芯片及其制备方法 | |
CN111433921A (zh) | 一种发光二极管 | |
CN102386178B (zh) | 一种高压驱动的led发光器件及其制造方法 | |
JP7112596B2 (ja) | 半導体発光デバイス | |
CN106848006A (zh) | 倒装led芯片及其制备方法 | |
CN102522400A (zh) | 一种防静电损伤的垂直发光器件及其制造方法 | |
CN103247741A (zh) | 一种led倒装芯片及其制造方法 | |
KR101039948B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
CN102136539A (zh) | 晶片级发光二极管封装结构及其制作方法 | |
CN101345235B (zh) | 带静电保护功能的led芯片的制造方法 | |
CN106299073B (zh) | 发光二极管晶圆及其形成方法 | |
CN106848005B (zh) | 提升亮度的倒装led芯片及其制备方法 | |
CN106159045A (zh) | 倒装led芯片及其制造方法 | |
KR100683446B1 (ko) | 요철 버퍼층을 갖는 발광소자 및 그 제조방법 | |
CN105870288B (zh) | 发光二极管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |