CN104993031A - 高压倒装led芯片及其制造方法 - Google Patents

高压倒装led芯片及其制造方法 Download PDF

Info

Publication number
CN104993031A
CN104993031A CN201510323808.8A CN201510323808A CN104993031A CN 104993031 A CN104993031 A CN 104993031A CN 201510323808 A CN201510323808 A CN 201510323808A CN 104993031 A CN104993031 A CN 104993031A
Authority
CN
China
Prior art keywords
electrode
groove
semiconductor layer
interconnecting
interconnecting electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510323808.8A
Other languages
English (en)
Other versions
CN104993031B (zh
Inventor
徐慧文
张宇
李起鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201510323808.8A priority Critical patent/CN104993031B/zh
Publication of CN104993031A publication Critical patent/CN104993031A/zh
Priority to US15/164,810 priority patent/US9698305B2/en
Priority to US15/164,807 priority patent/US9735316B2/en
Priority to KR1020160070853A priority patent/KR101777516B1/ko
Application granted granted Critical
Publication of CN104993031B publication Critical patent/CN104993031B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种高压倒装LED芯片及其制造方法。其中，所述高压倒装LED芯片包括：两个以上的芯片单元区域；Mesa平台，每个所述芯片单元区域的所述Mesa具有第一沟槽；第一电极，相邻所述第一电极之间具有第二沟槽；第一绝缘层，所述第一绝缘层填充所述第二沟槽并部分填充所述第一沟槽，直至剩余所述第一沟槽保留为第三沟槽；位于所述第一绝缘层且暴露所述第一电极的第四沟槽；互联电极，所述互联电极填充所述第三沟槽和第四沟槽，相邻所述芯片单元区域之间，所述互联电极串联其中一个所述芯片单元区域的所述第一电极和另一个所述芯片单元区域的所述第一半导体层。所述高压倒装LED芯片结构性能提高，封装良率也提高。

Description

高压倒装LED芯片及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种高压倒装LED芯片及其制造方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，由镓(Ga)与砷(As)、磷(P)、氮(N)、铟(In)的化合物组成，利用半导体PN结电致发光原理制成。发光二极管具有能耗低、体积小、寿命长、稳定性好、响应快和发光波长稳定等光电性能特点，目前已经在照明、家电、显示屏和指示灯等领域有广泛的应用。LED芯片以其亮度高、低功耗、寿命长、启动快，功率小、无频闪及不容易产生视视觉疲劳等优点，成为新一代光源首选。
随着行业的不断发展，LED芯片在追逐更高光效、更高功率和更高可靠性的方向一步步迈进。而在LED芯片应用端，主要占据市场的依旧为小功率和中功率LED芯片，大功率LED芯片由于良率问题只有少数公司涉足。
近年来许多新型LED芯片出现在公众视野内，其中高压(High Voltage，HV)LED芯片和倒装芯片(Flip Chip)均引起了广泛的关注。高压LED芯片将传统的大颗低压LED芯片分隔成多个发光单元之后串联而成。高压LED芯片所需要的驱动电流远低于大颗低压LED芯片，有着封装成本低、驱动电源效率高和线路损耗低等优势。倒装芯片优势在于无线焊接和散热好。
目前，高压LED电极互联是影响芯片良率的关键，而倒装芯片封装良率是影响芯片的关键。更多有关高压倒装LED芯片及其制造方法的内容请参考公开号为CN104134744A的中国发明专利申请。公开号为CN103022334A(申请号201210564002.4)的中国发明专利申请介绍了另一种高压倒装LED芯片。
发明内容
本发明解决的问题是提供一种高压倒装LED芯片及其制造方法，以提高高压倒装LED芯片的结构性能和封装良率。
为解决上述问题，本发明提供一种高压倒装LED芯片的制造方法，包括：
提供衬底，所述衬底具有两个以上的芯片单元区域；
在所述衬底上沉积外延叠层，所述外延叠层包括第一半导体层、量子阱层和第二半导体层；
刻蚀所述外延叠层，直至在每个所述芯片单元区域形成至少一个第一沟槽，所述第一沟槽底部暴露所述第一半导体层，每个所述芯片单元区域剩余的所述外延叠层保留为Mesa平台；
在所述Mesa平台上形成第一电极，相邻所述芯片单元区域的所述第一电极之间具有第二沟槽；
形成第一绝缘层，所述第一绝缘层覆盖所述Mesa平台和第一电极，同时所述第一绝缘层填充所述第二沟槽并部分填充所述第一沟槽，剩余所述第一沟槽保留为第三沟槽；
刻蚀所述第一绝缘层，直至形成暴露所述第一电极表面的至少一个第四沟槽；
形成互联电极，所述互联电极填充所述第三沟槽和第四沟槽，相邻所述互联电极之间具有第五沟槽，相邻所述芯片单元区域之间，所述互联电极串联其中一个所述芯片单元区域的所述第一电极和另一个所述芯片单元区域的所述第一半导体层。
可选的，设置位于第一侧边的所述互联电极电连接位于第一侧边芯片单元区域的所述第一半导体层，或者设置位于第二侧边的所述互联电极电连接位于第二侧边芯片单元区域的所述第一半导体层。
可选的，所述制造方法还包括：
形成第二绝缘层覆盖所述互联电极并填充所述第五沟槽；
在所述第二绝缘层形成第六沟槽，所述第六沟槽暴露其中一个所述互联电极，所述第六沟槽暴露位于第一侧边的所述互联电极，或者暴露位于第二侧边的所述互联电极；
形成第二电极，所述第二电极覆盖所述第二绝缘层并填充所述第六沟槽。
可选的，所述制造方法还包括：
在所述第二电极上形成导电基板；
将所述外延叠层与所述衬底分离以暴露所述第一半导体层的出光面；
刻蚀所述第一半导体层直至形成第七沟槽，位于不同所述芯片单元区域的所述第一半导体层、量子阱层和第二半导体层被所述第七沟槽绝缘分隔；
刻蚀所述第一半导体层直至形成第八沟槽；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边芯片单元区域的所述第一半导体层时，所述第八沟槽暴露位于所述第二侧边的所述第一电极；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边芯片单元区域的第一电极时，所述第八沟槽暴露位于所述第二侧边的所述互联电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边芯片单元区域的所述第一半导体层时，所述第八沟槽暴露位于所述第一侧边的所述第一电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边芯片单元区域的第一电极时，所述第八沟槽暴露位于所述第一侧边的所述互联电极。
可选的，所述制造方法还包括：
当所述第八沟槽暴露的是所述第一电极时，在所述第八沟槽暴露的所述第一电极表面形成外延电极；
当所述第八沟槽暴露的是所述互联电极时，在所述第八沟槽暴露的所述互联电极表面形成外延电极。
可选的，所述制造方法还包括：
在形成所述互联电极时，同时形成填平电极；
当所述外延电极位于所述第一侧时，所述填平电极位于所述第二侧的最外边缘；
当所述外延电极位于所述第二侧时，所述填平电极位于所述第一侧的最外边缘。
可选的，将所述衬底与所述外延叠层剥离包括：
采用化学方法或者激光方法将所述衬底与所述外延叠层剥离。
可选的，所述制造方法还包括：
在暴露所述第一半导体层的出光面后，且在刻蚀所述第一半导体层的出光面前，对所述第一半导体层的出光面进行清洁处理和表面粗糙处理的至少一种处理。
可选的，所述互联电极的材料为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。
可选的，所述第一绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种，所述第二绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
为解决上述问题，本发明还提供了一种高压倒装LED芯片，包括：
两个以上的芯片单元区域；
Mesa平台，所述Mesa平台包括第一半导体层、量子阱层和第二半导体层，每个所述芯片单元区域的所述Mesa具有第一沟槽；
位于所述Mesa平台上的第一电极，相邻所述第一电极之间具有第二沟槽；
覆盖所述Mesa平台和第一电极的第一绝缘层，所述第一绝缘层填充所述第二沟槽并部分填充所述第一沟槽，直至剩余所述第一沟槽保留为第三沟槽；
位于所述第一绝缘层且暴露所述第一电极的第四沟槽；
互联电极，所述互联电极填充所述第三沟槽和第四沟槽，相邻所述芯片单元区域之间具有第五沟槽，相邻所述芯片单元区域之间，所述互联电极串联其中一个所述芯片单元区域的所述第一电极和另一个所述芯片单元区域的所述第一半导体层。
可选的，位于第一侧边的所述互联电极电连接位于第一侧边芯片单元区域的所述第一半导体层，或者位于第二侧边的所述互联电极电连接位于第二侧边芯片单元区域的所述第一半导体层。
可选的，所述高压倒装LED芯片还包括：
第二绝缘层，所述第二绝缘层覆盖所述互联电极并填充所述第五沟槽；
位于所述第二绝缘层的第六沟槽，所述第六沟槽暴露其中一个所述互联电极，所述第六沟槽暴露位于第一侧边的所述互联电极，或者暴露位于第二侧边的所述互联电极；
第二电极，所述第二电极覆盖所述第二绝缘层且填充所述第六沟槽，所述第二电极经所述第六沟槽电连接对应的所述互联电极。
可选的，所述高压倒装LED芯片还包括：
位于所述第二电极上的导电基板；
位于相邻所述芯片单元区域之间的第七沟槽，所述第七沟槽至少绝缘分隔相邻所述芯片单元区域之间的所述第一半导体层、量子阱层和第二半导体层；
位于所述第一半导体层的第八沟槽；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边的所述第一半导体层时，所述第八沟槽暴露位于所述第二侧边的所述第一电极；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边的第一电极时，所述第八沟槽暴露位于所述第二侧边的所述互联电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边的所述第一半导体层时，所述第八沟槽暴露位于所述第一侧边的所述第一电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边的第一电极时，所述第八沟槽暴露位于所述第一侧边的所述互联电极。
可选的，所述高压倒装LED芯片还包括：
外延电极，所述外延电极位于所述第八沟槽暴露的所述第一电极或互联电极上。
可选的，所述高压倒装LED芯片还包括：
填平电极，所述填平电极与所述互联电极位于同一层；
当所述外延电极位于所述第一侧时，所述填平电极位于所述第二侧的最外边缘；
当所述外延电极位于所述第二侧时，所述填平电极位于所述第一侧的最外边缘。
可选的，所述第一半导体层的出光面为粗糙表面。
可选的，所述互联电极的材料为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。
可选的，所述第一绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种，所述第二绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在不同的芯片单元区域内形成第一电极，然后通过第一绝缘层和互联电极的配合，使每个互联电极串联前一芯片单元区域内的第一半导体层和后一芯片单元区域内的第一电极，形成高压倒装LED芯片的基本结构。由于互联电极形成时直接填充相应沟槽，以实现电连接相邻芯片单元区域(即电连接相邻的芯片单元)，从而不必使用细金属线桥接的方法串联相邻芯片单元区域，提高了高压倒装LED芯片的结构性能和封装良率。
进一步，采用整面的第二电极与导电基板连接的结构作为其中一个电连接端面，不仅提高导电性能，而且提高散热性能，同时进一步降低封装难度，提高封装良率。
附图说明
图1至图20是本发明一实施例所提供的高压倒装LED芯片的制造方法各步骤对应结构示意图；
图21至图22是本发明另一实施例所提供的高压倒装LED芯片的制造方法各步骤对应结构示意图。
具体实施方式
为了提高LED产品的照明品质和集成度，单位面积光效[单位面积光效的单位为：lm/(W·cm2)]已成为衡量LED芯片的一个重要指标。倒装芯片由于其优秀的散热能力和电流扩展能力，成为满足LED这一发展趋势要求的热点产品。以此为基础，利用倒装LED芯片串联而成的高压倒装产品在保证高的单位面积光效的同时，更有利于大幅降低其驱动器成本，成为LED芯片发展的未来趋势。
然而，由于现有高压倒装LED芯片的P、N电极通常在芯片的同侧，它对封装技术的要求相对较高，容易造成封装良率的损失。更加重要的是，现有高压LED芯片通常采用细金属线在不同芯片单元间进行桥接，金属电极需要覆盖在凹槽结构的侧壁表面和凸起结构的外表面，请参考公开号为CN104134744A的中国发明专利申请。这种互联方法细金属线在拐角和台阶处容易断开，造成断路，进而导致LED芯片的死灯现象。同时，采用细金属线桥接的工艺要求较高，良率易损失。虽然已经提出一些解决方案在一定程度解决了封装问题，但现有方案的原理未发生改变，最终封装接触点依旧比较小，在焊接对准难度大。
为此，本发明提供一种新的高压倒装LED芯片及其形成方法。所述高压倒装LED芯片通过形成互联电极达到串联相邻芯片单元区域的作用，从而不必使用细金属线桥接的方法串联相邻芯片单元区域，提高了高压倒装LED芯片的结构性能和封装良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种高压倒装LED芯片的制造方法，请结合参考图1至图20。
请结合参考图1和图2，提供图2所示衬底100，衬底100具有四个的芯片单元区域，它们从左侧至右侧分别为芯片单元区域Ⅰ、芯片单元区域Ⅱ、芯片单元区域Ⅲ和芯片单元区域Ⅳ。并且，在衬底100上沉积外延叠层，外延叠层包括第一半导体层110、量子阱层(未示出)和第二半导体层120。
图1和图2显示的是相同结构的不同视图。其中，图1为俯视图，图2为图1沿AA双点划线切割得到的剖视图。
图1和图2用五条点划线将衬底100具有的四个芯片单元区域划分显示，并且对各芯片单元区域进行了标注，分别标注为芯片单元区域Ⅰ、芯片单元区域Ⅱ、芯片单元区域Ⅲ和芯片单元区域Ⅳ，从而表面两条点划线之间的衬底100包括一个芯片单元区域。然而，为了方便后续结构的显示和标注，图3至图20中，不再显示各个芯片单元区域的标注，而仅以三条点划线将不同芯片单元区域加以区分。而当其它附图对应内容提及各芯片单元区域的标注时，请结合参考图1和图2，在此一并说明。
需要说明的是，在本发明的其它实施例中，衬底100可以具有两个、三个或者五个以上的芯片单元区域，本发明对此不作限定。
本实施例中，衬底100可以为蓝宝石(Al2O3)衬底。在本发明的其它实施例中，根据工艺需要，也可以选用其他适用于LED芯片制造的衬底，例如用尖晶石(MgAl2O4)、SiC、ZnS、ZnO或GaAs等制造的衬底。
本实施例中，第一半导体层110为N型半导体层且第二半导体层120为P型半导体层。第一半导体层110可以为N型掺杂的GaN膜。GaN膜的N型掺杂浓度可以为5E17cm-3～1E19cm-3。第二半导体层120可以为P型掺杂的GaN膜。第二半导体层120生长在量子阱层上。可以通过对半导体层进行掺杂，以形成第二半导体层120。并且，可以通过掺杂提高空穴浓度，改善第二半导体层120的导电性，从而获得了高质量的第二半导体层120，提高LED芯片结构质量。
需要说明的是，在本发明的其它实施例中，第一半导体层110也可以为P型半导体层，例如P型掺杂的GaN膜。此时第二半导体层120为N型半导体层，例如N型掺杂的GaN膜。当第一半导体层110为P型半导体层且第二半导体层120为N型半导体层时，衬底100可以选用适于第一半导体层110生长的材料来制作。
本实施例中，所述量子阱层未示出。所述量子阱层通常又可以表示为MQW(multiple quantum well)有源层，也称多量子阱层。所述量子阱层可以通过生成含In的窄禁带宽度氮化物膜(未示出)和宽禁带宽度的氮化物膜(未示出)，且让窄禁带宽度的氮化物膜和宽禁带宽度的氮化物膜交替排列，形成所述量子阱层。其中，含In的窄禁带宽度氮化物膜可以为InGaN膜，形成温度可以为700℃～900℃。宽禁带宽度的氮化物膜可以为GaN膜，形成温度可以为700℃～900℃。
请结合参考图3和图4，刻蚀所述外延叠层，直至在每个芯片单元区域形成至少一个第一沟槽101，第一沟槽101底部暴露第一半导体层110，每个芯片单元区域剩余的所述外延叠层保留为Mesa平台。
图3和图4显示的是相同结构的不同视图。其中，图3为俯视图，图4为图3沿BB双点划线切割得到的剖视图。
本实施例中，第一沟槽101的俯视形状为矩形，这种规则的形状有利于后续结构的形成。并且，为了方便后续结构的形成，不同芯片单元区域内的第一沟槽101可以制作成相同尺寸和形状。但是，在本发明的其它实施例中，第一沟槽101的俯视形状可以为其它形状，例如为椭圆形或者不规则形状。并且，每个芯片单元区域内，第一沟槽101的个数也可以是一个或多个。即第一沟槽101的个数可以是任意的，而第一沟槽101的俯视形状可以是多种多样的。
图4显示了第一沟槽101贯穿第二半导体层120，但未贯穿第一半导体层110。而未显示的量子阱层通常也被第一沟槽101贯穿，从而使第一沟槽101暴露第一半导体层110表面。并且，为了保证第一沟槽101暴露第一半导体层110表面，通常需要保证一定的过刻蚀作用，即通常第一沟槽101的底部会延伸至第一半导体层110内。
本实施例中，所述Mesa平台为所述外延叠层被刻蚀形成第一沟槽101后的剩余部分，同时第一沟槽101底部暴露出第一半导体层110。为方便描述，规定位于第一沟槽101底部暴露的第一半导体层110不属于所述Mesa平台。
本实施例中，第一沟槽101可以采用BCl3、Cl2或Ar等气体在等离子体状态下，选择性刻蚀所述量子阱层和第二半导体层120，直到露出第一半导体层110，从而形成所述Mesa平台和第一沟槽101。
本实施例中，通过上述选择性刻蚀作用形成的所述Mesa平台，通常具有倾斜的侧壁，即侧壁的底角为锐角而顶角为钝角(需要说明的是，图4中为方便，显示侧壁的底角和顶角均显示为直角)。这种倾斜侧壁有利用后续结构的填充。
请结合参考图5和图6，在所述Mesa平台上形成第一电极130，相邻芯片单元区域的第一电极130之间具有第二沟槽102。
图5和图6显示的是相同结构的不同视图。其中，图5为俯视图，图6为图5沿CC双点划线切割得到的剖视图。
本实施例中，第一电极130的材料为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。第一电极130可以是单层结构或者多层结构。
图6显示同一个芯片单元区域具有相互独立的两部分第一电极130，但参考图5可知，事实上这两部分第一电极130是一个矩形环的结构被CC双点划线切割后得到的剖视图。也就是说，图6显示相互独立的两部分第一电极130，实际上是同一个第一电极130两个部分的截面。
需要说明的是，前面提到第一沟槽101的俯视形状可以多种多样，个数可以任意，而在形成第一电极130时，第一电极130形成在这些第一沟槽101周边的所述Mesa平台上，从而形成各种包围结构。此时，第一电极130并不形成在第一沟槽101内。
本实施例中，相邻芯片单元区域之间的分隔点划线(未标注)穿过各个第二沟槽102，即相邻芯片单元区域的交界处位于第二沟槽102内。
请结合参考图7和图8，形成第一绝缘层140，第一绝缘层140覆盖所述Mesa平台和第一电极130，同时第一绝缘层140填充第二沟槽102并部分填充第一沟槽101，剩余第一沟槽101保留为第三沟槽103。
并且，如图7和图8所示，刻蚀第一绝缘层140，直至形成暴露第一电极130表面的至少一个第四沟槽104。
图7和图8显示的是相同结构的不同视图。其中，图7为俯视图，图8为图7沿DD双点划线切割得到的剖视图。
本实施例中，第一绝缘层140的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。第一绝缘层140可以为单层结构或者多层结构。
本实施例中，第一绝缘层140上形成的第四沟槽104的俯视形状和个数也可以根据需要进行相应的调整。具体第四沟槽104的俯视形状可以为图7所示的圆形，也可以是矩形或者其它形状。第四沟槽104的个数可以是图7所示的三个，也可以是一个、两个或四个以上。每个芯片单元区域内的第四沟槽104需要暴露此芯片单元区域内的第一电极130表面，并且防止暴露其它结构。
本实施例中，第一沟槽101被部分填充之后，剩余第一沟槽101保留为第三沟槽103，并且第三沟槽103的宽度需要进行控制，以保证后续导电材料能够良好地填充第三沟槽103。具体第三沟槽103的各尺寸可以根据倒装LED芯片的大小进行相应地调节。
本实施例中，为了使第一绝缘层140能够部分填充第一沟槽101，并且使第一沟槽101有部分保留为第三沟槽103，可以采用以下方式进行：在形成第一绝缘层140过程中，先全部填充第一沟槽101，然后在刻蚀形成第四沟槽104时，同时对原来第一沟槽101所在的部分位置进行刻蚀，从而在形成第四沟槽104的同时，形成第三沟槽103，即被全部填充后的第一沟槽101被重新部分打开，保留为第三沟槽103。
需要说明的是，虽然第四沟槽104和第三沟槽103的深度不同(从图8可以看到，第三沟槽103的深度大于第四沟槽104)，但是，由于第四沟槽104底部为金属，而此刻蚀过程可以采用对金属和绝缘材料选择比很高的刻蚀工艺进行，因此，能够保证在第四沟槽104形成后，继续刻蚀一段时间，从而形成第三沟槽103，并且不会对第一电极130的功能造成不利影响。
请结合参考图9和图10，形成互联电极，由于具有四个芯片单元区域，因此具体形成了四个互联电极。图9和图10从左到右分别显示为互联电极150a、互联电极150b、互联电极150c和互联电极150d。
本实施例中，相邻所述互联电极之间具有第五沟槽105，通过第五沟槽105，各个互联电极之间相互绝缘。
本实施例中，所述互联电极填充第三沟槽103和第四沟槽104。具体的，互联电极150a填充芯片单元区域Ⅰ内的第三沟槽103，互联电极150b填充芯片单元区域Ⅰ内的第四沟槽104和芯片单元区域Ⅱ内的第三沟槽103，互联电极150c填充芯片单元区域Ⅱ内的第四沟槽104和芯片单元区域Ⅲ内的第三沟槽103，互联电极150d填充芯片单元区域Ⅲ内的第四沟槽104和芯片单元区域Ⅳ内的第三沟槽103。也就是说，本实施例中，位于相邻两个芯片单元区域的所述互联电极填充其中一个芯片单元区域的第三沟槽103和另一个芯片单元区域的第四沟槽104，从而通过所述互联电极，串联其中一个芯片单元区域的第一电极130和另一个芯片单元区域的第一半导体层110。通过所述互联电极，在本实施例最终形成的高压倒闭LED芯片中，各芯片单元区域串联在一起，亦即各芯片单元串联在一起。
图9和图10显示的是相同结构的不同视图。其中，图9为俯视图，图10为图9沿EE双点划线切割得到的剖视图。
从图10中看到，互联电极150b串联芯片单元区域Ⅰ的第一电极130和芯片单元区域Ⅱ的第一半导体层110，互联电极150c串联芯片单元区域Ⅱ的第一电极130和芯片单元区域Ⅲ的第一半导体层110，互联电极150d串联芯片单元区域Ⅲ的第一电极130和芯片单元区域Ⅳ的第一半导体层110。也就是说，每个互联电极串联相邻两个芯片单元区域的相应导电结构。
前面已经提到，本实施例还设置互联电极150a，互联电极150a用于与后续形成的第二电极170电连接，并且互联电极150a通过芯片单元区域Ⅰ内的第三沟槽103电连接芯片单元区域Ⅰ的第一半导体层110。
需要特别说明的是，本实施例中，当提到第一侧边上的结构时，所述结构位于所述第一侧边的相应芯片单元区域内，当提到第二侧边上的结构时，所述结构位于所述第二侧边的相应芯片单元区域内。
本实施例中，各图所示左侧边为第一侧边，右侧边为第二侧边。
本实施例中，位于第一侧边的互联电极电连接位于第一侧边的第一半导体层110。
需要说明的是，在本发明的其它实施例中，也可以设置位于第二侧边的互联电极电连接位于第二侧边的第一半导体层110，从而保证各个芯片单元区域后续形成的各芯片单元串联连接。
本实施例中，各互联电极的材料均可以为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。各互联电极均可以为单层结构或者多层结构。
本实施例中，互联电极可以采用蒸镀的方法形成，例如化学气相蒸镀方法。
需要特别说明的是，本实施例所提供的制造方法还包括：在形成各互联电极时，同时形成填平电极150t。填平电极150t可以采用与各互联电极完全相同的材料和工艺步骤同时形成。但是填平电极150t并不参考导电连接，而是仅与各互联电极位于同一层的填平结构。例如本实施例中，填平电极150t填充了芯片单元区域Ⅳ内的第四沟槽104。如果未形成填平电极150t，图10中现在显示为填平电极150t的部分会变成空缺，而这一空缺会导致各种问题的出现。例如本不应该相连的结构变成了连接结构，本应该形成沟槽的结构无法形成沟槽结构等等，有时还会出现结构无法紧密配合，出现缺失部分。因此，需要形成此填平电极150t，进而保证芯片结构紧密完整。
从图10可知，填平电极150t位于第二侧边。这是因为，本实施例后续形成的外延电极190(请参考图19)设计为位于第一侧边(即左侧边)，为了使各互联电极参与导电连接结构，且填平电极150t不参与导电连接结构，需要使填平电极150t位于第二侧边，且位于第二侧边的最外边缘。
需要说明的是，当外延电极190位于第二侧边时，填平电极150t位于第一侧边的最外边缘。
本实施例中，填平电极150t的材料同样可以为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。填平电极150t同样可以为单层结构或者多层结构。
请结合参考图11和图12，形成第二绝缘层160覆盖所述互联电极并填充第五沟槽105。
并且如图11和图12所示，在第二绝缘层160形成第六沟槽106，第六沟槽106暴露位于所述第一侧边的互联电极150a。
图11和图12显示的是相同结构的不同视图。其中，图11为俯视图，图12为图11沿FF双点划线切割得到的剖视图。
本实施例中，具有三个第六沟槽106。第六沟槽106的俯视形状可以为图11所示的圆形，也可以是矩形或者其它形状。第六沟槽106的个数可以是图11所示的三个，也可以是一个、两个或四个以上。第六沟槽106需要暴露第一侧边的互联电极表面，并且防止暴露其它结构。
需要说明的是，在其它实施例中，第六沟槽106也可以暴露位于第二侧边的互联电极。但是，无论何种情况，第六沟槽106仅暴露其中一个互联电极。并且，这个互联电极位于第一侧边或者第二侧边的芯片单元区域，而不是位于其它芯片单元区域的互联电极。具体到图12中，第六沟槽106仅暴露互联电极150a，而不会是暴露其它互联电极。
本实施例中，第二绝缘层160的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。第二绝缘层160可以为单层结构或者多层结构。
请结合参考图13和图14，形成第二电极170，第二电极170覆盖第二绝缘层160并填充第六沟槽106。
图13和图14显示的是相同结构的不同视图。其中，图13为俯视图，图14为图13沿GG双点划线切割得到的剖视图。
本实施例中，第二电极170整面覆盖第二绝缘层160并填充第六沟槽106，因此，根据第二电极170材料的不同，第二电极170可以与其它层结构构成不同的光学结构，例如构成全角反射镜(Omni-Directional Reflector，ODR)和分散式布拉格反射镜(distributed brag reflectors，DBR)等。
本实施例中，第二电极170的材料可以为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。第二电极170可以为单层结构或者多层结构。
请参考图15，在第二电极170上形成导电基板180。
本实施例中，可以利用键合或其它技术将第二电极170连接到导电基板180之上，导电基板180可以是金属板之类的导电材料，导电基板180可以为导电导热型基板。第二电极170连接导电基板180后，导电基板180将与第二电极170导通，即此时导电基板180可以作为倒装LED芯片的P电极。
本实施例中，导电基板180可以具体为导电导热型基板，可以是硅、金属板之类的导电材料。
请参考图16，将外延叠层与衬底100分离以暴露第一半导体层110的出光面。
本实施例中，将衬底100与外延叠层剥离可以包括：采用化学蚀刻、机械分割或者激光方法将衬底100与外延叠层剥离。第一半导体层110与衬底100分离后暴露的面为出光面。
请参考图17，在暴露第一半导体层110的出光面后，且在刻蚀第一半导体层110的出光面前，对第一半导体层110的出光面进行清洁处理和表面粗糙处理(Surface roughing)的至少一种处理。
本实施例中，清洁处理可以采用干刻、湿刻或其组合的方法，对第一半导体层110表面进行清洁。
本实施例中，表面粗糙处理，可以做出具有小凸起111的粗糙表面形态。并在表面粗糙处理后，再对出光面进行清洁。所述表面粗糙处理目的是破坏光在出光面与空气界面的全反射，增加光的出射效率，提高芯片的光提取效率。提高出光效率的方法是将LED芯片做成倒金字塔形或锥形等。当制作成倒金字塔(Truncated Inverted Pyramid，TIP)形状(侧面与垂直方向成一定角度)时，芯片的四个侧面不再是相互平行，可以使得射到芯片侧面的光，经侧面的反射到顶面，以小于全反射临界角的角度出射；同时，射到顶面大于全反射临界角的光可以从侧面出射，从而大大提高了芯片的出光效率。因此，图11中将芯片表面粗糙处理成倒金字塔形状的小凸起111。
需要说明的是，所述清洁处理和表面粗糙处理能够提高倒装LED芯片的性能，例如提高出光效率等性能。但在本发明的其它实施例中，可以选择对第一半导体层110的出光面进行清洁处理和表面粗糙处理的一种处理，也可以不必进行清洁处理和表面粗糙处理。
请参考图18，刻蚀第一半导体层110直至形成第七沟槽107，位于不同芯片单元区域的第一半导体层110、量子阱层和第二半导体层120被第七沟槽107绝缘分隔。
本实施例中，可以利用掩膜(未示出)对第一半导体层110进行选择性刻蚀，形成第七沟槽107。
图18显示，相邻芯片单元区域之间的分隔点划线(未标注)位于第七沟槽107中，因此，当第七沟槽107贯穿第一半导体层110、量子阱层和第二半导体层120时，就能够绝缘分隔位于不同芯片单元区域的第一半导体层110、量子阱层和第二半导体层120。
请参考图19，刻蚀第一半导体层110直至形成第八沟槽108。本实施例中，由于第六沟槽106暴露位于第一侧边的互联电极150a，且互联电极150a电连接第一侧边的第一半导体衬底110，因此，第八沟槽108暴露位于第二侧边的第一电极130。
在其它实施例中，如果第六沟槽暴露位于第一侧边的互联电极，而第一侧边的互联电极电连接第一侧边的第一电极时，第八沟槽暴露位于第二侧边的互联电极。
在其它实施例中，当第六沟槽暴露位于第二侧边的互联电极，且位于第二侧边的互联电极电连接位于第二侧边的第一半导体层时，第八沟槽暴露位于第一侧边的第一电极；
在其它实施例中，当第六沟槽暴露位于第二侧边的互联电极，且位于第二侧边的互联电极电连接位于第二侧边的第一电极时，第八沟槽暴露位于第一侧边的互联电极。
本实施例中，第八沟槽108可以采用与第七沟槽107相同的工艺形成。第八沟槽108暴露相应的互联电极或第一电极130，以便后续进行封装。
请参考图20，在第八沟槽108暴露的第一电极130表面形成外延电极190。
在其它实施例中，当所述第八沟槽暴露的是所述互联电极时，在所述第八沟槽暴露的所述互联电极表面形成外延电极。
本实施例中，外延电极190的形成过程可以为：在位置进行新的电极材料蒸镀，以在表面形成外延电极190。
需要说明的是，在本发明其它实施例中，在形成外延电极190形成之后，还可以在LED芯片出光面选择性地制作一层钝化膜。在本发明其它实施例中，也可以不必形成外延电极190，而直接在暴露第一电极130或互联电极后，后续封装过程中采用打线方法将暴露的第一电极130或互联电极焊接相应导线。
本实施例所提供的高压倒装LED芯片的制造方法中，通过在衬底100上沉积包括第一半导体层110、所述量子阱层和第二半导体层120的外延叠层。此后刻蚀外延叠层，直至在每个所述芯片单元区域形成至少一个第一沟槽101。第一沟槽101底部暴露第一半导体层110。每个所述芯片单元区域剩余的外延叠层保留为所述Mesa平台。并在所述Mesa平台上形成第一电极130。相邻所述芯片单元区域的第一电极130之间具有第二沟槽102。再形成第一绝缘层140，第一绝缘层140覆盖所述Mesa平台和第一电极130。同时第一绝缘层140填充第二沟槽102并部分填充第一沟槽101，剩余第一沟槽101保留为第三沟槽103。然后刻蚀第一绝缘层140，直至形成暴露第一电极130表面的至少一个第四沟槽104。之后形成各互联电极(包括互联电极150a、互联电极150b、互联电极150c和互联电极150d)。各互联电极填充第三沟槽103和第四沟槽104。相邻各互联电极之间具有第五沟槽105。相邻芯片单元区域之间，各互联电极串联其中一个所述芯片单元区域的第一电极130和另一个芯片单元区域的第一半导体层110。由于各互联电极自身的厚度可以较大，并且各互联电极填充第三沟槽103和第四沟槽104的部分宽度也可以较大，因此各互联电极不易断裂。各互联电极可以实现以下结构：相邻芯片单元区域之间，各互联电极串联其中一个所述芯片单元区域的第一电极130和另一个芯片单元区域的第一半导体层110，因此，所述高压倒装LED芯片的制造方法能够通过形成各互联电极而达到电连接不同芯片单元的目的，从而不必使用细金属桥接的结构，从而能够有效防止不同芯片单元之间导电结构断路现象，提高封装良率。
同时，本实施例采用整面的第二电极170与导电基板180连接的结构作为其中一个电连接端面，不仅提高导电性能，而且提高散热性能，同时进一步降低封装难度，提高封装良率。
本发明实施例还提供了一种高压倒装LED芯片，所述高压倒装LED芯片可以采用上述实施例所提供的制造方法形成，因此，所述高压倒装LED芯片可以参考上述实施例相应内容，并可以结合参考图1至图20。
具体的，所述高压倒装LED芯片包括四个的芯片单元区域。每个芯片单元区域包括所述Mesa平台，所述Mesa平台包括第一半导体层110、量子阱层和第二半导体层120，每个芯片单元区域的Mesa具有第一沟槽101。所述高压倒装LED芯片还包括位于所述Mesa平台上的第一电极130，相邻第一电极130之间具有第二沟槽102。所述高压倒装LED芯片还包括覆盖所述Mesa平台和第一电极130的第一绝缘层140，第一绝缘层140填充第二沟槽102并部分填充第一沟槽101，直至剩余第一沟槽101保留为第三沟槽103。第一绝缘层140具有暴露第一电极130的第四沟槽104。所述高压倒装LED芯片还包括各互联电极(包括互联电极150a、互联电极150b、互联电极150c和互联电极150d))，互联电极填充第三沟槽103和第四沟槽104，相邻芯片单元区域之间具有第五沟槽105。并且，在相邻芯片单元区域之间，用一个互联电极串联其中一个芯片单元区域的第一电极130和另一个芯片单元区域的第一半导体层110。
本实施例中，第一绝缘层140的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
本实施例中，位于第一侧边的互联电极150a电连接位于第一侧边芯片单元区域的第一半导体层110，即互联电极150a电连接芯片单元区域Ⅰ的第一半导体层110。
在本发明其它实施例中，也可以是位于第二侧边的互联电极电连接位于第二侧边芯片单元区域的第一半导体层110。
本实施例中，所述高压倒装LED芯片还可以包括：第二绝缘层160，第二绝缘层160覆盖互联电极并填充第五沟槽105。
本实施例中，第二绝缘层160的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
本实施例中，所述高压倒装LED芯片还可以包括：位于第二绝缘层160的第六沟槽106，第六沟槽106暴露其中一个互联电极，第六沟槽106暴露位于第一侧边的互联电极150a。
在其它实施例中，第六沟槽可以暴露位于第二侧边的互联电极。
本实施例中，各互联电极的材料可以为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。每个互联电极可以为单层结构或多层结构。
所述高压倒装LED芯片还可以包括：第二电极170，第二电极170覆盖第二绝缘层160且填充第六沟槽106，第二电极170经第六沟槽106电连接对应的互联电极。
本实施例中，所述高压倒装LED芯片还可以包括：位于第二电极170上的导电基板180。
本实施例中，所述高压倒装LED芯片还可以包括：位于相邻芯片单元区域之间的第七沟槽107，第七沟槽107至少绝缘分隔相邻芯片单元区域之间的第一半导体层110、量子阱层和第二半导体层120。
本实施例中，所述高压倒装LED芯片还可以包括：位于第一半导体层110的第八沟槽108。第六沟槽106暴露位于第一侧边的互联电极150a，且互联电极150a电连接位于第一侧边的第一半导体层110，而第八沟槽108暴露位于第二侧边的第一电极130。
本实施例中，所述高压倒装LED芯片还可以包括：外延电极190，外延电极190位于第八沟槽108暴露的第一电极130上。
需要说明的是，在其它实施例中，当第六沟槽暴露位于第一侧边的互联电极，且位于第一侧边的互联电极电连接位于第一侧边的第一电极时，第八沟槽暴露位于第二侧边的互联电极；当第六沟槽暴露位于第二侧边的互联电极，且位于第二侧边的互联电极电连接位于第二侧边的第一半导体层时，第八沟槽暴露位于第一侧边的第一电极；当第六沟槽暴露位于第二侧边的互联电极，且位于第二侧边的互联电极电连接位于第二侧边的第一电极时，第八沟槽暴露位于第一侧边的互联电极。
本实施例中，所述高压倒装LED芯片还可以包括：填平电极150t，填平电极150t与各互联电极位于同一层。当外延电极190位于第一侧边时，填平电极150t位于第二侧边的最外边缘。当外延电极190位于第二侧边时，填平电极150t位于第一侧边的最外边缘。
本实施例中，第一半导体层110的出光面为粗糙表面。
本发明实施例提供一种高压倒装LED芯片的制造方法，请结合参考图21至图22。
请参考图21，提供衬底(未示出，可参考第一实施例中图1和图2相应内容)，在所述衬底上沉积外延叠层，外延叠层包括第一半导体层210、量子阱层(未示出)和第二半导体层220。
所述衬底具有四个的芯片单元区域，它们从左侧至右侧分别为芯片单元区域Ⅰ、芯片单元区域Ⅱ、芯片单元区域Ⅲ和芯片单元区域Ⅳ。图21以五条点划线将不同芯片单元区域加以划分区别。
请继续参考图21，刻蚀所述外延叠层，直至在每个芯片单元区域形成至少一个第一沟槽(未示出，可参考第一实施例中图3和图4相应内容)，所述第一沟槽底部暴露第一半导体层210，每个芯片单元区域剩余的外延叠层保留为Mesa平台。
请继续参考图21，在所述Mesa平台上形成第一电极230，相邻芯片单元区域的第一电极230之间具有第二沟槽(未示出，可参考第一实施例中图5和图6相应内容)。
请继续参考图21，形成第一绝缘层240，第一绝缘层240覆盖所述Mesa平台和第一电极230，同时第一绝缘层240填充所述第二沟槽并部分填充所述第一沟槽，剩余所述第一沟槽保留为第三沟槽(未示出，可参考第一实施例中图7和图8相应内容)。并且，刻蚀第一绝缘层240，直至形成暴露第一电极230表面的至少一个第四沟槽(未示出，可参考第一实施例中图7和图8相应内容)。
请继续参考图21，形成互联电极，所述互联电极填充所述第三沟槽和所述第四沟槽，相邻所述互联电极之间具有第五沟槽(未示出，可参考第一实施例中图9和图10相应内容)，相邻芯片单元区域之间，所述互联电极串联其中一个芯片单元区域的第一电极230和另一个芯片单元区域的第一半导体层210。
本实施例中，由于具有四个芯片单元区域，因此具体形成了四个互联电极。图21从左到右分别显示为互联电极250a、互联电极250b、互联电极250c和互联电极250d。
其中，互联电极250a串联芯片单元区域Ⅰ的第一电极230和芯片单元区域Ⅱ的第一半导体层210，互联电极250b串联芯片单元区域Ⅱ的第一电极230和芯片单元区域Ⅲ的第一半导体层210，互联电极250c串联芯片单元区域Ⅲ的第一电极230和芯片单元区域Ⅳ的第一半导体层210。
除了上面提到的互联电极的串联连接关系之外，本实施例还设置互联电极250d用于与后续形成的第二电极270电连接，并且互联电极250d通过芯片单元区域Ⅳ内的第四沟槽电连接芯片单元区域Ⅳ的第一电极230。
本实施例中，各图所示左侧边为第一侧边，右侧边为第二侧边。即本实施例设置位于第二侧边的互联电极250d电连接位于第二侧边芯片单元区域的第一半导体层210，从而保证各个芯片单元区域后续形成的各芯片单元串联连接。
需要特别说明的是，本实施例所提供的制造方法还包括：在形成各互联电极时，同时形成互联电极250e。
从图21可知，互联电极250e位于第一侧边。这是因为，本实施例后续形成的外延电极290(请参考图22)设计为位于第二侧边(即右侧边)，为了使各互联电极参与导电连接结构，需要使互联电极250e位于第一侧边，且位于第一侧边的最外边缘。
请继续参考图21，形成第二绝缘层260覆盖互联电极并填充所述第五沟槽。并且如图21所示，在第二绝缘层260形成第六沟槽(未示出，可参考第一实施例中图11和图12相应内容)，所述第六沟槽暴露位于第二侧边的互联电极250d。
请继续参考图21，形成第二电极270，第二电极270覆盖第二绝缘层260并填充所述第六沟槽。
请继续参考图21，将外延叠层与所述衬底分离以暴露第一半导体层210的出光面。
请继续参考图21，在暴露第一半导体层210的出光面后，且在刻蚀第一半导体层210的出光面前，对第一半导体层210的出光面进行清洁处理和表面粗糙处理的至少一种处理。
请继续参考图21，刻蚀第一半导体层210直至形成第七沟槽207，位于不同芯片单元区域的第一半导体层210、量子阱层和第二半导体层220被第七沟槽207绝缘分隔。
图21显示，相邻芯片单元区域之间的分隔点划线(未标注)位于第七沟槽207中，因此，当第七沟槽207贯穿第一半导体层210、量子阱层和第二半导体层220时，就能够绝缘分隔位于不同芯片单元区域的第一半导体层210、量子阱层和第二半导体层220。
请继续参考图21，刻蚀第一半导体层210直至形成第八沟槽208。当所述第六沟槽暴露位于第二侧边的互联电极250d，且互联电极250d电连接位于第二侧边的第一电极230时，第八沟槽208暴露位于第一侧边的互联电极250t。
请参考图22，在第八沟槽208暴露互联电极208表面形成外延电极290。
需要说明的是，在本发明其它实施例中，在形成外延电极290形成之后，还可以在LED芯片出光面选择性地制作一层钝化膜。在本发明其它实施例中，也可以不必形成外延电极290，而直接在暴露第一电极230或互联电极后，后续封装过程中采用打线方法将暴露的第一电极230或互联电极焊接相应导线。
本实施例所提供的高压倒装LED芯片的制造方法中，通过在所述衬底上沉积包括第一半导体层210、所述量子阱层和第二半导体层220的外延叠层，此后刻蚀外延叠层，直至在每个所述芯片单元区域形成至少一个所述第一沟槽，所述第一沟槽底部暴露第一半导体层210，每个所述芯片单元区域剩余的外延叠层保留为所述Mesa平台，并在所述Mesa平台上形成第一电极230，相邻所述芯片单元区域的第一电极230之间具有所述第二沟槽，再形成第一绝缘层240，第一绝缘层240覆盖所述Mesa平台和第一电极230，同时第一绝缘层240填充所述第二沟槽并部分填充所述第一沟槽，剩余所述第一沟槽保留为所述第三沟槽，然后刻蚀第一绝缘层240，直至形成暴露第一电极230表面的至少一个所述第四沟槽，之后形成各互联电极，各互联电极填充所述第三沟槽和所述第四沟槽，相邻各互联电极之间具有所述第五沟槽，相邻芯片单元区域之间，各互联电极串联其中一个所述芯片单元区域的第一电极230和另一个芯片单元区域的第一半导体层210。由于各互联电极能够通过填充所述第三沟槽和所述第四沟槽而实现以下结构：相邻芯片单元区域之间，各互联电极串联其中一个所述芯片单元区域的第一电极230和另一个芯片单元区域的第一半导体层210，因此，所述高压倒装LED芯片的制造方法能够通过形成各互联电极而达到电连接不同芯片单元的目的，从而不必使用细金属桥接的结构，从而能够有效防止不同芯片单元之间导电结构断路现象，提高封装良率。
同时，本实施例采用整面的第二电极270与导电基板280连接的结构作为其中一个电连接端面，不仅提高导电性能，而且提高散热性能，同时进一步降低封装难度，提高封装良率。
本发明实施例还提供了一种高压倒装LED芯片，所述高压倒装LED芯片可以采用上述实施例所提供的制造方法形成，因此，所述高压倒装LED芯片可以参考上述实施例相应内容，并可以结合参考图21至图22。
具体的，请参考图22，并结合参考本说明书第一实施例中的图1至图20相应内容，所述高压倒装LED芯片包括四个的芯片单元区域。每个芯片单元区域包括所述Mesa平台，所述Mesa平台包括第一半导体层210、量子阱层和第二半导体层220，每个芯片单元区域的Mesa具有所述第一沟槽。所述高压倒装LED芯片还包括位于所述Mesa平台上的第一电极230，相邻第一电极230之间具有所述第二沟槽。所述高压倒装LED芯片还包括覆盖所述Mesa平台和第一电极230的第一绝缘层240，第一绝缘层240填充所述第二沟槽并部分填充所述第一沟槽，直至剩余所述第一沟槽保留为所述第三沟槽。第一绝缘层240具有暴露第一电极230的所述第四沟槽。所述高压倒装LED芯片还包括互联电极，互联电极填充所述第三沟槽和所述第四沟槽，相邻芯片单元区域之间具有所述第五沟槽，相邻芯片单元区域之间，互联电极串联其中一个芯片单元区域的第一电极230和另一个芯片单元区域的第一半导体层210。
本实施例中，第一绝缘层240的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
本实施例中，位于第一侧边的互联电极电连接位于第一侧边芯片单元区域的第一半导体层210，即互联电极电连接芯片单元区域的第一半导体层210。
在本发明其它实施例中，也可以是位于第二侧边的互联电极电连接位于第二侧边芯片单元区域的第一半导体层210。
本实施例中，所述高压倒装LED芯片还可以包括：第二绝缘层260，第二绝缘层260覆盖互联电极并填充所述第五沟槽。
本实施例中，第二绝缘层260的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
本实施例中，所述高压倒装LED芯片还可以包括：位于第二绝缘层260的所述第六沟槽，所述第六沟槽暴露其中一个互联电极，所述第六沟槽暴露位于第一侧边的互联电极，或者暴露位于第二侧边的互联电极。
本实施例中，互联电极的材料可以为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。互联电极可以为单层结构或多层结构。
所述高压倒装LED芯片还可以包括：第二电极270，第二电极270覆盖第二绝缘层260且填充所述第六沟槽，第二电极270经所述第六沟槽电连接对应的互联电极250d。
本实施例中，所述高压倒装LED芯片还可以包括：位于第二电极270上的导电基板280。
本实施例中，所述高压倒装LED芯片还可以包括：位于相邻芯片单元区域之间的第七沟槽207，第七沟槽207至少绝缘分隔相邻芯片单元区域之间的第一半导体层210、量子阱层和第二半导体层220。
本实施例中，所述高压倒装LED芯片还可以包括：位于第一半导体层210的第八沟槽208。所述第六沟槽暴露位于第二侧边的互联电极250d，且互联电极250d电连接位于第二侧边的第一电极230，则第八沟槽208暴露位于第一侧边的互联电极250t。
本实施例中，所述高压倒装LED芯片还可以包括：外延电极290，外延电极290位于第八沟槽208暴露的第一电极230或互联电极上。
本实施例中，所述高压倒装LED芯片还可以包括：互联电极250e，互联电极250e与互联电极位于同一层。当外延电极290位于第一侧时，互联电极250e位于第二侧的最外边缘。当外延电极290位于第二侧时，互联电极250e位于第一侧的最外边缘。
本实施例中，第一半导体层210的出光面为粗糙表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种高压倒装LED芯片的制造方法，其特征在于，包括：
提供衬底，所述衬底具有两个以上的芯片单元区域；
在所述衬底上沉积外延叠层，所述外延叠层包括第一半导体层、量子阱层和第二半导体层；
刻蚀所述外延叠层，直至在每个所述芯片单元区域形成至少一个第一沟槽，所述第一沟槽底部暴露所述第一半导体层，每个所述芯片单元区域剩余的所述外延叠层保留为Mesa平台；
在所述Mesa平台上形成第一电极，相邻所述芯片单元区域的所述第一电极之间具有第二沟槽；
形成第一绝缘层，所述第一绝缘层覆盖所述Mesa平台和第一电极，同时所述第一绝缘层填充所述第二沟槽并部分填充所述第一沟槽，剩余所述第一沟槽保留为第三沟槽；
刻蚀所述第一绝缘层，直至形成暴露所述第一电极表面的至少一个第四沟槽；
形成互联电极，所述互联电极填充所述第三沟槽和第四沟槽，相邻所述互联电极之间具有第五沟槽，相邻所述芯片单元区域之间，所述互联电极串联其中一个所述芯片单元区域的所述第一电极和另一个所述芯片单元区域的所述第一半导体层。
2.如权利要求1所述的高压倒装LED芯片的制造方法，其特征在于，设置位于第一侧边的所述互联电极电连接位于第一侧边的所述第一半导体层，或者设置位于第二侧边的所述互联电极电连接位于第二侧边的所述第一半导体层。
3.如权利要求2所述的高压倒装LED芯片的制造方法，其特征在于，还包括：
形成第二绝缘层覆盖所述互联电极并填充所述第五沟槽；
在所述第二绝缘层形成第六沟槽，所述第六沟槽暴露其中一个所述互联电极，所述第六沟槽暴露位于第一侧边的所述互联电极，或者暴露位于第二侧边的所述互联电极；
形成第二电极，所述第二电极覆盖所述第二绝缘层并填充所述第六沟槽。
4.如权利要求3所述的高压倒装LED芯片的制造方法，其特征在于，还包括：
在所述第二电极上形成导电基板；
将所述外延叠层与所述衬底分离以暴露所述第一半导体层的出光面；
刻蚀所述第一半导体层直至形成第七沟槽，位于不同所述芯片单元区域的所述第一半导体层、量子阱层和第二半导体层被所述第七沟槽绝缘分隔；
刻蚀所述第一半导体层直至形成第八沟槽；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边的所述第一半导体层时，所述第八沟槽暴露位于所述第二侧边的所述第一电极；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边的第一电极时，所述第八沟槽暴露位于所述第二侧边的所述互联电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边的所述第一半导体层时，所述第八沟槽暴露位于所述第一侧边的所述第一电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边的第一电极时，所述第八沟槽暴露位于所述第一侧边的所述互联电极。
5.如权利要求4所述的高压倒装LED芯片的制造方法，其特征在于，还包括：
当所述第八沟槽暴露的是所述第一电极时，在所述第八沟槽暴露的所述第一电极表面形成外延电极；
当所述第八沟槽暴露的是所述互联电极时，在所述第八沟槽暴露的所述互联电极表面形成外延电极。
6.如权利要求5所述的高压倒装LED芯片的制造方法，其特征在于，还包括：
在形成所述互联电极时，同时形成填平电极；
当所述外延电极位于所述第一侧时，所述填平电极位于所述第二侧的最外边缘；
当所述外延电极位于所述第二侧时，所述填平电极位于所述第一侧的最外边缘。
7.如权利要求5所述的高压倒装LED芯片的制造方法，其特征在于，将所述衬底与所述外延叠层剥离包括：
采用化学方法或者激光方法将所述衬底与所述外延叠层剥离。
8.如权利要求5所述的高压倒装LED芯片的制造方法，其特征在于，还包括：
在暴露所述第一半导体层的出光面后，且在刻蚀所述第一半导体层的出光面前，对所述第一半导体层的出光面进行清洁处理和表面粗糙处理的至少一种处理。
9.如权利要求5所述的高压倒装LED芯片的制造方法，其特征在于，所述互联电极的材料为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。
10.如权利要求5所述的高压倒装LED芯片的制造方法，其特征在于，所述第一绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种，所述第二绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
11.一种高压倒装LED芯片，其特征在于，包括：
两个以上的芯片单元区域；
Mesa平台，所述Mesa平台包括第一半导体层、量子阱层和第二半导体层，每个所述芯片单元区域的所述Mesa具有第一沟槽；
位于所述Mesa平台上的第一电极，相邻所述第一电极之间具有第二沟槽；
覆盖所述Mesa平台和第一电极的第一绝缘层，所述第一绝缘层填充所述第二沟槽并部分填充所述第一沟槽，直至剩余所述第一沟槽保留为第三沟槽；
位于所述第一绝缘层且暴露所述第一电极的第四沟槽；
互联电极，所述互联电极填充所述第三沟槽和第四沟槽，相邻所述芯片单元区域之间具有第五沟槽，相邻所述芯片单元区域之间，所述互联电极串联其中一个所述芯片单元区域的所述第一电极和另一个所述芯片单元区域的所述第一半导体层。
12.如权利要求11所述的高压倒装LED芯片，其特征在于，位于第一侧边的所述互联电极电连接位于第一侧边的所述第一半导体层，或者位于第二侧边的所述互联电极电连接位于第二侧边的所述第一半导体层。
13.如权利要求12所述的高压倒装LED芯片，其特征在于，还包括：
第二绝缘层，所述第二绝缘层覆盖所述互联电极并填充所述第五沟槽；
位于所述第二绝缘层的第六沟槽，所述第六沟槽暴露其中一个所述互联电极，所述第六沟槽暴露位于第一侧边的所述互联电极，或者暴露位于第二侧边的所述互联电极；
第二电极，所述第二电极覆盖所述第二绝缘层且填充所述第六沟槽，所述第二电极经所述第六沟槽电连接对应的所述互联电极。
14.如权利要求13所述的高压倒装LED芯片，其特征在于，还包括：
位于所述第二电极上的导电基板；
位于相邻所述芯片单元区域之间的第七沟槽，所述第七沟槽至少绝缘分隔相邻所述芯片单元区域之间的所述第一半导体层、量子阱层和第二半导体层；
位于所述第一半导体层的第八沟槽；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边的所述第一半导体层时，所述第八沟槽暴露位于所述第二侧边的所述第一电极；
当所述第六沟槽暴露位于所述第一侧边的所述互联电极，且位于所述第一侧边的所述互联电极电连接位于所述第一侧边的第一电极时，所述第八沟槽暴露位于所述第二侧边的所述互联电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边的所述第一半导体层时，所述第八沟槽暴露位于所述第一侧边的所述第一电极；
当所述第六沟槽暴露位于所述第二侧边的所述互联电极，且位于所述第二侧边的所述互联电极电连接位于所述第二侧边的第一电极时，所述第八沟槽暴露位于所述第一侧边的所述互联电极。
15.如权利要求14所述的高压倒装LED芯片，其特征在于，还包括：
外延电极，位于所述第八沟槽中；
当所述第八沟槽暴露的是所述第一电极时，所述外延电极位于所述第八沟槽暴露的所述第一电极上；
当所述第八沟槽暴露的是所述互联电极时，所述外延电极位于所述第八沟槽暴露的所述互联电极上。
16.如权利要求14所述的高压倒装LED芯片，其特征在于，还包括：
填平电极，所述填平电极与所述互联电极位于同一层；
当所述外延电极位于所述第一侧时，所述填平电极位于所述第二侧的最外边缘；
当所述外延电极位于所述第二侧时，所述填平电极位于所述第一侧的最外边缘。
17.如权利要求15所述的高压倒装LED芯片，其特征在于，所述第一半导体层的出光面为粗糙表面。
18.如权利要求15所述的高压倒装LED芯片，其特征在于，所述互联电极的材料为Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一种或多种。
19.如权利要求15所述的高压倒装LED芯片，其特征在于，所述第一绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种，所述第二绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的任意一种或多种。
CN201510323808.8A 2015-06-12 2015-06-12 高压倒装led芯片及其制造方法 Expired - Fee Related CN104993031B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510323808.8A CN104993031B (zh) 2015-06-12 2015-06-12 高压倒装led芯片及其制造方法
US15/164,810 US9698305B2 (en) 2015-06-12 2016-05-25 High voltage LED flip chip
US15/164,807 US9735316B2 (en) 2015-06-12 2016-05-25 Method for manufacturing high voltage LED flip chip
KR1020160070853A KR101777516B1 (ko) 2015-06-12 2016-06-08 고전압 엘이디 플립 칩 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510323808.8A CN104993031B (zh) 2015-06-12 2015-06-12 高压倒装led芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN104993031A true CN104993031A (zh) 2015-10-21
CN104993031B CN104993031B (zh) 2018-03-06

Family

ID=54304815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510323808.8A Expired - Fee Related CN104993031B (zh) 2015-06-12 2015-06-12 高压倒装led芯片及其制造方法

Country Status (3)

Country Link
US (2) US9698305B2 (zh)
KR (1) KR101777516B1 (zh)
CN (1) CN104993031B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108365061A (zh) * 2018-02-06 2018-08-03 映瑞光电科技(上海)有限公司 一种led芯片及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10791113B2 (en) 2017-03-13 2020-09-29 At&T Intellectual Property I, L.P. Biometrics hub for processing biometrics data for authorized remote devices
US11978826B2 (en) * 2020-01-09 2024-05-07 Enkris Semiconductor, Inc. Semiconductor structures and substrates thereof, and methods of manufacturing semiconductor structures and substrates thereof
WO2022021230A1 (zh) * 2020-07-30 2022-02-03 重庆康佳光电技术研究院有限公司 衬底结构、片上结构及片上结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500790A (zh) * 2013-10-08 2014-01-08 杭州士兰明芯科技有限公司 一种倒装高压led芯片的结构及其制造方法
US20140183444A1 (en) * 2012-12-28 2014-07-03 Helio Optoelectronics Corporation High-voltage flip-chip led structure and manufacturing method thereof
CN104134744A (zh) * 2014-08-08 2014-11-05 映瑞光电科技(上海)有限公司 易封装高压倒装led芯片及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
TWI308397B (en) * 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
JP2006190839A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2009014255A1 (ja) 2007-07-25 2009-01-29 Denki Kagaku Kogyo Kabushiki Kaisha 鉱石粉の熱間強度増進固化材、それを用いたペレット、及びその製造方法
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
JP5288852B2 (ja) * 2008-03-21 2013-09-11 スタンレー電気株式会社 半導体素子の製造方法
WO2010002005A1 (ja) * 2008-07-04 2010-01-07 株式会社アルバック 太陽電池セルの製造方法及び太陽電池セル
CN102054911B (zh) * 2009-10-29 2013-03-13 比亚迪股份有限公司 发光二极管芯片及其制作方法和具有该芯片的发光二极管
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
US20120043639A1 (en) * 2010-08-19 2012-02-23 MOS Art Pack Corporation Fabricating method and structure of submount
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN102130260B (zh) * 2010-09-30 2013-09-18 映瑞光电科技(上海)有限公司 发光装置及其制造方法
CN101964385B (zh) * 2010-10-28 2012-08-29 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
CN102054914B (zh) * 2010-11-09 2013-09-04 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
TWI474516B (zh) * 2012-08-30 2015-02-21 Lextar Electronics Corp 覆晶式發光二極體結構及其製造方法
US9054235B2 (en) * 2013-01-22 2015-06-09 Micron Technology, Inc. Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices
KR102098110B1 (ko) * 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101480537B1 (ko) 2013-09-12 2015-01-09 한국광기술원 발광 다이오드 장치
TWI533478B (zh) * 2013-10-14 2016-05-11 新世紀光電股份有限公司 覆晶式發光二極體封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140183444A1 (en) * 2012-12-28 2014-07-03 Helio Optoelectronics Corporation High-voltage flip-chip led structure and manufacturing method thereof
CN103500790A (zh) * 2013-10-08 2014-01-08 杭州士兰明芯科技有限公司 一种倒装高压led芯片的结构及其制造方法
CN104134744A (zh) * 2014-08-08 2014-11-05 映瑞光电科技(上海)有限公司 易封装高压倒装led芯片及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108365061A (zh) * 2018-02-06 2018-08-03 映瑞光电科技(上海)有限公司 一种led芯片及其制造方法

Also Published As

Publication number Publication date
US9698305B2 (en) 2017-07-04
US20160365482A1 (en) 2016-12-15
US9735316B2 (en) 2017-08-15
CN104993031B (zh) 2018-03-06
KR20160146547A (ko) 2016-12-21
US20160365483A1 (en) 2016-12-15
KR101777516B1 (ko) 2017-09-11

Similar Documents

Publication Publication Date Title
EP3454372B1 (en) Light emitting diode
CN105247695B (zh) 半导体发光元件
US9620680B2 (en) Optoelectronic semiconductor body
US8450765B2 (en) Light emitting diode chip and method for manufacturing the same
KR20140022640A (ko) 반도체 발광소자 및 발광장치
CN103855149A (zh) 倒装高压发光二极管及其制作方法
TW202220234A (zh) 發光元件
US10811561B2 (en) Ultraviolet LED chip and manufacturing method thereof
CN102683534A (zh) 垂直式交流发光二极管器件及其制作方法
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI816970B (zh) 發光元件及其製造方法
KR100999800B1 (ko) 발광 소자 패키지 및 그 제조방법
TW201338195A (zh) 串聯分段式發光二極體
TW202029529A (zh) 發光元件及其製造方法
CN104993031A (zh) 高压倒装led芯片及其制造方法
EP3343644B1 (en) Light-emitting device and light-emitting device package comprising same
CN105633240B (zh) 一种csp封装芯片结构及制作方法
TW202109919A (zh) 發光元件及其製造方法
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
CN101971373B (zh) 发射辐射的薄膜半导体芯片和用于制造发射辐射的薄膜半导体芯片的方法
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
CN106159045A (zh) 倒装led芯片及其制造方法
EP3852154A1 (en) Light-emitting element
CN105355732B (zh) 一种倒装蓝绿发光二极管芯片的制备方法
KR20130113268A (ko) 발광효율이 우수한 발광소자 어레이

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180306

CF01 Termination of patent right due to non-payment of annual fee