CN104134744A - 易封装高压倒装led芯片及其制作方法 - Google Patents

易封装高压倒装led芯片及其制作方法 Download PDF

Info

Publication number
CN104134744A
CN104134744A CN201410390823.XA CN201410390823A CN104134744A CN 104134744 A CN104134744 A CN 104134744A CN 201410390823 A CN201410390823 A CN 201410390823A CN 104134744 A CN104134744 A CN 104134744A
Authority
CN
China
Prior art keywords
sub
chip
gallium nitride
nitride layer
type gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410390823.XA
Other languages
English (en)
Inventor
于婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201410390823.XA priority Critical patent/CN104134744A/zh
Publication of CN104134744A publication Critical patent/CN104134744A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

本发明提出了一种易封装高压倒装LED芯片及其制作方法，形成的互连金属将第一子芯片、第二子芯片和第三子芯片的N型氮化镓层和P型氮化镓层依次串联起来，再形成第二隔离层进行隔离，在第二隔离层上形成N电极和P电极，N电极和P电极分别与暴露出的N型氮化镓层和P型氮化镓层相连，由于第二隔离层覆盖整个高压倒装LED芯片，形成N电极和P电极也可以覆盖整个第二隔离层，因此可以获得较大尺寸的N电极和P电极，相应的，在底座上可以形成较大的焊点与N电极和P电极对应，在进行封装时能够避免N电极和P电极与焊点过小造成的对准困难问题，使封装更容易实现，提高产品的良率。

Description

易封装高压倒装LED芯片及其制作方法
技术领域
本发明涉及LED芯片制造技术领域，尤其涉及一种易封装高压倒装LED芯片及其制作方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，由镓(Ga)与砷(As)、磷(P)、氮(N)、铟(In)的化合物组成，利用半导体PN结电致发光原理制成。LED芯片以其亮度高、低功耗、寿命长、启动快，功率小、无频闪、不容易产生视视觉疲劳等优点，成为新一代光源首选。
随着行业的不断发展，LED芯片在追逐更高光效，更高功率、更高可靠性的方向一步一步迈进。而在LED芯片应用端，主要占据市场的依旧为小功率和中功率LED芯片，大功率LED芯片由于良率问题只有少数公司涉足。
近年来许多新型LED芯片出现在公众视野内，其中高压(High Voltage，HV)LED芯片和倒装芯片(Flip Chip)均引起了广泛的关注。高压LED芯片将传统的大颗低压LED芯片分隔成多个发光单元之后串联而成，高压LED芯片所需要的驱动电流远低于大颗低压LED芯片，有着封装成本低、驱动电源效率高、线路损耗低等优势；倒装芯片优势在于无线焊接，散热好。目前，高压LED电极互联是影响芯片良率的关键，而倒装芯片封装良率是影响芯片的关键。
请参考图1，在申请号为201210564002.4的中国专利申请中，公开了一种高压倒装LED芯片及其制造方法，形成的高压倒装LED芯片10通过焊点21固定在底座20上。虽然该申请提出的高压倒装LED芯片10在一定程度解决了封装问题，其原理未发生改变，最终封装接触点依旧比较小，与其对应的焊点21尺寸也较小，尤其对小尺寸芯片依旧存在焊接对准的问题。
发明内容
本发明的目的在于提供一种易封装高压倒装LED芯片及其制作方法，形成高可靠性互联电极，解决了高压倒装LED芯片互联电极对准困难的问题。
为了实现上述目的，本发明提出了一种易封装高压倒装LED芯片的制作方法，包括步骤：
提供衬底，所述衬底上依次形成有N型氮化镓层、量子阱层、P型氮化镓层及反射金属；
形成多个第一通孔和隔离沟槽，所述隔离沟槽将所述易封装高压倒装LED芯片分为相互隔离的多个子芯片组，所述子芯片组包括第一子芯片、第三子芯片和位于所述第一子芯片和第三子芯片之间的第二子芯片，所述第一通孔暴露出N型氮化镓层；
在所述反射金属表面及第一通孔中形成第一隔离层，所述第一隔离层设有多个第二通孔，所述第二通孔分别暴露出所述第一子芯片的P型氮化镓层、第二子芯片的N型氮化镓层和P型氮化镓层及第三子芯片的N型氮化镓层；
形成多条互连金属，所述互连金属连接第一子芯片上第二通孔的P型氮化镓层和第二子芯片上第二通孔的N型氮化镓层，所述互连金属还连接第二子芯片上第二通孔的P型氮化镓层和第三子芯片第一通孔的N型氮化镓层；
在所述第一隔离层、互连金属表面及第二通孔中形成第二隔离层，所述第二隔离层设有多个第三通孔，所述第三通孔暴露出所述第一子芯片的N型氮化镓层和第三子芯片的P型氮化镓层；
在所述第二隔离层表面和第三通孔中形成多个N电极和P电极，所述N电极覆盖所述第一子芯片和部分第二子芯片并与所述第一子芯片的N型氮化镓层相连，所述P电极覆盖所述第三芯片和部分第二子芯片并与所述第三子芯片的P型氮化镓层相连，所述N电极和P电极保持预定间距。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，形成所述第一通孔和隔离沟槽包括步骤：
使用蒸镀和负胶技术或者蒸镀和刻蚀技术在所述P型氮化镓层的表面形成多个所述反射金属，所述反射金属暴露出部分所述P型氮化镓层；
依次刻蚀所述P型氮化镓层、量子阱层及部分N型氮化镓层，形成多个第一通孔，所述第一通孔暴露出所述N型氮化镓层；
刻蚀暴露出的N型氮化镓层，形成隔离沟槽，所述隔离沟槽暴露出所述衬底。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，所述反射金属的材质为Ni/Ag/Ti/Pt/Au、Ni/Al/Ti/Pt/Au、Ni/Ag/Ni/Au、Ni/Al/Ti/Au或Ni/Ag/TiW的组合，厚度范围是100埃～5000埃。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，所述隔离沟槽采用ICP刻蚀或激光划裂的方法形成。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，所述第一隔离层的材质为二氧化硅、氮化硅或DBR，厚度范围是5000埃～20000埃。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，所述互连金属为Cr/Al/Cr/Pt/Au、Cr/Al/Ti/Pt/Au或Ni/Al/Cr/Pt/Au的组合，厚度范围是10000埃～20000埃。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，所述第二隔离层的材质为二氧化硅或氮化硅，厚度范围是5000埃～20000埃。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，所述N电极和P电极的材质为Cr/Al/Cr/Pt/Au/Sn、Cr/Al/Ti/Pt/Au/Sn或Ni/Al/Cr/Pt/Au/Sn的组合，厚度范围是10000埃～20000埃。
进一步的，在所述的易封装高压倒装LED芯片的制作方法中，所述N电极和P电极保持预定间距大于等于150μm。
本发明还提出了一种易封装高压倒装LED芯片，采用如上文所述的易封装高压倒装LED芯片的制作方法形成，包括：
衬底，依次形成在所述衬底上的N型氮化镓层、量子阱层、P型氮化镓层、反射金属、第一隔离层、互连金属、第二隔离层、N电极和P电极，其中，所述易封装高压倒装LED芯片由隔离沟槽分为多个子芯片组，所述子芯片组包括第一子芯片、第三子芯片和位于所述第一子芯片和第三子芯片之间的第二子芯片，所述互连金属形成在所述第一隔离层上，并且所述互连金属连接所述第一子芯片上第二通孔的P型氮化镓层和第二子芯片上第二通孔的N型氮化镓层，所述互连金属还连接第二子芯片上第二通孔的P型氮化镓层和第三子芯片第一通孔的N型氮化镓层，所述第二隔离层覆盖所述互连金属，所述N电极覆盖所述第一子芯片和部分第二子芯片并通过第三通孔与所述第一子芯片的N型氮化镓层相连，所述P电极覆盖所述第三芯片和部分第二子芯片并通过所述第三通孔与所述第三子芯片的P型氮化镓层相连，所述N电极和P电极保持预定间距。
与现有技术相比，本发明的有益效果主要体现在：形成的互连金属将相邻的第一子芯片、第二子芯片和第三子芯片的N型氮化镓层和P型氮化镓层通过第一通孔和第二通孔依次串联起来，再形成第二隔离层进行隔离，在第二隔离层上形成N电极和P电极，N电极和P电极通过第三通孔分别与暴露出的N型氮化镓层和P型氮化镓层相连，由于第二隔离层覆盖整个高压倒装LED芯片，形成N电极和P电极也可以覆盖整个第二隔离层，只需将N电极和P电极保持预定间距即可，因此可以获得较大尺寸的N电极和P电极，相应的，在底座上可以形成较大的焊点与N电极和P电极对应，在进行封装时能够避免N电极和P电极与焊点过小造成的对准困难问题，使封装更容易实现，提高产品的良率。
附图说明
图1为现有技术中高压倒装LED芯片封装在底座上的结构示意图；
图2为本发明一实施例中易封装高压倒装LED芯片的制作方法的流程图；
图3至图9为本发明一实施例中易封装高压倒装LED芯片制作过程中的俯视图；
图10至图17为本发明一实施例中易封装高压倒装LED芯片制作过程中的剖面示意图；
图18为本发明一实施例中易封装高压倒装LED芯片封装在底座上的结构示意图。
具体实施方式
下面将结合示意图对本发明的易封装高压倒装LED芯片及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种易封装高压倒装LED芯片的制作方法，包括步骤：
S100：提供衬底，所述衬底上依次形成有N型氮化镓层、量子阱层、P型氮化镓层及反射金属；
S200：形成多个第一通孔和隔离沟槽，所述隔离沟槽将所述衬底分为相互隔离的多个子芯片组，所述子芯片组包括第一子芯片、第三子芯片和位于所述第一子芯片和第三子芯片之间的第二子芯片，所述第一通孔暴露出N型氮化镓层；
S300：在所述反射金属表面及第一通孔中形成第一隔离层，所述第一隔离层设有多个第二通孔，所述第二通孔分别暴露出所述第一子芯片的P型氮化镓层、第二子芯片的N型氮化镓层和P型氮化镓层及第三子芯片的N型氮化镓层；
S400：形成多条互连金属，所述互连金属连接第一子芯片上第二通孔的P型氮化镓层和第二子芯片上第二通孔的N型氮化镓层，所述互连金属还连接第二子芯片上第二通孔的P型氮化镓层和第三子芯片第一通孔的N型氮化镓层；
S500：在所述第一隔离层、互连金属表面及第二通孔中形成第二隔离层，所述第二隔离层设有多个第三通孔，所述第三通孔暴露出所述第一子芯片的N型氮化镓层和第三子芯片的P型氮化镓层；
S600：在所述第二隔离层表面和第三通孔中形成多个N电极和P电极，所述N电极覆盖所述第一子芯片和部分第二子芯片并与所述第一子芯片的N型氮化镓层相连，所述P电极覆盖所述第三芯片和部分第二子芯片并与所述第三子芯片的P型氮化镓层相连，所述N电极和P电极保持预定间距。
具体的，请参考图10至图11以及图3，图11是沿图3中A-A’的剖面示意图，在步骤S100中，提供衬底110，在衬底110上依次形成有N型氮化镓层121、量子阱层122、P型氮化镓层123及反射金属130；使用蒸镀和负胶技术或者蒸镀和刻蚀技术在P型氮化镓层123的表面形成多个反射金属130，反射金属130设有多个开口，开口暴露出部分P型氮化镓层123(如图3所示)，所述反射金属130的材质为Ni/Ag/Ti/Pt/Au、Ni/Al/Ti/Pt/Au、Ni/Ag/Ni/Au、Ni/Al/Ti/Au或Ni/Ag/TiW的组合，反射金属130厚度范围是100埃～5000埃，例如是1000埃。
请参考图4至图12，依次刻蚀所述P型氮化镓层123、量子阱层122及部分N型氮化镓层121，形成多个第一通孔131，所述第一通孔131暴露出所述N型氮化镓层121。
请参考图5和图13，继续刻蚀暴露出的N型氮化镓层121，形成隔离沟槽140，所述隔离沟槽140暴露出所述衬底110，隔离沟槽140将所述易封装高压倒装LED芯片分为多个子芯片组，所述子芯片组包括相互隔离的第一子芯片1、第三子芯片3和位于所述第一子芯片1和第三子芯片3之间的第二子芯片2。在本实施例中，为了简化附图，所有附图中仅仅示意一个子芯片组，由于所有子芯片组均相同，因此本领域技术人员理应知晓其他子芯片组的制造方法和结构均与本实施例提出的一致。所述第一子芯片1、第二子芯片2和第三子芯片3之间相互由隔离沟槽140进行隔离，便于后续两两串联组成易封装高压倒装LED芯片，隔离沟槽140可以采用ICP刻蚀或激光划裂的方法形成，其中，多个子芯片组之间也是通过该种方式实现串联，即可以包括多颗子芯片进行串联，并不限于一个子芯片组内的三个子芯片。
请参考图6和图14，在反射金属130表面及第一通孔131中形成第一隔离层150，所述第一隔离层150设有多个第二通孔151，所述第二通孔151分别暴露出所述第一子芯片1的P型氮化镓层123、第二子芯片2的N型氮化镓层121和P型氮化镓层123及第三子芯片3的N型氮化镓层121，便于后续进行N型氮化镓层121和P型氮化镓层123之间的电连接，第一隔离层150的材质为二氧化硅或氮化硅，厚度范围是5000埃～20000埃，例如是10000埃。
请参考图7和图15，形成多条互连金属160，所述互连金属160连接第一子芯片1上第二通孔151内暴露出的P型氮化镓层123和第二子芯片2上第二通孔151的N型氮化镓层121，所述互连金属160还连接第二子芯片2上第二通孔151的P型氮化镓层123和第三子芯片3第一通孔131的N型氮化镓层121，即使相邻的子芯片采用P型氮化镓层123和N型氮化镓层121的串联，从而形成高电压的LED芯片，互连金属160为Cr/Al/Cr/Pt/Au、Cr/Al/Ti/Pt/Au或Ni/Al/Cr/Pt/Au的组合，互连金属160的厚度范围是10000埃～20000埃，例如是15000埃。
请参考图8和图16，在所述第一隔离层150、互连金属160的表面及第二通孔151中形成第二隔离层170，所述第二隔离层170设有多个第三通孔171，所述第三通孔171暴露出所述第一子芯片1的N型氮化镓层121和第三子芯片3的P型氮化镓层123，所述第二隔离层170可以覆盖整个LED芯片的表面用以隔离，第二隔离层170的材质为二氧化硅、氮化硅或DBR(分布布拉格反射镜，Distributed Bragg Reflector)，厚度范围是5000埃～20000埃，例如是10000埃。
请参考图9和图17，在所述第二隔离层170表面和第三通孔171中形成多个N电极181和P电极182，所述N电极181覆盖所述第一子芯片1和部分第二子芯片2并与所述第一子芯片1的N型氮化镓层121相连，所述P电极182覆盖所述第三芯片3和部分第二子芯片2并与所述第三子芯片3的P型氮化镓层123相连，所述N电极181和P电极182保持预定间距L，为了避免两者发生短路，通常预定间距L大于等于150μm，例如是200μm。N电极181和P电极182的材质为Cr/Al/Cr/Pt/Au/Sn、Cr/Al/Ti/Pt/Au/Sn或Ni/Al/Cr/Pt/Au/Sn的组合，厚度范围是10000埃～20000埃。
需要指出的是，在本实施例中，所述第一通孔131、第二通孔151及第三通孔171的开口大小及个数均可以根据不同要求或芯片尺寸大小来决定，在此不作限定。
请继续参考图17，在本实施例的另一面还提出了一种易封装高压倒装LED芯片，采用上文所述的易封装高压倒装LED芯片的制作方法形成，包括：衬底110，依次形成在所述衬底110上的N型氮化镓层121、量子阱层122、P型氮化镓层123、反射金属130、第一隔离层150、互连金属160、第二隔离层170、N电极181和P电极182，其中，所述易封装高压倒装LED芯片由隔离沟槽140分为多个子芯片组，所述子芯片组包括第一子芯片1、第三子芯片3和位于所述第一子芯片1和第三子芯片3之间的第二子芯片2，所述互连金属160形成在所述第一隔离层150上，并且所述互连金属160连接所述第一子芯片1上第二通孔151的P型氮化镓层123和第二子芯片2上第二通孔151的N型氮化镓层121，所述互连金属160还连接第二子芯片2上第二通孔151的P型氮化镓层123和第三子芯片3第一通孔131的N型氮化镓层121，所述第二隔离层170覆盖所述互连金属160，所述N电极181覆盖所述第一子芯片1和部分第二子芯片2并通过第三通孔171与所述第一子芯片1的N型氮化镓层121相连，所述P电极182覆盖所述第三芯片3和部分第二子芯片2并通过所述第三通孔171与所述第三子芯片3的P型氮化镓层123相连，所述N电极181和P电极182保持预定间距L。
请参考图18，图18为易封装高压倒装LED芯片封装在底座200上的结构示意图，其中，形成的易封装高压倒装LED芯片100的N电极和P电极均是通过焊点210连接在所述底座200上，由于形成的N电极和P电极尺寸较大，因此，底座200上的焊点210尺寸也可以制作较大，从而能够使N电极和P电极较为容易的对准在焊点210上，避免了因为对准不好封装断裂而引起的芯片死灯等问题。
综上，在本发明实施例提供的易封装高压倒装LED芯片及其制作方法中，形成的互连金属将相邻的第一子芯片、第二子芯片和第三子芯片的N型氮化镓层和P型氮化镓层通过第一通孔和第二通孔依次串联起来，再形成第二隔离层进行隔离，在第二隔离层上形成N电极和P电极，N电极和P电极通过第三通孔分别与暴露出的N型氮化镓层和P型氮化镓层相连，由于第二隔离层覆盖整个高压倒装LED芯片，形成N电极和P电极也可以覆盖整个第二隔离层，只需将N电极和P电极保持预定间距即可，因此可以获得较大尺寸的N电极和P电极，相应的，在底座上可以形成较大的焊点与N电极和P电极对应，在进行封装时能够避免N电极和P电极与焊点过小造成的对准困难问题，使封装更容易实现，提高产品的良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种易封装高压倒装LED芯片的制作方法，其特征在于，包括步骤：
提供衬底，所述衬底上依次形成有N型氮化镓层、量子阱层、P型氮化镓层及反射金属；
形成多个第一通孔和隔离沟槽，所述隔离沟槽将所述易封装高压倒装LED芯片分为相互隔离的多个子芯片组，所述子芯片组包括第一子芯片、第三子芯片和位于所述第一子芯片和第三子芯片之间的第二子芯片，所述第一通孔暴露出N型氮化镓层；
在所述反射金属表面及第一通孔中形成第一隔离层，所述第一隔离层设有多个第二通孔，所述第二通孔分别暴露出所述第一子芯片的P型氮化镓层、第二子芯片的N型氮化镓层和P型氮化镓层及第三子芯片的N型氮化镓层；
形成多条互连金属，所述互连金属连接第一子芯片上第二通孔的P型氮化镓层和第二子芯片上第二通孔的N型氮化镓层，所述互连金属还连接第二子芯片上第二通孔的P型氮化镓层和第三子芯片第一通孔的N型氮化镓层；
在所述第一隔离层、互连金属表面及第二通孔中形成第二隔离层，所述第二隔离层设有多个第三通孔，所述第三通孔暴露出所述第一子芯片的N型氮化镓层和第三子芯片的P型氮化镓层；
在所述第二隔离层表面和第三通孔中形成多个N电极和P电极，所述N电极覆盖所述第一子芯片和部分第二子芯片并与所述第一子芯片的N型氮化镓层相连，所述P电极覆盖所述第三芯片和部分第二子芯片并与所述第三子芯片的P型氮化镓层相连，所述N电极和P电极保持预定间距。
2.如权利要求1所述的易封装高压倒装LED芯片的制作方法，其特征在于，形成所述第一通孔和隔离沟槽包括步骤：
使用蒸镀和负胶技术或者蒸镀和刻蚀技术在所述P型氮化镓层的表面形成多个所述反射金属，所述反射金属暴露出部分所述P型氮化镓层；
依次刻蚀所述P型氮化镓层、量子阱层及部分N型氮化镓层，形成多个第一通孔，所述第一通孔暴露出所述N型氮化镓层；
刻蚀暴露出的N型氮化镓层，形成隔离沟槽，所述隔离沟槽暴露出所述衬底。
3.如权利要求2所述的易封装高压倒装LED芯片的制作方法，其特征在于，所述反射金属的材质为Ni/Ag/Ti/Pt/Au、Ni/Al/Ti/Pt/Au、Ni/Ag/Ni/Au、Ni/Al/Ti/Au或Ni/Ag/TiW的组合，厚度范围是100埃～5000埃。
4.如权利要求2所述的易封装高压倒装LED芯片的制作方法，其特征在于，所述隔离沟槽采用ICP刻蚀或激光划裂的方法形成。
5.如权利要求1所述的易封装高压倒装LED芯片的制作方法，其特征在于，所述第一隔离层的材质为二氧化硅、氮化硅或DBR，厚度范围是5000埃～20000埃。
6.如权利要求1所述的易封装高压倒装LED芯片的制作方法，其特征在于，所述互连金属为Cr/Al/Cr/Pt/Au、Cr/Al/Ti/Pt/Au或Ni/Al/Cr/Pt/Au的组合，厚度范围是10000埃～20000埃。
7.如权利要求1所述的易封装高压倒装LED芯片的制作方法，其特征在于，所述第二隔离层的材质为二氧化硅或氮化硅，厚度范围是5000埃～20000埃。
8.如权利要求1所述的易封装高压倒装LED芯片的制作方法，其特征在于，所述N电极和P电极的材质为Cr/Al/Cr/Pt/Au/Sn、Cr/Al/Ti/Pt/Au/Sn或Ni/Al/Cr/Pt/Au/Sn的组合，厚度范围是10000埃～20000埃。
9.如权利要求1所述的易封装高压倒装LED芯片的制作方法，其特征在于，所述N电极和P电极保持预定间距大于等于150μm。
10.一种易封装高压倒装LED芯片，采用如权利要求1至9中任一项所述的易封装高压倒装LED芯片的制作方法形成，其特征在于，包括：
衬底，依次形成在所述衬底上的N型氮化镓层、量子阱层、P型氮化镓层、反射金属、第一隔离层、互连金属、第二隔离层、N电极和P电极，其中，所述易封装高压倒装LED芯片由隔离沟槽分为多个子芯片组，所述子芯片组包括第一子芯片、第三子芯片和位于所述第一子芯片和第三子芯片之间的第二子芯片，所述互连金属形成在所述第一隔离层上，并且所述互连金属连接所述第一子芯片上第二通孔的P型氮化镓层和第二子芯片上第二通孔的N型氮化镓层，所述互连金属还连接第二子芯片上第二通孔的P型氮化镓层和第三子芯片第一通孔的N型氮化镓层，所述第二隔离层覆盖所述互连金属，所述N电极覆盖所述第一子芯片和部分第二子芯片并通过第三通孔与所述第一子芯片的N型氮化镓层相连，所述P电极覆盖所述第三芯片和部分第二子芯片并通过所述第三通孔与所述第三子芯片的P型氮化镓层相连，所述N电极和P电极保持预定间距。
CN201410390823.XA 2014-08-08 2014-08-08 易封装高压倒装led芯片及其制作方法 Pending CN104134744A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410390823.XA CN104134744A (zh) 2014-08-08 2014-08-08 易封装高压倒装led芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410390823.XA CN104134744A (zh) 2014-08-08 2014-08-08 易封装高压倒装led芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN104134744A true CN104134744A (zh) 2014-11-05

Family

ID=51807344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410390823.XA Pending CN104134744A (zh) 2014-08-08 2014-08-08 易封装高压倒装led芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN104134744A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810440A (zh) * 2015-05-12 2015-07-29 杭州士兰明芯科技有限公司 一种倒装led芯片及其制作方法
CN104953002A (zh) * 2015-05-06 2015-09-30 江苏汉莱科技有限公司 一种高压倒装led芯片及其制作方法
CN104993031A (zh) * 2015-06-12 2015-10-21 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
CN106159056A (zh) * 2016-09-18 2016-11-23 佛山市国星半导体技术有限公司 一种倒装高压芯片及其制作方法
CN106299095A (zh) * 2015-06-12 2017-01-04 映瑞光电科技(上海)有限公司 一种高压倒装led芯片及其制作方法
CN106328636A (zh) * 2016-10-12 2017-01-11 聚灿光电科技股份有限公司 集成式led器件及其制造方法
CN106981550A (zh) * 2017-03-29 2017-07-25 广东工业大学 一种易封装易散热倒装高压led芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339913A (zh) * 2011-09-30 2012-02-01 映瑞光电科技(上海)有限公司 高压led器件及其制造方法
CN103022334A (zh) * 2012-12-21 2013-04-03 映瑞光电科技(上海)有限公司 一种高压倒装led芯片及其制造方法
CN103500790A (zh) * 2013-10-08 2014-01-08 杭州士兰明芯科技有限公司 一种倒装高压led芯片的结构及其制造方法
CN203536473U (zh) * 2013-10-08 2014-04-09 杭州士兰明芯科技有限公司 一种倒装高压led芯片的结构
US20140183444A1 (en) * 2012-12-28 2014-07-03 Helio Optoelectronics Corporation High-voltage flip-chip led structure and manufacturing method thereof
WO2014106306A1 (zh) * 2013-01-05 2014-07-10 海立尔股份有限公司 高压覆晶led结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339913A (zh) * 2011-09-30 2012-02-01 映瑞光电科技(上海)有限公司 高压led器件及其制造方法
CN103022334A (zh) * 2012-12-21 2013-04-03 映瑞光电科技(上海)有限公司 一种高压倒装led芯片及其制造方法
US20140183444A1 (en) * 2012-12-28 2014-07-03 Helio Optoelectronics Corporation High-voltage flip-chip led structure and manufacturing method thereof
WO2014106306A1 (zh) * 2013-01-05 2014-07-10 海立尔股份有限公司 高压覆晶led结构及其制造方法
CN103500790A (zh) * 2013-10-08 2014-01-08 杭州士兰明芯科技有限公司 一种倒装高压led芯片的结构及其制造方法
CN203536473U (zh) * 2013-10-08 2014-04-09 杭州士兰明芯科技有限公司 一种倒装高压led芯片的结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104953002A (zh) * 2015-05-06 2015-09-30 江苏汉莱科技有限公司 一种高压倒装led芯片及其制作方法
CN104810440A (zh) * 2015-05-12 2015-07-29 杭州士兰明芯科技有限公司 一种倒装led芯片及其制作方法
CN104810440B (zh) * 2015-05-12 2018-11-09 杭州士兰明芯科技有限公司 一种倒装led芯片及其制作方法
CN104993031A (zh) * 2015-06-12 2015-10-21 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
CN106299095A (zh) * 2015-06-12 2017-01-04 映瑞光电科技(上海)有限公司 一种高压倒装led芯片及其制作方法
CN104993031B (zh) * 2015-06-12 2018-03-06 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
CN106159056A (zh) * 2016-09-18 2016-11-23 佛山市国星半导体技术有限公司 一种倒装高压芯片及其制作方法
CN106328636A (zh) * 2016-10-12 2017-01-11 聚灿光电科技股份有限公司 集成式led器件及其制造方法
CN106981550A (zh) * 2017-03-29 2017-07-25 广东工业大学 一种易封装易散热倒装高压led芯片
CN106981550B (zh) * 2017-03-29 2023-05-16 广东工业大学 一种易封装易散热倒装高压led芯片

Similar Documents

Publication Publication Date Title
CN104134744A (zh) 易封装高压倒装led芯片及其制作方法
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
US20190088819A1 (en) Micro light emitting diode and manufacturing method thereof
TWI813171B (zh) 發光元件
CN102194987B (zh) 发光装置封装元件
CN102194971B (zh) 发光装置封装元件及其制造方法
TWI535077B (zh) 發光單元及其發光模組
TWI480962B (zh) 發光二極體封裝以及發光二極體晶圓級封裝製程
US20110140078A1 (en) Light-emitting device and method of making the same
US8735913B2 (en) Light emitting semiconductor structure
US20130146646A1 (en) Semiconductor light-emitting apparatus and method of fabricating the same
US10186637B2 (en) Flip-chip light emitting device and fabrication method
JP2010251693A (ja) 発光ダイオードデバイスおよびその製造方法
KR100667504B1 (ko) 발광 소자의 패키지 및 그의 제조 방법
TW201342657A (zh) 半導體發光裝置、發光二極體陣列與其製法
US7811843B1 (en) Method of manufacturing light-emitting diode
CN102231378A (zh) 一种led封装结构及其制备方法
TWI458140B (zh) 發光裝置封裝元件
US8872419B2 (en) Light emitting device
US11862616B2 (en) Multi wavelength light emitting device and method of fabricating the same
JP2006073618A (ja) 光学素子およびその製造方法
CN100459195C (zh) 可防止静电破坏的发光器封装结构及其制造方法
KR20080041816A (ko) 발광 소자 패키지 및 그 제조방법
TWI533473B (zh) 發光元件及其製造方法
US20090078953A1 (en) Light emitting diode package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141105