CN108365061A - 一种led芯片及其制造方法 - Google Patents

一种led芯片及其制造方法 Download PDF

Info

Publication number
CN108365061A
CN108365061A CN201810118960.6A CN201810118960A CN108365061A CN 108365061 A CN108365061 A CN 108365061A CN 201810118960 A CN201810118960 A CN 201810118960A CN 108365061 A CN108365061 A CN 108365061A
Authority
CN
China
Prior art keywords
layer
led chip
manufacturing
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810118960.6A
Other languages
English (en)
Other versions
CN108365061B (zh
Inventor
于婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201810118960.6A priority Critical patent/CN108365061B/zh
Publication of CN108365061A publication Critical patent/CN108365061A/zh
Application granted granted Critical
Publication of CN108365061B publication Critical patent/CN108365061B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种LED芯片及其制造方法，首先提供一包含N型外延层、量子阱层及P型外延层的外延结构，刻蚀所述外延结构形成隔离凹槽，刻蚀靠近所述隔离凹槽的部分所述P型外延层及量子阱层，直至暴露出N型外延层，然后形成功能层、第一绝缘层、金属连接层、第二绝缘层及键合金属层，通过金属连接层将N型外延层和功能层连接，通过键合金属层与第二衬底键合并去除第一衬底，最后在暴露出的N型外延层上形成保护层及N型衬垫，形成具有垂直结构的LED芯片。本发明通过形成金属互连层，在芯片阶段实现集成有利于后段封装工艺的操作，提高芯片的散热能力和发光效率的同时，减少生产成本。

Description

一种LED芯片及其制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种基于垂直结构的可集成高压LED芯片及其制造方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，由镓(Ga)与砷(As)、磷(P)、氮(N)、铟(In)的化合物组成，利用半导体P-N结电致发光原理制成。LED以其亮度高、低功耗、寿命长、启动快，功率小、无频闪、不容易产生视视觉疲劳等优点，成为新一代光源首选。
相比于传统的GaN基LED正装结构，垂直结构具有散热好，能够承载大电流，发光强度高，耗电量小、寿命长等优点，被广泛应用于通用照明、景观照明、特种照明、汽车照明等领域，成为一代大功率GaN基LED极具潜力的解决方案，正受到业界越来越多的关注和研究。
随着行业的不断发展，LED芯片在追逐更高光效，更高功率、更高可靠性的方向一步一步迈进。而在LED应用端，主要占据市场的依旧为小功率和中功率芯片，大功率芯片由于良率问题只有少数公司涉足。
近年来许多新型LED芯片出现在公众视野内，其中高压(High voltage)LED，以其效率优于一般传统低压LED备受关注。高压LED效率高主要归因于小电流、多单元的设计能均匀的将电流扩散开，而且高压LED可以实现直接高压驱动，从而节省LED驱动的成本。现有的高压LED芯片存在着功率增加、散热难及可靠性低的问题。
发明内容
本发明的主要目的在于，提供一种LED芯片及其制造方法，采用垂直结构LED芯片设计理念，将芯片集成处理，有利于后段封装工艺的操作，同时提高芯片的散热能力和发光效率。
为解决上述技术问题，本发明提供了一种LED芯片的制造方法，包括：
提供外延结构，所述外延结构包括第一衬底与外延层，所述外延层包括自下至上依次形成于所述第一衬底上的N型外延层、量子阱层及P型外延层；
刻蚀所述外延层，直至暴露出所述第一衬底，形成隔离凹槽；
刻蚀靠近所述隔离凹槽的部分所述P型外延层及量子阱层，直至暴露出N型外延层；
在剩余的所述P型外延层上形成功能层；
形成第一绝缘层，所述第一绝缘层覆盖所述功能层、所述N型外延层以及所述隔离凹槽的侧壁及底部，并刻蚀所述第一绝缘层，暴露出部分N型外延层和部分功能层；
形成金属连接层，所述金属连接层连接暴露出的部分N型外延层和部分功能层；
依次形成第二绝缘层和键合金属层；
提供第二衬底，将所述键合衬底与所述键合金属层进行键合并去除所述第一衬底；
在所述N型外延层上形成保护层及N型衬垫。
优选的，相邻所述隔离凹槽之间形成的LED芯片作为一个晶粒，所述隔离凹槽隔离出的晶粒数大于等于2。
优选的，刻蚀所述第一绝缘层的步骤中，暴露出的部分N型外延层和部分功能层在不同晶粒上。
优选的，所述晶粒通过金属连接层串联，形成晶粒串联组。
优选的，在所述晶粒串联组任一端的晶粒上形成所述N型衬垫。
优选的，形成所述N型衬垫之后，所述LED芯片的制造方法还包括：将不同的所述晶粒串联组并联。
优选的，形成所述N型衬垫的过程中，所述LED芯片的制造方法还包括：同时将不同的所述晶粒串联组并联。
优选的，形成所述N型衬垫的过程中，所述LED芯片的制造方法还包括：将所述晶粒串联组并联起来。
优选的，所述功能层包括自下至上依次位于所P型外延层上的金属接触层、反射层及金属隔离层。
优选的，在形成所述第二绝缘层之后，在形成所述金属键合层之前，所述LED芯片的制造方法还包括：依次刻蚀所述晶粒串联组中与所述N型衬垫相对的另一端的第一绝缘层和第二绝缘层，直至暴露出部分金属隔离层，。
优选的，在形成所述功能层之后，在形成所述第一绝缘层之前，所述LED芯片的制造方法还包括：对所述功能层进行刻蚀，暴露出所述P型外延层的边缘。
优选的，去除所述第一衬底之后，所述述LED芯片的制造方法还包括：对所述N型外延层进行表面粗化处理。
优选的，所述外延层还包括非掺杂外延层，所述非掺杂外延层位于所述第一衬底与所述N型外延层之间。
优选的，在去除所述第一衬底之后，对所述N型外延层进行表面粗化处理之前，所述LED芯片的制造方法还包括：去除所述非掺杂外延层。
优选的，所述非掺杂外延层、N型外延层及P型外延层的材质为氮化镓。
进一步的，本发明提供一种LED芯片结构，采用由权利要求1-13中任意一项所述的一种LED芯片的制造方法制得。
综上所述，本发明提供的一种LED芯片及其制造方法中，首先提供一包含N型外延层、量子阱层及P型外延层的外延结构，刻蚀所述外延结构形成隔离凹槽，刻蚀靠近所述隔离凹槽的部分所述P型外延层及量子阱层，直至暴露出N型外延层，然后形成功能层、第一绝缘层、金属连接层、第二绝缘层及键合金属层，通过金属连接层将N型外延层和功能层连接，通过键合金属层与第二衬底键合并去除第一衬底，最后在暴露出的N型外延层上形成保护层及N型衬垫，形成具有垂直结构的LED芯片。本发明通过形成金属互连层，在芯片阶段实现集成有利于后段封装工艺的操作，提高芯片的散热能力和发光效率的同时，减少生产成本。
附图说明
图1为本发明实施例中LED芯片的制造方法的流程图；
图2、图3b、图4b、图5b、图6b、图7b、图8～图13为本发明实施例中基于LED芯片的制造方法的各步骤所对应的剖面图；
图3a、图4a、图5a、图6a、图7a为本发明实施例中基于LED芯片的制造方法的各步骤所对应的俯视图。
具体实施方式
下面将结合示意图对本发明的LED芯片及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种基于垂直结构的可集成高压LED芯片的制造方法，包括：
步骤S01：提供外延结构，所述外延结构包括第一衬底与外延层，所述外延层包括自下至上依次形成于所述第一衬底上的N型外延层、量子阱层及P型外延层；
步骤S02：刻蚀所述外延层，直至暴露出所述第一衬底，形成隔离凹槽；
步骤S03：刻蚀靠近所述隔离凹槽的部分所述P型外延层及量子阱层，直至暴露出N型外延层；
步骤S04：在剩余的所述P型外延层上形成功能层；
步骤S05：形成第一绝缘层，所述第一绝缘层覆盖所述功能层、所述N型外延层以及所述隔离凹槽的侧壁及底部，并刻蚀所述第一绝缘层，暴露出部分N型外延层和部分功能层；
步骤S06：形成金属连接层，所述金属连接层连接暴露出的部分N型外延层和部分功能层；
步骤S07：依次形成第二绝缘层和键合金属层；
步骤S08：提供第二衬底，将所述第二衬底与所述键合金属层进行键合并去除所述第一衬底；
步骤S09：在所述N型外延层上形成保护层及N型衬垫。
以下列举所述LED芯片及其制造方法的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
图1为本发明实施例中LED芯片的制造方法的流程图；图2、图3b、图4b、图5b、图6b、图7b、图8～图13为本发明实施例中基于LED芯片的制造方法的各步骤所对应的剖面图；图3a、图4a、图5a、图6a、图7a为本发明实施例中基于LED芯片的制造方法的各步骤所对应的俯视图。下面结合附图，详细说明本发明提出的一种LED芯片的制造方法。
在步骤S01中，提供外延结构，所述外延结构包括第一衬底100与外延层101，所述外延层101包括自下至上依次形成于所述第一衬底100上的N型外延层120、量子阱层130及P型外延层140。在所述第一衬底100和所述N型外延层120之间还包括一非掺杂外延层110，作为所述第一衬底100和所述N型外延层120之间的缓冲层。所述第一衬底100可以是蓝宝石衬底，所述非掺杂外延层110、N型外延层120及P型外延层140的材质优选为氮化镓，即所述外延层101包括：非掺杂的氮化镓层(U-GaN)N型氮化镓层(N-GaN)、量子阱层(MQW)及P型氮化镓层(P-GaN)，如图2所示。所述外延结构的制备属于公知常识，在此不进行详述。
在步骤S02中，刻蚀所述外延层101，直至暴露出第一衬底100，形成隔离凹槽101a，如图3a和图3b所示，可以采用湿法刻蚀或电感耦合等离子体(ICP)刻蚀。相邻所述隔离凹槽101a之间形成的LED芯片作为一个晶粒，所述隔离凹槽101a隔离出的晶粒(Chip)数大于等于2，在图示中暂且以隔离出三个晶粒来说明。为方便说明，步骤S02至步骤S05采用俯视图和剖视图相结合的方式，其中图a为俯视图，图b为剖视图。
在步骤S03中，刻蚀靠近所述隔离凹槽101a的部分所述P型外延层140及量子阱层130，直至暴露出N型外延层120，形成Mesa平台120a。如图4a和图4b所示。可以采用湿法刻蚀或电感耦合等离子体(ICP)刻蚀，形成Mesa平台120a。
在步骤S04中，在剩余的所述P型外延层140上形成功能层102。如图5a和图5b所示。所述功能层102包括自下至上依次位于所P型外延层140上的金属接触层、反射层及金属隔离层(图中未示)。首先，在所述P型外延层140上形成金属接触层，所述金属接触层的材质可以为氧化铟锡(ITO)、氧化锌(ZnO)或掺铝氧化锌(AZO)等低电阻、高透光率的氧化物，可以通过溅射(Sputter)方式或者等离子辅助沉积(RPD)方式形成。之后，继续在所述金属接触层上形成反射层，所述反射层的材料包括银(Ag)、铝(Al)或铑(Rh)等高反射率金属，可以采用蒸镀形成。或者反射层的选择为分布式布格拉反射镜(DBR)。所述反射层的尺寸根据所做芯片尺寸而定。最后，在反射层上形成金属隔离层，所述金属隔离层的材质可以为钛-铂(Ti-Pt)合金或钛-钨-铂(TiW-Pt)合金。
在本实施例中，所述LED芯片制造方法还包括：对所述功能层102进行刻蚀，暴露出所述P型外延层140的边缘140a。
在步骤S05中，形成第一绝缘层103，所述第一绝缘层103覆盖所述功能层102、所述N型外延层(Mesa平台120a)以及所述隔离凹槽101a的侧壁及底部，并刻蚀所述第一绝缘层103，暴露出部分N型外延层120b(Mesa平台上)和部分功能层102a，如图6a和图6b所示(图6a中采用阴影表示第一绝缘层103)。所述第一绝缘层103的材质可以为氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(SiN)或者分布式布格拉反射镜(DBR)，可以为以上材质的一种或者多种材质的堆叠层。可以通过CVD工艺进行沉积，然后经过光刻刻蚀工艺之后得到具有所需图形的第一绝缘层103。
光刻刻蚀所述第一绝缘层103后，暴露出部分N型外延层120b和部分功能层(金属隔离层)102a，暴露出部分N型外延层120b和部分功能层102a在不同晶粒(Chip)上，例如，为方便晶粒在后续工艺中串联，暴露出的部分N型外延层120b在奇数晶粒上，暴露出的部分功能层102a在偶数晶粒上，反之亦然。当然如果不考虑晶粒在后续工艺中串联，可以根据实际需要设计两者所在的位置。
在步骤S06中，形成金属连接层104，所述金属连接层104连接暴露出的部分N型外延层120b和部分功能层102a，如图7a和图7b所示，所述金属连接层104覆盖暴露出的部分N型外延层120b和部分功能层102a以及两者之间的第一绝缘层103，将被隔离凹槽101a隔离的晶粒串联起来，形成晶粒串联组。所述金属连接层104的材质可以为铜(Cu)、铝(Al)等导电金属，厚度一般为1um-1.5um。
在步骤S07中，依次形成第二绝缘层105和键合金属层106。首先形成第二绝缘层105，所述第二绝缘层105覆盖第一绝缘层103及金属连接层104，接着通过光刻刻蚀工艺依次刻蚀第二绝缘层105和第一绝缘层103，暴露出部分功能层102b,即暴露出功能层102的顶层金属隔离层，如图8所示。为方便后续芯片集成，所述暴露出的部分功能层102b与后续形成的N型衬垫分别位于所述晶粒串联组首尾两端的晶粒上，也可以根据实际需要设计两者所在的位置。然后在所述二绝缘层105上形成键合金属层106，所述键合金属层106覆盖第二绝缘层105及暴露出的部分功能层102b，如图9所示。所述键合金属层106可以为单层或多层结构，材质可以为镍(Ni)、金(Au)、锡(Sn)、钛(Ti)、铂(Pt)、铬(Cr)的一种或多种，优选采用金(Au)、锡(Sn)或金锡(AuSn)合金。
在步骤S08中，提供第二衬底200，将所述第二衬底200与所述键合金属层106进行键合并去除所述第一衬底100。所述第二衬底200的材质可以为硅(Si)、铜(Cu)、钨(W)或者钼(Mo)等，从而具备较好的导热和导电性。所述第二衬底200通过金属键合层106与所述外延结构键合在一起，然后可以通过激光剥离或者湿法刻蚀工艺去除第一衬底100，如图10～11所示。
在步骤S09中，在所述N型外延层120上形成保护层107及N型衬垫108。首先，在去除所述第一衬底100之后，刻蚀去除所述未掺杂的外延层110，直至暴露出N型外延层120，如图12所示，其中，刻蚀去除所述未掺杂的外延层110还包括：刻蚀部分所述隔离凹槽101a内第一绝缘层103，具体刻蚀程度视所述未掺杂的外延层110的厚度而定。然后，对暴露出的所述N型外延层120进行表面粗化处理(图中未示)，所述表面粗化处理例如可以采用氢氧化钾(KOH)溶液、硫酸(H2SO4)溶液等进行湿法刻蚀，获得粗糙表面，以提高出光率。最后，在所述N型外延层120上形成保护层107及N型衬垫108，如图13所示。所述保护层107的材质例如可以为氧化硅(SiO2)，可以通过蒸镀方法形成N型衬垫108，所述N型衬垫108可以采用镍(Ni)/金(Au)、铝(Al)/钛(Ti)/铂(Pt)/金(Au)、铬(Cr)/铂(Pt)/金(Au)等复合结构。
所述N型衬垫108和所述步骤S07中刻蚀第一绝缘层103和第二绝缘层105而暴露出的部分功能层102b，分别在所述晶粒串联组的两端，即若刻蚀第一绝缘层103和第二绝缘层105而暴露出的部分功能层102b在所述晶粒串联组末端晶粒上，则所述N型衬垫108在所述晶粒串联组首端晶粒上。形成所述N型衬垫108之后，可以将不同的所述晶粒串联组并联，当然也可以在形成所述N型衬垫108的过程中，同时将不同的所述晶粒串联组并联，形成多串多并的集成芯片组。
进一步的，本发明提供一种LED芯片结构，采用上述一种LED芯片的制造方法制得。
综上所述，本发明提供的一种LED芯片及其制造方法中，首先提供一包含N型外延层、量子阱层及P型外延层的外延结构，刻蚀所述外延结构形成隔离凹槽，刻蚀靠近所述隔离凹槽的部分所述P型外延层及量子阱层，直至暴露出N型外延层，然后形成功能层、第一绝缘层、金属连接层、第二绝缘层及键合金属层，通过金属连接层将N型外延层和功能层连接，通过键合金属层与第二衬底键合并去除第一衬底，最后在暴露出的N型外延层上形成保护层及N型衬垫，形成具有垂直结构的LED芯片。本发明通过形成金属互连层，在芯片阶段实现集成有利于后段封装工艺的操作，提高芯片的散热能力和发光效率的同时，减少生产成本。

Claims (15)

1.一种LED芯片制造方法，其特征在于，包括：
提供外延结构，所述外延结构包括第一衬底与外延层，所述外延层包括自下至上依次形成于所述第一衬底上的N型外延层、量子阱层及P型外延层；
刻蚀所述外延层，直至暴露出所述第一衬底，形成隔离凹槽；
刻蚀靠近所述隔离凹槽的部分所述P型外延层及量子阱层，直至暴露出N型外延层；
在剩余的所述P型外延层上形成功能层；
形成第一绝缘层，所述第一绝缘层覆盖所述功能层、所述N型外延层以及所述隔离凹槽的侧壁及底部，并刻蚀所述第一绝缘层，暴露出部分N型外延层和部分功能层；
形成金属连接层，所述金属连接层连接暴露出的部分N型外延层和部分功能层；
依次形成第二绝缘层和键合金属层；
提供第二衬底，将所述第二衬底与所述键合金属层进行键合并去除所述第一衬底；
在所述N型外延层上形成保护层及N型衬垫。
2.根据权利要求1所述的一种LED芯片的制造方法，其特征在于，相邻所述隔离凹槽之间形成的LED芯片作为一个晶粒，所述隔离凹槽隔离出的晶粒数大于等于2。
3.根据权利要求2所述的一种LED芯片的制造方法，其特征在于，刻蚀所述第一绝缘层的步骤中，暴露出的部分N型外延层和部分功能层在不同晶粒上。
4.根据权利要求3所述的一种LED芯片的制造方法，其特征在于，所述晶粒通过金属连接层串联，形成晶粒串联组。
5.根据权利要求4所述的一种LED芯片的制造方法，其特征在于，在所述晶粒串联组任一端的晶粒上形成所述N型衬垫。
6.根据权利要求5所述的一种LED芯片的制造方法，其特征在于，形成所述N型衬垫之后，所述LED芯片的制造方法还包括：将不同的所述晶粒串联组并联。
7.根据权利要求5所述的一种LED芯片的制造方法，其特征在于，形成所述N型衬垫的过程中，所述LED芯片的制造方法还包括：同时将不同的所述晶粒串联组并联。
8.根据权利要求5所述的一种LED芯片的制造方法，其特征在于，所述功能层包括自下至上依次位于所P型外延层上的金属接触层、反射层及金属隔离层。
9.根据权利要求7所述的一种LED芯片的制造方法，其特征在于，在形成所述第二绝缘层之后，在形成所述金属键合层之前，所述LED芯片的制造方法还包括：依次刻蚀所述晶粒串联组中与所述N型衬垫相对的另一端的第一绝缘层和第二绝缘层，直至暴露出部分金属隔离层。
10.根据权利要求8所述的一种LED芯片的制造方法，其特征在于，在形成所述功能层之后，在形成所述第一绝缘层之前，所述LED芯片的制造方法还包括：对所述功能层进行刻蚀，暴露出所述P型外延层的边缘。
11.根据权利要求1所述的一种LED芯片的制造方法，其特征在于，去除所述第一衬底之后，所述LED芯片的制造方法还包括：对所述N型外延层进行表面粗化处理。
12.根据权利要求11所述的一种LED芯片的制造方法，其特征在于，所述外延层还包括非掺杂外延层，所述非掺杂外延层位于所述第一衬底与所述N型外延层之间。
13.根据权利要求12所述的一种LED芯片的制造方法，其特征在于，在去除所述第一衬底之后，对所述N型外延层进行表面粗化处理之前，所述LED芯片的制造方法还包括：去除所述非掺杂外延层。
14.根据权利要求12所述的一种LED芯片的制造方法，其特征在于，所述非掺杂外延层、N型外延层及P型外延层的材质为氮化镓。
15.一种LED芯片结构，其特征在于，采用由权利要求1-13中任意一项所述的一种LED芯片的制造方法制得。
CN201810118960.6A 2018-02-06 2018-02-06 一种led芯片及其制造方法 Expired - Fee Related CN108365061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810118960.6A CN108365061B (zh) 2018-02-06 2018-02-06 一种led芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810118960.6A CN108365061B (zh) 2018-02-06 2018-02-06 一种led芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN108365061A true CN108365061A (zh) 2018-08-03
CN108365061B CN108365061B (zh) 2020-01-14

Family

ID=63004716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810118960.6A Expired - Fee Related CN108365061B (zh) 2018-02-06 2018-02-06 一种led芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN108365061B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238169A1 (zh) * 2019-05-31 2020-12-03 深圳市华星光电半导体显示技术有限公司 Micro led芯片、制备方法及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187494A (zh) * 2013-03-21 2013-07-03 中国科学院半导体研究所 高压发光二极管芯片及其制造方法
CN103730480A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种高压驱动倒装led薄膜芯片的制造方法及其结构
US20150060895A1 (en) * 2012-04-28 2015-03-05 Xiamen Sanan Otoelectronics Technology Co., Ltd. Vertical Light Emitting Device and Manufacturing Method Thereof
CN104993031A (zh) * 2015-06-12 2015-10-21 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
CN105762246A (zh) * 2016-04-25 2016-07-13 厦门乾照光电股份有限公司 一种垂直结构发光二极管及其制作方法
US20160247788A1 (en) * 2015-02-17 2016-08-25 Genesis Photonics Inc. High-voltage light emitting diode and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060895A1 (en) * 2012-04-28 2015-03-05 Xiamen Sanan Otoelectronics Technology Co., Ltd. Vertical Light Emitting Device and Manufacturing Method Thereof
CN103187494A (zh) * 2013-03-21 2013-07-03 中国科学院半导体研究所 高压发光二极管芯片及其制造方法
CN103730480A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种高压驱动倒装led薄膜芯片的制造方法及其结构
US20160247788A1 (en) * 2015-02-17 2016-08-25 Genesis Photonics Inc. High-voltage light emitting diode and manufacturing method thereof
CN104993031A (zh) * 2015-06-12 2015-10-21 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
CN105762246A (zh) * 2016-04-25 2016-07-13 厦门乾照光电股份有限公司 一种垂直结构发光二极管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238169A1 (zh) * 2019-05-31 2020-12-03 深圳市华星光电半导体显示技术有限公司 Micro led芯片、制备方法及显示面板
US11316069B2 (en) 2019-05-31 2022-04-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Micro-LED chip and manufacturing method thereof, and display panel

Also Published As

Publication number Publication date
CN108365061B (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
EP2161752B1 (en) Light-emitting device
US7115915B2 (en) Light-emitting diode
EP1941556B1 (en) Semiconductor light-emitting device with metal support substrate
US7659555B2 (en) Light-emitting diode
US7364926B2 (en) Method for manufacturing gallium nitride light emitting diode devices
TW202220234A (zh) 發光元件
CN107425100B (zh) 发光元件
US9362446B2 (en) Semiconductor light-emitting device
CN102956766A (zh) 发光二极管装置的制造方法及发光半导体结构
US20200373472A1 (en) Light-emitting diode and manufacturing method thereof
CN106463596B (zh) 发光器件的成形方法
CN108847438A (zh) 一种led芯片及其制造方法
CN104285307A (zh) 高效发光二极管及其制造方法
KR101239854B1 (ko) 수직형 발광 다이오드 및 그 제조방법
CN108365061A (zh) 一种led芯片及其制造方法
TWI786503B (zh) 發光元件及其製造方法
CN108365056A (zh) 一种垂直结构发光二极管及其制造方法
TWI397200B (zh) 發光二極體元件及其封裝結構與製造方法
CN108305886A (zh) 一种led芯片及其制造方法
KR20210131954A (ko) 반도체 발광소자에 전원을 공급하는 방법
KR101928328B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200114

Termination date: 20210206