CN103280502B - 发光器件及其制作方法 - Google Patents

Abstract

本发明公开了一种老化漏电少、光效高的发光器件及其制作方法。其发光器件，至少包括：半导体外延叠层，包含N型半导体层、P型半导体层以及夹在所述N型半导体层和P型半导体层之间的发光层，其表面具有缺陷位错；抗电迁移金属，通过预处理的方式填充到所述N型或/和P型半导体层表面的缺陷位错内，以堵塞所述半导体外延叠层由于缺陷位错形成的电迁移通道，减少漏电的发生。

Description

发光器件及其制作方法

技术领域

本发明属于半导体器件制造领域，具体涉及一种老化漏电少、光效高的发光器件及其制作方法。

背景技术

发光二极管（英文为Light Emitting Diode，简称LED）是一种半导体发光器件，由于其具有环保、亮度高、功耗低、寿命长、工作电压低、易集成化等优点，被广泛用作指示灯、显示屏等显示或照明领域。白光LED将继白炽灯、荧光灯和高强度放电灯（如高压钠灯）之后，成为第四代新照明光源。

近年来，由于材料及技术的突破，白光LED的发光亮度有了非常大的提升，其光效已全面超越荧光灯。然而，LED由于其初始购置价格过高——约是荧光灯的两倍，制约了其在照明方面的普及。只有当考虑节电成本、置换成本，在长时间使用后，LED的综合成本才会低于荧光灯。但受制于LED的实际使用时间常低于理论时间，其节能效果并未被大众所认可。特别在大功率芯片的长期使用过程中，芯片的老化漏电是造成实际使用寿命偏低的重要原因。

发明内容

本发明旨在提供一种老化漏电少、光效高的发光器件及其制作方法。

根据本发明的第一个方面，发光器件，包括：半导体外延叠层，包含N型半导体层、P型半导体层以及夹在所述N型半导体层和P型半导体层之间的发光层，其表面具有缺陷位错；抗电迁移金属，通过预处理的方式填充到所述N型或/和P型半导体层表面的缺陷位错内，以堵塞所述半导体外延叠层由于缺陷位错形成的电迁移通道，减少漏电的发生的同时，增强电极与半导体的欧姆接触，降低工作电压。

在本发明中，使用抗电迁移的金属堵住缺陷位错，阻止反射镜面或焊接层中易迁移金属（如银、铝、锡等材料）因在电场下通过缺陷位错发生电迁移，从而减少因电迁移所导致的老化漏电。进一步地，所述抗电迁移金属填充所述半导体外延叠层表面的缺陷位错内，以增加所述半导体外延叠层与金属材料层连接的粘附力。

具体的，所述抗电迁移金属填充到N型或P型半导体层的至少一表面，但不贯穿整个半导体外延叠层。

优选的，所述抗电迁移金属仅位于所述半导体外延叠层表面的缺陷位错内，以尽量减少吸光。

优选的，所述抗电迁移金属通过施加电压或加热的方式填充至所述N型或/和P型半导体层表面的缺陷位错内。

优选的，所述抗电迁移金属为含铜、金、铂、钯、钨、钼、钽、铌、钒的单一金属或其组合的合金。

在一些实施例中，所述发光器件还包括反射镜面层，其通过一粘结层形成于所述半导体外延叠层上，所述半导体外延叠层靠近反射镜面层的一侧表面缺陷位错内填充有所述抗电迁移金属。优选的，所述反射镜面层为含银、铝的单一金属或其组合的合金，所述粘结层为含镍、铬、钛的单一金属或其组合的合金。在形成金属反射镜面前由于有金属填充于半导体叠层表面的缺陷位错内，可减少形成镜面时所需粘结层的厚度，从而降低成本、减少吸光并增加发光器件的出光量、同时减小欧姆接触电阻。

在一些实施例中，所述发光器件还包括焊料层，用于将所述半导体外延叠层粘结于一基座上，所述半导体外延叠层靠近焊料层的一侧表面缺陷位错内填充有所述抗电迁移金属。优选的，所述焊接层的材料为钛，铝，镍，铬，锡的单一金属或其组合的合金。

所述发光器件可为垂直结构或倒装结构。在一些实施例中，一种垂直发光器件，包括：衬底；所位于述衬底上方的反射镜面层；位于所述反射镜面层上的粘结层；位于所述粘结层上的半导体外延叠层，包括N型半导体层、P型半导体层、夹在所述N型和P型半导体层之间的发光层，其表面具有缺陷位错；通过预先施加扩散驱动力，在靠近反射镜面层的所述半导体叠层一端表面缺陷位错内填充抗电迁移的金属。

根据本发明的第二个方面，发光器件的制作方法， 包括以下步骤：

步骤一，提供一半导体外延叠层，包括N型半导体层、P型半导体层以及夹在所述N型半导体层和P型半导体层之间的发光层，其表面具有缺陷位错；

步骤二，通过给金属提供能量的预处理方式，在所述N型或/和P型半导体层表面的缺陷位错内直接填充抗迁移金属，以堵塞所述半导体外延叠层由于缺陷位错形成的电迁移通道，减少漏电的发生的同时，增强电极与半导体的欧姆接触，降低工作电压。

在一些实施例中，通过加热熔合使得所述抗迁移金属填充至所述半导体外延叠层表面的缺陷位错内。优选的，所述加热熔合温度大于400℃。

在一些实施例中，通过在所述半导体外延叠层两端施加电压使得所述抗迁移金属扩散至所述半导体外延叠层表面的缺陷位错内。优选的，所述电压大于100V。

在一些实施例中，所述步骤二具体包括：露出所述半导体外延叠层的N型或P型半导体层的至少一表面，在其上形成抗电迁移的金属阻挡层；在所述金属阻挡层施加作用，使所述金属阻挡层内的抗电迁移金属填充到所述半导体表面的缺陷位错内；移除所述金属阻挡层，保留缺陷位错内所述抗电迁移金属，露出所述半导体表面。其中，可先采用蒸镀、溅镀、气相沉积等方法形成所述金属阻挡层，后采用湿法蚀刻移除所述金属阻挡层。优选的，所述湿法蚀刻使用所述金属蚀刻液，蚀刻时间根据正好能露出所述半导体层表面，且保留缺陷位错内金属而定。

以制备垂直结构的发光器件为例，具体包括下面步骤：1）提供一半导体外延叠层，包括N型半导体层、P型半导体层以及夹在所述N型半导体层和P型半导体层之间的发光层；2）露出所述半导体层的N型或P型半导体层至少一表面；3）在将要形成反射镜面层的所述半导体表面预先形成一含抗电迁移的金属阻挡层；4）施加作用于所述金属阻挡层，使抗电迁移金属填充到所述半导体外延叠层表面的缺陷位错内；5）移除所述金属阻挡层，保留缺陷位错内所述抗电迁移金属，露出所述半导体外延叠层表面用于沉积反射镜面层；6）在所述半导体表面形成粘结层；7）在所述半导体表面形成镜面层；8）在所述镜面层上与导电衬底键合；9）在所述衬底之下制备一电极以及在所述半导体层之上制备另一电极。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其它优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

虽然在下文中将结合一些示例性实施及使用方法来描述本发明，但本领域技术人员应当理解，并不旨在将本发明限制于这些实施例。反之，旨在覆盖包含在所附的权利要求书所定义的本发明的精神与范围内的所有替代品、修正及等效物。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。

图1为本发明实施例1的结构剖面图。

图2为本发明实施例1中所示发光器件的制作方法流程图。

图3~图11为本发明实施例1的发光器件制作方法各步骤中的结构剖面图。

图12为根据本发明与传统方法制作的芯片在老化过程中的漏电情况对比。

图13为本发明实施例2的结构剖面图。

图14为本发明实施例3的结构剖面图。

图15为一种常垂直结构LED发光器件的结构剖面图。

图中各标号表示：

101、201、301：生长衬底；

102、202、302、402：导电基板；

110、210、310、410：半导体外延叠层；

111、211、311、411：P型半导体层；

112、212、312、412：发光层；

113、213、313、413：N型半导体层；

114、214、314、414：缺陷位错；

220：金属阻挡层；

221、321、421：抗扩散金属；

131、231、331：粘结层；

132、232、332：镜面层；

141、241、341、441：P电极；

142、242、342、442：N电极；

302a、302b：P、N焊接点；

450：焊料层。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。

大功率LED芯片一般采取垂直或倒装结构，其往往使用银/铝材料作为反射镜面，而在大电流密度下，此两种材料极易通过芯片的缺陷位错发生电迁移，从而导致短路而失效。因此，有必要堵住这些电迁移通道来减少漏电，从而增加LED的可靠性和使用寿命。下面各实施例的核心在于把抗电迁移的金属填充到半导体表面的缺陷位错内，阻止易迁移金属材料因在电场下通过缺陷位错发生电迁移，从而减少因电迁移所导致的老化漏电。

实施例1

请参看附图1，为一种垂直结构的LED发光器件的剖面图，包括：半导体外延叠层210、镜面层231和导电基板202，其中导电基板202用于支撑该半导体外延叠层210，镜面层231位于导电基板202和半导体外延叠层210之间。

具体地，半导体外延叠层210至少包括P型半导体层211、发光层212和N型半导体层213，其材料可为GaN基材料或AlGaInP材料，但不限于此。由于半导体外延叠层210与生长衬底的晶格不完全匹配，故存在一系列缺陷位错214。P型半导体层211的表层位错内填充有抗扩散金属221，其可预先施加作用力，如加热熔合或在P型半导体层211和N型半导体层213的两端施加一高电压。抗电迁移金属214一般可能会吸收发光层射出的光，故其仅填充在P型半导体层表面的缺陷位错内，其他区域去除，且不贯穿整个半导体外延叠层210。抗电迁移金属214选用低电迁移金属材料即可，可选用铜、金、铂、钯、钨、钼、钽、铌、钒的单一金属或其组合的合金。粘结层231形成于P型半导体层表面上，材料为含镍、铬、钛的单一金属或其组合的合金，可以单层结构或多层结构。镜面层232通过该粘结层231与P型半导体层连接，为含银、铝的单一金属或其组合的合金层。导电基板可选用Si基板或其他金属基板。

本实施例中，在半导体外延叠层210与镜面层232的接合面（即P型半导体层的表面）缺陷位错内填充抗迁移金属214，堵塞半导体外延叠层中由于缺陷位错形成的电迁移通道，可以有效阻止反射镜面易迁移金属（如银、铝等材料）因在电场下通过缺陷位错发生电迁移，从而减少因电迁移所导致的老化漏电。

本实施例中，P型半导体层的表面缺陷位错内填充有金属，在蒸镀镜面工艺前可以减少甚至不使用粘结层金属，可以节省成本，同时粘结层金属一般会吸光，粘结层厚度的减少可以增加出光量。再者，由于缺陷位错内填充有金属，使得电极与半导体的欧姆接触更好，能有效降低正常工作电压，使得芯片的光效提升。

图2给出了本实施例之垂直结构LED发光器件的制作方法流程图。

步骤S01：提供一半导体外延叠层，包括N型半导体层、P型半导体层以及夹在所述N型半导体层和P型半导体层之间的发光层。半导体外延叠层可以是III-V族化合物、也可以是II-VI族化合物等。优选的，所述半导体层是III-V族氮化物。如图3所示，氮化物半导体叠层层210生长在生长衬底201上，包括N型半导体层213、P型半导体层211及发光层212。由于外延叠层晶格与生长衬底无法完全一样，故在半导体外延叠层中存在一系列缺陷位错214。一般可在生长衬底与N型半导体层之间插入其他材料层，如缓冲层。

步骤S02：露出半导体外延叠层的N型或P型半导体层至少一表面，在本实施例中，露出P型半导体层表面。

步骤S03：在将要形成反射镜面层的半导体外延叠层表面采用蒸镀、溅镀和气相沉积等方法形成一含抗电迁移的金属阻挡层，该金属阻挡层中含抗迁移金属。其中，抗电迁移金属一般选用低电迁移材料，如铜、金、铂、钯、钨、钼、钽、铌、钒等金属。在本实施例中，如图4所示，优选采用蒸镀在P型半导体层211表面上形成金属阻挡层220，其材料选用铂，厚度为100Å。

步骤S04：施加作用于所述金属阻挡层220，使抗电迁移金属填充到半导体外延叠层表面的缺陷位错内。如图5所示，所述施加的作用为加热熔合，使得金属阻挡层220在加热条件下流动性增加，从而使得金属原子填充到缺陷位错214内。优选的，所述加热熔合温度为430℃。在另一些实施例中，所述施加的作用还可以是一施加在半导体层两端的高电压，使抗电迁移金属在高电场下发生微小移动填充于缺陷位错内。优选的，所述高电压为500V。

步骤S05：移除所述金属阻挡层220，保留缺陷位错内的抗电迁移金属221，露出P型半导体层211表面，如图6所示。具体地，采用湿示蚀刻移除金属阻挡层，所述湿法蚀刻使用所述金属的专用蚀刻液，蚀刻时间根据恰能露出P型半导体层表面，且保留缺陷位错内金属而定。在本实施例中，蚀刻液采用配比调整后的王水，蚀刻时间约1分钟。

步骤S06：在P型半导体表面上形成粘结层231，如图7所示。粘结层231的材料为含镍、铬、钛的单一金属或其组合的合金，可以单层结构或多层结构。

步骤S07：在粘结层231上制作镜面层232，如图8所示。镜面层232的材料可为含银、铝的单一金属或其组合的合金层。

步骤S08：将镜面层上232与导电基板202键合，如图9所示。

步骤S09：制作P、N电极241、242。优选的，制备电极前还包括剥离生长衬底工艺，如图10所示。在完成剥离后，再分别制备两个电极，如图11所示。

在本实施例，通过预先在金属阻挡层施加作用，使其填充至半导体层表面的缺陷位错内，再去除非缺陷位错内的金属材料，一方面可以减少金属阻挡层的材料吸光问题，另一方面通过其他处理后可以进行材料重复利用。而填充到半导体层表面的抗电迁移金属，其一阻挡了镜面层中易迁移金属向通过缺陷位错向外延层迁移引起漏电，其二使得电极与半导体的欧姆接触更好，能有效降低正常工作电压，使得芯片的光效提升。

下面制作两批样品，分别为缺陷位错内有和没有填充抗电迁移金属，每批样品包含六个样品，在高温（80℃），大电流（700mA）条件下加速老化。经672小时老化后，统计其平均漏电值，如图12所示，缺陷位错内填充有金属的样品的漏电流在0.1μA内，而缺陷位错内没有填充金属的样品漏电流将近5μA，是有防漏电工艺样品的50倍。可见本实施例对减少老化漏电有极大的改善作用。

实施例2

本实施例为一种倒装结构LED发光器件。请参看附图13，倒装LED发光器件包括：蓝宝石衬底301；GaN半导体外延叠层310形成于蓝宝石衬底301上，包括：N型半导体层313、发光层312和P型半导体层311，一系列缺陷位错314贯穿整个半导体外延叠层310；抗迁移金属321填充在P型半导体层311表面上的缺陷位错内；粘结层331形成于P型半导体层311上；镜面层332形成于粘结层331上；P电极341形成于镜面层332上，N电极342形成于N型半导体层313上；导电基板302，其上分别有P、N焊接点（一般为金属层）；P电极341和N电极342等高，分别与导电基板302上的P、N焊接点对应结合，从而构成倒装结构的LED发光器件。

实施例3

在LED发光器件中，可以通过焊料层将芯片连接到一基座上，而焊料层中常采用含有锡等易迁移的金属材料。请参看附图14，LED芯片通过焊料层450安装于一基座402上，其中LED芯片包括：半导体外延叠层410，由P型半导体层411、发光层412和N型半导体层413构成，其内存在缺陷位错414，在P型半导体层411表面的缺陷位错内填充抗电迁移金属421。LED芯片可能还包含其他结构层，如反射层、电流扩展层等，在本实施例中未示出。焊料层430的材料一般为多层结构，材料选用钛，铝，镍，铬，锡的单一金属或其组合的合金。

在实施例2和3均在半导体外延叠层与金属材料层的接合面处的缺陷位错内填充了抗电迁移金属，其制作方法可参考实施例1的方法，因此可以有效抑制金属材料层中易电迁移金属（如银，铝，锡等）向外延层迁移，防止漏电形成，获得高可靠性的发光器件。

Claims (19)

1.发光器件，包括：

半导体外延叠层，包含N型半导体层、P型半导体层以及夹在所述N型半导体层和P型半导体层之间的发光层，所述半导体外延叠层表面具有缺陷位错；

抗电迁移金属，通过预处理的方式填充至所述N型或/和P型半导体层表面的缺陷位错内，以堵塞所述半导体外延叠层由于缺陷位错形成的电迁移通道，减少漏电的发生的同时，增强电极与半导体的欧姆接触，降低工作电压；

所述抗电迁移金属为含铜、金、铂、钯、钨、钼、钽、铌、钒的单一金属或其组合的合金。

2.根据权利要求1所述的发光器件，其特征在于：所述抗电迁移金属填充所述半导体外延叠层表面的缺陷位错内，以增加所述半导体外延叠层与金属材料层连接的粘附力。

3.根据权利要求1所述的发光器件，其特征在于：所述抗电迁移金属仅位于所述半导体外延叠层表面的缺陷位错内，以尽量减少吸光。

4.根据权利要求1所述的发光器件，其特征在于：所述抗电迁移金属填充到N型或P型半导体层的至少一表面，但不贯穿整个半导体外延叠层。

5.根据权利要求1所述的发光器件，其特征在于：所述抗电迁移金属通过施加电压或加热的方式填充至所述N型或/和P型半导体层表面的缺陷位错内。

6.根据权利要求1所述的发光器件，其特征在于：还包括反射镜面层，其通过一粘结层形成于所述半导体外延叠层上，所述半导体外延叠层靠近反射镜面层的一侧表面缺陷位错内填充有所述抗电迁移金属。

7.根据权利要求6所述的发光器件，其特征在于：所述反射镜面层为含银、铝的单一金属或其组合的合金。

8.根据权利要求1所述的发光器件，其特征在于：还包括焊料层，用于将所述半导体外延叠层粘结于一基座上，所述半导体外延叠层靠近焊料层的一侧表面缺陷位错内填充有所述抗电迁移金属。

9.根据权利要求8所述的发光器件，其特征在于：所述焊料层的材料为钛，铝，镍，铬，锡的单一金属或其组合的合金。

10.根据权利要求1所述的发光器件，其特征在于：所述发光器件为垂直结构或倒装结构。

11.发光器件的制作方法，包括步骤：

步骤一：提供一半导体外延叠层，包括N型半导体层、P型半导体层以及夹在所述N型半导体层和P型半导体层之间的发光层，其表面具有缺陷位错；

步骤二：通过给金属提供能量的预处理方式，在所述N型或/和P型半导体层表面的缺陷位错内直接填充抗电迁移金属，以堵塞所述半导体外延叠层由于缺陷位错形成的电迁移通道，减少漏电的发生的同时，增强电极与半导体的欧姆接触，降低工作电压，所述抗电迁移金属为含铜、金、铂、钯、钨、钼、钽、铌、钒的单一金属或其组合的合金。

12.根据权利要求11所述的发光器件的制作方法，其特征在于：在步骤二，通过加热熔合使得所述抗电迁移金属填充至所述半导体外延叠层表面的缺陷位错内。

13.根据权利要求12所述的发光器件的制作方法，其特征在于：所述加热熔合温度大于400℃。

14.根据权利要求13所述的发光器件的制作方法，其特征在于：在步骤二，通过在所述半导体外延叠层两端施加电压使得所述抗电迁移金属扩散至所述半导体外延叠层表面的缺陷位错内。

15.根据权利要求14所述的发光器件的制作方法，其特征在于：所述电压大于100V。

16.根据权利要求11所述的发光器件的制作方法，其特征在于：所述步骤二具体包括：

露出所述半导体外延叠层的N型或P型半导体层的至少一表面，在其上形成抗电迁移的金属阻挡层；

在所述金属阻挡层施加作用，使所述金属阻挡层内的抗电迁移金属填充到所述半导体表面的缺陷位错内；

移除所述金属阻挡层，保留缺陷位错内所述抗电迁移金属，露出所述半导体表面。

17.根据权利要求16所述的发光器件的制作方法，其特征在于：所述形成金属阻挡层的方法为蒸镀、溅镀、气相沉积或其组合。

18.根据权利要求16所述的发光器件的制作方法，其特征在于：采用干法或湿法蚀刻移除所述金属阻挡层。

19.根据权利要求18所述的发光器件的制作方法，其特征在于：所述湿法蚀刻使用所述金属蚀刻液，蚀刻时间根据正好能露出所述半导体层表面，且保留缺陷位错内金属而定。