CN107154343B - 一种控制芯片位错的方法 - Google Patents

Abstract

本发明属于芯片封装领域，并公开了一种控制芯片位错的方法。该方法包括：(a)将待处理芯片的基圆划分为核心区、过渡区和边缘区，其中，核心区是以待处理芯片的基圆的圆心为中心，直径为d1的圆形区域，过渡区是核心区外的圆环区域，且介于核心区和边缘区之间；(b)将待处理芯片置于惰性保护气体中，并分别加热核心区和边缘区，然后将待处理芯片退火，其中，核心区的加热温度高于边缘区，使得核心区的空位和氧间隙原子扩散，以及位错滑移至边缘区，从而完成待处理芯片的处理。通过本发明，有效控制芯片基圆的位错分布，提高芯片基圆高质量区域面积占比，提高芯片成品率和使用性能，降低生产成本。

Description

一种控制芯片位错的方法

技术领域

本发明属于芯片封装领域，更具体地，涉及一种控制芯片位错的方法。

背景技术

位错是晶体中一种十分常见的缺陷，其本质上是晶体晶格点阵的失序排列，完美晶体中原子点阵呈周期性的长程有序排列，而具有位错的晶体其点阵周期性排列被位错中断；晶体中的位错密度通常较高，对晶体材料性能具有很大的影响，研究表明，芯片等半导体晶体器件中的位错造成的晶格畸变是散射载流子的中心，对载流子产生严重的散射效应，高密度的位错极大影响芯片中载流子的迁移速率，而且半导体中的位错形成深能级，使电子-空穴复合发生，降低载流子数量，使芯片等光电性能下降。因此，通过不同的方法控制芯片中的位错密度非常具有意义。

由于生长工艺等原因，芯片晶体中或多或少会存在位错，并且已经产生的位错在外部条件热激发作用下易发生增殖，继而使位错密度迅速升高，晶体中含有杂质原子时，在杂质原子附近形成应力集中，或者芯片基圆生长过程中工艺参数的波动和工艺过程的转换都会在晶体中产生不均匀的结构从而形成很大应力，晶体体系通过产生位错等塑性形变的方式释放内部应力，控制芯片体系的应力释放过程，就可以有效控制芯片中的位错密度；现有的芯片基圆生长技术中，都是对整个芯片基圆进行统一而不加区分的温度场布置，这种方式使位错可以分布在整个芯片基圆区域，芯片的质量不够高，在将基圆封装为芯片时，由于整个基圆体系内部都分布有位错，通过切割和封装成的芯片的使用性能受到很大的影响，极大降低了芯片的功能和使用寿命，增加了芯片封装的成本。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种控制芯片位错的方法，通过对芯片基圆进行分区，使芯片基圆的不同区域处于不同的热场条件，由此解决位错分布在整个芯片中致芯片质量差的技术问题。

为实现上述目的，按照本发明，提供了一种控制芯片位错的方法，其特征在于，该方法包括下列步骤：

(a)将待处理芯片的基圆划分为核心区、过渡区和边缘区，其中，所述核心区是以所述待处理芯片的基圆圆心为中心的区域，所述过渡区包围在所述核心区外，且介于所述核心区和所述边缘区之间；

(b)分别加热所述核心区和边缘区，然后将所述待处理芯片退火，其中，所述核心区的加热温度高于所述边缘区使得产生位错的空位和氧的间隙原子扩散至所述边缘区，从而完成所述待处理芯片的处理。

进一步优选地，在步骤(a)中，所述核心区是与所述待处理芯片的基圆同心的直径为d1的圆形区域，所述待处理芯片的基圆直径为D，所述过渡区是与所述基圆同心，直径为d2的圆减去所述核心区的圆环区域，d1与直径D的关系按照表达式(1)进行，d2与直径D的关系按照表达式(2)进行，

d1＝0.9～0.95D (1)

d2＝0.92～0.96D (2)。

进一步优选地，在步骤(b)中，所述核心区加热的温度为1100℃～1300℃，加热时间为30s～2min。

进一步优选地，，在步骤(b)中，所述边缘区的加热温度为450℃～650℃，且加热时间与所述核心区相同。

进一步优选地，在步骤(b)中，所述退火温度优选采用450℃～650℃，时间为2h～4h。

进一步优选地，在步骤(b)中，所述加热和退火处理均在保护气体的氛围中进行，该保护气体优选惰性气体。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

1、本发明通过对芯片基圆进行分区加热，使芯片基圆的不同区域处于不同的热场条件，从而控制整个芯片基圆内部热应力的分布，使得位错分布得以控制在芯片基圆的边缘区域，而占有大部分表面积的芯片核心区中位错密度较低，从而提升了整个芯片基圆高质量区域的比例，继而整体提高了芯片的使用性能；

2、本发明通过对核心区高温加热，使得核心区中的氧、空位、间隙原子等杂质扩散至边缘区，同时短时间的加热为扩散很好的提供了驱动力，有效改善芯片位错的分布，提高高质量的芯片基圆面积占比，继而整体上提高芯片的质量，降低生产成本；

3、本发明通过按照一定比例将芯片划分为核心区，边缘区和过渡区，一方面既保证了整个芯片基圆的可利用率，另一方面也确保了在外加载荷作用下边缘区足够将整个体系应力降到合理的范围，使得大部分位错分布控制在芯片基圆占比面积小的边缘区域，提高核心区域晶体质量，从而提高芯片性能；

4、本发明通过将加热后的芯片退火处理，稳定了核心区晶体的晶格结构，进一步调整核心区的组织结构，本发明整体方法简单，易于操作，成本低廉，反应过程便于质量控制，处理后的芯片微裂纹和晶体缺陷小，显著降低产品的次品率，适用于大批量的工业化生产。

附图说明

图1是按照本发明的优选实施例所构建的控制位错方法流程图；

图2是按照本发明的优选实施例所构建的芯片分区结构示意图。

在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：

1-核心区 2-热场过渡区 3-边缘区

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

图1是按照本发明的优选实施例所构建的控制位错方法流程图；图2是按照本发明的优选实施例所构建的芯片分区结构示意图。如图1和2所示，本发明将芯片基圆控制为三个区域，即芯片核心应用区，热场过渡区以及边缘热场控制区。通过在芯片基圆的边缘热场控制区布置特定加热器，在该区域形成很大的温度梯度，形成高热流密度的应力集中区。在芯片核心应用区均匀布置加热器，在该区域形成热场均匀分布，热应力条件较平稳。设置热场过渡区，使边缘热场控制区和芯片核心应用区之间的加热器布置易于实现。不同的温度场布置情况使得位错在整个芯片基圆表面中的分布得以控制，边缘热场控制区释放了整个芯片基圆体系的大部分热应力，位错密度较高，而芯片核心应用区位错密度较低。

以待处理芯片基圆的圆心为中心，假设待处理芯片基圆的半径为D，设定核心区的半径为d1,根据具体情况，d1通常可以设置为D的0.9～0.95倍大小。边缘区的大小根据过渡区圆环区域大小来确定，同样以待处理芯片基圆的圆心为中心，过渡区外环半径d2大小通常可以设置为D的0.92～0.96倍，过渡区外环之外的区域即为边缘区。在保护性气体如氩气的保护氛围之下对芯片进行加热处理。对核心区在30s～2min的短时间之内进行快速热处理，温度加热至1100℃～1300℃。同时，将边缘区加热温度升高至450℃～650℃。通过对芯片基圆进行快速热处理，且设置核心区和边缘区存在温度差，可以使得核心区中的杂质原子、缺陷等在温度梯度和热应力场驱动力作用下向边缘区扩散，核心区中的位错通过滑移运动等形式在边缘区被释放掉，降低核心区缺陷密度，核心区质量得到提升。对基圆快速热处理完毕之后，继续对芯片基圆进行退火处理。同样在保护性气体氛围下，将芯片基圆在450℃～650℃温度范围内做退火处理，退火时长为2h～4h。通过退火，进一步稳定核心区晶体的晶格结构，调整核心区的组织结构。通过以上的热处理工艺，提升了芯片基圆核心区的晶体质量，由于核心区的面积占整个基圆的面积的绝大部分，整体上可以提高整个芯片基圆的质量，提高芯片成品率和使用性能，降低生产成本。

下面将参照图1的方法流程图，并结合以下多个实施例来进一步具体说明本发明。

实施例1

以8英寸的Si基圆中心为圆心，直径d1为183mm的圆内部区域作为核心区，直径d2为187mm的圆与核心区之间的部分为过渡区，过渡区之外的基圆部分为边缘区。通入氩气作为保护气，采用设定的窗口在RTP快速热处理炉中，在2min的时间内将核心区温度加热至1100℃，边缘区温度加热至450℃。随后，在450℃温度下对基圆进行长达2h的退火，后冷却至室温。检测结果显示核心区缺陷明显降低，由此可以得到高质量的基圆核心区。

实施例2

以8英寸的Si基圆中心为圆心，直径d1为185mm的圆内部区域作为核心区，直径d2为189mm的圆与核心区之间的部分为过渡区，过渡区之外的基圆部分为边缘区。通入氩气作为保护气，采用设定的窗口在RTP快速热处理炉中，在75s的时间内将核心区温度加热至1250℃，边缘区温度加热至600℃。随后，在600℃温度下对基圆进行长达3h的退火，后冷却至室温。检测结果显示核心区缺陷明显降低，由此可以得到高质量的基圆核心区。

实施例3

以8英寸的Si基圆中心为圆心，直径d1为189mm的圆内部区域作为核心区，直径d2为193mm的圆与核心区之间的部分为过渡区，过渡区之外的基圆部分为边缘区。通入氩气作为保护气，采用设定的窗口在RTP快速热处理炉中，在30s的时间内将核心区温度加热至1300℃，边缘区温度加热至650℃。随后，在650℃温度下对基圆进行长达4h的退火，后冷却至室温。检测结果显示核心区缺陷明显降低，由此可以得到高质量的基圆核心区。

实施例4

以8英寸的Si基圆中心为圆心，直径d1为187mm的圆内部区域作为核心区，直径d2为191mm的圆与核心区之间的部分为过渡区，过渡区之外的基圆部分为边缘区。通入氩气作为保护气，采用设定的窗口在RTP快速热处理炉中，在50s的时间内将核心区温度加热至1200℃，边缘区温度加热至550℃。随后，在550℃温度下对基圆进行长达2.5h的退火，后冷却至室温。检测结果显示核心区缺陷明显降低，由此可以得到高质量的基圆核心区。

实施例5

以8英寸的Si基圆中心为圆心，直径d1为193mm的圆内部区域作为核心区，直径d2为195mm的圆与核心区之间的部分为过渡区，过渡区之外的基圆部分为边缘区。通入氩气作为保护气，采用设定的窗口在RTP快速热处理炉中，在75s的时间内将核心区温度加热至1250℃，边缘区温度加热至600℃。随后，在600℃温度下对基圆进行长达3h的退火，后冷却至室温。检测结果显示核心区缺陷明显降低，由此可以得到高质量的基圆核心区。

实施例6

以8英寸的Si基圆中心为圆心，直径d1为185mm的圆内部区域作为核心区，直径d2为188mm的圆与核心区之间的部分为过渡区，过渡区之外的基圆部分为边缘区。通入氩气作为保护气，采用设定的窗口在RTP快速热处理炉中，在90s的时间内将核心区温度加热至1230℃，边缘区温度加热至580℃。随后，在580℃温度下对基圆进行长达3h的退火，后冷却至室温。检测结果显示核心区缺陷明显降低，由此可以得到高质量的基圆核心区。

实施例7

以8英寸的Si基圆中心为圆心，直径d1为186mm的圆内部区域作为核心区，直径d2为190mm的圆与核心区之间的部分为过渡区，过渡区之外的基圆部分为边缘区。通入氩气作为保护气，采用设定的窗口在RTP快速热处理炉中，在60s的时间内将核心区温度加热至1200℃，边缘区温度加热至550℃。随后，在550℃温度下对基圆进行长达3h的退火，后冷却至室温。检测结果显示核心区缺陷明显降低，由此可以得到高质量的基圆核心区。

通过位错滑移花样的腐蚀形貌的光学显微镜实验检测对以上7个具体实施例处理后的芯片基圆位错缺陷进行分析，结果表明与未作实施例处理的芯片基圆相比，芯片基圆中的位错在高温的驱动下沿径向晶圆边缘发生滑移。与未处理的芯片基圆相比，本发明可以显著提高芯片基圆核心区的质量。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种控制芯片位错的方法，其特征在于，该方法包括下列步骤：

(a)将待处理芯片的基圆划分为核心区、过渡区和边缘区，其中，所述核心区是以所述待处理芯片的基圆圆心为中心的区域，所述过渡区包围在所述核心区外，且介于所述核心区和所述边缘区之间；

(b)分别加热所述核心区和边缘区，然后将所述待处理芯片退火，其中，所述核心区的加热温度高于所述边缘区使得产生位错的空位和氧的间隙原子扩散至所述边缘区，从而完成所述待处理芯片的处理。

2.如权利要求1所述的方法，其特征在于，在步骤(a)中，所述核心区是与所述待处理芯片的基圆同心的直径为d1的圆形区域，所述待处理芯片的基圆直径为D，所述过渡区是与所述基圆同心，直径为d2的圆减去所述核心区的圆环区域，d1与直径D的关系按照表达式(1)进行，d2与直径D的关系按照表达式(2)进行，

d1＝0.9～0.95D (1)

d2＝0.92～0.96D (2)。

3.如权利要求1或2所述的方法，其特征在于，在步骤(b)中，所述核心区加热的温度为1100℃～1300℃，加热时间为30s～2min。

4.如权利要求1或2所述的方法，其特征在于，在步骤(b)中，所述边缘区的加热温度为450℃～650℃，且加热时间与所述核心区相同。

5.如权利要求1任一项所述的方法，其特征在于，在步骤(b)中，所述退火温度优选采用450℃～650℃，时间为2h～4h。

6.如权利要求1或2所述的方法，其特征在于，在步骤(b)中，所述加热和退火处理均在保护气体的氛围中进行，该保护气体优选惰性气体。