KR102075988B1 - 반도체 발광소자 제조방법 - Google Patents

반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR102075988B1
KR102075988B1 KR1020130113896A KR20130113896A KR102075988B1 KR 102075988 B1 KR102075988 B1 KR 102075988B1 KR 1020130113896 A KR1020130113896 A KR 1020130113896A KR 20130113896 A KR20130113896 A KR 20130113896A KR 102075988 B1 KR102075988 B1 KR 102075988B1
Authority
KR
South Korea
Prior art keywords
conductive
layer
semiconductor layer
light emitting
conductive layer
Prior art date
Application number
KR1020130113896A
Other languages
English (en)
Other versions
KR20150033953A (ko
Inventor
한재호
김명하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130113896A priority Critical patent/KR102075988B1/ko
Priority to US14/285,102 priority patent/US9142730B2/en
Publication of KR20150033953A publication Critical patent/KR20150033953A/ko
Application granted granted Critical
Publication of KR102075988B1 publication Critical patent/KR102075988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F21K9/232—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings specially adapted for generating an essentially omnidirectional light distribution, e.g. with a glass bulb
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/27—Retrofit light sources for lighting devices with two fittings for each light source, e.g. for substitution of fluorescent tubes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/90—Methods of manufacture
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S45/00—Arrangements within vehicle lighting devices specially adapted for vehicle exteriors, for purposes other than emission or distribution of light
    • F21S45/40—Cooling of lighting devices
    • F21S45/47—Passive cooling, e.g. using fins, thermal conductive elements or openings
    • F21S45/48—Passive cooling, e.g. using fins, thermal conductive elements or openings with means for conducting heat from the inside to the outside of the lighting devices, e.g. with fins on the outer surface of the lighting device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 일 측면은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물을 마련하는 단계와, 상기 제1 도전형 반도체층의 일부가 노출되도록 상기 제2 도전형 반도체층 및 활성층을 메사식각하는 단계와, 상기 제2 도전형 반도체층 및 메사식각에 의해 노출된 제1 도전형 반도체층 상에 전도성층을 형성하는 단계 및 상기 제1 도전형 반도체층의 상면이 일부 식각되어 요철을 이루도록 상기 전도성층을 건식식각하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다. 본 실시형태에 따르면, 외부양자효율이 개선된 반도체 발광소자를 용이하게 제조할 수 있다.

Description

반도체 발광소자 제조방법{MANUFACTURING METHOD OF SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자 제조방법에 대한 것이다.
반도체 발광소자의 일종인 발광다이오드(LED)는 전자와 정공의 재결합에 의하여 다양한 색상의 광을 발생시킬 수 있는 반도체 장치로서, 필라멘트에 기초한 발광장치에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 등의 여러 장점을 갖기 때문에 수요가 지속적으로 증가하고 있다. 이에, 당 기술분야에서는 반도체 발광소자의 특성을 개선하기 위한 다양한 시도가 이루어지고 있으며, 특히, 발광소자 내에서 생성된 광이 용이하게 외부로 방출될 수 있는 소자 구조 및 그를 효율적으로 제조하기 위한 방법이 요구되고 있다.
본 발명의 일 목적은 외부양자효율이 개선된 반도체 발광소자를 효율적으로 제조하는 방법을 제공하는 것에 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
본 발명의 일 측면은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물을 마련하는 단계와, 상기 제1 도전형 반도체층의 일부가 노출되도록 상기 제2 도전형 반도체층 및 활성층을 메사식각하는 단계와, 상기 제2 도전형 반도체층 및 메사식각에 의해 노출된 제1 도전형 반도체층 상에 전도성층을 형성하는 단계 및 상기 제1 도전형 반도체층의 상면이 일부 식각되어 요철을 이루도록 상기 전도성층을 건식식각하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
여기서, 상기 전도성층을 건식식각하는 단계는, 상기 전도성층을 이루는 결정립과 결정립계의 식각비 차이에 의해 선택적으로 노출된 제1 도전형 반도체층의 상면이 일부 식각되어 요철을 이루도록, 상기 제1 도전형 반도체층 상에 형성된 전도성층 영역을 건식식각하는 단계일 수 있다.
또한, 상기 전도성층을 건식식각하는 단계는, 상기 제1 도전형 반도체층 상에 형성된 전도성층이 잔존하지 않도록 수행될 수 있다.
상기 전도성층을 형성하는 단계 이후, 상기 전도성층을 건식식각하는 단계 이전에, 상기 제2 도전형 반도체층 상에 형성된 전도성층 영역에 건식식각 마스크를 형성하는 단계를 더 포함할 수 있다.
상기 제2 도전형 반도체층 및 활성층을 메사식각하는 단계 이후, 상기 전도성층을 형성하는 단계 이전에, 상기 메사식각에 의해 노출된 메사구조의 측면을 덮도록 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
이 경우, 상기 패시베이션층은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함할 수 있다.
한편, 상기 전도성층을 건식식각하는 단계는, 상기 제2 도전형 반도체층 및 제1 도전형 반도체층 상에 형성된 전도성층 영역에 제1 차 건식식각을 수행하는 단계와, 상기 제1 도전형 반도체층의 상면이 일부 식각되어 요철을 이루도록 상기 제1 도전형 반도체층 상에 형성된 전도성층 영역에 제2차 건식식각을 수행하는 단계를 포함할 수 있다.
이 경우, 상기 제1차 건식식각을 수행하는 단계는, 상기 제2 도전형 반도체층 상에 형성된 전도성층 영역의 표면이 일부 식각되어 요철이 형성되되, 상기 전도성층 영역이 잔존하도록 수행될 수 있다.
상기 전도성층을 형성하는 단계 이후, 상기 전도성층을 건식식각하는 단계 이전에, 상기 제1 도전형 반도체층 상에 형성된 전도성층 영역에 습식식각을 수행하는 단계를 더 포함할 수 있다.
이 경우, 상기 습식식각은 상기 전도성층 영역이 잔존하도록 수행될 수 있다.
상기 전도성층은 투명 전도성 산화물층일 수 있다.
이 경우, 상기 전도성층은 600Å 내지 800Å의 두께로 형성할 수 있다.
이와 달리, 상기 전도성층은 반사금속층일 수 있다.
이 경우, 상기 전도성층은 20Å 내지 100Å의 두께로 형성할 수 있다.
본 발명의 다른 측면은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 마련하는 단계와, 상기 제1 도전형 반도체층의 일부가 노출되도록 상기 발광구조물을 메사식각하는 단계와, 상기 제1 도전형 반도체층이 다결정 전도성층과 계면을 이루도록 상기 노출된 제1 도전형 반도체층과 제2 도전형 반도체층 상에 다결정 전도성층을 형성하는 단계 및 상기 제1 도전형 반도체층이 상기 계면에서 요철을 이루도록 상기 다결정 전도성층을 건식식각하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
덧붙여, 상기한 과제의 해결 수단은 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따르면, 외부양자효율이 개선된 반도체 발광소자를 효율적으로 제조하는 방법을 얻을 수 있다.
다만, 본 발명의 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 언급되지 않은 다른 기술적 효과는 아래의 기재로부터 당업자에게 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따라 제조되는 반도체 발광소자를 개략적으로 나타낸 사시도이다.
도 2는 본 실시형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 순서도이다.
도 3a 내지 도 3f는 본 실시형태에 따른 반도체 발광소자의 제조공정별 단면도이다.
도 4a 및 도 4b는 전도성층 증착시 사용되는 증착 소스를 나타낸 SEM 사진이다.
도 5a 및 도 5b는 각각 도 4a 및 도 4b의 증착 소스를 이용한 실시형태에서 제1 도전형 반도체층에 형성되는 요철을 나타낸 시뮬레이션 결과이다.
도 6은 전도성층의 두께에 따른 반도체 발광소자의 광추출 증가율을 나타내는 그래프이다.
도 7은 본 발명의 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 순서도이다.
도 8a 및 도 8b는 도 7의 실시형태에 따른 반도체 발광소자의 제조공정별 단면도이다.
도 9는 본 발명의 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 순서도이다.
도 10a 내지 도 10d는 도 9의 실시형태에 따른 반도체 발광소자의 제조공정별 단면도이다.
도 11a 내지 도 11d는 본 발명의 또 다른 실시형태에 따른 반도체 발광소자의 제조공정별 단면도이다.
도 12 및 도 13은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 14 및 도 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 16 및 도 17은 본 발명의 일 실시형태에 따른 반도체 발광소자를 조명장치에 적용한 예를 나타낸다.
도 18은 본 발명의 일 실시형태에 따른 반도체 발광소자를 헤드램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시형태에 따라 제조되는 반도체 발광소자(100)를 개략적으로 나타낸 사시도이다. 우선, 반도체 발광소자(100)를 제조하는 방법에 대해서는 후술하고, 본 실시형태에 따른 반도체 발광소자(100)의 구조적 특징을 먼저 설명하기로 한다.
도 1을 참조하면, 본 실시형태에 따른 반도체 발광소자(100)는 기판(101) 상에 배치된 발광구조물(ST)을 포함한다. 상기 발광구조물(ST)은 제1 도전형 반도체층(110), 활성층(130) 및 제2 도전형 반도체층(120)을 포함한다. 상기 제1 및 제2 도전형 반도체층(110, 120) 상에는 각각 구동전원을 인가하기 위한 제1 및 제2 전극부(110a, 120a)가 배치된다. 이에 제한되는 것은 아니지만, 상기 제1 및 제2 전극부(110a, 120a)는 보다 효과적인 전류 분산을 위해 전극패드에서 연장된 전극지를 적어도 하나 포함할 수 있다.
한편, 본 명세서에서 '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 패키지가 배치되는 방향에 따라 달라질 수 있을 것이다.
상기 기판(101)은 반도체 성장용 기판으로 제공될 수 있으며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 여기서, 사파이어는 전기 절연성을 가지며, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
또한, 상기 기판(101)으로 사용하기에 적합한 다른 물질로는 예를 들면 Si 기판을 들 수 있다. 상기 Si 기판은 대구경화에 적합하고 상대적으로 가격이 낮아 양산성을 향상시킬 수 있다. Si 기판을 이용하는 경우, 기판(101) 상에 AlxGa1 - xN과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있을 것이다.
이에 제한되는 것은 아니지만, 상기 기판(101)의 상면, 즉, 반도체층들의 성장면에는 다수의 요철 구조가 형성될 수 있으며, 이러한 요철 구조에 의하여 반도체층들의 결정성과 광 방출 효율 등이 향상될 수 있다.
본 실시형태에서, 상기 발광구조물(ST)은 기판(101) 상에 배치되는 제1 도전형 반도체층(110), 활성층(130) 및 제2 도전형 반도체층(120)을 포함할 수 있다. 제1 및 제2 도전형 반도체층(110, 120)은 각각 n형 및 p형 불순물이 도프된 반도체로 이루어질 수 있으나, 이에 제한되는 것은 아니며, 반대로 각각 p형 및 n형 반도체층이 될 수도 있을 것이다. 또한, 제1 및 제2 도전형 반도체층(110, 120)은 질화물 반도체, 예컨대, AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 다만, 이 외에도 AlGaInP계열 반도체나 AlGaAs계열 반도체와 같은 물질도 이용될 수 있을 것이다.
활성층(130)은 제1 도전형 반도체층(110)과 제2 도전형 반도체층(120)의 사이에 배치되며, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다. 활성층(130)은 제1 및 제2 도전형 반도체층(110, 120)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(110, 120)이 GaN계 화합물 반도체인 경우, 활성층(130)은 GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(130)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수도 있다.
본 실시형태에서, 상기 제2 도전형 반도체층(120)과 제2 전극부(120a) 사이에는 전도성층(140)이 배치될 수 있다.
상기 전도성층(140)은 제2 전극부(120a)에서 인가되는 전류가 제2 도전형 반도체층(120) 전면으로 효과적으로 분산되도록 할 수 있다. 이에 제한되는 것은 아니지만, 본 실시형태와 같이 활성층(130)에서 생성된 광이 발광구조물(ST)의 상부로 방출되는 소자 구조에서는, 상기 전도성층(140)으로서 광 투과율이 높으면서도 오믹컨택 성능이 상대적으로 우수한 투명 전도성 산화물층을 채용할 수 있다. 예를 들어, 상기 전도성층(140)은 ITO(Indium Tin Oxide), ZnO(Zinc oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), CIO(Cu-doped tin oxide), GIO(Gallium Indium Oxide), ZTO(Zinc Tin Oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn1 - xMgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나로 이루어질 수 있다.
본 실시형태에서, 상기 발광구조물(ST)은 제1 도전형 반도체층(110)이 노출되도록 제2 도전형 반도체층(120)과 활성층(130)의 일부가 메사식각되어 제거된 메사구조를 포함한다. 이로부터, 상기 제1 도전형 반도체층(110)은 발광구조물(ST)의 상부로 노출되어 그 상면이 제1 전극부(110a)가 형성될 영역으로 제공될 수 있다. 한편, 도 1에서는 메사식각에 의해 노출된 제1 도전형 반도체층(110)이 발광구조물(ST) 상면의 중앙 영역에 있는 것으로 도시되었으나, 이에 제한되는 것은 아니라 할 것이다. 예를 들어, 메사식각에 의해 제1 도전형 반도체층(110)이 노출되는 영역은 발광구조물(ST) 상면을 기준으로 할 때, 발광구조물(ST)의 외곽 측변 영역, 꼭지점 영역 등일 수 있다.
상기 메사식각에 의해 노출된 메사구조의 측면에는 패시베이션층(P)이 형성될 수 있다. 상기 패시베이션층(P)은 발광구조물(ST), 특히 활성층(130)을 외부 환경으로부터 보호하는 기능을 수행할 수 있다. 구체적으로, 외부로 노출된 활성층(130)은 반도체 발광소자(100)의 동작 중에 전류 누설 경로로 기능할 수 있으므로, 패시베이션층(P)을 형성함으로써 이러한 문제를 방지할 수 있다. 아울러, 상기 패시베이션층(P)은 후술할 바와 같이 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에 형성된 전도성층(140) 영역의 식각공정에서 식각된 물질의 파편이 메사구조의 측면에 부착되어 발생하는 소자의 전기적 단락을 방지할 수 있다. 상기 패시베이션층(P)은 절연성을 갖는 물질이 바람직하며, 예를 들면 실리콘 산화물(SiO2), 실리콘 질화물(SixNy) 및 실리콘 산질화물(SiOxNy) 중 적어도 하나로 이루어질 수 있다.
본 실시형태에서, 상기 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에는 요철(u)이 형성될 수 있다. 일반적으로, 반도체 발광소자는 발광구조물(ST)의 내부굴절률과 외부(예컨대, 공기)굴절률의 차이에 따른 전반사로 인해, 활성층(130)에서 생성된 광의 상당량이 외부로 방출되지 못하는 문제가 있다. 그러나 본 실시형태의 경우, 제1 도전형 반도체층(110) 상에 형성된 요철(u)로 인해 외부물질(공기)과 제1 도전형 반도체층(110)의 계면에서 광의 입사각이 다양해 질 수 있으므로, 활성층(130)에서 생성된 광이 용이하게 외부로 방출될 수 있다.
예를 들어, 도 1에 도시된 반도체 발광소자(100)의 경우, 메사식각에 의해 노출된 제1 도전형 반도체층(110)이 배치되어 있는 중앙 영역에서도 요철구조로 인해 용이하게 광이 외부로 방출될 수 있다.
다만, 본 실시형태는 메사식각에 의해 노출되는 제1 도전형 반도체층(110)의 영역을 중앙 영역으로 제한하는 것은 아니므로, 메사식각에 의해 제1 도전형 반도체층(110)이 노출된 영역은 발광구조물(ST) 상면을 기준으로 할 때 외곽 측변 영역, 꼭지점 영역 등 다양하게 변형될 수 있을 것이다.
이하에서는, 도 2와 함께 도 3a 내지 도 3f를 참조하여, 위에서 설명한 반도체 발광소자(100)를 제조하는 방법에 대해 설명하기로 한다.
도 2는 본 실시형태에 따른 반도체 발광소자(100)의 제조방법을 설명하기 위한 순서도이다. 도 3a 내지 도 3f는 본 실시형태에 따른 반도체 발광소자(100)의 제조공정별 단면도로서, 도 1에 도시된 반도체 발광소자(100)가 A-A'라인을 따라 절단된 단면을 나타낸다.
도 2와 함께 도 3a를 참조하면, 본 실시형태에 따른 반도체 발광소자(100)의 제조방법은 제1 도전형 반도체층(110), 활성층(130) 및 제2 도전형 반도체층(120)을 구비하는 발광구조물(ST)을 마련하는 단계(S10)부터 시작된다.
이와 같은 제1 및 제2 도전형 반도체층(110, 120)과 활성층(130)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 반도체 성장 공정을 이용하여 성장될 수 있다.
다음으로, 도 2 및 도 3b에 도시된 바와 같이, 상기 제1 도전형 반도체층(110)의 일부가 노출되도록 발광구조물(ST)을 메사식각한다. 본 실시형태의 경우, 상기 제1 도전형 반도체층(110)의 적어도 일부가 노출될 때까지 상기 제2 도전형 반도체층(120) 및 활성층(130)을 메사식각하는 것으로 이해될 수 있다(S20).
한편, 도 3c에 도시된 바와 같이, 상기 메사식각에 의해 노출된 메사구조의 측면을 덮도록 패시베이션층(P)을 형성할 수 있다. 상기 패시베이션층(P)은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함할 수 있다. 한편, 도 1에서 상기 패시베이션층(P)은 상기 메사구조의 측면만을 덮도록 형성된 것으로 도시되었으나, 도 3c에 도시된 바와 같이, 메사구조의 측면과, 제1 및 제2 도전형 반도체층의 상면을 일부 덮도록 형성될 수도 있다.
다음으로, 도 2 및 도 3d에 도시된 바와 같이, 제2 도전형 반도체층(120)에 인가되는 전류가 균일하게 분산될 수 있도록 상기 제2 도전형 반도체층(120) 상에 전도성층(140)을 형성한다. 여기서, 상기 전도성층(140)은 제2 도전형 반도체층(120) 뿐만 아니라 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에도 형성한다(S30).
본 단계는, 제2 도전형 반도체층(120) 뿐만 아니라 메사식각에 의해 노출된 제1 도전형 반도체층(110)도 상기 전도성층(140)과 계면을 이루도록 상기 전도성층(140)을 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(120) 상에 전면 증착하는 것으로 이해될 수 있을 것이다. 이때, 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에 형성된 전도성층(140)은 추후 제1 도전형 반도체층(110) 상에 요철(u)을 형성함에 있어 마스크 패턴으로 작용할 수 있다.
본 실시형태에서, 상기 전도성층(140)은 다결정으로 이루어진 전도성 물질로 제공되는 것으로서, 예를 들면 ITO(Indium Tin Oxide), ZnO(Zinc oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), CIO(Cu-doped tin oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn1 - xMgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나로 형성되는 투명 전도성 산화물층일 수 있다. 다만, 이에 제한되는 것은 아니므로, 상기 전도성층(140)은 도 11a 내지 도 11d에서 후술할 바와 같이 반사금속층으로 이루어질 수도 있다.
한편, 전도성층(140)으로서 투명 전도성 산화물층(예컨대, ITO)를 채용하는 경우, 상기 전도성층(140)은 2000Å 이내의 두께(ta)를 갖도록 형성될 수 있다. 예를 들면, 상기 전도성층(140)은 600Å 내지 800Å의 두께(ta)로 형성될 수 있다.
다음으로, 도 2 및 도 3e에 도시된 바와 같이, 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에 형성된 전도성층(140) 영역에 건식식각을 수행한다(S40). 여기서, 건식식각이라 함은 반응성 이온 에칭(Reactive Ion Etching), 반응성 라디칼 에칭(Reactive Radical Etching) 및 스퍼터 에칭을 포함하는 개념으로 이해될 수 있다. 이에 따라, 상기 전도성층(140)은 제1 도전형 반도체층(110)의 요철 형성을 위한 마스크 패턴으로 작용하며, 상기 제1 도전형 반도체층(110)의 상면은 일부 식각되어 요철(u)이 형성될 수 있다.
구체적으로, 다결정을 갖는 상기 전도성층(140)은 복수의 결정립(g)으로 이루어진다. 여기서, 결정립(g)과 결정립(g)의 경계는 결정립계(b)로 정의되며, 상기 결정립계(b)는 결정립(g)에 비하여 상대적으로 식각이 용이하게 이루어지는 부분에 해당한다. 따라서, 상기 전도성층(140)에 수직방향으로의 식각 효율이 우수한 건식식각을 적용하여 제1 도전형 반도체층(110)이 노출되도록 식각을 진행하면, 제1 도전형 반도체층(110)은 상기 전도성층(140)과 접하는 계면 중 선택적으로 상기 전도성층(140)의 결정립계(b)에 대응되는 영역이 우선 노출된다. 이에 따라, 제1 도전형 반도체층(110)은 노출된 영역과 노출되지 않은 영역에 따라 식각이 수행되는 시간이 상이하므로 식각이 불균일하게 이루어져 그 상면이 요철(u)을 이루게 될 수 있다.
즉, 상기 제1 도전형 반도체층(110)은 전도성층(140)을 이루는 결정립(g)과 결정립계(b)의 식각비 차이에 의해 선택적으로 노출되며, 이에 따라 그 상면이 일부 식각되어 요철(u)을 이루는 것으로 이해될 수 있다.
본 실시형태에 따르면, 상기 전도성층(140)의 평균 결정립도 및 두께 중 적어도 하나를 변경하여 상기 제1 도전형 반도체층(110) 상에 형성되는 요철(u)의 크기, 밀도 및 형상을 제어할 수 있다.
이에 제한되는 것은 아니지만, 상기 전도성층(140)의 평균 결정립도는 수 ㎛ 내지 수백 ㎛, 예를 들면 1㎛ 이상일 수 있다.
상기 전도성층(140)의 평균 결정립도는 상기 전도성층(140)의 증착시 사용되는 증착 소스의 평균 결정립도에 따라 변경될 수 있다.
도 4a 및 도 4b는 전도성층(140) 증착 시 사용되는 증착 소스를 나타낸 SEM 사진으로, 증착 소스로는 ITO를 채용한 형태를 나타낸다. 도 5a 및 도 5b는 도 4a와 도 4b의 증착 소스를 이용하여 전도성층(140)을 형성한 후, 건식식각을 수행했을 때 제1 도전형 반도체층(110)에 형성되는 요철(u)을 각각 도시하는 시뮬레이션 결과이다. 도 5a 및 도 5b를 참조하면, 전도성층(140)의 평균 결정립도가 작을수록 제1 도전형 반도체층(110)에 형성되는 요철(u)이 조밀해지는 것을 확인할 수 있다
본 실시형태에서, 상기 전도성층(140)의 두께는 2000Å 이내의 범위에서 결정될 수 있다.
도 6은 전도성층(140)의 두께(ta)에 따른 반도체 발광소자의 광추출 증가율을 나타내는 그래프이다. 전도성층(140)으로는 ITO를 채용하였다.
일반적으로, ITO는 반도체층으로 채용되는 물질(예컨대, 질화갈륨)에 비하여 식각이 빠르게 진행되는 특성이 있다. 따라서, 전도성층(140)으로서 투명 전도성 산화물층(예컨대, ITO)을 채용하는 경우, 상기 제1 도전형 반도체층에 목적하는 크기의 요철이 형성되는 동안 상기 전도성층(140)이 마스크 패턴으로서 잔존할 수 있도록 상기 전도성층(140)은 소정의 두께를 가지도록 형성하는 것이 바람직하다. 예를 들어, 도 6을 참조하면 전도성층(140)을 600Å 내지 800Å의 두께로 형성한 후 건식식각을 거쳤을 때, 요철을 형성하지 않은 발광소자에 비해 광추출 효율이 2% 이상 증가했음을 확인할 수 있다.
다만, 본 실시형태의 전도성층(140)을 상기 수치범위에 제한하는 것은 아니며, 전도성층(140)의 두께는 제1 도전형 반도체층(110)에 형성하고자 하는 요철(u)의 특성에 따라 다양하게 변경될 수 있을 것이다.
한편, 다시 도 3e를 참조하면, 상기 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에 형성된 전도성층(140) 영역에 건식식각을 수행하는 과정에서, 식각된 물질의 파편, 예를 들면 전도성층(140)이 식각되어 발생되는 파편이나 제1 도전형 반도체층(110)이 식각되어 발생되는 파편이 메사구조의 측면, 예컨대 활성층(130) 또는 제2 도전형 반도체층(120)에 부착되면 소자의 전기적 단락이 유발될 수 있다(화살표 표시 참조). 그러나 본 실시형태의 경우 상기 전도성층(140)을 식각하기 이전에 미리 패시베이션층(P)이 형성되므로, 원하지 않는 전기적 단락이 방지될 수 있다.
또한, 제2 전극부(120a)에서 인가되는 전류가 제2 도전형 반도체층(120) 전면으로 효과적으로 분산될 수 있도록 상기 제2 도전형 반도체층(120) 상에 형성된 전도성층(140) 영역은 제거되지 않는 것이 바람직하며, 이 경우, 상기 전도성층(140)을 형성한 이후, 상기 전도성층(140)을 건식식각하기 전에 상기 제2 도전형 반도체층(120) 상에 형성된 전도성층(140) 영역에는 건식식각 마스크(PR)를 미리 형성할 수 있다.
도 3f는 본 단계가 완료된 상태의 단면을 나타낸다. 도 3f에 도시된 바와 같이, 상기 제1 도전형 반도체층(110) 상에는 요철(u)이 구비되며, 이에 따라 활성층(130)에서 생성된 광이 용이하게 외부로 방출될 수 있다. 여기서, 제1 및 제2 도전형 반도체층(110, 120)에 각각 전기적으로 접속되는 제1 및 제2 전극부(110a, 120a)를 형성하면 도 1에 도시된 바와 같은 반도체 발광소자(100)가 얻어질 수 있다.
본 실시형태의 제조방법에 따르면, 제1 도전형 반도체층(110) 상에 요철(u)을 형성함에 있어서, 제2 도전형 반도체층(120) 상에 배치되는 전도성층(140)을 제2 도전형 반도체층(120) 뿐만 아니라 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에도 전면 증착한 후 상기 제1 도전형 반도체층(110) 상에 형성된 전도성층(140)을 요철(u)을 위한 마스크 패턴으로 이용하므로, 요철 형성을 위한 별도의 마스크 형성 공정을 거칠 필요가 없어 공정이 간소해질 수 있다.
이하에서는, 도 7과 함께 도 8a 및 도 8b를 참조하여, 본 발명의 변형된 실시형태에 따른 반도체 발광소자 제조방법을 설명하기로 한다.
도 7은 본 발명의 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 순서도이다. 도 8a 및 도 8b는 본 실시형태에 따른 반도체 발광소자의 제조공정별 단면도이다.
도 7을 참조하면, 본 실시형태에 따른 제조방법은 앞선 실시형태와 달리, 제2 도전형 반도체층(120) 및 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에 전도성층(140)을 형성(S30)한 이후, 상기 전도성층(140)을 건식식각(S40)하기 이전에, 상기 제1 도전형 반도체층(110) 상에 형성된 전도성층(140) 영역에 습식식각을 수행하는 단계(S40')를 더 포함하는 것으로 이해될 수 있다.
도 8a는 제1 도전형 반도체층(110), 활성층(130) 및 제2 도전형 반도체층(120)을 구비하는 발광구조물을 마련하는 단계(S10)와, 상기 제1 도전형 반도체층(110)의 일부가 노출되도록 상기 제2 도전형 반도체층(120) 및 활성층(130)을 메사식각하는 단계(S20) 및 상기 제2 도전형 반도체층(120) 및 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에 전도성층(140)을 형성하는 단계(S30)가 완료된 상태의 단면을 도시한다. 여기서, 상기 전도성층(140)을 형성하는 단계(S30) 이전에, 상기 메사식각에 의해 노출된 메사구조의 측면에는 패시베이션층(P)을 형성하였다.
이후, 도 8a에 도시된 바와 같이, 상기 제1 도전형 반도체층(110) 상에 형성된 전도성층(140) 영역에 습식식각을 수행한다(S40'). 이때, 습식식각은 상기 제1 도전형 반도체층(110) 상에 형성된 전도성층(140) 영역이 완전히 제거되지 않고 잔존하도록 수행된다. 이를 위해, 상기 전도성층(140)을 형성하는 단계(S30)에서, 상기 전도성층(140)은 앞선 도 3a 내지 도 3f의 실시형태에 따라 형성하는 전도성층(140)의 두께(ta) 보다 두껍게 형성할 수 있다(tb > ta). 다만, 이에 제한되는 것은 아니라 할 것이다.
상기 습식식각이 완료된 상태의 전도성층(140')의 상면은 도 8b에 도시된 바와 같이 불규칙한 표면요철(u')을 가질 수 있다. 다음으로, 상기 전도성층 (140')을 건식식각하면(S40) 상기 제1 도전형 반도체층(110)의 상면은 일부 식각되어 도 1에 도시된 바와 같은 요철(u)을 이루게 되며, 이때 상기 제1 도전형 반도체층(110)의 요철(u)은 상기 습식식각에 의해 형성된 전도성층(140)의 표면요철(u')에 대응되는 패턴으로 얻어질 수 있다.
즉, 본 실시형태는, 제1 도전형 반도체층(110)에 형성되는 요철(u)을 제어하기 마스크 패턴으로서 전도성층(140)의 결정립 및/또는 두께를 변경하는 앞선 실시형태와 달리, 전도성층(140)의 결정립 또는 두께를 변경하지 않더라도, 전도성층의 표면형상(예컨대, 표면요철)을 변형시켜 제1 도전형 반도체층(110)의 요철(u)을 제어하는 방안을 제안하는 것으로 이해될 수 있다.
이에 제한되는 것은 아니지만, 상기 전도성층(140)에 형성되는 표면요철(u')은 습식식각을 적용하는 시간에 따라 달라질 수 있다.
아래 표 1은 상기 전도성층(140)에 습식식각을 수행한 시간 변화에 따라 제1 도전형 반도체층(110) 상에 형성되는 요철(u)의 거칠기(단위: RMS) 및 발광소자의 휘도 변화를 정리한 실험데이터이다.
시간(분:초) 거칠기(RMS: ㎚) 휘도(cd)
2:00 4 1.98
2:30 69 2.006
3:00 80 2.001
3:30 41 1.998
4:00 5 1.982
표 1을 참조하면, 습식식각을 수행하는 시간을 적절히 제어하여 전도성층(140)의 표면형상을 변형시키고, 그에 따라 제1 도전형 반도체층의 요철(u) 및 그 결과에 따른 발광소자의 휘도가 제어될 수 있음을 확인할 수 있다.
한편, 본 실시형태에서, 습식식각을 수행하기 전에 상기 제2 도전형 반도체층(120) 상에 형성된 전도성층(140) 영역에는 식각 마스크(PR)를 형성할 수 있다. 다만, 이에 제한되는 것은 아니므로, 상기 습식식각 수행 공정에서 제2 도전형 반도체층(120) 상에 형성된 전도성층(140) 영역도 습식식각되도록 할 수 있다. 이 경우, 상기 제2 도전형 반도체층(120) 상에 형성된 전도성층(140) 영역에도 소정의 표면요철(u')이 형성될 수 있으며, 광추출 효율이 증가할 수 있다.
이하에서는, 도 9와 함께 도 10a 내지 도 10d를 참조하여, 본 발명의 변형된 또 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기로 한다.
도 9는 본 발명의 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 순서도이다. 도 10a 내지 도 10d는 본 실시형태에 따른 반도체 발광소자의 제조공정별 단면도이다.
도 2와 함께 도 9를 참조하면, 본 실시형태의 경우, 제1 도전형 반도체층(110)의 상면이 일부 식각되어 요철을 이루도록 전도성층(141)을 건식식각하는 단계(S40)는, 제1차 건식식각을 수행하는 단계(S42)와 제2차 건식식각을 수행하는 단계(S42)를 포함할 수 있다. 도 10a 내지 도 10d를 참조하여 보다 구체적으로 설명하기로 한다.
도 10a는 제1 도전형 반도체층(110), 활성층(130) 및 제2 도전형 반도체층(120)을 구비하는 발광구조물(ST)을 마련하는 단계(S10)와, 상기 제1 도전형 반도체층(110)의 일부가 노출되도록 상기 제2 도전형 반도체층(120) 및 활성층(130)을 메사식각하는 단계(S20) 및 상기 제2 도전형 반도체층(120) 및 메사식각에 의해 노출된 제1 도전형 반도체층(110) 상에 전도성층(141)을 형성하는 단계(S30)가 완료된 상태의 상태의 단면을 도시한다. 앞선 실시형태와 마찬가지로, 상기 전도성층(141)을 형성하는 단계(S30) 이전에 상기 메사식각에 의해 노출된 메사구조의 측면에는 패시베이션층(P)을 형성하였다.
다음으로, 도 10b에 도시된 바와 같이, 제1차 건식식각을 수행한다(S42). 상기 제1차 건식식각은 제2 도전형 반도체층(120) 상에 형성된 전도성층(141) 영역과, 제1 도전형 반도체층(110) 상에 형성된 전도성층(141) 영역에 전면적으로 수행된다. 상기 제1차 건식식각은 상기 제2 도전형 반도체층(120) 상에 형성된 전도성층(141) 영역이 완전히 제거되지 않고 잔존하도록 수행될 수 있다. 이에 따라, 제2 도전형 반도체층(120) 상에 형성된 전도성층(141) 영역은 그 상면이 일부 식각되어 요철(u2)을 이룰 수 있다. 이 경우, 상기 전도성층(141)은 앞선 도 3a 내지 도 3f의 실시형태에 따라 형성된 전도성층의 두께(ta) 보다 두껍게 형성될 수 있다(tc > ta). 다만, 이에 제한되는 것은 아니라 할 것이다.
다음으로, 도 10c에 도시된 바와 같이, 상기 제1 도전형 반도체층(110) 상에 형성된 전도성층(141) 영역에 제2차 건식식각을 수행한다(S44). 상기 제2차 건식식각은 상기 제1 도전형 반도체층(110) 상에 형성된 전도성층(141) 영역이 제거되어 잔존하지 않을 때까지 수행될 수 있다. 이 경우, 상기 제1 도전형 반도체층(110)은 전도성층(141)을 이루는 결정립과 결정립계의 식각비 차이에 의해 제1 도전형 반도체층(110)이 선택적으로 노출되며, 이에 따라 그 상면이 일부 식각되어 요철(u1)(도 10d 참조)이 형성될 수 있다.
이때, 상기 제2 도전형 반도체층(120) 상에 형성된 전도성층(141) 영역은 제2 도전형 반도체층(120) 상에 잔존할 수 있으며, 이를 위해, 상기 제1차 건식식각 후, 제2차 건식식각이 수행되기 전에 상기 제2 도전형 반도체층(120) 상에 형성된 전도성층(141) 영역에는 건식식각 마스크(PR)를 형성할 수 있다.
도 10d는 본 단계가 완료된 상태의 단면을 도시한다. 본 실시형태에 따르면, 상기 제1 도전형 반도체층(110) 상에는 요철(u1)이 구비되며, 아울러 제2 도전형 반도체층(120) 상에 형성된 전도성층(141) 영역 상에도 요철(u2)이 구비될 수 있다. 이에 따라 활성층(130)에서 생성된 광이 보다 용이하게 외부로 방출될 수 있다.
이하에서는, 도 11a 내지 도 11d를 참조하여, 본 발명의 변형된 또 다른 실시형태에 따른 반도체 발광소자 제조방법을 설명하기로 한다.
도 11a 내지 도 11d는 본 실시형태에 따른 반도체 발광소자(200)의 제조공정별 단면도이다.
도 11a는 기판(102) 상에 발광구조물(ST2)을 마련하는 단계(S10)와, 제1 도전형 반도체층(112)의 일부가 노출되도록 제2 도전형 반도체층(122)과 활성층(132)을 메사식각하는 단계(S20)가 완료된 상태의 단면을 도시한다. 여기서, 상기 메사식각에 의해 노출된 메사구조의 측면에는 패시베이션층(P)이 형성될 수 있다. 상기 패시베이션층(P)은 전술한 바와 같이, 제1 도전형 반도체층(112) 상에 형성된 전도성층(142) 영역의 식각공정에서 발생할 수 있는 소자의 전기적 단락을 방지할 수 있다.
본 실시형태에서, 상기 메사식각에 제1 도전형 반도체층(112)이 노출된 영역은 발광구조물(ST2)의 상면을 기준으로 할 때 발광구조물(ST2)의 외곽 측변 영역에 형성된 형태로 도시하였다. 다만, 이에 제한되는 것은 아니라 할 것이다.
다음으로, 도 11b에 도시된 바와 같이, 상기 제2 도전형 반도체층(122) 및 메사식각에 의해 노출된 제1 도전형 반도체층(112) 상에 전도성층(142)을 형성한다. 상기 전도성층(142)은 앞선 실시형태와 달리, 반사금속층일 수 있다. 상기 반사금속층은 고반사성 물질, 예를 들면 Al 및 Ag 중 적어도 하나를 포함할 수 있다. 상기 전도성층(142)은 20Å 내지 100Å의 두께(td)로 형성될 수 있다.
다음으로, 도 11c에 도시된 바와 같이, 상기 반사금속층으로 이루어진 전도성층(142)을 건식식각한다. 이때, 건식식각은 제1 도전형 반도체층(112) 상에 형성된 전도성층(142) 영역이 제거되어 잔존하지 않을 때까지 수행될 수 있다. 이로부터, 상기 제1 도전형 반도체층(112)은 그 상면이 일부 식각되어 요철(u)을 이룰 수 있다.
한편, 상기 제2 도전형 반도체층(122) 상에 형성된 전도성층(142) 영역은 제2 도전형 반도체층(122) 상에 잔존할 수 있으며, 이를 위해 상기 건식식각 수행 이전에 상기 제2 도전형 반도체층(122) 상에 형성된 전도성층(142) 영역에는 건식식각 마스크(PR)를 미리 형성할 수 있다.
이후, 상기 제2 도전형 반도체층(122) 상에 형성된 전도성층(142) 영역에는 제2 전도성층(143)을 형성한다. 상기 제2 전도성층(143)은 전도성층(142)과 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니다.
다음으로, 상기 제1 및 제2 도전형 반도체층(112, 122)과 각각 전기적으로 접속되는 제1 및 제2 전극부(112a, 122a)를 형성하며, 상기 제1 및 제2 전극부(112a, 122a)는 각각 제1 및 제2 도전성 범프(113, 123)와 접속될 수 있다.
도 11d는 본 단계가 완료된 상태의 단면을 도시한다. 도 12d를 참조하면, 제1 도전형 반도체층(112)에 형성된 요철(u)로 인해 외부물질(공기)과 제1 도전형 반도체층(112)의 계면에서 광의 입사각이 다양해 질 수 있으며, 활성층(132)에서 생성된 광이 소자 내에 갇히지 않고 용이하게 외부로 방출될 수 있다.
도 12 및 도 13은 본 발명의 일 실시 형태에 따른 반도체 발광소자(100, 200)를 패키지에 적용한 예를 나타낸다.
도 12를 참조하면, 반도체 발광소자 패키지(1000)는 광원(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함하며, 광원(1001)은 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시 형태에 따라, 광원(1001)은 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 광원(1001)과 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다. 본 실시 형태에서, 광원(1001)은 앞선 실시형태에서 설명한 반도체 발광소자(100, 200)를 포함할 수 있다.
도 13을 참조하면, 반도체 발광소자 패키지(2000)는 광원(2001), 실장 기판(2010) 및 봉지체(2003)를 포함한다. 또한, 광원(2001)의 표면 및 측면에는 파장변환부(2002)가 형성될 수 있다. 광원(2001)은 실장 기판(2010)에 실장되어 와이어(W)를 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
파장변환부(2002)는 형광체나 양자점 등을 포함할 수 있다. 봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
본 실시 형태에서, 광원(2001)은 앞선 실시형태에서 설명한 반도체 발광소자(100, 200)를 포함할 수 있다.
도 14 및 도 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자(100, 200)를 백라이트 유닛에 적용한 예를 나타낸다.
도 14를 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 12 및 도 13을 참조하여 상술한 구조 또는 그와 유사한 구조를 갖는 반도체 발광소자 패키지(1000, 2000)를 이용할 수 있으며, 또한, 앞선 실시형태에서 설명된 반도체 발광소자(100, 200)를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 14의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 15에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 16 및 도 17은 본 발명의 일 실시형태에 따른 반도체 발광소자(100, 200)를 채용한 조명장치(5000, 6000)를 예시적으로 나타낸 분해사시도이다.
상기 조명장치(5000)는 도 16에 도시된 바와 같은 벌브형 램프일 수 있다. 이에 제한되는 것은 아니지만, 상기 조명장치(5000)는 종래 백열등을 대체할 수 있도록 백열등과 유사한 형상을 가질 수 있으며, 백열등과 유사한 광특성(색상, 색온도)을 갖는 광을 출사할 수 있다.
도 16의 분해사시도를 참조하면, 조명장치(5000)는 광원모듈(5003)과 구동부(5006)와 외부접속부(5009)를 포함한다. 또한, 외부 및 내부 하우징(5005, 5008)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 광원모듈(5003)은 광원(5001)과 그 광원(5001)이 탑재된 회로기판(5002)을 가질 수 있다. 본 실시형태에서는, 1개의 광원(5001)이 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 여기서, 상기 광원(5001)은 앞선 실시형태에서 설명한 반도체 발광소자(100, 200) 또는 발광소자 패키지(1000, 2000)일 수 있다.
또한, 상기 조명장치(5000)에서, 광원모듈(5003)은 열방출부로 작용하는 외부 하우징(5005)을 포함할 수 있으며, 외부 하우징(5005)은 광원모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004)을 포함할 수 있다. 또한, 조명장치(5000)는 광원모듈(5003) 상에 장착되며 볼록한 렌즈형상을 갖는 커버부(5007)를 포함할 수 있다. 구동부(5006)는 내부 하우징(5008)에 장착되어 소켓구조와 같은 외부접속부(5009)에서 전원을 제공받을 수 있다. 또한, 구동부(5006)는 광원모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 이러한 구동부(5006)는 정류부와 DC/DC 컨버터를 포함할 수 있다.
상기 조명장치(6000)는 도 17에 도시된 바와 같은 바(bar)-타입 램프일 수 있다. 이에 제한되는 것은 아니지만, 상기 조명장치(6000)는 종래 형광등을 대체할 수 있도록 형광등과 유사한 형상을 가질 수 있으며, 형광등과 유사한 광특성을 갖는 광을 출사할 수 있다.
도 17의 분해사시도를 참조하면, 본 실시형태에 따른 조명장치(6000)는 광원모듈(6003), 몸체부(6004), 단자부(6009)를 포함할 수 있으며, 상기 광원모듈(6003)을 커버하는 커버부(6007)를 더 포함할 수 있다.
광원모듈(6003)은 기판(6002)과, 상기 기판(6002) 상에 장착되는 복수의 광원(6001)을 포함할 수 있다. 상기 광원(6001)는 앞선 실시형태에서 설명한 반도체 발광소자(100, 200) 또는 발광소자 패키지(1000, 2000)일 수 있다.
몸체부(6004)는 상기 광원모듈(6003)을 일면에 장착하여 고정시킬 수 있다. 상기 몸체부(6004)는 지지 구조물의 일종으로 히트 싱크를 포함할 수 있다. 상기 몸체부(6004)는 상기 광원모듈(6003)에서 발생되는 열을 외부로 방출할 수 있도록 열전도율이 우수한 재질로 이루어질 수 있으며, 예를 들어, 금속 재질로 이루어질 수 있으나 이에 한정하는 것은 아니다.
상기 몸체부(6004)는 상기 광원모듈(6003)의 기판(6002) 형상과 대응하여 전체적으로 길이가 긴 막대 형상을 가질 수 있다. 상기 광원모듈(6003)이 장착되는 일면에는 상기 광원모듈(6003)을 수용할 수 있는 리세스(6014)가 형성될 수 있다.
상기 몸체부(6004)의 양 외측면에는 각각 방열을 위한 복수의 방열 핀(6024)이 돌출되어 형성될 수 있다. 그리고, 상기 리세스(6014)의 상부에 위치하는 상기 외측면의 양 끝단에는 각각 상기 몸체부(6004)의 길이 방향을 따라서 연장된 걸림 홈(6034)이 형성될 수 있다. 상기 걸림 홈(6034)에는 추후 설명하는 커버부(6007)가 체결될 수 있다.
상기 몸체부(6004)의 길이 방향의 양 끝단부는 개방되어 있어 상기 몸체부(6004)는 양 끝단부가 개방된 파이프 형태의 구조를 가질 수 있다. 본 실시 형태에서는 상기 몸체부(6004)의 양 끝단부가 모두 개방된 구조를 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 몸체부(6004)의 양 끝단부 중 어느 일측만 개방되는 것도 가능하다.
단자부(6009)는 상기 몸체부(6004)의 길이 방향의 양 끝단부 중 개방된 적어도 일측에 구비되어 상기 광원모듈(6003)에 전원을 공급할 수 있다. 본 실시형태에서는 상기 몸체부(6004)의 양 끝단부가 모두 개방되어 있어 상기 단자부(6009)가 상기 몸체부(6004)의 양 끝단부에 각각 구비되는 것으로 예시하고 있다. 그러나, 이에 한정하는 것은 아니며, 예를 들어, 일측만 개방된 구조에서는 상기 양 끝단부 중 개방된 일측에만 상기 단자부(6009)가 구비될 수 있다.
상기 단자부(6009)는 상기 몸체부(6004)의 개방된 양 끝단부에 각각 체결되어 상기 개방된 양 끝단부를 커버할 수 있다. 상기 단자부(6009)에는 외부로 돌출된 전극 핀(6019)을 포함할 수 있다.
커버부(6007)는 상기 몸체부(6004)에 체결되어 상기 광원모듈(6003)을 커버한다. 상기 커버부(6007)는 광이 투과될 수 있는 재질로 이루어질 수 있다.
상기 커버부(6007)는 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 그리고, 상기 커버부(6007)의 상기 몸체부(6004)와 체결되는 바닥면에는 상기 몸체부(6004)의 걸림 홈(6034)에 맞물리는 돌기(6017)가 상기 커버부(6007)의 길이 방향을 따라서 형성될 수 있다.
본 실시 형태에서는 상기 커버부(6007)가 반원 형태의 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 커버부(6007)는 평평한 사각 형태의 구조를 가지는 것도 가능하며, 기타 다각 형태의 구조를 가지는 것도 가능하다. 이러한 커버부(6007)의 형태는 광이 조사되는 조명 설계에 따라서 다양하게 변경될 수 있다.
도 18은 본 발명의 실시 형태에 의한 반도체 발광소자(100, 200)를 헤드램프에 적용한 예를 나타낸다. 도 18을 참조하면, 차량용 라이트 등으로 이용되는 헤드램프(7000)는 광원(7001), 반사부(7005), 렌즈 커버부(7004)를 포함하며, 렌즈 커버부(7004)는 중공형의 가이드(7003) 및 렌즈(7002)를 포함할 수 있다. 또한, 헤드램프(7000)는 광원(7001)에서 발생된 열을 외부로 방출하는 방열부(7012)를 더 포함할 수 있으며, 방열부(7012)는 효과적인 방열이 수행되도록 히트싱크(7010)와 냉각팬(7011)을 포함할 수 있다. 또한, 헤드램프(7000)는 방열부(7012) 및 반사부(7005)를 고정시켜 지지하는 하우징(7009)을 더 포함할 수 있으며, 하우징(7009)은 일면에 방열부(7012)가 결합하여 장착되기 위한 중앙홀(7008)을 구비할 수 있다. 또한, 하우징(7009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(7005)가 광원(7001)의 상부측에 위치하도록 고정시키는 전방홀(7007)을 구비할 수 있다. 이에 따라, 반사부(7005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(7007)과 대응되도록 반사부(7005)가 하우징(7009)에 고정되어 반사부(7005)를 통해 반사된 빛이 전방홀(7007)을 통과하여 외부로 출사될 수 있다. 본 실시 형태에서, 광원(7001)은 앞선 실시형태에서 설명한 반도체 발광소자(100, 200) 또는 발광소자 패키지(1000, 2000)를 포함할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200: 반도체 발광소자 ST, ST2: 발광구조물
101: 기판 110: 제1 도전형 반도체층
120: 제2 도전형 반도체층 130: 활성층
140, 141, 142: 전도성층 P: 패시베이션층
110a, 112a: 제1 전극부 120a, 122a: 제2 전극부
u: 요철

Claims (10)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물을 마련하는 단계;
    상기 제1 도전형 반도체층의 일부가 노출되고, 상기 제2 도전형 반도체층 및 활성층의 일부를 제거하여 메사구조를 이루도록 상기 발광 구조물을 메사식각하는 단계;
    상기 제2 도전형 반도체층 및 메사식각에 의해 노출된 제1 도전형 반도체층 상에 전도성층을 형성하는 단계; 및
    상기 제1 도전형 반도체층의 상면이 일부 식각되어 요철을 이루도록 상기 전도성층을 건식식각하는 단계;
    를 포함하는 반도체 발광소자 제조방법.
  2. 제1 항에 있어서,
    상기 전도성층을 건식식각하는 단계는,
    상기 전도성층을 이루는 결정립과 결정립계의 식각비 차이에 의해 선택적으로 노출된 제1 도전형 반도체층의 상면이 일부 식각되어 요철을 이루도록, 상기 제1 도전형 반도체층 상에 형성된 전도성층 영역을 건식식각하는 단계인 것을 특징으로 하는 반도체 발광소자 제조방법.
  3. 제1 항에 있어서,
    상기 전도성층을 건식식각하는 단계는, 상기 제1 도전형 반도체층 상에 형성된 전도성층이 잔존하지 않도록 수행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  4. 제1 항에 있어서,
    상기 제2 도전형 반도체층 및 활성층을 메사식각하는 단계 이후, 상기 전도성층을 형성하는 단계 이전에, 상기 메사식각에 의해 노출된 메사구조의 측면을 덮도록 패시베이션층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  5. 제1 항에 있어서,
    상기 전도성층을 건식식각하는 단계는,
    상기 제2 도전형 반도체층 및 제1 도전형 반도체층 상에 형성된 전도성층 영역에 제1 차 건식식각을 수행하는 단계; 및
    상기 제1 도전형 반도체층의 상면이 일부 식각되어 요철을 이루도록 상기 제1 도전형 반도체층 상에 형성된 전도성층 영역에 제2차 건식식각을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  6. 제5 항에 있어서,
    상기 제1차 건식식각을 수행하는 단계는, 상기 제2 도전형 반도체층 상에 형성된 전도성층 영역의 표면이 일부 식각되어 요철이 형성되되, 상기 전도성층 영역이 잔존하도록 수행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  7. 제1 항에 있어서,
    상기 전도성층은 투명 전도성 산화물층인 것을 특징으로 하는 반도체 발광소자 제조방법.
  8. 제7 항에 있어서,
    상기 전도성층은 600Å 내지 800Å의 두께로 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  9. 제 1항에 있어서,
    상기 전도성층을 형성하는 단계 이후, 상기 전도성층을 건식식각하는 단계 이전에, 상기 제1 도전형 반도체층 상에 형성된 전도성층 영역에 습식식각을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  10. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 마련하는 단계;
    상기 제1 도전형 반도체층의 일부가 노출되도록 상기 발광구조물을 메사식각하는 단계;
    상기 제1 도전형 반도체층이 다결정 전도성층과 계면을 이루도록 상기 노출된 제1 도전형 반도체층과, 제2 도전형 반도체층 상에 다결정 전도성층을 형성하는 단계; 및
    상기 제1 도전형 반도체층이 상기 계면에서 요철을 이루도록 상기 제1 도전형 반도체층 상에 형성된 상기 다결정 전도성층의 일부를 건식식각하는 단계를 포함하고,
    상기 다결정 전도성층의 일부를 건식식각하는 단계는,
    상기 제2 도전형 반도체층 상에 형성된 상기 다결정 전도성층의 다른 일부가 잔존하도록 수행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
KR1020130113896A 2013-09-25 2013-09-25 반도체 발광소자 제조방법 KR102075988B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130113896A KR102075988B1 (ko) 2013-09-25 2013-09-25 반도체 발광소자 제조방법
US14/285,102 US9142730B2 (en) 2013-09-25 2014-05-22 Method of manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130113896A KR102075988B1 (ko) 2013-09-25 2013-09-25 반도체 발광소자 제조방법

Publications (2)

Publication Number Publication Date
KR20150033953A KR20150033953A (ko) 2015-04-02
KR102075988B1 true KR102075988B1 (ko) 2020-03-02

Family

ID=52691295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130113896A KR102075988B1 (ko) 2013-09-25 2013-09-25 반도체 발광소자 제조방법

Country Status (2)

Country Link
US (1) US9142730B2 (ko)
KR (1) KR102075988B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
KR102530760B1 (ko) * 2016-07-18 2023-05-11 삼성전자주식회사 반도체 발광소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253647A (ja) * 2005-02-08 2006-09-21 Rohm Co Ltd 半導体発光素子およびその製法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0858110B1 (en) 1996-08-27 2006-12-13 Seiko Epson Corporation Separating method, method for transferring thin film device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100568830B1 (ko) * 2004-08-26 2006-04-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR101138973B1 (ko) 2004-12-27 2012-04-25 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
KR100650996B1 (ko) 2005-01-17 2006-11-29 주식회사 이츠웰 미세 돌기를 형성한 표면부를 포함하는 질화물 반도체 발광 다이오드 및 그의 제조방법
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR101129089B1 (ko) * 2005-09-27 2012-03-23 엘지이노텍 주식회사 수평형 발광 다이오드의 제조방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
TWI288979B (en) 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
KR100844722B1 (ko) 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
KR101028345B1 (ko) 2006-06-30 2011-04-11 주식회사 에피밸리 3족 질화물 반도체 발광소자의 제조 방법
KR100814463B1 (ko) 2006-07-25 2008-03-17 삼성전기주식회사 표면 요철 형성방법 및 그를 이용한 질화물계 반도체발광소자의 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101123009B1 (ko) 2008-11-14 2012-03-15 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 에칭방법
KR101025980B1 (ko) 2008-11-28 2011-03-30 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
US8088633B2 (en) 2009-12-02 2012-01-03 Ultratech, Inc. Optical alignment methods for forming LEDs having a rough surface
JP4996706B2 (ja) 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
KR20110103687A (ko) 2010-03-15 2011-09-21 삼성엘이디 주식회사 패턴 형성방법, 반도체 발광소자 제조방법 및 반도체 발광소자
KR101014071B1 (ko) 2010-04-15 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130009399A (ko) 2011-07-15 2013-01-23 포항공과대학교 산학협력단 발광다이오드용 기판의 제조방법, 이에 의해 제조된 발광다이오드용 기판 및 이 발광다이오드용 기판을 구비한 발광다이오드의 제조방법
KR20130022633A (ko) 2011-08-25 2013-03-07 엘지이노텍 주식회사 발광소자
US8759127B2 (en) 2011-08-31 2014-06-24 Toshiba Techno Center Inc. Gold micromask for roughening to promote light extraction in an LED
KR101381989B1 (ko) 2012-03-09 2014-04-07 서울바이오시스 주식회사 발광 다이오드 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253647A (ja) * 2005-02-08 2006-09-21 Rohm Co Ltd 半導体発光素子およびその製法

Also Published As

Publication number Publication date
KR20150033953A (ko) 2015-04-02
US9142730B2 (en) 2015-09-22
US20150087096A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
KR102198694B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR102037865B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR102075983B1 (ko) 반도체 발광소자
US9287446B2 (en) Nanostructure semiconductor light emitting device
US9484500B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR102070089B1 (ko) 반도체 발광소자 패키지 및 이를 이용한 조명장치
KR102188500B1 (ko) 발광다이오드 패키지 및 이를 이용한 조명장치
KR102019914B1 (ko) 발광 소자
US9461205B2 (en) Nanostructure semiconductor light emitting device
KR102227772B1 (ko) 반도체 발광소자
US9997668B2 (en) Semiconductor light-emitting device
US9548426B2 (en) Semiconductor light-emitting device
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
KR102188494B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US9269865B2 (en) Nanostructure semiconductor light emitting device
KR102037863B1 (ko) 반도체 발광소자 및 이를 포함하는 조명 장치
US20150207034A1 (en) Semiconductor light emitting device
KR102038885B1 (ko) 반도체 발광소자
US10862015B2 (en) Semiconductor light emitting device package
KR102070092B1 (ko) 반도체 발광소자
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR20140131695A (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant