KR20120027479A - 아연, 규소 및 산소 기재의 결합층을 사용하는 결합 방법 및 상응하는 구조 - Google Patents

아연, 규소 및 산소 기재의 결합층을 사용하는 결합 방법 및 상응하는 구조 Download PDF

Info

Publication number
KR20120027479A
KR20120027479A KR1020127000425A KR20127000425A KR20120027479A KR 20120027479 A KR20120027479 A KR 20120027479A KR 1020127000425 A KR1020127000425 A KR 1020127000425A KR 20127000425 A KR20127000425 A KR 20127000425A KR 20120027479 A KR20120027479 A KR 20120027479A
Authority
KR
South Korea
Prior art keywords
bonding layer
bonding
layer
elements
silicon
Prior art date
Application number
KR1020127000425A
Other languages
English (en)
Inventor
샨탈 아레나
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120027479A publication Critical patent/KR20120027479A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

본 발명의 구현예는 2 개 이상의 요소 (102, 114) 를 서로 부착시키기 위한 하나 이상의 결합층 (106) 을 포함하는 반도체 구조를 제작하기 위한 방법 및 구조에 관한 것이다. 상기 하나 이상의 결합층은 아연, 규소 및 산소로 적어도 실질적으로 구성될 수 있다.

Description

아연, 규소 및 산소 기재의 결합층을 사용하는 결합 방법 및 상응하는 구조 {METHOD OF BONDING USING A BONDING LAYER BASED ON ZINC, SILICON AND OXYGEN AND CORRESPONDING STRUCTURES}
본 출원은 2009 년 7 월 17 일에 출원된 미국 가특허 출원 일련 번호 61/226,353 의 출원일의 이점을 청구한다.
본 발명의 다양한 구현예는 일반적으로는 반도체 구조를 제작하기 위한 방법 및 구조, 더욱 특히는, 반도체 구조의 제작 동안 2 개 이상의 요소를 서로 부착시키기 위한 결합층을 형성하기 위한 방법 및 구조에 관한 것이다.
수 많은 반도체 구조는 2 개 이상의 요소를 서로 부착시켜 원하는 구조를 생성함으로써 제조된다. 이러한 접착 방법은 원하는 구조를 포함하는 요소가 통상의 수단, 예를 들어 직접 성장 또는 증착에 의해 쉽게 제작될 수 없을 때 이용될 수 있다.
2 개 이상의 요소의 부착은 결합 기술을 이용하여 통상적으로 수행된다. 이러한 결합 기술은 예를 들어, 분자, 융합, 금속성, 접착제, 솔더 및 직접 결합으로 통상 불리는 수 많은 방법을 포함한다. 예를 들어, 공개된 논문 [Tong et al., Materials , Chemistry and Physics 37:101 (1994), 표제 "Semiconductor wafer bonding: recent developments,"] 및 [Christiansen et al ., Proceedings of the IEEE 94 12 2060 (2006), 표제 "Wafer Direct Bonding: From Advanced Substrate Engineering to Future Applications in Micro/Nanoelectronics."] 를 참조한다.
요소를 서로 결합시키는 것은 통상적으로 요소 중 하나 이상의 표면 상에 결합층을 형성함으로써 보조된다. 결합층의 표면 화학은 2 개의 요소가 원치 않는 조기 분리 없이 결합된 반도체 구조 상에 추가의 가공이 수행될 수 있게 하는 충분한 결합 에너지로 부착될 수 있는 것처럼, 2 개의 요소의 서로에 대한 접착을 향상시킬 수 있다.
결합층은 예를 들어, 전도체 (예를 들어, 금속), 반도체 및 절연체를 비롯한 다수의 물질을 포함할 수 있다. 더욱 통상적인 결합층 중 하나는 실리케이트 예컨대, 예를 들어, 이산화규소를 포함하고, 이산화규소 표면의 표면 화학은 높은 결합 에너지를 생성할 수 있는 실라놀 (Si-OH) 기를 포함할 수 있다. 그러나, 절연 결합층을 사용하는 것은 결합된 요소들 사이의 전자 흐름을 방해할 수 있고, 이는 2 개 이상의 요소 사이의 전기 전도성을 저해 또는 방해할 수 있다.
2 개의 결합 요소 사이의 전자의 흐름, 그러므로 전류는 금속성 결합층을 이용함으로써 실현될 수 있다. 금속성 결합층은 다수의 상이한 금속성 물질, 예를 들어, 구리 및 금을 사용하여 제조되어 왔다. 그러나, 금속성 결합층의 사용은, 금속성 층이 특정 두께를 초과하는 경우 금속성 결합층이 광 전달을 실질적으로 방해할 수 있으므로, 결합된 구조를 통한 광 전달을 심각하게 제한할 수 있다. 그러므로, 금속성 결합층은 광학적, 광전자 또는 광발전 구조에 사용되는 것과 같이, 사용 동안 광이 전달될 수 있는 결합 요소의 경우에는 적합한 또는 이상적인 결합 물질이 아닐 수 있다.
본 발명의 다양한 구현예는 일반적으로는 제 1 요소 및 제 2 요소 중 하나 이상의 표면 상에 적어도 실질적으로 아연, 규소 및 산소로 구성되는 결합층을 제공하는 것을 포함하는 반도체 구조를 제작하기 위한 방법 및 구조를 제공한다. 본 발명의 특정 구현예에서, 방법은 또한 제 1 요소와 제 2 요소 사이에 결합층을 배치하는 단계 및 제 1 요소와 제 2 요소 사이에 배치된 결합층을 사용하여 결합 계면에서 제 1 요소 및 제 2 요소를 서로 부착시키는 단계를 포함한다.
본 발명의 다양한 구현예에는 또한 미리 개요된 방법에 의해 형성된 반도체 구조가 포함된다. 그러므로, 본 발명의 구현예에는 또한 제 1 요소 및 제 2 요소 및, 제 1 요소와 제 2 요소 사이에 배치되고 두 요소를 함께 결합시키는 하나 이상의 결합층으로서, 적어도 실질적으로 아연, 규소 및 산소로 구성되는 하나 이상의 결합층을 포함하는 반도체 구조가 포함된다.
본 발명의 요소의 추가의 양상 및 세부사항 및 대안적인 조합은 하기 상세한 설명으로부터 명백할 것이며, 또한 본 발명의 범주 내에 있다.
본 발명은 본 발명의 예시 구현예의 하기 상세한 사항을 참조로 하여 더욱 완전히 이해될 수 있으며, 이것은 다음과 같은 첨부된 도면에 설명된다:
도 1A-1D 는 결합층을 이용하여 다수의 요소를 서로 결합시키는데 사용하기 위한 본 발명의 구현예를 도식적으로 설명하고;
도 2A 및 2B 는 2 개 이상의 결합층을 이용하여 다수의 요소를 서로 결합시키는데 사용하기 위한 본 발명의 추가의 구현예를 도식적으로 설명하고;
도 3A 및 3B 는 하나 이상의 요소가 박형 (thinned) 이고, 추가의 층 구조가 하나 이상의 박형 요소 상에 형성되는 결합층을 이용하여 다수의 요소를 서로 결합시키는데 사용하기 위한 본 발명의 구현예를 도식적으로 설명하고;
도 4A-4C 는 다수의 결합층을 이용하여 다수의 요소를 서로 결합시키는데 사용하기 위한 본 발명의 또다른 추가의 구현예를 도식적으로 설명한다.
본원에 제시된 설명은 임의의 특정 물질, 장치, 시스템 또는 방법의 실제 견해인 것을 의미하는 것이 아니라, 단지 본 발명을 기술하기 위해 사용되는 이상적인 대표물이다.
제목은 단지 명확성을 위해, 임의의 의도된 제한이 없이 본원에 사용된다. 다수의 참조가 본원에 언급된다. 추가로, 상기에 어떻게 특징화되었는지와 관계없이 언급된 참조 중 어느 것도, 본원의 특허 청구 범위의 본 발명과 관련된 종래 기술로서 인정되는 것은 아니다.
본 발명의 예시 구현예가 도 1A-1D 를 참조로 하여 하기에 기재된다. 도 1A 는 제 1 요소 (102) 를 포함하는 반도체 구조 (100) 을 설명한다. 제 1 요소는 다수의 구조 및 물질을 포함할 수 있다. 예를 들어, 제 1 요소는 하나 이상의 층 구조, 소자 구조 및 결합된 구조 (2 개 이상의 층, 소자, 또는 서로 결합된 층 및 소자를 포함하는 구조) 를 포함할 수 있다.
더욱 상세히는, 층 구조는 적어도 실질적으로 단일 물질의 동종인 층을 포함할 수 있다. 일부 이러한 층 구조에는 자립형 기판 (FS-기판) 으로 당업계에 언급되는 것이 포함된다. 동종 물질은 예를 들어, 요소 또는 화합물 물질을 포함할 수 있고, 전도성 (예를 들어, 금속성), 반전도성 또는 절연성일 수 있다. 일부 구현예에서, 동종 물질은 규소, 게르마늄, 규소 카바이드, III-아르세나이드, III-포스파이드, III-니트라이드, III-안티모나이드, II-VI 화합물, 금속, 금속성 합금, 사파이어, 석영 및 산화아연 중 하나 이상을 포함할 수 있다.
부가적인 구현예에서, 제 1 요소 (102) 는 2 개 이상의 물질을 포함하는 이종 구조를 비롯한 층 구조를 포함할 수 있다. 이러한 이종 구조에는 기재 기판 상의 주형 구조 (예를 들어, 반도체 층) 가 포함될 수 있다. 이러한 구현예에서, 주형 구조 및 기재 기판은 이전에 언급된 바와 같은 물질을 포함할 수 있다. 추가로, 층 구조에는 층 더미를 형성하기 위해 서로의 상부에 성장된, 증착된 또는 위치한 2 개 이상의 물질이 포함될 수 있다. 또한, 이러한 구조에는 이전에 언급된 물질이 포함될 수 있다.
본 발명의 추가의 구현예에서, 제 1 요소 (102) 는 소자 구조를 포함할 수 있다. 소자 구조는 능동 부품, 수동 부품 및 이의 혼합물을 포함할 수 있다. 소자 구조는 예를 들어, 스위칭 구조 (예를 들어, 트랜지스터, 등), 발광 구조 (예를 들어, 레이저 다이오드, 발광 다이오드, 등), 수광 구조 (예를 들어, 도파관, 스플리터, 믹서, 광다이오드, 태양 전지, 태양 서브전지 (subcell) 등), 마이크로전자기계 시스템 구조 (예를 들어, 가속도계, 압력 센서 등) 를 포함할 수 있다. 소자 구조 (즉, 결합을 위한 제 1 요소) 가, 하나 이상의 추가의 요소와 결합되는 경우 기능적 소자 구조를 생성하는 비-기능적 부품 부분을 포함할 수 있다는 것을 유념해야만 한다. 또한 소자 구조를 포함하는 물질이 상기 이전에 언급된 것들을 포함할 수 있다는 것을 유념해야만 한다.
본 발명의 또다른 추가의 구현예에서, 제 1 요소 (102) 는 공지된 방법 및/또는 본원에 기재된 본 발명의 방법을 이용하여 2 개 이상의 요소가 함께 부착되고 결합되는 결합된 구조를 포함할 수 있다. 이러한 결합된 구조는 이하 본원에 더욱 상세히 논의된다.
도 1B 는 제 1 요소 (102) 및 결합층 (106) 을 포함하는 반도체 구조 (104) 를 설명한다. 결합층 (106) 은 제 1 요소 (102) 의 표면 (108) 에 인접하여 형성될 수 있다. 결합층은 아연, 규소 및 산소를 포함할 수 있다. 일부 구현예에서, 결합층은 아연, 규소 및 산소로 본질적으로 이루어질 수 있다. 일부 구현예에서, 결합층 (106) 은 화합물 ZnSiO 를 포함할 수 있으며, ZnSiO 화합물의 화학량론은 어떠한 방식으로도 제한되지 않는다.
본 발명의 일부 구현예에서, 결합층 (106) 은 약 10 nm 초과, 또는 추가의 구현예에서 150 nm 초과, 또는 또다른 추가의 구현예에서 1000 nm 초과의 두께 d 1 (도 1B 에서 예증된 바와 같은) 을 갖는다. ZnSiO 결합층 (106) 의 조성물은 대부분의 총 두께 d 1 에 걸쳐서 전체적으로 적어도 실질적으로 일정할 수 있거나, 또는 조성물은 결합층 (106) 의 원하는 특성에 따라, 두께 d 1 를 통해 가변될 수 있다. 예를 들어, 결합층 (106) 은 표면 (108) 에 인접한 두께 d 2 내에 조성물을 가질 수 있고, 두께 d 2 외부의 결합층 (106) 의 조성물은 두께 d 2 내의 결합층 (106) 의 조성물과 동일 또는 상이할 수 있다. 또한, 결합층 (106) 의 결합 표면 (110) 은 결합 표면 (110) 의 표면 화학이 추가의 요소에 대한 결합층 (106) 의 부착을 보조할 수 있는 방식으로 처리 또는 형성될 수 있다.
결합층 (106) 은 화학적 진공 증착 (CVD) (예를 들어, 금속유기 화학적 진공 증착 (MOCVD) 또는 분자 빔 에피탁시 (MBE)), 물리적 진공 증착 (PVD) (예를 들어, 펄스 레이저 증착 (PLD), 전자-빔 증발, 또는 스퍼터링 (sputtering)) 을 포함하는 다수의 방법에 의해 제 1 요소 (102) 의 표면 (108) 상에 형성될 수 있다. 예를 들어, Veeco Compound Semiconductor, Inc. 및 Structured Materials Industries, Inc. 모두에서 ZnSiO 의 증착용 CVD 반응기를 생산한다. 예를 들어, Mitrovic et al . 에 의해 2006 년 10 월 6 일에 출원된 미국 특허 출원 일련 번호 11/544,075 (미국 특허 출원 공개 번호 2007/0134419 A1, 2007 년 6 월 14 일에 공개됨), 및 Tompa et al . 에 의해 2007 년 10 월 10 일에 출원된 미국 특허 출원 일련 번호 11/973,766 (미국 특허 출원 공개 번호 2008/0142810 A1, 2008 년 6 월 19 일에 공개됨) 를 참조한다.
결합층 (106) 은 제 1 요소 (102) 를 CVD 반응기 (예를 들어, MOCVD 반응기) 에 넣음으로써 형성될 수 있다. 디에틸아연 (C2H5)2Zn 은 결합층 (106) 의 아연 성분에 대한 전구체로서 사용될 수 있고, 실란은 결합층 (106) 의 규소 성분에 대한 전구체로서 사용될 수 있고, 산화 기체 예컨대, 예를 들어, 산소는 결합층 (106) 의 산소 성분에 대한 전구체로서 사용될 수 있다. 반응기 온도는 약 400℃ 내지 약 700℃ 의 온도에서 유지될 수 있고, 챔버 압력은 약 5 Torr 내지 약 25 Torr 로 유지될 수 있다.
ZnSiO 는 또한 펄스 레이저 증착 (PLD) 을 이용하여 형성될 수 있다. 예를 들어, 제 1 요소 (102) 는 진공 챔버 내에 적하될 수 있고, 레이저는 아연 실리케이트 세라믹 표적으로부터 물질을 제거하는데 사용될 수 있다. 제거된 물질은 ZnSiO 로서 요소 (102) 의 표면 (108) 상에 증착될 수 있다. 예를 들어, 공개 논문 [Yan et al , Thin Solid Films 515:1877 (2006), 표제 "Fabrication and characterization of photoluminescent Mn-doped-Zn2SiO4 films deposited on silicon by pulsed laser deposition."] 을 참조한다.
결합층 (106) 의 조성물을 조절하는 것 외에도, 결합층 (106) 의 전도성은 의도적인 원자 도핑 (예를 들어, 원자로의 도핑) 을 통해 관리될 수 있다. ZnO 기재 및 ZnSiO 유형 물질에 의도적인 도핑을 산출하기 위해 다수의 도펀트가 당업계에 알려져 있다. 예를 들어, n-유형 도핑은 트리메틸알루미늄, 트리메틸갈륨, 트리메틸인듐 등과 같은 전구체를 이용하여 Al, Ga, In, N, P 및 Sb 와 같은 도펀트의 도입을 통해 관찰되어 왔다. 추가의 구현예에서, ZnSiO 기재 결합층 (106) 은 원자 도펀트의 도입 없이 전도성일 수 있다. 예를 들어, ZnSiO 내의 전도성은 예를 들어, 결정 격자 내 원자 결원 또는 결정 격자 내에 사이 공간 내 원자의 존재와 같은 ZnSiO 물질의 결정 격자 내 고유의 결함으로부터 초래될 수 있다.
도 1C 는 제 1 요소 (102), 결합층 (106) 및 제 2 요소 (114) 를 포함하는 반도체 구조 (112) 를 나타낸다. 제 2 요소 (114) 는 제 1 요소 (102) 에 관해 이전에 기재된 모든 구조, 소자 및 물질을 포함할 수 있다. 본 발명의 본 구현예에서, 제 2 요소 (114) 의 표면 (116) 은 결합층 (106) 의 결합 표면 (110) 에 결합될 수 있다. 제 2 요소 (114) 의 표면 (116) 과 결합층 (106) 의 결합 표면 (110) 사이의 적정한 결합을 용이하게 하기 위해, 제 2 요소 (114) 의 표면 (116) 을 세정할 수 있고, 약 1 nm 미만의 표면 실효 (rms) 조도를 가질 수 있다. 또한, 제 2 요소 (114) 의 표면 (116) 은 표면 (116) 의 표면 화학이 결합층 (106) 의 접촉 결합 표면과의 분자 접착을 촉진하는 방식으로 처리 또는 형성될 수 있다.
도 1D 는 제 1 요소 (102) 및 제 2 요소 (114) 를 포함하는 반도체 구조 (118) 을 나타낸다. 반도체 구조 (118) 에서, 제 2 요소 (114) 는 제 1 요소 (102) 와 제 2 요소 (114) 사이에 배치되는 결합층 (106) 을 통해 제 1 요소 (102) 에 결합된다. 결합층 (106) 을 통한 제 1 요소 (102) 의 제 2 요소 (114) 에 대한 결합은 결합 계면 (120) 을 생성하며, 상기 결합 계면 (120) 은 결합층 (106) 의 결합 표면 (110) 과 제 2 요소 (114) 의 표면 (116) 사이의 계면이다.
결합층 (106) 을 통한 제 1 요소 (102) 의 제 2 요소 (114) 에 대한 결합은 분자 접착 (즉, 풀, 왁스, 솔더 등을 사용하지 않는 결합) 에 의해 생성될 수 있다. 예를 들어, 결합 공정은 결합 표면 (110) 및 표면 (116) 이 충분히 부드럽고 입자 및 오염이 없으며, 표면 (110), (116) 이 이들 사이에 접촉이 개시될 수 있도록 서로에 대해 충분히 가까울 (통상 5 nm 미만의 거리) 것을 필요로 할 수 있다. 이러한 근접성을 가질 때, 결합 표면 (110) 과 표면 (116) 사이의 인력이 분자 접착을 야기하기에 충분히 높을 수 있다 (모든 인력 (예를 들어, 반 데르 발스 (Van Der Waals) 힘) 에 의해 유도되는 결합은 결합되는 2 개의 표면 (110), (116) 의 원자 또는 분자 사이에 전자적 상호작용을 야기함).
분자 접착의 개시는 통상적으로는, 개시점으로부터 결합파의 전파를 촉발하기 위해 또다른 요소와 가깝게 접촉하는 요소 상에서 예를 들어, TEFLON？ 스타일러스를 사용하는 국소화된 압력의 적용에 의해 달성될 수 있다. "결합파" 라는 용어는 개시점으로부터 뻗어나가고 결합 계면 (120) 에서 결합층 (106) 과 제 2 요소 (114) 사이에 가깝게 접촉하는 전체 표면에 걸쳐 개시점으로부터 인력의 파급에 상응하는 결합 또는 분자 접착의 앞쪽을 말한다.
본 발명의 일부 구현예에서, 결합 계면 (120) 에 인접한 결합층 (106) 의 조성물은 적어도 실질적으로 규소 및 산소로 구성될 수 있다. 더욱 특히, 결합 계면 (120) 에 인접한 결합층 (106)의 조성물은 본질적으로 규소 및 산소로 이루어질 수 있다. 예를 들어, 결합층 (106) 의 조성물은 표면 (110) 에 인접하고 결합 계면 (120) 에 인접한 거리 d 2 내에 산화규소로 본질적으로 이루어질 수 있다. 결합층 (106) 의 일부가 산화규소로 본질적으로 이루어질 수 있다고 말할 때, 이것은 결합 표면 (110) 에 인접한 산화규소 물질의 화학량론을 제한하는 것이 결코 아니고, 예를 들어 산화규소 물질에는 SiO, SiO2 또는 더욱 일반적으로는 SiOx 가 포함될 수 있다. 결합층 (106) 이 산화규소로 실질적으로 구성될 수 있는 결합 표면 (110) 에 인접한 거리 d 2 는 약 0.5 nm 이하, 또는 추가의 구현예에서, 약 1 nm 이하, 또는 또다른 추가의 구현예에서, 약 5 nm 이하의 두께를 가질 수 있다. 산화규소로 실질적으로 구성되는 층 d 2 의 두께는 결합층 (106) 의 전기 전도성을 실질적으로 보존하기 위해 최소화될 수 있다.
결합 계면 (120) 에 인접한 결합층 (106) 의 조성물은 다수의 방법을 이용하여 조절될 수 있다. 예를 들어, CVD 에 의해 형성되는 ZnSiO 의 조성물은 반응기의 증착 파라미터를 변경시킴으로써 가변될 수 있으며, 이러한 파라미터에는 온도, 압력 및 전구체 흐름 속도가 포함된다. 예를 들어, 결합층 (106) 내 규소의 % 함량은 규소 전구체의 흐름 속도를 증가시킴으로써 증가될 수 있는 반면 (반대도 마찬가지임), 결합층 (106) 내 아연의 % 함량은 아연 전구체의 흐름 속도를 감소시킴으로써 감소될 수 있다 (반대도 마찬가지임). ZnSiO 층이 PLD 에 의해 형성되는 본 발명의 다른 구현예에서, ZnSiO 의 조성물 내의 변화는 예를 들어, ZnSiO, ZnOx 및 SiOx 표적을 사용하는 조성물을 가변시키는 다중 표적 물질을 이용함으로써 달성될 수 있다.
결합 계면 (120) 에 인접한 결합층 (106) 의 조성물을 조절하는 것 외에도, 결합층 (106) 의 결합 표면 (110) 의 표면 화학은 또한 효과적인 부착을 생성하기 위해 조절될 수 있다. 결합 표면 (110) 이 제 2 요소 (114) 의 표면 (116) 에 대한 분자 접착을 촉진하기에 적합한 표면을 포함하는 식으로, 결합층 (106) 의 결합 표면 (110) 은 그러한 방식으로 형성될 수 있고, 또는 결합 표면 (110) 은 그러한 방식으로 결합층 (106) 의 형성 후에 처리될 수 있다. 예를 들어, 결합층 (106) 의 결합 표면 (110) 은 다수의 히드록실기 (-OH) (예를 들어, 실라놀 기 (Si-OH)) 를 포함할 수 있고, 이것은 분자 접착을 촉진할 수 있다. 또한, 결합 표면 (110) 은 제 2 요소 (114) 와의 충분한 결합 강도를 확보하기 위해 표면 오염이 없어야만 하고 대략 5 nm 미만의 표면 조도를 가져야한다.
결합층 (106) 을 통한 제 2 요소 (114) 에 대한 제 1 요소 (102) 의 결합 시에, 추가의 후속 결합 처리가 수행될 수 있다. 예를 들어, 반도체 구조 (118) 은 제 1 요소 (102), 결합층 (106), 및 제 2 요소 (114) 사이의 결합 강도를 증가시키기 위해 100℃ 내지 1500℃ 의 온도에서 어닐링될 수 있다. 반도체 구조 (118) 의 결합 강도의 증가는 예컨대 가능한 추가의 공정 동안 발생할 수 있을, 반도체 구조 (118) 의 원치않는 분리 가망성을 감소시키기 위해 수행될 수 있다.
결합층 (106) 을 통한 제 2 요소 (114) 에 대한 제 1 요소 (102) 의 결합은 제 1 요소와 제 2 요소 사이에 광학적 및 전기적 커플링을 생성할 수 있다. 본 발명의 구현예에서, 결합층 (106) 은 전기 전도성이고 광 투과성이어서 제 1 요소와 제 2 요소 사이에 전류 및 광학 광자에 대한 경로를 제공할 수 있다. 그러므로 반도체 구조 (118) 은 전류의 흐름을 가능하게 하는 충분한 전기 전도성을 갖는 하나 이상의 결합층을 포함할 수 있다. 또한, 반도체 구조 (118) 은 전류의 흐름을 가능하게 할 정도로 충분히 낮은 전기 저항률을 갖는 하나 이상의 결합층을 포함할 수 있다. 반도체 구조 (118) 은 또한 원하는 에너지 광이 결합층을 통해 전달될 수 있을 정도로 충분한 광학적 투과율을 갖는 하나 이상의 결합층을 포함할 수 있고, 예를 들어 특정 구현예에서 결합층 (106) 은 0.4 eV 내지 4.0 eV 의 에너지 광에 대해 투과성일 수 있으나, 본 발명의 다른 구현예에서 결합층은 더욱 큰 범위의 전자기 에너지에 대해 투과성일 수 있다.
본 발명의 추가의 구현예는 도 2A 및 2B 를 참조로 하여 하기에 기재된다. 도 2A 및 2B 에 예증된 구현예는 도 1A-1D 에 이전에 개요된 것과 유사하다. 그러나, 이들 추가의 구현예에서, 결합층은 각각의 요소의 표면 상에, 즉, 제 1 요소 및 제 2 요소 모두의 표면 상에 형성되며, 결합 계면은 2 개의 결합층 사이에 배치되는 식으로 형성된다.
더욱 상세히는, 도 2A 는 제 1 요소 (202), 결합층 (206), 제 2 요소 (214) 및 결합층 (215) 를 포함하는 반도체 구조 (200) 을 설명한다. 제 1 요소 (202) 및 제 2 요소 (214) 는 도 1A-1D 의 요소 (102), (114) 와 관련하여 이전에 기재된 구조, 소자 및 물질 중 임의의 것을 포함할 수 있다. 또한, 결합층 (206) 및 (215) 및 결합 표면 (210) 및 (217) 은 도 1A-1D 의 결합층 (106) 및 결합 표면 (110) 과 관련하여 이전에 기재된 특성 중 임의의 것을 포함할 수 있다. 결합층 (206) 은 제 1 요소 (202) 상에 형성되어 구조 (219) 를 형성할 수 있고, 결합층 (215) 는 제 2 요소 (214) 상에 형성되어 구조 (221) 을 형성할 수 있다.
도 2B 는 제 1 요소 (202), 결합층 (206), 제 2 요소 (214) 및 결합층 (215) 를 포함하고, 구조 (219) 및 (221) 이 결합층 (206) 및 (215) 를 통해 서로 결합되어 제 1 요소 (202) 및 제 2 요소 (214) 사이에, 더욱 특히, 결합층 (206) 및 결합층 (215) 사이에 배치된 결합 계면 (220) 을 생성하는 반도체 구조 (204) 를 설명한다. 결합 구조 (219) 및 (221) 에 대한 방법은 도 1A-1D 의 요소 (102), (114) 의 결합에 대해 이전에 기재된 방법 중 임의의 것을 포함할 수 있다. 요소 (202) 및 (214) 각각에 대한 결합층을 이용하는 요소 (202) 및 (214) 의 부착은 후속 가공을 위해 원하는 결합 강도를 갖는 결합 계면 (220) 의 생성을 보조할 수 있다.
본 발명의 추가의 구현예는 도 3A 및 3B 를 참조로 하여 기재된다. 도 3A 및 3B 에 설명된 구현예는 도 1A-1D 를 참조로 하여 기재된 것과 유사하다. 본 발명의 상기 추가의 구현예에서, 하나 이상의 요소는 추가의 층 구조의 후속 형성을 위해 박형화되고 이용될 수 있다.
도 3A 및 3B 를 참조로 하여 기재된 본 발명의 구현예는 도 1D 의 반도체 구조 (118) (또는 대안적으로는, 도 2B 의 반도체 구조 (204) 는 동일한 방식으로 사용될 수 있을 것이다) 로 시작된다. 제 1 요소 (302) 및 제 2 요소 (314) 는 도 1A-1D 의 요소 (102), (114) 와 관련하여 이전에 기재된 모든 구조, 소자 및 물질을 포함할 수 있다. 본 발명의 특정 구현예에서, 제 2 요소 (314) 는 결정 물질, 예컨대 예를 들어, 반도체 물질, 예컨대 본원에 이전에 언급된 것 중 임의의 것을 포함할 수 있다.
도 3A 는 제 1 요소 (302), 결합층 (306) 및 박형화 제 2 요소 (314') 를 포함하는 반도체 구조 (300) 을 설명한다. 환영 영역(phantom region) (314) 는 박형 제 2 요소 (314') 를 형성하기 위해 제 2 요소 (314) 를 박형화하는데 사용되는 박형화 공정 전의 제 2 요소 (314) 의 본래 두께를 나타낸다. 나머지 박형 요소 (314') 는 박형화 공정 후 결합 계면 (320) 을 통해 결합층 (306) 에 부착되어 남아있을 수 있다.
박형 요소 (314') 를 남기기 위한 제 2 요소 (314) 의 박형화는 당업계에 공지된 다수의 박형화 방법 중 임의의 것을 이용하여 수행될 수 있다. 예를 들어, 결합층 (306) 을 사용하는 제 1 요소 (302) 에 대한 제 2 요소 (314) 의 결합 전에, 이온 주입 공정이 제 2 요소 (314) 의 표면 (316) 을 통해 수행되어 제 2 요소 (314) 내의 취약 구역을 생성할 수 있고, 취약 구역은 표면 (316) 에 대해 실질적으로 평행한 방향이다. 결합시, 에너지가 반도체 구조 (300) 에 도입될 수 있다. 예를 들어, 화학, 기계 및 열 에너지 중 임의의 것 (이의 조합 포함) 이 결합 공정 동안 반도체 구조 (300) 에 도입될 수 있다. 상기 에너지는 취약 구역에서 제 2 요소 (314) 내에 분할을 야기할 수 있고, 결합층 (306) 에 의해 제 1 요소 (302) 에 결합된 제 2 요소 (314) 의 일부 (즉, 박형 요소 (314')) 를 남긴다. 본 발명의 추가의 구현예에서, 박형 요소 (314') 를 제조하기 위한 제 2 요소 (314) 의 박형화는 에칭법, 폴리싱법, 레이저 리프트-오프 (lift-off) 법, 분쇄법 또는 이러한 방법의 조합에 의해 수행될 수 있다. 예를 들어, 화학적 기계적 폴리싱 (CMP) 공정이 사용되어 박형 요소 (314') 를 제공할 수 있다. 본 발명의 특정 구현예에서, 레이저 리프트-오프가 이용되어 제 2 요소 (314) 를 박형화할 수 있다. 예를 들어, 제 2 요소는 레이저 배출이 제 2 요소 (314) 의 나머지 부분으로부터 박형 요소 (314') 를 방출하는 이종 구조의 하나의 층에 흡수될 수 있는 2 개 이상의 물질을 포함하는 이종 구조를 포함할 수 있고, 예를 들어, Kelly et al . 에 의해 2003 년 5 월 6 일에 출원된 미국 특허 번호 6,559,075 를 참조한다. 박형 요소 (314') 는 d 3 의 두께를 가질 수 있다. 일부 구현예에서, 두께 d 3 은 약 100 ㎛ 미만일 수 있다. 더욱 특히, 박형 요소의 두께 d 3 은 약 50 ㎛ 미만, 또는 심지어 약 20 ㎛ 미만일 수 있다.
도 3B 는 제 1 요소 (302), 결합층 (306), 박형 요소 (314') 및 추가의 층 구조 (322) 를 포함하는 반도체 구조 (304) 를 설명한다. 본 발명의 일부 구현예에서, 추가의 층 구조 (322) 는 추가의 소자 구조, 결합된 구조 및/또는 층 구조를 포함할 수 있다. 예를 들어, 추가의 층 구조 (322) 는 추가의 결정 물질, 예컨대 박형 요소 (314') 의 구조와 실질적으로 매칭된 결정 격자 구조를 갖는 추가의 반도체 층 구조를 포함할 수 있다. 추가의 층 구조 (322) 는 소자 형성에 적합한 하나 이상의 반도체 층을 포함할 수 있다. 예를 들어, 추가의 층 구조 (322) 는 발광 다이오드, 레이저 다이오드, 트랜지스터, 태양 전지, 광 소자, 마이크로전자기계 시스템 등의 제조에 적합한 반도체 층 구조를 포함할 수 있다. 예를 들어, 박형 요소 (314') 는 III-니트라이드 물질, 예컨대, 예를 들어, 갈륨 니트라이드 (GaN) 를 포함할 수 있고, 추가의 층 구조 (322) 는 소자 구조의 제조에 적합한 추가의 III-니트라이드 물질, 예컨대 GaN 또는 인듐 갈륨 니트라이드 (InGaN) 를 포함할 수 있다.
본 발명의 부가적인 구현예는 도 4A-4C 를 참조로 하여 하기에 기재된다. 도 4A-4C 에 설명되는 구현예는 도 1A-1D 을 참조로 하여 이전에 기재된 것들과 유사하다. 그러나 도 4A-4C 의 구현예에서는, 도 1A-1D 의 방법을 이용하여 형성되는 반도체 구조에 부가적인 요소가 결합된다. 다른 말로 하면, 본 발명의 구현예에 따라 결합되는 요소 중 하나 이상은 결합된 구조를 포함할 수 있다.
도 4A-4C 를 참조로 하여 기재되는 본 발명의 구현예는 도 1D 의 반도체 구조 (118) (또는 대안적으로는, 도 2B 의 반도체 구조 (204) 는 동일한 방식으로 사용될 수 있을 것이다) 로 시작된다. 도 4A 는 결합된 구조, 예를 들어, 결합된 반도체 구조 (118) (도 1D 의) 을 포함하는 제 1 요소 (402) 를 설명한다. 제 2 요소 (414) 는 추가의 요소 (426) 의 표면 상에 배치된 결합층 (424) 를 포함한다. 추가의 요소는 이전에 기재된 바와 같은 소자 구조, 결합된 구조 또는 층 구조를 포함할 수 있다.
도 4B 는 사이의 결합 계면 (428) 에서 결합층 (424) 를 통해 제 2 요소 (414) 에 부착되고 결합된 제 1 요소 (402) 를 포함하는 반도체 구조 (404) 를 설명한다. 결합된 구조 (402) (제 1 요소) 는 결합층 (424) 를 통해 제 2 요소 (414) 에 스스로 결합된다. 본 공정은 원하는 구조가 제조될 때까지 여러번 반복될 수 있다. 예를 들어, 도 4C 는 결합 계면 (438) 에서 결합층 (434) 를 통해 제 2 요소 (432) (결합층 (434) 및 추가의 요소 (436) 을 포함) 에 부착된 제 1 요소 (430) (도 4B 의 반도체 구조 (404)) 을 포함하는 반도체 구조 (412) 를 설명한다.
실시예
본 발명의 구현예를 추가로 설명하기 위해 비-제한적인 실시예가 이제 기재된다. 하기 실시예에서, 파라미터 (예를 들어, 물질, 구조 등) 는 단지 예시 목적을 위한 것이지, 본 발명의 구현예를 제한하고자 하는 것이 아닌 것으로 이해되어야만 한다.
도 1A 를 참조로 하여, 제 1 요소 (102) 는 규소 카바이드 (SiC) 기판을 포함한다. SiC 기판은 MOCVD 반응기 챔버 내에 위치하고, 아연 공급원으로서 디에틸아연, 규소 공급원으로서 실란 및 산소 공급원으로서 산소을 이용하고, ZnSiO 결합층 (106) (도 1B) 이 SiC 기판 (102) 의 표면 (108) 상에 형성된다. 결합층 (106) 은 약 50 - 500 nm 의 두께를 갖는다. ZnSiO 결합층 (106) 의 성장 동안, 아연 전구체는 감소하고 규소 전구체는 증가하여 결합층의 두께 d 2 가 SiO2 로 적어도 실질적으로 구성되게 된다 (아연이 적어도 실질적으로 없을 수 있다).
제 2 요소 (114) (도 1C) 는 레이저 다이오드 소자 구조의 제조에 적합한 III-니트라이드 물질 층 구조를 포함하는 층 구조를 포함한다. 이러한 소자 구조에는 p-유형 및 n-유형 도핑 영역, 도파관 층, 피복층(cladding layer) 및 양자우물 영역이 포함될 수 있다. 이러한 구조의 예는 당업계에 공지되어 있다. 예를 들어, 문헌 [S. Nakamura, et al . 2000 "The Blue Laser Diode: The Complete Story," Springer-Verlag] 을 참조한다. 레이저 다이오드 소자 구조를 포함하는 제 2 요소 (114) 를 ZnSiO 결합층 (106) 에 결합시킬 때, 추가의 가공이 수행되어 기능적 소자를 제조할 수 있다. 이러한 추가의 가공에는 금속화, 패키징 등을 포함하는 백-엔드-오브-라인 (back-end-of-line) 가공이 포함될 수 있다.
이전 실시예는 도 2A 및 2B 를 참조로 하여 설명된 구현예를 이용하여 유사하게 수행될 수 있다. 본 구현예에서, ZnSiO 결합층 (206) 은 SiC 기판 (202) 상에 증착될 수 있을 뿐만 아니라, 이전 실시예에서와 같이, 추가의 ZnSiO 결합층 (215) 는 상기 개요된 바와 동일한 방법을 사용하여 III-니트라이드 물질 층 구조 (214) 의 표면 상에 증착될 수 있다. 그 다음 요소 (219) 및 (221) 을 함께 모아 분자 결합을 사용하여 부착하여 도 2B 에서 제시되는 바와 같이 결합 계면 (220) 을 제조할 수 있다.
추가의 예는 도 3A 및 3B 를 참조로 하여 설명된다. 도 3A 에서, 제 1 요소 (302) 는 사파이어 (Al2O3) 기판을 포함할 수 있다. 사파이어 기판을 MOCVD 반응기 챔버 내에 두고, 상기 기재된 바와 같이 그 위에 ZnSiO 결합층 (306) 을 형성한다. 결합층 (306) 의 성장 동안, 반응기 챔버 내로의 아연 전구체의 흐름은 감소하고, 규소 전구체의 흐름은 증가하여, 결합층의 두께 d 2 가 적어도 ㅅ실질적으로 O2 로 구성된다.
제 2 요소 (314) 는 갈륨 니트라이드 기판을 포함한다. 갈륨 니트라이드 기판은 자립식 갈륨 니트라이드 기판을 포함할 수 있다. 결합 전에, 이온 이식이 자립식 갈륨 니트라이드 기판의 표면 (316) 내에 수행되어 갈륨 니트라이드 자립식 기판의 벌크 내로 약 500 nm 의 깊이에서 표면 (316) 에 실질적으로 평행인 방향의 취약 구역을 형성한다. 자립식 갈륨 니트라이드를 포함하는 제 2 요소를 이어서, 결합층 (306) 을 사용하여 사파이어 와이퍼를 포함하는 제 1 요소 (302) 에 결합시킨다. 요소 (302) 및 (314) 의 결합시, 자립식 갈륨 니트라이드 기판을 그곳의 취약 영역을 따라 균열시키기 위해 100℃ - 1500℃ 의 가열 공정을 반도체 구조 (304) 에 적용하여, 박형 요소 (314') 를 뒤에 남기며, 이것은 갈륨 니트라이드의 시드층을 포함하고 결합층 (306) 에 결합된다.
박형 갈륨 니트라이드 시드층을 포함하는 박형 요소 (314') 의 형성시, 추가의 층 구조 (322) 가 박형 요소 (314') (박형 갈륨 니트라이드 시드층) 상에 형성된다. 본 실시예에서, 추가의 층 구조 (322) 는 III-니트라이드 기재 발광 다이오드를 포함한다. 이러한 발광 다이오드 구조는 p-유형 및 n-유형 도핑 영역, 피복층, 도파관 층 및 양자우물 영역을 포함할 수 있다. 이러한 구조의 예는 당업계에 알려져 있다. 예를 들어, 문헌 [S. Nakamura, et al . 2000, "The Blue Laser Diode: The Complete Story," Springer-Verlag] 를 참조한다.
추가의 층 구조 (322) 는 부가적으로 추가로 가공되어 필요하다면 이전에 개요된 바와 같이 기능적 소자를 제조할 수 있다. 발광 다이오드 소자로부터의 광 출력은 ZnSiO 결합층 (306) 을 통해 방출될 수 있고, 결합층 (306) 의 조성물이 결합층 (306) 을 발광 다이오드로부터 방출되는 광에 대해 광학적으로 투과성이 되도록 조절될 수 있기 때문이다.
추가의 예는 도 4A-4C 를 참조로 하여 설명된다. 도 4A 에서, 제 1 요소 (402) 는 결합된 구조를 포함한다. 본 실시예에서 결합된 구조는 추가의 제 1 요소 (102) 를 포함하며, 이것에는 그 위에 형성된 제 1 광발전 서브전지(photovoltaic subcell) (102") 를 갖는 기재 기판 (102') 가 포함된다. 제 1 광발전 서브전지 (102") 는 예를 들어, 화학적 진공 증착 (CVD) 법에 의해 기재 기판 (102') 상에 형성될 수 있다. ZnSiO 결합층 (106) 은 이전에 개요된 방법을 사용하여 제 1 광발전 서브전지 (102") 상에 증착될 수 있다. 제 1 광발전 서브전지 (102") 는 이전에 개요된 물질과 같은 물질 (예를 들어, III-아르세나이드, III-안티모나이드, III-니트라이드, III-포스파이드 및 이들의 혼합물 (예컨대, 예를 들어, 혼합된 아르세나이드 및 포스파이드 및 혼합된 아르세나이드 및 니트라이드)) 을 포함하는 하나 이상의 층을 포함할 수 있다. 본 발명의 일부 구현예에서, 제 1 광발전 서브전지 (102") 는 n-유형 및 p-유형 도핑층을 포함할 수 있고, Ge, GaInAs 또는 GaInP 를 포함할 수 있다.
결합된 구조 (402) 의 요소 (114) 는 ZnSiO 층 (106) 에 결합된 제 2 광발전 서브전지를 포함할 수 있다. 제 2 광발전 서브전지는 이전에 개요된 바와 같은 물질, 구조 및 도핑 유형을 포함할 수 있고, 일부 구현예에서, GaAs 또는 GaInP 를 포함할 수 있다.
결합된 구조 (402) 에 결합되는 제 2 요소 (414) 에는 또한 제 3 광발전 서브전지를 포함하는 추가의 요소 (426) 이 포함될 수 있다. 이전에 기재된 바와 같이, 제 3 광발전 서브전지는 많은 물질, 많은 구조 및 도핑 유형을 포함할 수 있다. 본 발명의 일부 구현예에서, 제 3 광발전 서브전지는 InGaP, AlInP, 또는 InGaN 과 같은 물질을 포함할 수 있다. ZnSiO 결합층 (424) 는 추가의 요소 (426) 상에 이어서 증착되어 제 2 요소 (414) 를 생성한다. 도 4B 는 결합된 구조를 포함하는 제 1 요소 (402) 와 제 2 요소 (414) 의 결합으로 구조 (404) 를 생성하는 것을 설명한다. 구조 (404) 는 요소 (102) 의 일부로서의 제 1 광발전 서브전지 (102"), 제 2 광발전 서브전지 (114) 및 제 3 광발전 서브전지 (426) 을 포함한다. 다중 서브전지의 형성은, 다중접합 광발전 태양 전지를 포함하는 반도체 구조 (404) 를 형성한다.
추가의 구현예에서, 추가의 서브전지 (즉, 제 4 서브전지 (436)) 는 ZnSiO 결합층 (434) 를 통해 다중접합 광발전 구조 (404) 에 결합되어, 도 4C 에서 제시되는 바와 같이 4 개의 서브전지를 포함하는 다중접합 광발전 태양 전지를 생성할 수 있다. 제 4 서브전지는 이전에 기재된 바와 같은 물질, 구조 및 도핑 유형을 포함할 수 있다. 일부 구현예에서, 제 4 서브전지는 InGaP, AlInP 또는 InGaN 을 포함할 수 있다. 추가의 보조층이 다중접합 광발전 태양 전지 구조 내에 포함될 수 있다는 것을 유념해야만 한다. 이러한 보조층은 명확성을 위해 도면에서 생략되어 있으나, 광발전 서브전지 구조 및 다중접합 광발전 태양 전지에는 예를 들어, 터널 접합부, 반사방지 코팅, 후면 반사판 및 압박 완화층을 비롯한 추가의 보조층 및 구조가 포함될 수 있다는 것을 유념해야만 한다. 종래의 광발전 서브전지, 다중접합 광발전 태양 전지 및 보조층의 예는 예를 들어, Wanlass et al. 에 의해 2002 년 5 월 21 일에 출원된 미국 특허 출원 일련 번호 10/515,243 (미국 특허 출원 공개 번호 2006/0162768 A1, 2006 년 7 월 27 일에 공개됨), 및 Cornfeld et al. 에 의해 2006 년 6 월 2 일에 출원된 미국 특허 출원 일련 번호 11/445,793 (미국 특허 출원 공개 번호 2007/0277873 A1, 2007 년 12 월 6 일에 공개됨) 에서 찾을 수 있다.
추가의 예는 도 4A-4C 를 다시 참조로 하여 설명될 수 있다. 본 실시예에서 상기 기재된 바와 같은 다중접합 광발전 태양 전지 구조의 수광 광발전 서브전지 요소 (102"), (114), (426), (436) 이 예를 들어, 발광 다이오드 (LED) 와 같은 발광 요소로 치환되어, 발광 구조 (404) (또는 (412)) 를 형성할 수 있다. 개별적인 발광 요소는 원하는 광출력 색조를 생성하는 능력을 제공하기 위해 상이한 파장에서 방출하도록 선택할 수 있다. 원하는 색조는 별도의 발광 요소로부터의 방출의 혼합에 의해 그리고 개개의 발광 요소에 대해 이용되는 물질의 선택을 통해 제공될 수 있다. 광학적으로 투과성인 ZnSiO 결합층 (106), (424) 및 (434) 는 구조 (404) (또는 (412)) 를 통해 조합되고 통과되는, 별도의 발광 요소로부터의 방출을 가능하게 한다.
본 발명의 방법 및 구조의 구현예는 전기적으로 전도성이고 광학적으로도 투과성일 수 있는 결합층을 이용하여 2 개 이상의 요소의 부착을 가능하게 하는데 사용될 수 있다. 이러한 방법 및 구조는 결합층을 가로질러 전자 및 광자 모두의 전달을 가능하게 하고, 그러므로 2 개 이상의 결합된 요소를 전기적으로 광학적으로 커플링하는데 사용될 수 있다.
상기 기재된 본 발명의 구현예는, 상기 구현예가 단지 본 발명의 구현예의 예시이므로, 특허 청구 범위 및 이들의 법적 등가물에 의해 정의되는 본 발명의 범주를 제한하고자 하는 것이 아니다. 임의의 동등한 구현예가 본 발명의 범주 내에 있는 것으로 의도된다. 게다가, 본원에 제시되고 기재된 것 이외의 본 발명의 다양한 개질, 예컨대 기재된 요소의 대안적인 유용한 조합은 설명으로부터 당업자에게 명백해질 것이다. 이러한 개질도 또한 특허 청구 범위의 범주 내에 있는 것으로 의도된다. 제목 및 도면 설명은 오직 명확성과 편리성만을 위해 본원에 사용된다.

Claims (15)

  1. 제 1 요소 및 제 2 요소 중 하나 이상의 표면 상에 적어도 실질적으로 아연, 규소 및 산소로 구성되는 결합층을 제공하는 단계;
    상기 제 1 요소와 상기 제 2 요소 사이에 상기 결합층을 배치하는 단계; 및
    상기 제 1 요소와 상기 제 2 요소 사이에 배치된 상기 결합층을 사용하여 결합 계면에서 상기 제 1 요소 및 상기 제 2 요소를 서로 부착시키는 단계;
    를 포함하는, 반도체 구조의 제작 방법.
  2. 제 1 항에 있어서, 소자 구조, 결합된 구조 및 층 구조 중 하나 이상을 포함하도록 제 1 요소 및 제 2 요소 각각을 선택하는 것을 추가로 포함하는, 방법.
  3. 제 1 항에 있어서, 상기 제 1 요소 및 제 2 요소 중 하나 이상의 표면 상에 상기 결합층을 제공하는 것은
    상기 제 1 요소의 표면 상에 제 1 결합층을 형성하는 단계;
    상기 제 2 요소의 표면 상에 제 2 결합층을 형성하는 단계; 및
    상기 제 1 결합층을 상기 제 2 결합층에 결합시키는 단계;
    를 포함하는 것인, 방법.
  4. 제 1 항에 있어서, 결합 계면에 대한 근접성을 증가시키도록 상기 결합층 내 규소의 % 농도를 정하는 것을 추가로 포함하는 방법.
  5. 제 1 항에 있어서, 적어도 실질적으로 산화규소로 구성되도록 결합 계면에 인접한 상기 결합층의 영역을 만드는 것을 추가로 포함하는 방법.
  6. 제 1 항에 있어서, 상기 제 1 요소 및 상기 제 2 요소를 서로 부착시키는 것이 분자 접착에 의해 상기 제 1 요소 및 상기 제 2 요소를 서로 부착시키는 것을 포함하는 방법.
  7. 제 1 항에 있어서, 이온 주입 공정, 레이저 리프트-오프 (lift-off) 공정, 기계적 박형화 공정 및 화학적 박형화 공정 중 하나 이상에 의해 상기 제 1 요소 및 제 2 요소 중 하나 이상을 박형화하여 박형 요소를 형성하는 것을 추가로 포함하는 방법.
  8. 제 7 항에 있어서, 상기 박형 요소 상에 또 다른 층 구조를 형성하는 것을 추가로 포함하는 방법.
  9. 제 1 요소 및 제 2 요소, 및
    상기 제 1 요소와 상기 제 2 요소 사이에 배치되고 두 요소를 함께 결합시키는 하나 이상의 결합층으로서, 적어도 실질적으로 아연, 규소 및 산소로 구성되는 하나 이상의 결합층을 포함하는 반도체 구조.
  10. 제 9 항에 있어서, 상기 제 1 요소 및 상기 제 2 요소 각각이 소자 구조, 결합된 구조 및 층 구조 중 하나 이상을 포함하는 구조.
  11. 제 10 항에 있어서, 상기 제 1 요소 및 상기 제 2 요소 중 하나 이상이 적어도 실질적으로 아연, 규소 및 산소로 구성되는 하나 이상의 부가적인 결합층을 포함하는 결합된 구조를 포함하는 구조.
  12. 제 9 항에 있어서, 하나 이상의 결합층이 전기적으로 전도성이고 광 투과성이고, 상기 제 1 요소 및 상기 제 2 요소는 하나 이상의 결합층을 통해 서로 광학적으로 전기적으로 커플링되는 구조.
  13. 제 9 항에 있어서, 상기 제 1 요소 및 상기 제 2 요소 중 하나 이상이 약 100 ㎛ 미만의 평균 층 두께를 갖는 반도체 층을 포함하는 구조.
  14. 제 9 항에 있어서, 상기 제 1 요소 및 상기 제 2 요소 중 하나 이상이 광발전 서브전지 또는 발광 요소를 포함하는 구조.
  15. 제 9 항에 있어서, 반도체 구조가 다중-접합 광발전 태양 전지 또는 발광 구조를 포함하는 구조.
KR1020127000425A 2009-07-17 2010-06-22 아연, 규소 및 산소 기재의 결합층을 사용하는 결합 방법 및 상응하는 구조 KR20120027479A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22635309P 2009-07-17 2009-07-17
US61/226,353 2009-07-17

Publications (1)

Publication Number Publication Date
KR20120027479A true KR20120027479A (ko) 2012-03-21

Family

ID=42668505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127000425A KR20120027479A (ko) 2009-07-17 2010-06-22 아연, 규소 및 산소 기재의 결합층을 사용하는 결합 방법 및 상응하는 구조

Country Status (7)

Country Link
US (1) US9070818B2 (ko)
EP (1) EP2454761A1 (ko)
JP (1) JP2012531052A (ko)
KR (1) KR20120027479A (ko)
CN (1) CN102640303A (ko)
SG (1) SG176276A1 (ko)
WO (1) WO2011008427A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
FR2968678B1 (fr) 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
EP2618385A1 (de) 2012-01-20 2013-07-24 AZUR SPACE Solar Power GmbH Halbzeug einer Mehrfachsolarzelle und Verfahren zur Herstellung einer Mehrfachsolarzelle
EP3161877B1 (en) * 2014-06-26 2022-01-19 Soitec Semiconductor structures including bonding layers, multijunction photovoltaic cells and related methods
DE102014112430A1 (de) * 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
PT108442A (pt) * 2015-05-06 2016-11-07 Omnidea Lda Sistema catalítico para produção de gás de síntese por redução electroquímica do dióxido de carbono e processo que o utilização

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049286B1 (en) 1980-04-10 1988-03-02 Massachusetts Institute Of Technology Methods of producing sheets of crystalline material and devices amde therefrom
US5231045A (en) 1988-12-08 1993-07-27 Fujitsu Limited Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers
JPH07230716A (ja) * 1994-02-18 1995-08-29 Sekisui Chem Co Ltd 透明導電体及びその製造方法
US6114188A (en) * 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2777116A1 (fr) 1998-04-03 1999-10-01 Picogiga Sa Structure a semiconducteurs de composant photovoltaique
JP2001244488A (ja) * 2000-02-29 2001-09-07 Canon Inc 光起電力素子
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
JP2003273383A (ja) * 2002-03-15 2003-09-26 Sharp Corp 太陽電池素子およびその製造方法
US20060162768A1 (en) 2002-05-21 2006-07-27 Wanlass Mark W Low bandgap, monolithic, multi-bandgap, optoelectronic devices
KR101185298B1 (ko) 2003-08-20 2012-09-21 비코 인스트루먼츠 인코포레이티드 수직 유동 회전 디스크 반응기용 알킬 압출 유동
US20050161078A1 (en) 2004-01-27 2005-07-28 Daniel Aiken Solar cell mechanical interconnection using direct wafer bonding
EP1724844A2 (en) * 2005-05-20 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device
TWI253770B (en) 2005-07-11 2006-04-21 Univ Nat Central Light emitting diode and manufacturing method thereof
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
US11211510B2 (en) 2005-12-13 2021-12-28 The Boeing Company Multijunction solar cell with bonded transparent conductive interlayer
US8536445B2 (en) 2006-06-02 2013-09-17 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells
WO2008045423A1 (en) 2006-10-10 2008-04-17 Structured Materials Inc. Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices
CN101803038B (zh) 2007-09-18 2012-02-29 三菱电机株式会社 薄膜太阳能电池元件及其制造方法
US20110017298A1 (en) * 2007-11-14 2011-01-27 Stion Corporation Multi-junction solar cell devices
US8916769B2 (en) * 2008-10-01 2014-12-23 International Business Machines Corporation Tandem nanofilm interconnected semiconductor wafer solar cells

Also Published As

Publication number Publication date
SG176276A1 (en) 2012-01-30
US20110011450A1 (en) 2011-01-20
WO2011008427A1 (en) 2011-01-20
CN102640303A (zh) 2012-08-15
EP2454761A1 (en) 2012-05-23
JP2012531052A (ja) 2012-12-06
US9070818B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
JP6484076B2 (ja) 光デバイス
TWI532209B (zh) 一種用於形成一埋入式金屬層結構的方法
KR100905977B1 (ko) 광전자 적용 기판 제조방법
JP5021302B2 (ja) 半導体チップの製造方法
US9070818B2 (en) Methods and structures for bonding elements
CN101315967A (zh) 粘贴有ⅲ-ⅴ族氮化物半导体层的衬底和半导体器件
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
CN1964090B (zh) 氮化物基半导体器件及其制造方法
TWI499086B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
KR20090100230A (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
KR20090008401A (ko) 복합 기판 및 이를 위한 제조 방법
CN104409593B (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
US9397280B2 (en) Method of producing an optoelectronic semiconductor chip
US8785294B2 (en) Silicon carbide lamina
US7446346B2 (en) Semiconductor substrate for optoelectronic components and method for fabricating it
CN101939853A (zh) Ⅲ族氮化物半导体发光器件及其制造方法
TWI472060B (zh) 製造光電元件之方法
JP2014090121A (ja) 複合基板の製造方法
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components
JP2014090122A (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application