JP2008066704A - 窒化物半導体発光素子およびその製造方法 - Google Patents

窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2008066704A
JP2008066704A JP2007143705A JP2007143705A JP2008066704A JP 2008066704 A JP2008066704 A JP 2008066704A JP 2007143705 A JP2007143705 A JP 2007143705A JP 2007143705 A JP2007143705 A JP 2007143705A JP 2008066704 A JP2008066704 A JP 2008066704A
Authority
JP
Japan
Prior art keywords
layer
light emitting
conductive
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007143705A
Other languages
English (en)
Other versions
JP5126875B2 (ja
Inventor
Mayuko Fudeta
麻祐子 筆田
Atsuisa Tsunoda
篤勇 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007143705A priority Critical patent/JP5126875B2/ja
Priority to TW101117918A priority patent/TWI395351B/zh
Priority to TW096128448A priority patent/TWI384642B/zh
Priority to US11/882,826 priority patent/US8324639B2/en
Priority to CN2007101411665A priority patent/CN101123291B/zh
Publication of JP2008066704A publication Critical patent/JP2008066704A/ja
Priority to US13/611,924 priority patent/US9029884B2/en
Application granted granted Critical
Publication of JP5126875B2 publication Critical patent/JP5126875B2/ja
Priority to US14/684,067 priority patent/US20150214424A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

【課題】従来と比較してＰＮ接合部分のショートや電流リークが低減された、信頼性の高い窒化物半導体発光素子およびその製造方法を提供する。
【解決手段】導電性基板と、第１の金属層と、第２の導電型半導体層と、発光層と、第１の導電型半導体層と、をこの順で含む窒化物半導体発光素子であって、さらに絶縁層を有し、前記絶縁層は、少なくとも、前記第２の導電型半導体層、前記発光層および前記第１の導電型半導体層の側面を覆っていることを特徴とする窒化物半導体発光素子、およびその製造方法。本発明の窒化物半導体発光素子は、さらに第２の金属層を含んでもよい。
【選択図】図１

Description

本発明は、窒化物半導体（ＩｎXＡｌYＧａ1-X-YＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を用いた半導体発光素子およびその製造方法に関する。
窒化物半導体は、発光素子等各種半導体デバイスとして注目されており、たとえば青色ＬＥＤ、青緑色ＬＥＤ等が実用化されている。
従来、窒化物半導体発光素子は、サファイア、スピネル、ニオブ酸リチウム、ガリウム酸ネオジウム等の絶縁性基板上に、窒化物半導体を積層成長させることにより製造されていた。しかしながら、たとえばサファイアを基板材料とした場合、ｉ）サファイアは絶縁性であるため、サファイア基板の同一面側から両電極を取り出さざるを得ない、すなわち基板の上下から電極を取り出すことができない、ｉｉ）そのため、チップサイズが大きくなり、多数のチップがウェハから得られない、ｉｉｉ）サファイアは非常に硬く、かつ劈開性がないため、チップ化するのに高度な技術を要する、などの問題があった。
また、たとえば炭化ケイ素、シリコン、酸化亜鉛、ガリウム砒素、ガリウムリン等の導電性基板の上に窒化物半導体を成長させる試みもなされているが、非常に困難であるのが現状である。
このような問題を解決すべく、たとえば特許文献１には、窒化物半導体層をサファイア等の絶縁性基板に積層成長させつつも、最終的には導電性基板を有し、かつ当該導電性基板の上下から電極が取り出された窒化物半導体発光素子を製造する方法が開示されている。図１５を参照しながら、特許文献１に記載の窒化物半導体発光素子の製造方法の一例を概略的に説明する。
まず、サファイア基板上に積層された窒化物半導体層１５０１表面のほぼ全面に第１のオーミック電極１５０２を形成する。なお、窒化物半導体層１５０１は、サファイア基板から順に、ドナー不純物がドープされたＡｌXＧａ1-XＮ（０≦Ｘ≦１）よりなるｎ型層１５０３と、ＩｎYＧａ1-YＮ（０＜Ｙ＜１）よりなる活性層１５０４と、アクセプター不純物がドープされたＡｌXＧａ1-XＮ（０≦Ｘ≦１）よりなるｐ型層１５０５とを少なくとも有する。さらに当該オーミック電極１５０２の上に接着性向上のために、たとえばＡｕ、インジウム、錫、ハンダ、銀ペースト等の薄膜を形成する。
一方、導電性基板としてのｐ型ＧａＡｓ基板１５０６の表面に第２のオーミック電極１５０７を形成し、さらにその上に接着性向上のために、たとえばＡｕ、インジウム、錫、ハンダ、銀ペースト等の薄膜を形成する。次に、上記第１のオーミック電極１５０２と上記第２のオーミック電極１５０７同士を貼り合わせ、加熱により圧着する。次に、上記サファイア基板を研磨により除去して窒化物半導体層１５０１のｎ型層１５０３を露出させた後、当該ｎ型層１５０３に負電極１５０８を形成し、一方、ｐ型ＧａＡｓ基板１５０６の表面には正電極１５０９を形成して、窒化物半導体発光素子（ウェハ）を得る。最後に、当該正電極および負電極が形成されたウェハを、ｐ型ＧａＡｓ基板１５０６の劈開性を利用して、たとえば２００μｍ角の発光チップに分離し、図１５のような構造の窒化物半導体発光チップを得る。
このような製造方法により、導電性基板を有し、かつ当該導電性基板の上下から電極が取り出された窒化物半導体発光素子を実現し得る。
特許第３５１１９７０号公報
しかしながらこの方法により製造され、チップ分割された窒化物半導体発光素子は、ＰＮ接合部分がそのチップ端部において露出しているが、この場合、接着性向上のためにオーミック電極上に形成された、たとえばＡｕ、インジウム、錫、ハンダ、銀ペースト等の金属層は、これら金属の非劈開性および高粘性から、チップ端部においてはみ出し、さらにはまわりこんで、ＰＮ接合部分をショートさせてしまい、結果、歩留まりが悪くなるという問題があった。また、金属層として銀ペースト等を用いた場合には、初期特性に問題がない場合であっても、エージングを行なうことにより、リーク電流が次第に増大して発光素子としての信頼性が非常に悪いという問題があった。このリーク電流の増大は、金属層から金属が漏出することが原因であると考えられる。
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、従来と比較してＰＮ接合部分のショートや電流リークが低減された、信頼性の高い窒化物半導体発光素子およびその製造方法を提供することである。
本発明の窒化物半導体発光素子は、導電性基板と、第１の金属層と、第２の導電型半導体層と、発光層と、第１の導電型半導体層と、をこの順で含む窒化物半導体発光素子であって、さらに絶縁層を有し、前記絶縁層は、少なくとも、前記第２の導電型半導体層、前記発光層および前記第１の導電型半導体層の側面を覆っていることを特徴とする。
ここで、前記絶縁層は、前記第１の金属層に接する側における前記第２の導電型半導体層の表面の一部をさらに覆っていることが好ましい。
前記絶縁層が、前記第１の金属層に接する側における前記第２の導電型半導体層の表面の一部をさらに覆う場合、前記第１の金属層に接する側における第２の導電型半導体層の表面が前記絶縁層により覆われる面積は、前記第１の金属層に接する側における第２の導電型半導体層の表面全体の１〜５０％であることが好ましい。
また本発明は、導電性基板と、第１の金属層と、第２の金属層と、第２の導電型半導体層と、発光層と、第１の導電型半導体層と、をこの順で含む窒化物半導体発光素子であって、さらに絶縁層を有し、前記絶縁層は、少なくとも、前記第２の金属層、前記第２の導電型半導体層、前記発光層および前記第１の導電型半導体層の側面を覆っていることを特徴とする窒化物半導体発光素子も提供する。
ここで、前記絶縁層は、前記第１の金属層に接する側における前記第２の金属層の表面の一部をさらに覆っていることが好ましい。
前記絶縁層が、前記第１の金属層に接する側における前記第２の金属層の表面の一部をさらに覆う場合、前記第１の金属層に接する側における第２の金属層の表面が前記絶縁層により覆われる面積は、前記第１の金属層に接する側における第２の金属層の表面全体の１〜９９％であることが好ましい。
本発明の窒化物半導体発光素子は、前記第２の導電型半導体層、前記発光層および前記第１の導電型半導体層が、素子端部近傍において逆テーパ−構造であることが好ましい。
また、前記発光層に接する側とは反対側における前記第１の導電型半導体層の表面は、凹凸形状を有していることが好ましい。
また本発明の窒化物半導体発光素子は、前記第１の導電型半導体層上に形成された第１の電極と、前記第１の金属層に接する側とは反対側における前記導電性基板の表面に形成された第２の電極とを有することが好ましい。
前記第１の金属層は、前記導電性基板とオーミックコンタクトになる第１のオーミック層および／または前記第２の導電型半導体層とオーミックコンタクトになる第２のオーミック層を含んでいてもよく、共晶接合層、拡散防止層、反射層、メッキ下地層のいずれか１種以上を含んでいてもよい。
前記第２の金属層は、前記第２の導電型半導体層とオーミックコンタクトになるオーミック層を含んでいてもよく、反射層、拡散防止層、共晶接合層、メッキ下地層のいずれか１種以上を含んでいてもよい。また、前記第２の導電型半導体層に接する側における前記第２の金属層の長さは、前記第２の金属層に接する側における前記第２の導電型半導体層の長さと同じであるか、またはこれより短いことが好ましい。
また本発明の窒化物半導体発光素子は、前記発光層に接する側とは反対側における前記第２の導電型半導体層の表面の一部に、電流阻止層が形成されていることが好ましい。
ここで、電流阻止層は、前記発光層に接する側とは反対側における前記第２の導電型半導体層の表面上であって、前記第１の電極が設置される位置の概略真下に当たる位置に形成されることが好ましい。
また本発明の窒化物半導体発光素子の製造方法は、第１の基板上に第１の導電型半導体層、発光層、第２の導電型半導体層をこの順に積層する工程（Ａ）と、積層された層の露出表面に、略一定間隔で、少なくとも第１の導電型半導体層の前記発光層側表面に達する深さを有する複数の凹部を形成する工程（Ｂ）と、前記凹部の側壁および底面を含む、積層された層の露出表面全体に絶縁層を形成する工程（Ｃ）と、前記絶縁層の一部を除去して、前記絶縁層に接する層の表面の一部を露出させる工程（Ｄ）と、露出表面全体に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）と、チップ分割を行なうことにより複数の窒化物半導体発光素子を得る工程（Ｆ）と、を含むことを特徴とする。
また本発明の窒化物半導体発光素子の製造方法は、前記工程（Ａ）と前記工程（Ｂ）の間または前記工程（Ｂ）と前記工程（Ｃ）の間に、さらに第２の金属層を積層する工程（Ｇ）を含んでもよい。
また本発明の窒化物半導体発光素子の製造方法は、前記工程（Ｅ）の後に、前記第１の基板の全部または一部を除去する工程（Ｈ）を含んでもよく、この場合、当該工程（Ｈ）の後に、前記凹部の底面が露出するように、前記第１の導電型半導体層の一部を除去する工程（Ｉ）を含んでもよい。
ここで、前記工程（Ｉ）において、前記第１の導電型半導体層の一部を除去するとともに、前記第１の導電型半導体層の表面に凹凸を形成することが好ましい。
前記工程（Ｈ）における前記第１の基板の除去および前記工程（Ｉ）における前記第１の導電型半導体層の除去は、レーザー光の照射により行なわれてもよい。また、前記工程（Ｈ）における前記第１の基板の除去、前記工程（Ｉ）における前記第１の導電型半導体層の除去および前記第１の導電型半導体層の表面への凹凸の形成は、レーザー光の照射により行なわれてもよい。
前記工程（Ｆ）において、チップ分割する位置は、前記凹部の底面上のいずれかの位置であることが好ましい。
前記工程（Ｂ）における前記凹部の形成は、エッチングにより行なわれることが好ましい。
前記工程（Ｅ）における前記第２の基板の積層は、前記第１の金属層に含まれる第１の共晶接合層と、前記第２の基板上に形成された第２の共晶接合層とを接合することにより行なわれてもよい。この場合、前記第１の共晶接合層と前記第２の共晶接合層との接合は、特にこれらの共晶接合層にＡｕとＡｕＳｎを用いる場合には、２８０〜４００℃で行なわれることが好ましい。また、前記第１の共晶接合層と前記第２の共晶接合層との接合は、１０Ｐａ以下の減圧下で行なわれることが好ましい。
また、前記工程（Ｅ）における前記第２の基板の積層は、メッキ法により行なわれてもよい。この場合、第２の基板は、５０μｍ以上の厚さを有する金属または合金からなる。
前記工程（Ｄ）において、前記第２の金属層は、エッチングストップ層として機能することができる。
前記工程（Ｅ）において、前記第１の金属層は、略一定の間隔で、断続的に形成されてもよい。
本発明の窒化物半導体発光素子およびその製造方法によれば、ＰＮ接合部分が絶縁層でコートされているため、窒化物半導体発光素子ウェハをチップ化する工程等において、金属の周り込みなどによるリーク電流の発生源の生成を低減でき、歩留まりが向上する。また、長期の通電や大電流を流した場合でも劣化が少なく、信頼性の高い窒化物半導体発光素子を提供することができる。
以下、実施の形態を示して本発明を詳細に説明する。
（第１の実施形態）
図１は、本発明の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。図１に示すように、本実施形態の窒化物半導体発光素子は、導電性基板１０１と、第１の金属層１０２と、第２の導電型半導体層１０３と、発光層１０４と、第１の導電型半導体層１０５と、をこの順で含み、さらに絶縁層１０６を有し、当該絶縁層１０６は、第２の導電型半導体層１０３、発光層１０４および第１の導電型半導体層１０５の側面、ならびに、第１の金属層１０２に接する側における第２の導電型半導体層１０３の表面の一部をさらに覆っていることを特徴とする。また、本実施形態の窒化物半導体発光素子は、第１の導電型半導体層１０５上に形成された外部接続用の第１の電極１０７と、導電性基板１０１の第１の金属層１０２とは反対側の面に形成された外部接続用の第２の電極１０８を有する。
ここで、本実施形態の窒化物半導体発光素子においては、第２の導電型半導体層１０３は、ｐ型ＡｌＧａＮ層１０９およびｐ型ＧａＮ層１１０からなる。また、第１の金属層１０２は、第１のオーミック層１１１、共晶接合層１１２、拡散防止層１１３、反射層１１４および第２のオーミック層１１５をこの順で含む。第２の導電型半導体層１０３のｐ型ＧａＮ層１１０は、第１の金属層１０２の第２のオーミック層１１５と接している。
このように、絶縁層１０６で第２の導電型半導体層１０３、発光層１０４および第１の導電型半導体層１０５の側面を覆うことにより、ＰＮ接合部が保護されるため、端面リークが発生せず、歩留まりが向上する。また、長期の通電においてもＰＮ接合部での金属の周り込みなどが認められず、信頼性の高い窒化物半導体発光素子が提供される。
＜導電性基板１０１＞
本実施形態の窒化物半導体発光素子において、導電性基板１０１に用いられる材料は、メッキにより層形成ができない材料である。そのような材料としては、たとえばＳｉ、ＧａＰ、ＧａＡｓ、ＳｉＣ、導電性ダイヤモンド等を挙げることができる。
＜第１の金属層１０２＞
本実施形態における第１の金属層１０２は、上記のように、第１のオーミック層１１１、共晶接合層１１２、拡散防止層１１３、反射層１１４および第２のオーミック層１１５をこの順で含む。以下、各層について説明する。なお、「第１の金属層」は、後述する「第２の金属層」とは、窒化物半導体発光素子中の形成位置において区別されるものである。本明細書中において、「第１の金属層」とは、第１の導電型半導体層、発光層、第２の導電型半導体層とは異なる層であって、絶縁層からみて、第２の導電型半導体層とは反対側に位置している金属層をいう。これに対し、「第２の金属層」とは、第１の導電型半導体層、発光層、第２の導電型半導体層とは異なる層であって、絶縁層からみて、第２の導電型半導体層側に位置している金属層をいう。
（ｉ）第１のオーミック層１１１
本実施形態において第１の金属層１０２は、導電性基板１０１とオーミックコンタクトになる金属、合金または導電性酸化物の単層構造または多層構造からなる第１のオーミック層１１１を含む。第１のオーミック層１１１を設けることにより、半導体発光素子の駆動電圧を低減することができる。
ここで、第１のオーミック層１１１を構成する金属、合金または導電性酸化物としては、従来公知のものを採用することができ、たとえば、Ｔｉ、Ａｕ、Ａｌ、これらを含む合金、ＩＴＯなどを挙げることができる。第１のオーミック層１１１は、単層構造であっても、多層構造であってもよい。多層構造の例としては、Ｔｉ層とＡｕ層との２層構造を挙げることができる。第１のオーミック層１１１の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができる。第１のオーミック層１１１の厚さは、たとえば１〜５０００ｎｍ程度とすることができる。
（ｉｉ）共晶接合層１１２
本実施形態において第１の金属層１０２は、共晶接合金属を含む、金属または合金の単層構造または多層構造からなる共晶接合層１１２を含む。共晶接合層１１２を設けることにより、共晶結合によって、導電性基板１０１と窒化物半導体層との接着強度が保たれ、信頼性の高い窒化物半導体発光素子を提供することが可能となる。
ここで、共晶接合金属を含む、金属または合金としては、従来公知のものを採用することができ、たとえば、Ａｕ、ＡｕＳｎ、ＡｕＧｅ、ＡｕＳｉ、ＡｇとＰｄとＣｕとの合金などを挙げることができる。共晶接合層１１２は、単層構造であっても、多層構造であってもよい。多層構造の例としては、Ａｕ層とＡｕＳｎ層との２層構造を挙げることができる。共晶接合層１１２の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができる。共晶接合層１１２の厚さは、たとえば５０〜３０００ｎｍ程度とすることができる。
（ｉｉｉ）拡散防止層１１３
本実施形態において第１の金属層１０２は、金属の拡散を防止するための金属または合金の単層構造または多層構造からなる拡散防止層１１３を含む。拡散防止層１１３を設けることにより、金属が相互拡散することによる接合強度の低下、半導体中に金属が拡散することによる素子特性の低下を防ぐことができ、信頼性の高い窒化物半導体発光素子を提供することが可能となる。
ここで、拡散防止層１１３を構成する金属または合金としては、従来公知のものを採用することができ、たとえば、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｎｂ、Ｔａ、ＮｉＴｉなどを挙げることができる。これらの金属または合金を２種以上組み合わせて用いてもよい。また、拡散防止層１１３は、単層構造であっても、多層構造であってもよい。拡散防止層１１３の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができる。拡散防止層１１３の厚さは、たとえば５０〜５００ｎｍ程度とすることができる。
（ｉｖ）反射層１１４
本実施形態において第１の金属層１０２は、半導体発光素子の主たる発光波長に対して高反射率を有する金属または合金の単層構造または多層構造からなる反射層１１４を含む。発光層１０４から放射した光は、直接第１の導電型半導体層１０５を通って半導体素子外部に取り出される以外に、一旦第１の金属層１０２側に放射され、当該第１の金属層１０２により反射された後に半導体素子外部に取り出されるものもあるが、第１の金属層１０２に反射層１１４を設けることにより、光取り出し効率が向上し、高発光効率の窒化物半導体発光素子を提供することが可能となる。なお、「高反射率を有する」とは、半導体発光素子の主たる発光波長に対して７０〜１００％程度の反射率を有することを意味する。
ここで、半導体発光素子の主たる発光波長に対して高反射率を有する金属または合金としては、たとえばＡｇ、ＡｇＮｄ、ＡｇＰｄ、ＡｇＣｕ、Ａｌ、ＡｇＢｉなどを挙げることができる。この中でもＡｇＮｄ、Ａｇ、ＡｇＢｉは、たとえば主たる発光波長が４５０ｎｍである場合、反射率が約９０％と高いため、反射層１１４として好ましく用いることができる。反射層１１４の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができる。反射層１１４の厚さは、たとえば５０〜１０００ｎｍ程度とすることができる。
（ｖ）第２のオーミック層１１５
本実施形態において第１の金属層１０２は、第２の導電型半導体層１０３とオーミックコンタクトになる金属、合金または導電性酸化物の単層構造または多層構造からなる第２のオーミック層１１５を含む。第２のオーミック層１１５を設けることにより、半導体発光素子の駆動電圧をさらに低減することができる。
ここで、第２のオーミック層１１５を構成する金属、合金または導電性酸化物としては、従来公知のものを採用することができ、たとえば、Ｐｄ、Ｎｉ、Ｍｏ、Ａｕ、Ｆｅ、Ｃｕ、Ｚｎ、Ａｌ、Ｍｇ、Ｔｉ、Ｗ、Ｔａ、Ａｇなどを挙げることができる。これらの金属を２種以上組み合わせて用いてもよい。また、第２のオーミック層１１５は、単層構造であっても、多層構造であってもよい。第２のオーミック層１１５の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができる。第２のオーミック層１１５の厚さは、反射率が低い物質であれば、たとえば０．５〜１０ｎｍ程度とすることができる。反射率が高い物質であれば、特に制限されないが、通常１０〜５０００ｎｍ程度とすることができる。
＜第２の導電型半導体層１０３＞
本実施形態における第２の導電型半導体層１０３は、ｐ型ＡｌＧａＮ層１０９とｐ型ＧａＮ層１１０の２層からなる。これらｐ型ＡｌＧａＮ層１０９とｐ型ＧａＮ層１１０の層の厚さは特に限定されるものではなく、たとえば、それぞれ１０〜１００ｎｍ、５０〜１０００ｎｍとすることができる。
＜発光層１０４＞
本実施形態における発光層１０４は、ＧａＮからなるバリア層とＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む。これらバリア層とウェル層の厚さは特に限定されるものではなく、たとえば、それぞれ３〜３０ｎｍ、０．５〜５ｎｍとすることができる。
＜第１の導電型半導体層１０５＞
本実施形態における第１の導電型半導体層１０５は、ｎ型ＧａＮ層からなる。第１の導電型半導体層１０５の厚さは特に限定されるものではなく、たとえば、２〜１０ｎｍとすることができる。
ここで、本実施形態の窒化物半導体発光素子において、主たる光取り出し面は、第１の導電型半導体層１０５の、発光層１０４側とは反対側の面であるが、当該面は凹凸形状を有していることが好ましい。凹凸は規則性を有していてもよく、ランダムであってもよいが、規則性を有する場合、たとえばピッチを１００〜５０００ｎｍ程度、深さを０．５〜１０μｍ程度とすることができる。このように、主たる光取り出し面に凹凸を形成することにより、光取り出し効率が向上し、高発光効率の発光素子を得ることができる。凹凸形状の形成は、たとえばエッチング、レーザー照射、研磨等により行なうことができる。なお、凹凸形状は、第１の導電型半導体層１０５の表面に凹部を形成することにより形成してもよく、サファイア基板等の基板を除去する際に当該基板の一部を残して凸部を形成することにより形成してもよい。後者の場合、たとえば数十μｍ程度の深さを有する凹凸形状を形成することも可能となる。
＜絶縁層１０６＞
本実施形態における絶縁層１０６は、上記第２の導電型半導体層１０３、発光層１０４および第１の導電型半導体層１０５の側面を覆っている。このような構成により、ＰＮ接合部が保護されるため、端面リークが発生せず、歩留まりが向上する。また、長期の通電においてもＰＮ接合部での金属の周り込みなどが認められず、信頼性の高い窒化物半導体発光素子が提供される。
ここで、本実施形態において絶縁層１０６は、第２の導電型半導体層１０３、発光層１０４および第１の導電型半導体層１０５の側面を覆うとともに、上記第１の金属層１０２に接する側における上記第２の導電型半導体層１０３の表面の一部を覆っている。このような構成、すなわち絶縁層１０６が、第２の導電型半導体層１０３、発光層１０４および第１の導電型半導体層１０５の側面を覆い、かつ第２の導電型半導体層１０３側面から下面（第１の金属層１０２側の表面）に周り込んで、絶縁層１０６の一端が当該第２の導電型半導体層１０３の下面上に位置するような構成とすることにより、当該側面全体、すなわちＰＮ接合部全体が確実に絶縁層１０６で覆われることを保証する。
絶縁層１０６が、第１の金属層１０２に接する側における第２の導電型半導体層１０３の表面の一部を覆う場合、第１の金属層１０２に接する側における第２の導電型半導体層１０３の表面が絶縁層１０６で覆われる面積は、第１の金属層１０２に接する側における第２の導電型半導体層１０３の表面全体の１〜５０％であることが好ましい。当該面積が５０％より大きい場合、絶縁層１０６と第２の導電型半導体層１０３が接している領域には電流が注入されないため、電流が注入される領域が５０％未満となってしまい、発光効率が低下する虞がある。また、当該面積が１％未満になると、後述する、第２の導電型半導体層１０３表面全体に形成された絶縁層１０６を一部除去する工程において、アライメント不良が発生して歩留まりが幾分低下する傾向にある。ただし、当該面積が１％未満、たとえば究極的に０％であっても、本発明の範囲を逸脱するものではなく、絶縁層１０６が、少なくとも第２の導電型半導体層１０３、発光層１０４および第１の導電型半導体層１０５の側面を覆う限りにおいて、上記した効果は十分に発揮されるものである。
絶縁層１０６の材料は、絶縁性を有するものであればどのようなものでもよいが、そのようなものとしては、たとえばＳｉＯ2、ＳｉＮ、Ｓｉ3Ｎ4、ＨｆＯ2、ＴｉＯ2、Ａｌ2Ｏ3、ＨｆＬａＯ、ＨｆＡｌＯ、ＬａＡｌＯ等を挙げることができる。なかでもＳｉＯ2は、製膜の制御性がよいため好ましく用いられる。絶縁層１０６の厚さは、特に限定されるものではなく、たとえば３０〜３０００ｎｍとすることができる。
＜第１の電極１０７および第２の電極１０８＞
本実施形態の窒化物半導体発光素子は、第１の導電型半導体層１０５上に形成された外部接続用の第１の電極１０７と、導電性基板１０１の第１の金属層１０２側とは反対側の面に形成された外部接続用の第２の電極１０８を有する。すなわち、第１の電極１０７は、第１の導電型半導体層１０５の、発光層１０４とは反対側の面に形成されており、第２の電極１０８は、導電性基板１０１の、第１の金属層１０２側とは反対側の面に形成されている。このように、本実施形態の窒化物半導体発光素子は、絶縁層１０６が当該素子の中に設けられているにもかかわらず、チップの上下から電極を取り出すことを可能としている。チップの上下面に外部接続用電極を形成することにより、実装時のチップの取り扱いが容易となり、実装歩留まりを向上させることができる。
第１の電極１０７および第２の電極１０８に用いられる材料としては、従来公知のものを適宜採用することができる。また、第１の電極１０７および第２の電極１０８は、従来公知の構造とすることができる。たとえば、第１の電極１０７は、たとえばＴｉやＡｌなどを用い、２層構造とすることができる。また、第２の電極１０８は、たとえばＴｉやＡｌなどを用い、同様に２層構造とすることができる。
ここで、図１に示されるように、本実施形態の窒化物半導体発光素子おいて、第２の導電型半導体層１０３、発光層１０４および第１の導電型半導体層１０５は、素子端部近傍において、逆テーパー構造である。すなわち、第１の導電型半導体層１０５から第２の導電型半導体層１０３に向かって、各層の表面の面積が次第に小さくなる構造となっている。このような構造とすることにより、素子端部における光取り出し効率が向上し、高発光効率の発光素子を得ることができる。
なお、上記第１の実施形態の窒化物半導体発光素子は、本発明の範囲を逸脱しない範囲内において、種々の変形がなされてもよい。たとえば、第１の導電型半導体層１０５、発光層１０４および第２の導電型半導体層１０３の構造および組成は、上記記載に限るものではなく、たとえばＡｌＩｎＧａＮとすることができる。第１の金属層１０２は、上記第１のオーミック層１１１、共晶接合層１１２、拡散防止層１１３、反射層１１４および第２のオーミック層１１５のすべてを含んでいなくてもよく、これらの１つまたは２つ以上が省略されていてもよい。たとえば、反射層１１４が第２のオーミック層を兼ねていてもよい。また、反射層１１４と拡散防止層１１３を交互にそれぞれ２層以上形成してもよい。
また、発光層１０４に接する側とは反対側における第２の導電型半導体層１０３の表面の一部に、電流阻止層が設けられてもよい。電流阻止層を設けることにより、効率よく発光領域に電流を注入できるようになるため、高発光効率の発光素子を得ることができる。電流阻止層は、第２の導電型半導体層１０３の、発光層１０４側とは反対側の面上であって、第１の電極１０７が設置される位置の概略真下に当たる位置に形成されることが好ましい。このような位置に電流阻止層を形成することにより、より効率的に発光領域に電流を注入できるようになる。すなわち、たとえば第１の電極１０７に不透明な厚膜金属層等を用いた場合には、その部分からは光を取り出すことができず、光が無駄になってしまうが、第１の電極１０７の真下付近に電流阻止層を設けることにより、第１の電極１０７の設置位置真下付近の領域では発光が起こらなくなるため、その分、光の損失がなく、高発光効率の発光素子を得ることができる。なお、電流阻止層には、たとえばＴｉやＳｉＯ2等の従来公知の材料を用いることができる。
次に、図２を参照しながら、上記第１の実施形態の窒化物半導体発光素子の好ましい製造方法について説明する。図２は、本発明の方法の好ましい一例を示す概略工程図である。図２においては、いくつかの工程における半導体発光素子を概略的な断面図で示している。本実施形態の窒化物半導体発光素子の製造方法は、以下の工程を以下の順で含む。
（１）第１の基板上に第１の導電型半導体層、発光層、第２の導電型半導体層をこの順に積層する工程（Ａ）、
（２）積層された層の露出表面に、略一定間隔で、少なくとも第１の導電型半導体層の前記発光層側表面に達する深さを有する複数の凹部を形成する工程（Ｂ）、
（３）凹部の側壁および底面を含む、積層された層の露出表面全体に絶縁層を形成する工程（Ｃ）、
（４）絶縁層の一部を除去して、当該絶縁層に接する層の表面の一部を露出させる工程（Ｄ）、
（５）露出表面全体に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）、
（６）第１の基板の全部または一部を除去する工程（Ｈ）、
（７）凹部の底面が露出するように、前記第１の導電型半導体層の一部を除去する工程（Ｉ）、
（８）チップ分割を行なうことにより複数の窒化物半導体発光素子を得る工程（Ｆ）。
上記第１の実施形態の窒化物半導体発光素子の製造においては、まず第１の基板２０１として、たとえばサファイア基板を用意し、当該第１の基板２０１上に、当該分野において通常用いられる手段により、ＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層２０２、ｎ型ＧａＮ層である第１の導電型半導体層２０３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む発光層２０４、ｐ型ＡｌＧａＮ層２０５およびｐ型ＧａＮ層２０６からなる第２の導電型半導体層２０７をこの順に成長させる（工程（Ａ））。
次に、概略正方形のフォトレジストマスクを一定のピッチで形成した後、図２（ａ）に示されるように、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層２０７、発光層２０４、第１の導電型半導体層２０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、凹部を複数形成する（工程（Ｂ））。当該凹部の深さは、発光層２０４を貫通し、第１の導電型半導体層２０３に達するが、第１の導電型半導体層２０３を貫通しない程度とすることが好ましい。ここで、フォトレジストをマスクに用いることにより、凹部は略逆台形状となるため、エッチング後の窒化物半導体層部、すなわち第２の導電型半導体層２０７、発光層２０４および第１の導電型半導体層２０３部分はテーパー構造となる。
上記凹部の深さは、第１の基板２０１が露出しない程度とすることが好ましい。凹部に第１の基板２０１が露出してしまうと、後述する工程（Ｃ）において絶縁層２０８を形成すると、当該凹部において、絶縁層２０８と第１の基板２０１とが接してしまう。また、後述する工程（Ｈ）で、第１の基板２０１の裏面からレーザー光を照射することにより、バッファ層２０２や第１の導電型半導体層２０３を分解することにより第１の基板２０１を除去するが、当該凹部において、絶縁層２０８と第１の基板２０１とが接していると、その部分では、レーザー光が第１の基板２０１および絶縁層２０８を透過し、分解しないため、絶縁層２０８と第１の基板２０１とが剥離されない。つまり、第１の基板２０１を剥離しようとすると、凹部の絶縁層２０８が第１の基板２０１にひっぱられ、絶縁層２０８が断裂し、ＰＮ接合部を覆っている絶縁層がはがれてしまう。その結果、リークが発生してしまう可能性がある。
仮に、ＰＮ接合部における絶縁層の剥がれは免れたとしても、凹部の底面が露出するように第１の導電型半導体層２０３を除去する工程（後述する工程（Ｉ））において、凹部の絶縁層が破れていると、露出した第１の金属層からウィスカーなどが発生し、第１の導電型半導体層２０３の端部と第１の金属層との間でリークが発生してしまう。したがって、このようなことを防ぐために、凹部を形成する工程において、第１の基板２０１が露出しないことが好ましい。バッファ層２０２は条件によっては、数ｎｍの厚さであり、しかも、均一な膜でない場合もあり、第１の基板２０１全面を被覆しない場合もあるため、凹部の深さは、第１の導電型半導体層２０３を貫通しない程度とすることが好ましい。
次に、フォトレジストを除去した後、図２（ｂ）に示されるように、絶縁層２０８としてＳｉＯ2層を全面、すなわち、第２の導電型半導体層２０７表面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層２０７、発光層２０４および第１の導電型半導体層２０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層２０３の表面に連続して覆うように形成する（工程（Ｃ））。次に、図２（ｃ）に示されるように、第２の導電型半導体層２０７の表面に形成された絶縁層２０８の一部をエッチングにより除去して、絶縁層２０８に接する層である、第２の導電型半導体層２０７表面の一部を露出させる（工程（Ｄ））。ここで、エッチングにはフォトレジストマスクを用いる。エッチングは、ウェットエッチングでもよく、ドライエッチングでもよい。このとき、上述のように、第２の導電型半導体層２０７表面が絶縁層２０８で覆われる面積が、第２の導電型半導体層２０７の、発光層２０４側とは反対の表面全体の１〜５０％となるようにエッチングすることが好ましい。
次に、露出表面全体、すなわち絶縁層２０８上および露出した第２の導電型半導体層２０７上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）に移る。本工程においては、まず、図２（ｄ）に示されるように、絶縁層２０８上および露出した第２の導電型半導体層２０７上に、第２のオーミック層２０９、反射層２１０、拡散防止層２１１、第１の共晶接合層２１２をこの順で形成する。第２のオーミック層２０９には、たとえばＰｄ、Ｎｉ、Ｍｏ、Ａｕ、Ｆｅ、Ｃｕ、Ｚｎ、Ａｌ、Ｍｇ、Ｔｉ、Ｗ、Ｔａ、Ａｇなどが用いられ、たとえば蒸着により形成される。反射層２１０には、たとえばＡｇＮｄ、Ａｇ、ＡｇＰｄ、ＡｇＣｕ、Ａｌなどが用いられ、たとえばスパッタにより形成される。拡散防止層２１１には、たとえばＮｉＴｉ、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｎｂ、Ｔａなどが用いられ、たとえばスパッタにより形成される。第１の共晶接合層２１２には、たとえばＡｕ等が用いられ、たとえば蒸着により形成される。
次に、図２（ｄ）に示されるように、たとえばＳｉ基板等の第２の基板２１３上に、当該分野において通常用いられる手段により、第１のオーミック層２１４を形成した後、その上に、第２の共晶接合層２１５を形成する。第１のオーミック層２１４は、たとえばＴｉ層とＡｕ層との２層構造とすることができる。また、第２の共晶接合層２１５には、たとえばＡｕＳｎが用いられ、蒸着により形成される。なお、当該第２の基板２１３上への第１のオーミック層２１４および第２の共晶接合層２１５の形成は、前記第１の共晶接合層２１２の形成が完了する前のいずれのタイミングで行なわれてもよく、前記第１の共晶接合層２１２の形成が完了と同時または後に行なわれてもよい。
次に、第１の共晶接合層２１２と第２の共晶接合層２１５を接して、減圧雰囲気下、加熱圧着することにより接合する。減圧度は１０Ｐａ以下であることが好ましい。減圧雰囲気下にすることにより、ボイドの発生を抑制することができる。また、接合時の温度は、特にＡｕ層とＡｕＳｎ層との接合の場合には、２８０〜４００℃であることが好ましく、３００〜３５０℃であることが特に好ましい。３００〜３５０℃とすることにより、密着性をさらに向上させることができる。接合圧力は、特に制限されないが、たとえば、約１０〜約３００Ｎ／ｃｍ2とすることができる。
次に、第１の基板２０１の裏面から、たとえば３５５ｎｍや２６６ｎｍのレーザー光を照射することにより、バッファ層２０２の全部または大部分および第１の導電型半導体層２０３の一部を分解することにより第１の基板２０１を除去する（工程（Ｈ））。これにより、図２（ｅ）の構造のウェハを得る。レーザー光の照射により、第１の基板２０１およびバッファ層２０２のすべてまたは大部分が除去されるが、第１の基板２０１の一部が残留していてもよい。第１の基板２０１の一部を残し、凸部を形成することにより、光取り出し効率を向上させることができる。
次に、ドライエッチングにより、第１の基板２０１およびバッファ層２０２を除去することにより露出した第１の導電型半導体層２０３の一部を除去する（工程（Ｉ））。第１の導電型半導体層２０３の除去は、工程（Ｂ）で形成された凹部の底面が露出するように行なわれる。ここで、第１の導電型半導体層２０３の除去は、当該凹部の底面が露出するように、第１の導電型半導体層２０３全体を略均一の厚さで除去してもよく、当該凹部の底面が露出するように、当該凹部の底面上にある第１の導電型半導体層２０３のみを除去するようにしてもよい。ここで、当該ドライエッチングにより、第１の導電型半導体層２０３の除去を行なうとともに、第１の導電型半導体層２０３表面に凹凸を形成することができる。上述のように、凹凸の形成は光取り出し効率の向上をもたらす。なお、本工程において、第１の導電型半導体層２０３の一部を除去して工程（Ｂ）で形成された凹部の底面を露出させるとともに、当該凹部の底面に、次工程のチップ分割のためのチップ分割溝が形成される。本工程により、第１の導電型半導体層２０３、発光層２０４および第２の導電型半導体層２０７からなる半導体層部分は、一定のピッチで途切れた状態となる。
なお、上記工程（Ｂ）において、凹部を深く形成し、凹部の底面に接する部分の第１の導電型半導体層２０３の厚さが十分に薄い場合には、上記工程（Ｉ）においてドライエッチングによって、第１の導電型半導体層２０３の除去および／または第１の導電型半導体層２０３表面の凹凸形成を行なう代わりに、工程（Ｈ）においてレーザー光により第１の基板２０１を除去した後、引き続き工程（Ｉ）に移り、同レーザー光を用いて、第１の導電型半導体層２０３の除去および／または第１の導電型半導体層２０３表面の凹凸形成を行なうようにしてもよい。同レーザー光を用いて、第１の導電型半導体層２０３表面の凹凸形成を行なうとともに、チップ分割溝を形成することもできる。このような方法を用いることにより、工程（Ｉ）の操作を簡略化することができる。レーザー光を用いて第１の導電型半導体層２０３表面に凹凸を形成するにあたっては、レーザー光のパワーを適宜調整するか、レーザー光の照射を複数回行なうことが好ましい。このような方法は、以下の実施形態の窒化物半導体発光素子を製造する場合においても好適に用いることができる。
次に、第１の導電型半導体層２０３表面の中央付近に第１の電極２１６を蒸着し、第２の基板２１３の、第１のオーミック層２１４側とは反対側に、第２の電極２１７を蒸着して図２（ｆ）に示される構造のウェハを得る。第１の電極２１６および、第２の電極２１７は、たとえばＴｉ層とＡｌ層との２層構造とすることができる。
最後に、一定のピッチで絶縁層２０８が露出している部分、すなわち工程（Ｂ）で形成された凹部の底面上のいずれかの位置（図２（ｆ）における点線は、その最も好ましい位置を示す）で、上記ウェハをチップに分割する（工程（Ｆ））。分割方法は、ダイヤモンドスクライブ法、ダイシング法またはレーザースクライブ法等を用いることができる。
以上のようにして第１の実施形態の窒化物半導体発光素子を製造することができるが、当該製造方法の特徴の１つは、第２の導電型半導体層２０７側から凹部を形成した後（工程（Ｂ））、絶縁層２０８を積層し（工程（Ｃ））、その絶縁層２０８の一部を除去する（工程（Ｄ））点にある。ＰＮ接合部を絶縁層２０８で覆う他の方法として、たとえば、絶縁層２０８以外の層をすべて形成した後、第１の導電体層２０３側、すなわち第１の電極２１６側からチップ分割溝を形成し、その後にＰＮ接合部に絶縁層２０８を付着させるという方法も考えられる。しかし、この方法では、分割溝形成のためのエッチングにおいては第１の金属層が露出するとともに、第２の導電型半導体層２０７もエッチングされることになり、このことは、第１の金属層のエッチングにより発生したウィスカーがＰＮ接合部に接触してリークの問題を発生させ得る。これに対し、本発明の方法によれば、チップ分割する前にすでにＰＮ接合部は絶縁層２０８により保護されているため上記のような問題は生じない。また、ＰＮ接合部にのみ絶縁層を付着させるという方法は、製造上困難であるとともに確実性に不安がある一方、本発明に係る絶縁層形成法は、ＰＮ接合部全体を被覆することをより確実にする。
（第２の実施形態）
図３は、本発明の別の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。図３に示すように、本実施形態の窒化物半導体発光素子は、導電性基板３０１と、第１の金属層３０２と、第２の導電型半導体層３０３と、発光層３０４と、第１の導電型半導体層３０５と、をこの順で含み、さらに絶縁層３０６を有し、当該絶縁層３０６は、第２の導電型半導体層３０３、発光層３０４および第１の導電型半導体層３０５の側面、ならびに、第１の金属層３０２に接する側における第２の導電型半導体層３０３の表面の一部をさらに覆っていることを特徴とする。また、本実施形態の窒化物半導体発光素子は、第１の導電型半導体層３０５上に形成された第１の電極３０７を有する。本実施形態においては、外部接続用の第２の電極は、導電性基板３０１自体となる。
ここで、本実施形態の窒化物半導体発光素子においては、第２の導電型半導体層３０３は、ｐ型ＡｌＧａＮ層３０８およびｐ型ＧａＮ層３０９からなる。また、第１の金属層３０２は、メッキ下地層３１０、反射層３１１およびオーミック層３１２をこの順で含む。
このように、絶縁層３０６で第２の導電型半導体層３０３、発光層３０４および第１の導電型半導体層３０５の側面を覆うことにより、ＰＮ接合部が保護されるため、端面リークが発生せず、歩留まりが向上する。また、長期の通電においてもＰＮ接合部での金属の周り込みなどが認められず、信頼性の高い窒化物半導体発光素子が提供される。
以下、本実施形態に特徴的な部分のみ説明するが、説明のない点については、第１の実施形態と同様である。
＜導電性基板３０１＞
本実施形態の窒化物半導体発光素子において、導電性基板３０１に用いられる材料は、メッキにより層形成が可能である材料である。そのような材料としては、たとえばＮｉ、Ｃｕ、Ｓｎ、Ａｕ、Ａｇのいずれかを主成分とする金属または合金を挙げることができる。導電性基板３０１に、メッキにより層形成が可能である材料を用いることにより、上記第１の実施形態の窒化物半導体発光素子を製造する場合のように、導電性基板上および第２の導電型半導体層上にそれぞれ共晶接合層を形成して接合することにより導電性基板を導入するという方法を用いることなく、直接導電性基板を素子に導入することができる。
＜第１の金属層３０２＞
本実施形態における第１の金属層３０２は、上記のように、メッキ下地層３１０、反射層３１１およびオーミック層３１２をこの順で含む。以下、メッキ下地層３１０について説明する。なお、オーミック層３１２は、第１の実施形態の第２のオーミック層１１５に相当するものであり、第２の導電型半導体層３０３とオーミックコンタクトになる。
本実施形態において第１の金属層３０２は、メッキ下地層３１０を含む。メッキ下地層３１０を設け、これを介して導電性基板３０１のメッキを行なうことにより、導電性基板３０１を歩留まりよく形成することができる。
ここで、メッキ下地層３１０を構成する金属または合金としては、従来公知のものを採用することができ、たとえばＡｕ、Ｎｉ、Ｐｄ、Ｃｕ、これらを含む合金などを挙げることができる。メッキ下地層３１０の厚さは、特に制限されるものではなく、当該分野において通常用いられている厚さを採用することができる。メッキ下地層３１０の厚さは、たとえば１０〜５０００ｎｍ程度とすることができる。
なお、上記第２の実施形態の窒化物半導体発光素子は、本発明の範囲を逸脱しない範囲内において、種々の変形がなされてもよい。たとえば、第１の金属層３０２は、拡散防止層を有していてもよい。その他の変形については、第１の実施形態の窒化物半導体発光素子の場合と同様である。
次に、図４を参照しながら、上記第２の実施形態の窒化物半導体発光素子の好ましい製造方法について説明する。図４は、本発明の方法の別の好ましい一例を示す概略工程図である。図４においては、いくつかの工程における半導体発光素子を概略的な断面図で示している。本実施形態の窒化物半導体発光素子の製造方法は、以下の工程を以下の順で含む。
（１）第１の基板上に第１の導電型半導体層、発光層、第２の導電型半導体層をこの順に積層する工程（Ａ）、
（２）積層された層の露出表面に、略一定間隔で、少なくとも第１の導電型半導体層の前記発光層側表面に達する深さを有する複数の凹部を形成する工程（Ｂ）、
（３）凹部の側壁および底面を含む、積層された層の露出表面全体に絶縁層を形成する工程（Ｃ）、
（４）絶縁層の一部を除去して、当該絶縁層に接する層の表面の一部を露出させる工程（Ｄ）、
（５）露出表面全体に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）、
（６）第１の基板の全部または一部を除去する工程（Ｈ）、
（７）凹部の底面が露出するように、前記第１の導電型半導体層の一部を除去する工程（Ｉ）、
（８）チップ分割を行なうことにより複数の窒化物半導体発光素子を得る工程（Ｆ）。
第２の実施形態の窒化物半導体発光素子の製造方法は、工程（Ｄ）までは、第１の実施形態の窒化物半導体発光素子の製造方法と同じである。すなわち、まず第１の基板４０１として、たとえばサファイア基板を用意し、当該第１の基板４０１上に、バッファ層４０２、第１の導電型半導体層４０３、発光層４０４、ｐ型ＡｌＧａＮ層４０５およびｐ型ＧａＮ層４０６からなる第２の導電型半導体層４０７をこの順に成長させる（工程（Ａ））。
次に、第１の実施形態の場合と同一の方法により、第２の導電型半導体層４０７、発光層４０４、第１の導電型半導体層４０３を除去して、複数の凹部を形成した後（工程（Ｂ））、絶縁層４０８としてＳｉＯ2層を形成する（工程（Ｃ））。次に、第１の実施形態の場合と同一の方法により、第２の導電型半導体層４０７の表面に形成された絶縁層４０８の一部をエッチングにより除去して、第２の導電型半導体層４０７表面の一部を露出させる（工程（Ｄ））。
次に、露出表面全体、すなわち絶縁層４０８上および露出した第２の導電型半導体層４０７上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）に移る。本工程においては、まず、図４（ａ）に示されるように、絶縁層４０８上および露出した第２の導電型半導体層４０７上に、オーミック層４０９、反射層４１０、メッキ下地層４１１をこの順で形成する。オーミック層４０９には、たとえばＰｄ、Ｎｉ、Ｍｏ、Ａｕ、Ｆｅ、Ｃｕ、Ｚｎ、Ａｌ、Ｍｇ、Ｔｉ、Ｗ、Ｔａ、Ａｇなどが用いられ、たとえば蒸着により形成される。反射層４１０には、たとえばＡｇＮｄ、Ａｇ、ＡｇＰｄ、ＡｇＣｕ、Ａｌなどが用いられ、たとえばスパッタにより形成される。メッキ下地層４１１には、たとえばＡｕ、などが用いられ、たとえば蒸着により形成される。
次に、図４（ａ）に示されるように、メッキ下地層４１１の上に、メッキにより第２の基板４１２を形成する。第２の基板４１２の厚さは、たとえば２０〜３００μｍとすることができる。チップの取り扱い易さから、第２の基板４１２の厚さは、５０μｍ以上とすることが好ましい。第２の基板４１２には、Ｎｉ、Ｃｕ、Ｓｎ、Ａｕ、Ａｇのいずれかを主成分とする金属または合金等が用いられる。メッキ方法は、無電解メッキであってもよく、電解メッキであってもよい。
次に、第１の基板４０１の裏面から、たとえば３５５ｎｍのレーザー光を照射することにより、バッファ層４０２の全部または大部分および第１の導電型半導体層４０３の一部を分解することにより第１の基板４０１を除去する（工程（Ｈ））。レーザー光の照射により、第１の基板４０１およびバッファ層４０２のすべてまたは大部分が除去されるが、第１の基板４０１の一部が残留してもよい。
次に、ドライエッチングにより、第１の基板４０１およびバッファ層４０２を除去することにより露出した第１の導電型半導体層４０３の一部を除去する（工程（Ｉ））。第１の導電型半導体層４０３の除去は、工程（Ｂ）で形成された凹部の底面が露出するように行なわれる。ここで、第１の導電型半導体層４０３の除去は、当該凹部の底面が露出するように、第１の導電型半導体層４０３全体を略均一の厚さで除去してもよく、当該凹部の底面が露出するように、当該凹部の底面上にある第１の導電型半導体層４０３のみを除去するようにしてもよい。ここで、当該ドライエッチングにより、第１の導電型半導体層４０３の除去を行なうとともに、第１の導電型半導体層４０３表面に凹凸を形成することができる。なお、本工程において、第１の導電型半導体層４０３の一部を除去して凹部の底面を露出させるとともに、当該凹部の底面に、次工程のチップ分割のためのチップ分割溝が形成される。本工程により、第１の導電型半導体層４０３、発光層４０４および第２の導電型半導体層４０７からなる半導体層部分は、一定のピッチで途切れた状態となる。
次に、第１の導電型半導体層４０３表面の中央付近に第１の電極４１３を蒸着して図４（ｂ）に示される構造のウェハを得る。第１の電極４１３は、たとえばＴｉ層とＡｌ層との２層構造とすることができる。
最後に、一定のピッチで絶縁層４０８が露出している部分、すなわち工程（Ｂ）で形成された凹部の底面上のいずれかの位置（図４（ｂ）における点線は、その最も好ましい位置を示す）で、上記ウェハをチップに分割する（工程（Ｆ））。分割方法は、ダイヤモンドスクライブ法、ダイシング法またはレーザースクライブ法等を用いることができる。
（第３の実施形態）
図５は、本発明の別の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。図５に示すように、本実施形態の窒化物半導体発光素子は、導電性基板５０１と、第１の金属層５０２と、第２の金属層５１５と、第２の導電型半導体層５０３と、発光層５０４と、第１の導電型半導体層５０５と、をこの順で含み、さらに絶縁層５０６を有し、当該絶縁層５０６は、第２の金属層５１５、第２の導電型半導体層５０３、発光層５０４および第１の導電型半導体層５０５の側面、ならびに、第１の金属層５０２に接する側における第２の金属層５１５の表面の一部を覆っていることを特徴とする。また、本実施形態の窒化物半導体発光素子は、第１の導電型半導体層５０５上に形成された外部接続用の第１の電極５０７と、導電性基板５０１の第１の金属層５０２側とは反対側の面に形成された外部接続用の第２の電極５０８を有する。
ここで、本実施形態の窒化物半導体発光素子においては、第２の導電型半導体層５０３は、ｐ型ＡｌＧａＮ層５０９およびｐ型ＧａＮ層５１０からなる。また、第１の金属層５０２は、第１のオーミック層５１１、共晶接合層５１２、拡散防止層５１３、反射層５１４をこの順で含む。第２の金属層５１５は、第１の金属層５０２に含まれる反射層５１４と接している。また、本実施形態において、第２の導電型半導体層５０３に接する側における第２の金属層５１５の層方向（横方向）の長さは、当該第２の金属層５１５に接する側における第２の導電型半導体層５０３の層方向（横方向）の長さより短くなっている。
このように、絶縁層５０６で第２の金属層５１５、第２の導電型半導体層５０３、発光層５０４および第１の導電型半導体層５０５の側面を覆うことにより、ＰＮ接合部が保護されるため、端面リークが発生せず、歩留まりが向上する。また、長期の通電においてもＰＮ接合部での金属の周り込みなどが認められず、信頼性の高い窒化物半導体発光素子が提供される。
ここで、図１に示される本発明の窒化物半導体発光素子の構造と、図５に示される本発明の窒化物半導体発光素子との違いについて説明する。図１の窒化物半導体発光素子では、第２の導電型半導体層１０３のうち、絶縁層１０６によって被覆された部分については電流が広がらない傾向にある。一方、図５の窒化物半導体発光素子では、第２の金属層５１５が絶縁層５０６の内側、すなわち第２の金属層５１５表面の一部を被覆する絶縁層５０６と第２の導電型半導体層５０３との間に形成されている。このため、第２の金属層５１５と第１の金属層５０２との接触面積が非常に小さい（すなわち第２の金属層５１５表面の、絶縁層５０６による被覆面積が非常に大きい）場合であっても、第２の金属層５１５と第２の導電型半導体層５０３との接触面積は確保されているため、第２の導電型半導体層５０３全体に電流が広がることを可能にする。
以下、本実施形態に特徴的な部分のみ説明するが、説明のない点については、第１の実施形態と同様である。
＜第１の金属層５０２＞
本実施形態における第１の金属層５０２は、上記のように、第１のオーミック層５１１、共晶接合層５１２、拡散防止層５１３、反射層５１４をこの順で含む。第１のオーミック層５１１は、第１の実施形態の窒化物半導体発光素子における第１のオーミック層１１１に相当するものであり、導電性基板５０１とオーミックコンタクトになる。
ここで、本実施形態の窒化物半導体発光素子の第１の金属層５０２中には、第１の実施形態の窒化物半導体発光素子における第２のオーミック層１１５に相当するものが存在しないが、これは第２の金属層５１５がこの代わりを担う、オーミック層を含むためである。
＜第２の金属層５１５＞
本実施形態における第２の金属層５１５は、第２の導電型半導体層５０３のｐ型ＧａＮ層５１０とオーミックコンタクトになるオーミック層を含む。当該オーミック層には、たとえばＰｄ、Ｎｉ、Ｐｔ、Ａｇ、これらを含む合金などを用いることができる。オーミック層の厚さは特に限定されるものではなく、たとえば０．５〜１００ｎｍとすることができる。なお、反射率が低い物質の場合には薄くし、反射率が高い物質の場合には厚くすることが好ましい。
ここで、図５に示されるように、第２の金属層５１５であるオーミック層のｐ型ＧａＮ層５１０側の層方向（横方向）の長さ（すなわち、層の厚さ方向と垂直な方向の長さ）は、ｐ型ＧａＮ層５１０の第２の金属層５１５側の層方向（横方向）の長さより短いことが好ましい。これにより、さらにリーク電流が低減され、歩留まりがよくなる。
＜絶縁層５０６＞
本実施形態における絶縁層５０６は、上記第２の金属層５１５、第２の導電型半導体層５０３、発光層５０４および第１の導電型半導体層５０５の側面を覆っている。このような構成により、ＰＮ接合部が保護されるため、端面リークが発生せず、歩留まりが向上する。また、長期の通電においてもＰＮ接合部での金属の周り込みなどが認められず、信頼性の高い窒化物半導体発光素子が提供される。
ここで、本実施形態において絶縁層５０６は、前記実施形態と同様に、第２の金属層５１５、第２の導電型半導体層５０３、発光層５０４および第１の導電型半導体層５０５の側面を覆うとともに、上記第１の金属層５０２に接する側における上記第２の金属層５１５の表面の一部をさらに覆っている。
絶縁層５０６が、第１の金属層５０２に接する側における第２の金属層５１５の表面の一部を覆う場合、第１の金属層５０２に接する側における第２の金属層５１５の表面が絶縁層５０６で覆われる面積は、第１の金属層５０２に接する側における第２の金属層５１５の表面全体の１〜９９％であることが好ましい。本実施形態においては、上述のように、第２の金属層５１５が絶縁層５０６の内側、すなわち第２の金属層５１５表面の一部を被覆する絶縁層５０６と第２の導電型半導体層５０３との間に形成されている。したがって、絶縁層５０６による被覆の程度が大きい場合であっても第２の金属層５１５で電流が広がり、第２の導電型半導体層５０３全面に電流が注入される。しかし、当該面積が９９％より大きい場合、第１の金属層５０２と第２の金属層５１５との接触が不良になり、歩留まりが低下する虞がある。また、当該面積が１％未満になると、後述する、第２の金属層５１５表面全体に形成された絶縁層５０６を一部除去する工程において、アライメント不良が発生して歩留まりが幾分低下する傾向にある。ただし、当該面積が１％未満、たとえば究極的に０％であっても、本発明の範囲を逸脱するものではなく、絶縁層５０６が、少なくとも第２の金属層５１５、第２の導電型半導体層５０３、発光層５０４および第１の導電型半導体層５０５の側面を覆う限りにおいて、上記した効果は十分に発揮されるものである。
なお、上記第３の実施形態の窒化物半導体発光素子は、本発明の範囲を逸脱しない範囲内において、種々の変形がなされてもよい。たとえば、第２の金属層５１５は、オーミック層だけではなく、第１の金属層５０２と同様に、反射層、拡散防止層、共晶接合層のいずれか１種または２種以上の層を含んでよい。これら反射層、拡散防止層、共晶接合層を含むことにより、発光効率がより高く、信頼性の高い発光素子を得ることができる。また、第２の金属層５１５がオーミック層を含まない場合には、第１の金属層５０２が第１のオーミック層５１１とは異なるオーミック層を含んでもよい。
上記第３の実施形態の窒化物半導体発光素子の変形の具体例として、たとえば次のような変形を挙げることができる。すなわち、図５を参照して説明すれば、第２の金属層５１５はオーミック層および反射層（第２の導電型半導体層５０３側がオーミック層）を含み、かつ第１の金属層５０２は、拡散防止層５１３、反射層５１４を含まず、第１のオーミック層５１１および共晶接合層５１２のみを含む構造である。なお、第２の金属層５１５は、さらに拡散防止層や共晶接合層を含んでもよい。このような構造において、絶縁層５０６が第２の金属層５１５の反射層表面を覆う面積を十分大きくすることにより、絶縁層５０６の開口部では共晶接合層５１２の金属と第２の金属層５１５の反射層の金属が混ざり合うが、その他の領域では当該絶縁層５０６が拡散防止層としても機能するため、金属同士の拡散による反射率の低下を防ぐことができる。ここで、絶縁層５０６が第２の金属層５１５の反射層表面を覆う面積は、表面全体の９９％以下とすることができる。好ましくは９５％程度である。また、このように、絶縁層５０６を拡散防止層として機能させる場合には、絶縁層５０６の厚さは、３０〜３０００ｎｍとすることができる。
なお、絶縁層５０６が第２の金属層５１５の反射層表面を覆う面積が十分に大きい（たとえば表面全体の９５％程度）場合、すなわち絶縁層５０６の開口部が十分小さい場合であっても、当該開口部においては反射率が低下し、光取り出し効率の低下を引き起こすため、上記したような電流阻止層を併用することも好ましい。これにより、反射率が低下する部分では発光しないため、反射率が低い開口部が光取り出し効率に影響することがなく、光取り出し効率をさらに向上させることができる。本実施形態のその他の可能な変形については、第１の実施形態の場合と同様である。
次に、図６を参照しながら、上記第３の実施形態の窒化物半導体発光素子の好ましい製造方法について説明する。図６は、本発明の方法の別の好ましい一例を示す概略工程図である。図６においては、いくつかの工程における半導体発光素子を概略的な断面図で示している。本実施形態の窒化物半導体発光素子の製造方法は、以下の工程を以下の順で含む。
（１）第１の基板上に第１の導電型半導体層、発光層、第２の導電型半導体層をこの順に積層する工程（Ａ）、
（２）第２の金属層を積層する工程（Ｇ）、
（３）積層された層の露出表面に、略一定間隔で、少なくとも第１の導電型半導体層の前記発光層側表面に達する深さを有する複数の凹部を形成する工程（Ｂ）、
（４）凹部の側壁および底面を含む、積層された層の露出表面全体に絶縁層を形成する工程（Ｃ）、
（５）絶縁層の一部を除去して、当該絶縁層に接する層の表面の一部を露出させる工程（Ｄ）、
（６）露出表面全体に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）、
（７）第１の基板の全部または一部を除去する工程（Ｈ）、
（８）凹部の底面が露出するように、前記第１の導電型半導体層の一部を除去する工程（Ｉ）、
（９）チップ分割を行なうことにより複数の窒化物半導体発光素子を得る工程（Ｆ）。
上記第３の実施形態の窒化物半導体発光素子の製造においては、まず第１の基板６０１として、たとえばサファイア基板を用意し、当該第１の基板６０１上に、当該分野において通常用いられる手段により、ＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層６０２、ｎ型ＧａＮ層である第１の導電型半導体層６０３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む発光層６０４、ｐ型ＡｌＧａＮ層６０５およびｐ型ＧａＮ層６０６からなる第２の導電型半導体層６０７をこの順に成長させる（工程（Ａ））。
次に、第２の導電型半導体層６０７表面全体に第２の金属層６０８を蒸着により積層する（工程（Ｇ））。第２の金属層６０８には、たとえばＰｄ、Ｎｉ、Ｍｏ、Ａｕ、Ｆｅ、Ｃｕ、Ｚｎ、Ａｌ、Ｍｇ、Ｔｉ、Ｗ、Ｔａ、Ａｇなどが用いられる。本実施形態において第２の金属層６０８は、ｐ型ＧａＮ層６０６とオーミック接合を形成するオーミック層である。
次に、概略正方形のフォトレジストマスクを一定のピッチで形成した後、露出している部分の第２の金属層６０８をエッチングする。この際、適切なエッチング条件の下では、フォトレジストマスク端部から数μｍ内側まで第２の金属層６０８はオーバーエッチングされる。これにより、さらにリーク電流が低減され、歩留まりがよくなる。
次に、第２の金属層６０８のエッチングに用いたフォトレジストマスクをそのまま用いて、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層６０７、発光層６０４、第１の導電型半導体層６０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、凹部を複数形成する（工程（Ｂ））。当該凹部の深さは、発光層６０４を貫通し、第１の導電型半導体層６０３に達するが、第１の導電型半導体層６０３を貫通しない程度とすることが好ましい。ここで、フォトレジストをマスクに用いることにより、凹部は略逆台形状となるため、エッチング後の窒化物半導体層部、すなわち第２の導電型半導体層６０７、発光層６０４および第１の導電型半導体層６０３部分はテーパー構造となる。第２の金属層６０８はオーバーエッチングによりフォトレジスト端部より数μｍ内側にあるため、テーパー構造になっても、第２の金属層６０８は露出しない。なお、上記工程（Ｇ）は、当該工程（Ｂ）の後に行なうようにしてもよい。
次に、フォトレジストを除去した後、絶縁層６０９としてＳｉＯ2層を全面、すなわち、第２の金属層６０８表面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層６０７、発光層６０４および第１の導電型半導体層６０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層６０３の表面に連続して覆うように形成する（工程（Ｃ））。次に、第２の金属層６０８の表面に形成された絶縁層６０９の一部をエッチングにより除去して、絶縁層６０９に接する層である、第２の金属層６０８表面の一部を露出させる（工程（Ｄ））。ここで、エッチングにはフォトレジストマスクを用いる。エッチングは、ドライエッチングが好ましい。ドライエッチングにより絶縁層６０９を除去する場合、第２の金属層６０８はエッチングストップ層として機能する。エッチングは、上述のように、第２の金属層６０８表面が被覆される面積が、第２の金属層６０８の、発光層６０４側とは反対の表面全体の１〜９９％となるように行なわれることが好ましい。
次に、露出表面全体、すなわち絶縁層６０９上および露出した第２の金属層６０８上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）に移る。本工程においては、まず、図６（ａ）に示されるように、絶縁層６０９上および露出した第２の金属層６０８上に、反射層６１０、拡散防止層６１１、第１の共晶接合層６１２をこの順で形成する。反射層６１０には、たとえばＡｇＮｄ、Ａｇ、ＡｇＰｄ、ＡｇＣｕ、Ａｌなどが用いられ、たとえばスパッタにより形成される。拡散防止層６１１には、たとえばＮｉＴｉ、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｎｂ、Ｔａなどが用いられ、たとえばスパッタにより形成される。第１の共晶接合層６１２には、たとえばＡｕ等が用いられ、たとえば蒸着により形成される。
次に、図６（ａ）に示されるように、たとえばＳｉ基板等の第２の基板６１３上に、当該分野において通常用いられる手段により、第１のオーミック層６１４を形成した後、その上に、第２の共晶接合層６１５を形成する。第１のオーミック層６１４は、たとえばＴｉ層とＡｕ層との２層構造とすることができる。また、第２の共晶接合層６１５には、たとえばＡｕＳｎが用いられ、蒸着により形成される。なお、当該第２の基板６１３上への第１のオーミック層６１４および第２の共晶接合層６１５の形成は、前記第１の共晶接合層６１２の形成が完了する前のいずれのタイミングで行なわれてもよく、前記第１の共晶接合層６１２の形成が完了と同時または後に行なわれてもよい。
次に、第１の共晶接合層６１２と第２の共晶接合層６１５を接し、第１の実施形態と同様にして接合する。
次に、第１の基板６０１の裏面から、たとえば２６６ｎｍのレーザー光を照射することにより、バッファ層６０２の全部または大部分および第１の導電型半導体層６０３の一部を分解することにより第１の基板６０１を除去する（工程（Ｈ））。レーザー光の照射により、第１の基板６０１およびバッファ層６０２のすべてまたは大部分が除去されるが、第１の基板６０１の一部が残留してもよい。
次に、ドライエッチングにより、第１の基板６０１およびバッファ層６０２を除去することにより露出した第１の導電型半導体層６０３の一部を除去する（工程（Ｉ））。第１の導電型半導体層６０３の除去は、工程（Ｂ）で形成された凹部の底面が露出するように行なわれる。ここで、第１の導電型半導体層６０３の除去は、当該凹部の底面が露出するように、第１の導電型半導体層６０３全体を略均一の厚さで除去してもよく、当該凹部の底面が露出するように、当該凹部の底面上にある第１の導電型半導体層６０３のみを除去するようにしてもよい。ここで、当該ドライエッチングにより、第１の導電型半導体層６０３の除去を行なうとともに、第１の導電型半導体層６０３表面に凹凸を形成することができる。なお、本工程において、第１の導電型半導体層６０３の一部を除去して凹部の底面を露出させるとともに、当該凹部の底面に、次工程のチップ分割のためのチップ分割溝が形成される。本工程により、第１の導電型半導体層６０３、発光層６０４および第２の導電型半導体層６０７からなる半導体層部分は、一定のピッチで途切れた状態となる。
次に、第１の導電型半導体層６０３表面の中央付近に外部接続用の第１の電極６１６を蒸着し、第２の基板６１３の、第１のオーミック層６１４とは反対側に、外部接続用の第２の電極６１７を蒸着して図６（ｂ）に示される構造のウェハを得る。第１の電極６１６および第２の電極６１７は、たとえばＴｉ層とＡｌ層との２層構造とすることができる。
最後に、一定のピッチで絶縁層６０９が露出している部分、すなわち工程（Ｂ）で形成された凹部の底面上のいずれかの位置（図６（ｂ）における点線は、その最も好ましい位置を示す）で、上記ウェハをチップに分割する（工程（Ｆ））。分割方法は、ダイヤモンドスクライブ法、ダイシング法またはレーザースクライブ法等を用いることができる。
次に、図７を参照しながら、上記第３の実施形態の窒化物半導体発光素子の別の好ましい製造方法について説明する。図７は、本発明の方法の別の好ましい一例を示す概略工程図である。図７においては、いくつかの工程における半導体発光素子を概略的な断面図で示している。
まず、上記方法と同様に、第１の基板７０１上に、バッファ層７０２、第１の導電型半導体層７０３、発光層７０４、ｐ型ＡｌＧａＮ層７０５およびｐ型ＧａＮ層７０６からなる第２の導電型半導体層７０７をこの順に成長させた後（工程（Ａ））、第２の導電型半導体層７０７表面全体に第２の金属層７０８を蒸着により積層する（工程（Ｇ））。
次に、上記方法と同様に、第２の金属層７０８をエッチングした後、第２の金属層７０８のエッチングに用いたフォトレジストマスクをそのまま用いて、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層７０７、発光層７０４、第１の導電型半導体層７０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、凹部を複数形成する（工程（Ｂ））。
次に、フォトレジストを除去した後、上記方法と同様に、絶縁層７０９としてＳｉＯ2層を全面、すなわち、第２の金属層７０８表面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層７０７、発光層７０４および第１の導電型半導体層７０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層７０３の表面に連続して覆うように形成する（工程（Ｃ））。次に、第２の金属層７０８の表面に形成された絶縁層７０９の一部をエッチングにより除去して、絶縁層７０９に接する層である、第２の金属層７０８表面の一部を露出させる（工程（Ｄ））。ここで、エッチングにはフォトレジストマスクを用いる。
次に、エッチング用のフォトレジストマスクを除去し、第１の金属層をリフトオフにより部分的に形成するために、たとえば数百μｍ程度の一定のピッチで、当該ピッチ長さより短い辺を有する略正方形の穴が開いたフォトレジストマスクを形成する。このとき、当該略正方形の穴の中心と第２の金属層７０８の露出部の中心とをおよそ一致させる。
次に、露出表面全体、すなわち絶縁層７０９上および露出した第２の金属層７０８上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）に移る。本工程においては、まず、図７（ａ）に示されるように、絶縁層７０９上および露出した第２の金属層７０８上に、反射層７１０、拡散防止層７１１、第１の共晶接合層７１２をこの順で形成する。続いてリフトオフが行なわれる。このように、第１の金属層形成時にフォトレジストマスクを用いることにより、形成されたフォトレジストマスクのピッチに応じた一定間隔で、かつフォトレジストマスクの穴のサイズに応じた長さで、断続的に第１の金属層を形成することができる。第１の金属層の中心位置は、フォトレジストマスクの穴の中心と第２の金属層７０８の露出部の中心とをおよそ一致させているため、およそ第２の金属層７０８の中心位置と一致する。また、フォトレジストマスクを用いることにより、図７（ａ）に示されるように、絶縁層７０９上にはいずれの層も形成されない部分が生じる。この部分は、チップ分割位置として好ましい部分である。
次に、図７（ａ）に示されるように、たとえばＳｉ基板等の第２の基板７１３を用意し、第１の金属層の形成に用いたフォトレジストマスクと同サイズの穴を有するフォトレジストマスクを形成した後、第２の基板７１３上に、第１のオーミック層７１４を形成し、その上に、第２の共晶接合層７１５を形成する。ついでリフトオフする。フォトレジストマスクを用いることにより、第１の金属層を形成する場合と同様に、形成されたフォトレジストマスクのピッチに応じた一定間隔で、かつフォトレジストマスクの穴のサイズに応じた長さで、断続的に第１のオーミック層７１４および第２の共晶接合層７１５が形成される。
次に、第１の共晶接合層７１２と第２の共晶接合層７１５をアライメントして、概略重なるように接して、加熱圧着することにより接合する。
これ以降の工程は、上記方法と同様にして、第１の基板７０１の全部または一部を除去し（工程（Ｈ））、ドライエッチングにより第１の導電型半導体層７０３の表面に凹凸を形成する。次に、第１の電極７１６および第２の電極７１７を形成して、図７（ｂ）の構造のウェハを得る。最後にチップ分割を行なう（工程（Ｆ））が、チップ分割する位置は、工程（Ｂ）で形成された凹部の底面上のいずれかの位置のうち、絶縁層７０９が露出している部分、（図７（ｂ）における点線は、その最も好ましい位置を示す）である。
以上のように、本方法は、フォトレジストマスクを用いて、第１の金属層、第１のオーミック層７１４および第２の共晶接合層７１５を断続的に形成するものである。ここで、図７（ｂ）においては、工程（Ｂ）により形成された凹部の底面が露出しているが、本方法によれば、必ずしも第１の導電型半導体層７０３の一部を除去して、絶縁層７０９（すなわち、凹部の底面）を露出させる工程（Ｉ）を設ける必要がない。これは、チップ分割領域に金属層がないため、金属の回り込みによりリークが発生する可能性がないからである。このような本方法は、本明細書中の他の実施形態の窒化物半導体発光素子の製造にも好ましく用いることができる。
（第４の実施形態）
図８は、本発明の別の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。図８に示すように、本実施形態の窒化物半導体発光素子は、第２の実施形態の窒化物半導体発光素子に、第３の実施形態において採用した第２の金属層を設けてなる。すなわち、本実施形態の窒化物半導体発光素子は、導電性基板８０１と、第１の金属層８０２と、第２の金属層８１２と、第２の導電型半導体層８０３と、発光層８０４と、第１の導電型半導体層８０５と、をこの順で含み、さらに絶縁層８０６を有し、当該絶縁層８０６は、第２の金属層８１２、第２の導電型半導体層８０３、発光層８０４および第１の導電型半導体層８０５の側面、ならびに、第１の金属層８０２に接する側における第２の金属層８１２の表面の一部を覆っていることを特徴とする。また、本実施形態の窒化物半導体発光素子は、第１の導電型半導体層８０５上に形成された外部接続用の第１の電極８０７を有する。本実施形態においては、外部接続用の第２の電極は、導電性基板８０１自体となる。
ここで、本実施形態の窒化物半導体発光素子においては、第２の導電型半導体層８０３は、ｐ型ＡｌＧａＮ層８０８およびｐ型ＧａＮ層８０９からなる。また、第１の金属層８０２は、メッキ下地層８１０、反射層８１１をこの順で含む。第２の金属層８１２は、第１の金属層８０２に含まれる反射層８１１と接している。
このように、絶縁層８０６で第２の金属層８１２、第２の導電型半導体層８０３、発光層８０４および第１の導電型半導体層８０５の側面を覆うことにより、ＰＮ接合部が保護されるため、端面リークが発生せず、歩留まりが向上する。また、長期の通電においてもＰＮ接合部での金属の周り込みなどが認められず、信頼性の高い窒化物半導体発光素子が提供される。また、第２の金属層８１２を設けたことの効果は、第３の実施形態の場合と同様である。
なお、上記第４の実施形態の窒化物半導体発光素子は、本発明の範囲を逸脱しない範囲内において、種々の変形がなされてもよい。たとえば、第２の金属層８１２は、オーミック層だけではなく、第１の金属層８０２と同様に、反射層、拡散防止層、共晶接合層のいずれか１種または２種以上の層を含んでよい。これら反射層、拡散防止層、共晶接合層を含むことにより、発光効率がより高く、信頼性の高い発光素子を得ることができる。その他の可能な変形については、第２の実施形態の場合と同様である。
次に、図９を参照しながら、上記第４の実施形態の窒化物半導体発光素子の好ましい製造方法について説明する。図９は、本発明の方法の別の好ましい一例を示す概略工程図である。図９においては、いくつかの工程における半導体発光素子を概略的な断面図で示している。本実施形態の窒化物半導体発光素子の製造方法は、以下の工程を以下の順で含む。
（１）第１の基板上に第１の導電型半導体層、発光層、第２の導電型半導体層をこの順に積層する工程（Ａ）、
（２）第２の金属層を積層する工程（Ｇ）、
（３）積層された層の露出表面に、略一定間隔で、少なくとも第１の導電型半導体層の前記発光層側表面に達する深さを有する複数の凹部を形成する工程（Ｂ）、
（４）凹部の側壁および底面を含む、積層された層の露出表面全体に絶縁層を形成する工程（Ｃ）、
（５）絶縁層の一部を除去して、当該絶縁層に接する層の表面の一部を露出させる工程（Ｄ）、
（６）露出表面全体に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）、
（７）第１の基板の全部または一部を除去する工程（Ｈ）、
（８）凹部の底面が露出するように、前記第１の導電型半導体層の一部を除去する工程（Ｉ）、
（９）チップ分割を行なうことにより複数の窒化物半導体発光素子を得る工程（Ｆ）。
第４の実施形態の窒化物半導体発光素子の製造は、工程（Ｄ）までは、第３の実施形態の窒化物半導体発光素子の製造方法と同じである。すなわち、まず第１の基板９０１として、たとえばサファイア基板を用意し、当該第１の基板９０１上に、バッファ層９０２、第１の導電型半導体層９０３、発光層９０４、ｐ型ＡｌＧａＮ層９０５およびｐ型ＧａＮ層９０６からなる第２の導電型半導体層９０７をこの順に成長させる（工程（Ａ））。次に、第３の実施形態の場合と同一の方法により、たとえばＰｄ等からなる第２の金属層９０８を積層させ（工程（Ｇ））、第２の金属層９０８のエッチングを行なう。次に、第３の実施形態の場合と同一の方法により、第２の導電型半導体層９０７、発光層９０４、第１の導電型半導体層９０３の除去を行なって、凹部を形成した後（工程（Ｂ））、絶縁層９０９としてＳｉＯ2層を形成する（工程（Ｃ））。なお、上記工程（Ｇ）は、当該工程（Ｂ）の後に行なうようにしてもよい。
次に、第３の実施形態の場合と同一の方法により、第２の金属層９０８の表面に形成された絶縁層９０９の一部をエッチングにより除去して、第２の金属層９０８表面の一部を露出させる（工程（Ｄ））。
次に、露出表面全体、すなわち絶縁層９０９上および露出した第２の金属層９０８上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）に移る。本工程においては、まず、図９（ａ）に示されるように、絶縁層９０９上および露出した第２の金属層９０８上に、反射層９１０、メッキ下地層９１１をこの順で形成する。反射層９１０には、たとえばＡｇＮｄ、Ａｇ、ＡｇＰｄ、ＡｇＣｕ、Ａｌなどが用いられ、たとえばスパッタにより形成される。メッキ下地層９１１には、たとえばＡｕなどが用いられ、たとえば蒸着により形成される。
次に、図９（ａ）に示されるように、メッキ下地層９１１の上に、メッキにより第２の基板９１２を形成する。第２の基板９１２の厚さは、たとえば２０〜３００μｍとすることができる。チップの取り扱い易さの点から、第２の基板９１２の厚さは、５０μｍ以上とすることが好ましい。第２の基板９１２には、Ｎｉ、Ｃｕ、Ｓｎ、Ａｕ、Ａｇのいずれかを主成分とする金属または合金等が用いられる。メッキ方法は、無電解メッキであってもよく、電解メッキであってもよい。
次に、第１の基板９０１の裏面から、たとえば３５５ｎｍのレーザー光を照射することにより、バッファ層９０２の全部または大部分および第１の導電型半導体層９０３の一部を分解することにより第１の基板９０１を除去する（工程（Ｈ））。レーザー光の照射により、第１の基板９０１およびバッファ層９０２のすべてまたは大部分が除去されるが、第１の基板９０１の一部が残留してもよい。
次に、ドライエッチングにより、第１の基板９０１およびバッファ層９０２を除去することにより露出した第１の導電型半導体層９０３の一部を除去する（工程（Ｉ））。第１の導電型半導体層９０３の除去は、工程（Ｂ）で形成された凹部の底面が露出するように行なわれる。ここで、第１の導電型半導体層９０３の除去は、当該凹部の底面が露出するように、第１の導電型半導体層９０３全体を略均一の厚さで除去してもよく、当該凹部の底面が露出するように、当該凹部の底面上にある第１の導電型半導体層９０３のみを除去するようにしてもよい。ここで、当該ドライエッチングにより、第１の導電型半導体層９０３の除去を行なうとともに、第１の導電型半導体層９０３表面に凹凸を形成することができる。なお、本工程において、第１の導電型半導体層９０３の一部を除去して凹部の底面を露出させるとともに、当該凹部の底面に、次工程のチップ分割のためのチップ分割溝が形成される。本工程により、第１の導電型半導体層９０３、発光層９０４および第２の導電型半導体層９０７からなる半導体層部分は、一定のピッチで途切れた状態となる。
次に、第１の導電型半導体層９０３表面の中央付近に外部接続用の第１の電極９１３を蒸着して図９（ｂ）に示される構造のウェハを得る。外部接続用の第１の電極９１３は、たとえばＴｉ層とＡｌ層との２層構造とすることができる。
最後に、一定のピッチで絶縁層９０９が露出している部分、すなわち工程（Ｂ）で形成された凹部の底面上のいずれかの位置（図９（ｂ）における点線は、その最も好ましい位置を示す）で、上記ウェハをチップに分割する（工程（Ｆ））。分割方法は、ダイヤモンドスクライブ法、ダイシング法またはレーザースクライブ法等を用いることができる。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
＜実施例１＞
窒化物半導体発光素子を以下の方法により作製した。なお、説明をわかりやすくするため、図２を参照して説明する。まず、第１の基板２０１として、サファイア基板を用意し、当該第１の基板２０１上に、常法にしたがって、５０ｎｍ厚のＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層２０２、５μｍ厚のｎ型ＧａＮ層である第１の導電型半導体層２０３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む、１００ｎｍ厚の発光層２０４、３０ｎｍ厚のｐ型ＡｌＧａＮ層２０５および２００ｎｍ厚のｐ型ＧａＮ層２０６からなる第２の導電型半導体層２０７をこの順に成長させた（工程（Ａ））。
次に、１辺２５０μｍの概略正方形のフォトレジストマスクを３５０μｍのピッチで形成した後、図２（ａ）に示されるように、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層２０７、発光層２０４、第１の導電型半導体層２０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、略逆台形状の凹部を複数形成した（工程（Ｂ））。当該凹部の深さは、発光層２０４の第１の導電型半導体層２０３側の表面から４μｍであった。
次に、フォトレジストを除去した後、図２（ｂ）に示されるように、絶縁層２０８としてＳｉＯ2層を全面、すなわち、第２の導電型半導体層２０７表面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層２０７、発光層２０４および第１の導電型半導体層２０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層２０３の表面に連続して覆うように形成した（工程（Ｃ））。次に、図２（ｃ）に示されるように、第２の導電型半導体層２０７の表面に形成された絶縁層２０８の一部をドライエッチングにより除去して、第２の導電型半導体層２０７表面の一部を露出させた（工程（Ｄ））。
次に、露出表面全体、すなわち絶縁層２０８上および露出した第２の導電型半導体層２０７上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）を行なった。本工程においては、まず、図２（ｄ）に示されるように、絶縁層２０８上および露出した第２の導電型半導体層２０７上に、第２のオーミック層２０９としてＰｄを１．５ｎｍ蒸着した。次に、反射層２１０としてＡｇＮｄ層を１００ｎｍの厚さでスパッタにより形成した。次に、拡散防止層２１１としてＮｉＴｉ層を１５ｎｍの厚さでスパッタにより形成した。次に、第１の共晶接合層２１２としてＡｕを１μｍ蒸着した。
次に、図２（ｄ）に示されるように、Ｓｉ基板である第２の基板２１３上に、常法に従い、第１のオーミック層２１４として１０ｎｍ厚のＴｉ層、ついで２００ｎｍ厚のＡｕ層を形成した後、その上に、第２の共晶接合層２１５としてＡｕＳｎを１μｍ蒸着した。
次に、第１の共晶接合層２１２と第２の共晶接合層２１５を接して、２×１０-3Ｐａの減圧雰囲気下にし、３００℃で、１００ｋＰａ（１０Ｎ／ｃｍ2）の圧力をかけて加熱圧着することにより接合した。次に、第１の基板２０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層２０２と第１の導電型半導体層２０３の一部を分解することにより第１の基板２０１を除去した（工程（Ｈ））。これにより、図２（ｅ）の構造のウェハを得た。この際、第１の基板２０１の一部が第１の導電型半導体層２０３の表面に残留していた。
次に、ドライエッチングにより、第１の基板２０１およびバッファ層２０２を除去することにより露出した第１の導電型半導体層２０３の一部を除去した（工程（Ｉ））。これにより凹部の底面が露出した。また、第１の導電型半導体層２０３の一部を除去するとともに、第１の導電型半導体層２０３表面に凹凸を形成した。本工程により、第１の導電型半導体層２０３、発光層２０４および第２の導電型半導体層２０７からなる半導体層部分は、３５０μｍのピッチで途切れた状態となった。
次に、第１の導電型半導体層２０３表面の中央付近に第１の電極２１６としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着し、第２の基板２１３の、第１のオーミック層２１４側とは反対側に、第２の電極２１７としてＴｉ １５ｎｍとＡｌ ２００ｎｍを蒸着して図２（ｆ）に示される構造のウェハを得た。最後に、３５０μｍのピッチで絶縁層２０８が露出している部分（図２（ｆ）における点線の位置）で、ダイヤモンドスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。
＜実施例２＞
窒化物半導体発光素子を以下の方法により作製した。なお、説明をわかりやすくするため、図４を参照して説明する。工程（Ｅ）における反射層４１０を形成までは、実施例１と同様に行なった。続いて、図４（ａ）に示されるように、メッキ下地層４１１としてＡｕを２００ｎｍの厚さで蒸着した。次に、図４（ａ）に示されるように、無電解メッキ法を用いて、メッキ下地層４１１の上に第２の基板４１２としてのＮｉを７０μｍの厚さで形成した。
次に、第１の基板４０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層４０２と第１の導電型半導体層４０３の一部を分解し、第１の基板４０１を除去した（工程（Ｈ））。この際、第１の基板４０１の一部が第１の導電型半導体層４０３の表面に残留していた。
次に、ドライエッチングにより、第１の基板４０１およびバッファ層４０２を除去することにより露出した第１の導電型半導体層４０３の一部を除去した（工程（Ｉ））。これにより凹部の底面が露出した。また、第１の導電型半導体層４０３の一部を除去するとともに、第１の導電型半導体層４０３表面に凹凸を形成した。本工程により、第１の導電型半導体層４０３、発光層４０４および第２の導電型半導体層４０７からなる半導体層部分は、３５０μｍのピッチで途切れた状態となった。
次に、第１の導電型半導体層４０３表面の中央付近に第１の電極４１３としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着して図４（ｂ）に示される構造のウェハを得た。最後に、３５０μｍのピッチで絶縁層４０８が露出している部分（図４（ｂ）における点線の位置）で、レーザスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。
＜実施例３＞
窒化物半導体発光素子を以下の方法により作製した。なお、説明をわかりやすくするため、図６を参照して説明する。まず、第１の基板６０１として、サファイア基板を用意し、当該第１の基板６０１上に、常法にしたがって、５０ｎｍ厚のＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層６０２、５μｍ厚のｎ型ＧａＮ層である第１の導電型半導体層６０３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む、１００ｎｍ厚の発光層６０４、３０ｎｍ厚のｐ型ＡｌＧａＮ層６０５および２００ｎｍ厚のｐ型ＧａＮ層６０６からなる第２の導電型半導体層６０７をこの順に成長させた（工程（Ａ））。次に、第２の導電型半導体層６０７表面全体に、第２の金属層６０８としてＰｄを１．５ｎｍ蒸着した（工程（Ｇ））。
次に、１辺２５０μｍの概略正方形のフォトレジストマスクを３５０μｍのピッチで形成した後、塩酸と硝酸と水を１：９：５の割合（容量比）で混合したエッチング液で、露出している部分の第２の金属層６０８をエッチングした。この際、第２の金属層６０８は、エッチング温度を約３０℃とし、３０秒エッチングすることにより、２５０μｍのフォトレジストマスク端部から約５μｍ内側までオーバーエッチングされた。
次に、第２の金属層６０８のエッチングに用いたフォトレジストマスクをそのまま用いて、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層６０７、発光層６０４、第１の導電型半導体層６０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、略逆台形状の凹部を複数形成した（工程（Ｂ））。当該凹部の深さは、発光層６０４の第１の導電型半導体層６０３側の表面から４μｍであった。
次に、フォトレジストを除去した後、絶縁層６０９としてＳｉＯ2層を全面、すなわち、第２の金属層６０８表面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層６０７、発光層６０４および第１の導電型半導体層６０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層６０３の表面に連続して覆うように形成した（工程（Ｃ））。次に、第２の金属層６０８の表面に形成された絶縁層６０９の一部をドライエッチングにより除去して、第２の金属層６０８表面の一部を露出させた（工程（Ｄ））。ここで、第２の金属層６０８はエッチングストップ層として機能する。
次に、露出表面全体、すなわち絶縁層６０９上および露出した第２の金属層６０８上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）を行なった。本工程においては、まず、図６（ａ）に示されるように、絶縁層６０９上および露出した第２の金属層６０８上に、反射層６１０としてＡｇＮｄ層を１００ｎｍの厚さでスパッタにより形成した。次に、拡散防止層６１１としてＮｉＴｉ層を１５ｎｍの厚さでスパッタにより形成した。次に、第１の共晶接合層６１２としてＡｕを１μｍ蒸着した。
次に、図６（ａ）に示されるように、Ｓｉ基板である第２の基板６１３上に、常法に従い、第１のオーミック層６１４として１０ｎｍ厚のＴｉ層、ついで２００ｎｍ厚のＡｕ層を形成した後、その上に、第２の共晶接合層６１５としてＡｕＳｎを１μｍ蒸着した。
次に、第１の共晶接合層６１２と第２の共晶接合層６１５を接し、実施例１と同様にして加熱圧着することにより接合した。次に、第１の基板６０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層６０２と第１の導電型半導体層６０３の一部を分解することにより第１の基板６０１を除去した（工程（Ｈ））。この際、第１の基板６０１の一部が第１の導電型半導体層６０３の表面に残留していた。
次に、ドライエッチングにより、第１の基板６０１およびバッファ層６０２を除去することにより露出した第１の導電型半導体層６０３の一部を除去した（工程（Ｉ））。これにより凹部の底面が露出した。また、第１の導電型半導体層６０３の一部を除去するとともに、第１の導電型半導体層６０３表面に凹凸を形成した。本工程により、第１の導電型半導体層６０３、発光層６０４および第２の導電型半導体層６０７からなる半導体層部分は、３５０μｍのピッチで途切れた状態となった。
次に、第１の導電型半導体層６０３表面の中央付近に外部接続用の第１の電極６１６としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着し、第２の基板６１３の、第１のオーミック層６１４とは反対側に、外部接続用の第２の電極６１７として、Ｔｉ １５ｎｍとＡｌ ２００ｎｍを蒸着して図６（ｂ）に示される構造のウェハを得た。最後に、３５０μｍのピッチで絶縁層６０９が露出している部分（図６（ｂ）における点線の位置）で、ダイヤモンドスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。
＜実施例４＞
窒化物半導体発光素子を以下の方法により作製した。なお、説明をわかりやすくするため、図９を参照して説明する。工程（Ｅ）における反射層９１０の形成までは、実施例３と同様に行なった。続いて、図９（ａ）に示されるように、メッキ下地層９１１としてＡｕを２００ｎｍの厚さで蒸着した。次に、図９（ａ）に示されるように、無電解メッキ法を用いて、メッキ下地層９１１の上に第２の基板９１２としてのＮｉを７０μｍの厚さで形成した。
次に、第１の基板９０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層９０２と第１の導電型半導体層９０３の一部を分解することにより第１の基板９０１を除去した（工程（Ｈ））。この際、第１の基板９０１の一部が第１の導電型半導体層９０３の表面に残留していた。
次に、ドライエッチングにより、第１の基板９０１およびバッファ層９０２を除去することにより露出した第１の導電型半導体層９０３の一部を除去した（工程（Ｉ））。これにより凹部の底面が露出した。また、第１の導電型半導体層９０３の一部を除去するとともに、第１の導電型半導体層９０３表面に凹凸を形成した。本工程により、第１の導電型半導体層９０３、発光層９０４および第２の導電型半導体層９０７からなる半導体層部分は、３５０μｍのピッチで途切れた状態となった。
次に、第１の導電型半導体層９０３表面の中央付近に外部接続用の第１の電極９１３としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着して図９（ｂ）に示される構造のウェハを得た。最後に、３５０μｍのピッチで絶縁層９０９が露出している部分（図９（ｂ）における点線の位置）で、レーザスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。
＜実施例５＞
窒化物半導体発光素子を以下の方法により作製した。なお、説明をわかりやすくするため、図１０を参照して説明する。図１０は、本実施例の方法を説明するための概略工程図である。まず、第１の基板１００１として、サファイア基板を用意し、当該第１の基板１００１上に、常法にしたがって、５０ｎｍ厚のＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層１００２、５μｍ厚のｎ型ＧａＮ層である第１の導電型半導体層１００３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む、１００ｎｍ厚の発光層１００４、３０ｎｍ厚のｐ型ＡｌＧａＮ層１００５および２００ｎｍ厚のｐ型ＧａＮ層１００６からなる第２の導電型半導体層１００７をこの順に成長させた（工程（Ａ））。次に、ｐ型ＧａＮ層１００６上に、直径１００μｍ、厚さ１００ｎｍのＴｉからなる電流阻止層１０１５を３５０μｍのピッチで形成した。Ｔｉは、ｐ型ＧａＮ層１００６に対してショットキー接触になる。次に、表面全体に、第２の金属層１００８としてＰｄを１．５ｎｍ蒸着し、ついで第２の金属層１００８としてＡｇＮｄ層を１００ｎｍの厚さでスパッタにより形成した（工程（Ｇ））。ここで、Ｐｄ層は、ｐ型ＧａＮ層１００６とオーミック接合を形成する。また、ＡｇＮｄ層は反射層である。次に、高減圧下、５００℃で３分間熱処理することにより、第１の導電型半導体層１００３、発光層１００４および第２の導電型半導体層１００７からなる半導体層と合金化させてオーム性接触にした。
次に、１辺２５０μｍの概略正方形のフォトレジストマスクを３５０μｍのピッチで形成した。このとき、電流阻止層が２５０μｍの概略正方形のほぼ中央になるように配置した。ついで、酢酸を含むエッチング液で、露出している部分の上記ＡｇＮｄ層をエッチングしてＡｇＮｄ層下のＰｄ層を露出させた。このとき、ＡｇＮｄ層は、フォトレジストマスク端部よりも内側までオーバーエッチングされた。次に、塩酸と硝酸と水を１：９：５の割合（容量比）で混合したエッチング液で、露出している部分のＰｄ層をエッチングした。この際、Ｐｄ層は、エッチング温度を約３０℃とし、３０秒エッチングすることにより、２５０μｍのフォトレジストマスク端部から約５μｍ内側までオーバーエッチングされた。
次に、上記第２の金属層１００８のエッチングに用いたフォトレジストマスクをそのまま用いて、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層１００７、発光層１００４、第１の導電型半導体層１００３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、略逆台形状の凹部を複数形成した（工程（Ｂ））。当該凹部の深さは、発光層１００４の第１の導電型半導体層１００３側の表面から４μｍであった。
次に、フォトレジストを除去した後、絶縁層１００９としてＳｉＯ2層を全面、すなわち、ＡｇＮｄ層表面、ＡｇＮｄ層側面、Ｐｄ層側面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層１００７、発光層１００４および第１の導電型半導体層１００３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層１００３の表面に連続して覆うように形成した（工程（Ｃ））。次に、第２の金属層１００８の表面に形成された絶縁層１００９の一部をフッ酸を用いたエッチングにより除去して、ＡｇＮｄ層の一部を露出させた（工程（Ｄ））。エッチングにはフォトレジストマスクを用いた。ここで、ＡｇＮｄ層はエッチングストップ層として機能する。
次に、エッチング用のフォトレジストマスクを除去し、第１の金属層をリフトオフにより部分的に形成するために、３５０μｍのピッチで、１辺３００μｍの略正方形の穴が開いたフォトレジストマスクを形成した。このとき、当該略正方形の穴の中心と上記約２５０μｍの幅を有するＡｇＮｄ層の中心とを一致させた。
次に、露出表面全体、すなわち絶縁層１００９上および露出した第２の金属層１００８上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）を行なった。本工程においては、まず、図１０（ａ）に示されるように、絶縁層１００９上および露出した第２の金属層１００８上に、拡散防止層１０１０としてＮｉＴｉ層を１５ｎｍの厚さでスパッタにより形成した。次に、第１の共晶接合層１０１１としてＡｕを１μｍ蒸着した。続いてリフトオフすることにより、１辺３００μｍの正方形の第１の金属層を形成した。
次に、図１０（ａ）に示されるように、Ｓｉ基板である第２の基板１０１２を用意し、１辺３００μｍの正方形の穴が開いたフォトレジストマスクを形成した後、第２の基板１０１２上に、第１のオーミック層１０１３として１０ｎｍ厚のＴｉ層、ついで２００ｎｍ厚のＡｕ層を形成した後、その上に、第２の共晶接合層１０１４としてＡｕＳｎを１μｍ蒸着した。ついで、リフトオフにより１辺３００μｍの正方形とした。
次に、正方形にパターニングされた第１の共晶接合層１０１１と第２の共晶接合層１０１４とをアライメントして概略重なるように接し、実施例１と同様にして加熱圧着することにより接合した。次に、第１の基板１００１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層１００２と第１の導電型半導体層１００３の一部を分解し、第１の基板１００１を除去した（工程（Ｈ））。この際、第１の基板１００１の一部が第１の導電型半導体層１００３の表面に残留していた。
次に、ドライエッチングにより、第１の基板１００１およびバッファ層１００２を除去することにより露出した第１の導電型半導体層１００３表面に凹凸を形成した。次に、第１の導電型半導体層１００３表面の中央付近に外部接続用の第１の電極１０１６としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着し、第２の基板１０１２の、第１のオーミック層１０１３とは反対側に、外部接続用の第２の電極１０１７として、Ｔｉ １５ｎｍとＡｌ ２００ｎｍを蒸着して図１０（ｂ）に示される構造のウェハを得た。最後に、３５０μｍのピッチで素子が一部分離している部分（図１０（ｂ）における点線の位置）で、ダイヤモンドスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。
＜実施例６＞
窒化物半導体発光素子を以下の方法により作製した。なお、説明をわかりやすくするため、図６を参照して説明する。まず、実施例３と同様の方法により、工程（Ｇ）まで行い、第２の金属層６０８のエッチングを行なった。次に、第２の金属層６０８のエッチングに用いたフォトレジストマスクをそのまま用いて、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層６０７、発光層６０４、第１の導電型半導体層６０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、略逆台形状の凹部を複数形成した（工程（Ｂ））。当該凹部の深さは、発光層６０４の第１の導電型半導体層６０３側の表面から４．８μｍであった。これにより、凹部底面から第１の導電型半導体層６０３の、バッファ層６０２側の表面までの距離は、約０．３μｍとなる。
次に、実施例３と同様の方法により、工程（Ｃ）〜（Ｅ）を行なった。次に、第１の基板６０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層６０２と第１の導電型半導体層６０３の一部を分解することにより第１の基板６０１を除去した（工程（Ｈ））。この際、当該レーザー光の照射により、第１の基板６０１を除去するとともに、第１の導電型半導体層６０３の一部を除去して凹部の底面を露出させ、さらに、第１の導電型半導体層６０３表面に凹凸を形成した。
次に、実施例３と同様の方法により、第１の電極６１６および第２の電極６１７を形成した後、３５０μｍのピッチで絶縁層６０９が露出している部分（図６（ｂ）における点線の位置）で、ダイヤモンドスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。このような窒化物半導体発光素子の作製方法は、工程数を少なくすることができるため、生産性が高い。
＜実施例７＞
窒化物半導体発光素子を以下の方法により作製した。なお、説明をわかりやすくするため、図１１を参照して説明する。図１１は、本実施例の方法を説明するための概略工程図である。まず、第１の基板１１０１として、サファイア基板を用意し、当該第１の基板１１０１上に、常法にしたがって、５０ｎｍ厚のＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層１１０２、５μｍ厚のｎ型ＧａＮ層である第１の導電型半導体層１１０３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む、１００ｎｍ厚の発光層１１０４、３０ｎｍ厚のｐ型ＡｌＧａＮ層１１０５および２００ｎｍ厚のｐ型ＧａＮ層１１０６からなる第２の導電型半導体層１１０７をこの順に成長させた（工程（Ａ））。
次に、ｐ型ＧａＮ層１１０６上に、Ｐｄからなるオーミック層１１０８とＡｇＮｄからなる反射層１１０９とからなる第２の金属層１１１０を形成した（工程（Ｇ））。具体的には、まず表面全体にＰｄを１．５ｎｍ蒸着した後、フォトレジストマスクを用いて、Ｐｄを部分的にエッチングすることにより、長さ１００μｍのＰｄがない部分を３５０μｍピッチで形成した。次に、ＡｇＮｄ層を１００ｎｍの厚さでスパッタにより形成した。次に、高減圧下、５００℃で３分間熱処理することにより、第１の導電型半導体層１１０３、発光層１１０４および第２の導電型半導体層１１０７からなる半導体層と合金化させてオーム性接触にした。ここで、ＰｄもＡｇＮｄもｐ型ＧａＮ層１１０６に対してオーミック接合となる金属であるが、コンタクト抵抗はＰｄの場合、約０．００２Ωｃｍ2、ＡｇＮｄの場合、約０．０１〜０．１Ωｃｍ2と、ＡｇＮｄはＰｄに比べて１桁以上高い。このため、Ｐｄがエッチングされて無くなっている部分は、ＡｇＮｄがｐ型ＧａＮ層１１０６に直接接しており、オーミック接触が得られるが、Ｐｄの方がコンタクト抵抗が低いため、ほとんどの電流は、Ｐｄが存在する部分から注入されることになる。したがって、ＡｇＮｄがｐ型ＧａＮ層１１０６に直接接している領域からはほとんど電流が注入されない。つまり、Ｐｄが無い領域が電流阻止部として働くことになる。
次に、１辺２５０μｍの概略正方形のフォトレジストマスクを３５０μｍのピッチで形成した。このとき、上記電流阻止部が２５０μｍの概略正方形のほぼ中央になるように配置した。ついで、酢酸と硝酸とを含むエッチング液で、露出している部分のＡｇＮｄ層とＰｄ層とをエッチングした。ＡｇＮｄとＰｄは合金化されているため、一度のエッチングで両方のエッチングが可能であった。このとき、ＡｇＮｄ層（反射層１１０９）とＰｄ層（オーミック層１１０８）は、フォトレジストマスク端部よりも内側までオーバーエッチングされた。このことは、リーク電流のさらなる低減および歩留まりの向上をもたらす。
次に、上記第２の金属層１１１０のエッチングに用いたフォトレジストマスクをそのまま用いて、ドライエッチングによりフォトレジストが覆っていない部分について、第２の導電型半導体層１１０７、発光層１１０４、第１の導電型半導体層１１０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、略逆台形状の凹部を複数形成した（工程（Ｂ））。当該凹部の深さは、発光層１１０４の第１の導電型半導体層１１０３側の表面から４μｍであった。
次に、フォトレジストを除去した後、絶縁層１１１１としてＳｉＯ2層を全面、すなわち、ＡｇＮｄ層表面、ＡｇＮｄ層側面、Ｐｄ層側面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層１１０７、発光層１１０４および第１の導電型半導体層１１０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層１１０３の表面に連続して覆うように形成した（工程（Ｃ））。次に、第２の金属層１１１０の表面に形成された絶縁層１１１１の一部をフッ酸を用いたエッチングにより除去して、ＡｇＮｄ層（反射層１１０９）の一部を露出させた（工程（Ｄ））。エッチングにはフォトレジストマスクを用いた。ここで、ＡｇＮｄ層（反射層１１０９）はエッチングストップ層として機能する。絶縁層１１１１に形成した穴は、直径１００μｍとし、上記電流阻止部の概略真上に形成した。このようにして形成された絶縁層１１１１は、拡散防止層としても機能し、上記１００μｍの穴以外の部分では、後の工程で形成する第１の金属層と混ざり合わないため、反射率の低下を妨げることができる。
次に、エッチング用のフォトレジストマスクを除去し、第１の金属層をリフトオフにより部分的に形成するために、３５０μｍのピッチで、１辺３００μｍの略正方形の穴が開いたフォトレジストマスクを形成した。このとき、当該略正方形の穴の中心と上記電流阻止部の中心とを一致させた。
次に、露出表面全体、すなわち絶縁層１１１１上および露出した第２の金属層１１１０上に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）を行なった。本工程においては、まず、図１１（ａ）に示されるように、絶縁層１１１１上および露出した第２の金属層１１１０上に、第１の共晶接合層１１１２としてＡｕを１μｍ蒸着した。続いてリフトオフすることにより、１辺３００μｍの正方形の第１の金属層を形成した。
次に、図１１（ａ）に示されるように、Ｓｉ基板である第２の基板１１１３を用意し、１辺３００μｍの正方形の穴が開いたフォトレジストマスクを形成した後、第２の基板１１１３上に、第１のオーミック層１１１４として１０ｎｍ厚のＴｉ層、ついで２００ｎｍ厚のＡｕ層を形成した後、その上に、第２の共晶接合層１１１５としてＡｕＳｎを１μｍ蒸着した。ついで、リフトオフにより１辺３００μｍの正方形とした。
次に、正方形にパターニングされた第１の共晶接合層１１１２と第２の共晶接合層１１１５とをアライメントして概略重なるように接して、真空雰囲気下にし、３００℃で、１００ｋＰａ（１０Ｎ／ｃｍ2）の圧力をかけて加熱圧着することにより接合した。次に、第１の基板１１０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層１１０２と第１の導電型半導体層１１０３の一部を分解することにより第１の基板１１０１を除去した（工程（Ｈ））。
次に、ドライエッチングにより、第１の基板１１０１およびバッファ層１１０２を除去することにより露出した第１の導電型半導体層１１０３表面に凹凸を形成した。次に、第１の導電型半導体層１１０３表面の中央付近に外部接続用の第１の電極１１１６としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着し、第２の基板１１１３の、第１のオーミック層１１１４とは反対側に、外部接続用の第２の電極１１１７としてＴｉ １５ｎｍとＡｌ ２００ｎｍを蒸着して図１１（ｂ）に示される構造のウェハを得た。最後に、３５０μｍのピッチで素子が一部分離している部分（図１１（ｂ）における点線の位置）で、ダイヤモンドスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。
本実施例の素子では、絶縁層を拡散防止層としても機能させているため、拡散防止機能を向上させることができ、反射率は９７％にまで向上し、光取り出し効率を８０％まで向上させることができた。また、絶縁層を拡散防止層としても機能させることにより、長期の信頼性試験においても、絶縁層でコートされた領域では拡散が全く発生せず、信頼性の高い素子が得られた。
＜実施例８＞
窒化物半導体発光素子を以下の方法により作製した。図１２は、本実施例の方法を説明するための概略工程図である。まず、第１の基板１２０１として、サファイア基板を用意し、当該第１の基板１２０１上に、常法にしたがって、５０ｎｍ厚のＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層１２０２、５μｍ厚のｎ型ＧａＮ層である第１の導電型半導体層１２０３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む、１００ｎｍ厚の発光層１２０４、３０ｎｍ厚のｐ型ＡｌＧａＮ層１２０５および２００ｎｍ厚のｐ型ＧａＮ層１２０６からなる第２の導電型半導体層１２０７をこの順に成長させた（工程（Ａ））。
次に、ｐ型ＧａＮ層１２０６上に、Ｐｄからなるオーミック層１２０８とＡｇＮｄからなる第１の反射層１２０９とＮｉＴｉからなる接着層１２１０とからなる第２の金属層１２１１を形成した（工程（Ｇ））。具体的には、まず表面全体にＰｄを１．５ｎｍ蒸着した後、フォトレジストマスクを用いて、Ｐｄを部分的にエッチングすることにより、長さ１００μｍのＰｄがない部分を３５０μｍピッチで形成した。次に、ＡｇＮｄ層を１００ｎｍの厚さで、ついでＮｉＴｉ層を３．３ｎｍの厚さでスパッタにより形成した。次に、高減圧下、５００℃で３分間熱処理することにより、第２の導電型半導体層１２０７からなる半導体層と合金化させてオーム性接触にした。ここで、ＰｄもＡｇＮｄもｐ型ＧａＮ層１２０６に対してオーミック接合となる金属であるが、コンタクト抵抗はＰｄの場合、約０．００２Ωｃｍ2、ＡｇＮｄの場合、約０．０１〜０．１Ωｃｍ2と、ＡｇＮｄはＰｄに比べて１桁以上高い。このため、Ｐｄがエッチングされて無くなっている部分は、ＡｇＮｄがｐ型ＧａＮ層１２０６に直接接しており、オーミック接触が得られるが、Ｐｄの方がコンタクト抵抗が低いため、ほとんどの電流は、Ｐｄが存在する部分から注入されることになる。したがって、ＡｇＮｄがｐ型ＧａＮ層１２０６に直接接している領域からはほとんど電流が注入されない。つまり、Ｐｄが無い領域が電流阻止部として働くことになる。
次に、１辺２５０μｍの概略正方形のフォトレジストマスクを３５０μｍのピッチで形成した。このとき、上記電流阻止部が２５０μｍの概略正方形のほぼ中央になるように配置した。ついで、酢酸と硝酸とを含むエッチング液で、露出している部分のＮｉＴｉ層とＡｇＮｄ層とＰｄ層とをエッチングした。ＮｉＴｉとＡｇＮｄとＰｄは合金化されているため、一度のエッチングで両方のエッチングが可能であった。このとき、ＮｉＴｉ層（接着層１２１０）とＡｇＮｄ層（第１の反射層１２０９）とＰｄ層（オーミック層１２０８）のエッチングは、フォトレジストマスク端部よりも内側までオーバーエッチングされないように実施した。
次に、上記第２の金属層１２１１のエッチングに用いたフォトレジストマスクを除去し、１辺２７０μｍの概略正方形のフォトレジストマスクを３５０μｍのピッチで形成した。このとき、上記第２の金属層１２１１が２７０μｍの概略正方形のほぼ中央になるように配置した。このように、レジストマスクを形成しなおすことにより、第２の金属層１２１１をオーバーエッチングせずに、第２の金属層を完全に覆うようにレジストマスクを形成できるため、ドライエッチングにより銀が飛び散り、リークの原因になるようなことが起こらない。また、オーバーエッチングしないことにより、電極サイズの低下を防ぐことができ、その分、注入面積の低下を防ぐことができるため、電流注入密度の上昇を防ぐことができ、発光効率の低下を防ぐことができる。
次に、ドライエッチングにより、フォトレジストが覆っていない部分について、第２の導電型半導体層１２０７、発光層１２０４、第１の導電型半導体層１２０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、略逆台形状の凹部を複数形成した（工程（Ｂ））。当該凹部の深さは、発光層１２０４の第１の導電型半導体層１２０３側の表面から４μｍであった。
次に、フォトレジストを除去した後、第１の絶縁層１２１２としてＳｉＯ2層を全面、すなわち、ＮｉＴｉ層表面、ＮｉＴｉ層側面、ＡｇＮｄ層側面、Ｐｄ層側面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層１２０７、発光層１２０４および第１の導電型半導体層１２０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層１２０３の表面に連続して覆うように形成した（工程（Ｃ））。次に、第２の金属層１２１１の表面に形成された第１の絶縁層１２１２の一部をフッ酸を用いたエッチングにより除去して、ＮｉＴｉ層（接着層１２１０）の一部を露出させた（工程（Ｄ））。エッチングにはフォトレジストマスクを用いた。ここで、ＮｉＴｉ層（接着層１２１０）はエッチングストップ層として機能する。第１の絶縁層１２１２に形成した穴は、直径９０μｍとし、上記電流阻止部の概略真上に形成した。このようにして形成された第１の絶縁層１２１２は、拡散防止層としても機能し、上記９０μｍの穴以外の部分では、後の工程で形成する第１の金属層と混ざり合わないため、反射率の低下を防ぐことができる。第１の絶縁層１２１２に形成した穴の直径を電流阻止部のサイズ１００μｍよりも小さくすることにより、フォトリソグラフィのアライメントにずれが生じても、電流阻止部内に絶縁層の穴を収めることができ、これにより金属拡散により反射率が低下する領域を、発光しない領域内に収めることができるので、発光効率の低下を防ぐことができる。
次に、エッチング用のフォトレジストマスクを除去し、第１の絶縁層１２１２上および露出した第２の金属層１２１１上に、第２の反射層１２１３として、ＮｉＴｉ３．３ｎｍ、ＡｇＮｄ３００ｎｍ、ＮｉＴｉ３．３ｎｍをスパッタにより形成した。次に、第２の絶縁層１２１４としてＳｉＯ2を０．３μｍ形成した。ついで、第２の絶縁層１２１４の一部をフッ酸を用いたエッチングにより除去して、第２の反射層１２１３のＮｉＴｉ層の一部を露出させた。エッチングにはフォトレジストマスクを用いた。ここで、ＮｉＴｉ層はエッチングストップ層として機能する。第２の絶縁層１２１４に形成した穴は、直径９０μｍとし、上記電流阻止部の概略真上に形成した。このようにして形成された第２の絶縁層１２１４は、拡散防止層としても機能し、上記９０μｍの穴以外の部分では、後の工程で形成する第１の金属層と混ざり合わないため、反射率の低下を防ぐことができる。第２の絶縁層１２１４に形成した穴の直径を電流阻止部のサイズ１００μｍよりも小さくすることにより、フォトリソグラフィのアライメントにずれが生じても、電流阻止部内に第２の絶縁層１２１４の穴を収めることができ、これにより金属拡散により反射率が低下する領域を、発光しない領域内に収めることができるので、発光効率の低下を防ぐことができる。
次に、エッチング用のフォトレジストマスクを除去し、第２の絶縁層１２１４上および露出した第２の反射層１２１３上に、第１の金属層１２１５としてＡｕを１００ｎｍ蒸着した。この第１の金属層１２１５は、メッキ下地層として機能するものである。ついで、第２の基板１２１６として、電解メッキによりＣｕ層を１００μｍ厚で形成した（工程（Ｅ）、図１２（ａ）参照）。
次に、第１の基板１２０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層１２０２と第１の導電型半導体層１２０３の一部を分解することにより第１の基板１２０１を除去した（工程（Ｈ））。次に、ドライエッチングにより、第１の基板１２０１およびバッファ層１２０２を除去することにより露出した第１の導電型半導体層１２０３表面に凹凸を形成した。なお、凹凸形成には、ドライエッチングやウェットエッチングによる自然形成手法のほかに、ステッパーやナノインプリントによる微細加工マスクを用いてドライエッチングをする手法を用いてもよい。
次に、第１の導電型半導体層１２０３表面の中央付近に外部接続用の第１の電極１２１７としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着して、図１２（ｂ）に示される構造のウェハを得た。Ｃｕからなる第２の基板１２１６は、外部接続用の第２の電極として機能する。最後に、３５０μｍのピッチで素子が一部分離している部分（図１２（ｂ）における点線の位置）で、ダイヤモンドスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。
本実施例の素子では、第２の反射層１２１３を形成しているため、図１２（ｂ）に記載の矢印や図１３に記載の矢印が示すように、第１の反射層１２０９によって反射させることができない光も、第２の反射層１２１３により反射させることができる。図１３は、図１２（ｂ）に示されるウェハを一部拡大して示す概略断面図である。図１３に示すように、第１の反射層１２０９が形成されておらず、第２の導電型半導体層１２０７の表面と第１の絶縁層１２１２とが接する領域では、発光層１２０４から放射した光が第１の絶縁層１２１２を透過する。しかしながら、第２の反射層１２１３を設けることにより、このような光を反射させることができる。また、第２の絶縁層１２１４を拡散防止層としても機能させているため、拡散防止機能を向上させることができる。本実施例の素子により、反射率を素子全面において９７％にまで向上させることができ、光取り出し効率を８５％まで向上させることができた。また、絶縁層を拡散防止層としても機能させることにより、長期の信頼性試験においても、絶縁層でコートされた領域では拡散が全く発生せず、信頼性の高い素子が得られた。
＜実施例９＞
窒化物半導体発光素子を以下の方法により作製した。図１４は、本実施例の方法を説明するための概略工程図である。まず、第１の基板１４０１として、サファイア基板を用意し、当該第１の基板１４０１上に、常法にしたがって、５０ｎｍ厚のＡｌrＧａ1-rＮ（０≦ｒ≦１）からなるバッファ層１４０２、５μｍ厚のｎ型ＧａＮ層である第１の導電型半導体層１４０３、ＧａＮからなるバリア層およびＩｎqＧａ1-qＮ（０＜ｑ＜１）からなるウェル層を含む、１００ｎｍ厚の発光層１４０４、３０ｎｍ厚のｐ型ＡｌＧａＮ層１４０５および２００ｎｍ厚のｐ型ＧａＮ層１４０６からなる第２の導電型半導体層１４０７をこの順に成長させた（工程（Ａ））。
次に、ｐ型ＧａＮ層１４０６上に、Ｐｄからなるオーミック層１４０８とＡｇＮｄからなる反射層１４０９とＮｉＴｉからなるメッキ下地層１４１０とからなる第２の金属層１４１１を形成した（工程（Ｇ））。具体的には、まず表面全体にＰｄを１．５ｎｍ蒸着した後、フォトレジストマスクを用いて、Ｐｄを部分的にエッチングすることにより、長さ１００μｍのＰｄがない部分を３５０μｍピッチで形成した。次に、ＡｇＮｄ層を３００ｎｍの厚さで、ついでＮｉＴｉ層を１００ｎｍの厚さでスパッタにより形成した。次に、高減圧下、５００℃で３分間熱処理することにより、第２の導電型半導体層１４０７からなる半導体層と合金化させてオーム性接触にした。Ｐｄが除去された領域は電流阻止部として働く。
次に、１辺２８０μｍの概略正方形のフォトレジストマスクを３５０μｍのピッチで形成した。このとき、上記電流阻止部が２８０μｍの概略正方形のほぼ中央になるように配置した。ついで、酢酸と硝酸とを含むエッチング液で、露出している部分のＮｉＴｉ層とＡｇＮｄ層とＰｄ層とをエッチングした。このとき、ＮｉＴｉ層（メッキ下地層１４１０）とＡｇＮｄ層（反射層１４０９）とＰｄ層（オーミック層１４０８）は、フォトレジストマスク端部よりも内側までオーバーエッチングされた。このことは、リーク電流のさらなる低減および歩留まりの向上をもたらす。
次に、第２の金属層１４１１のエッチングに用いたフォトレジストマスクをそのまま用いて、ドライエッチングにより、フォトレジストが覆っていない部分について、第２の導電型半導体層１４０７、発光層１４０４、第１の導電型半導体層１４０３を除去して、フォトレジストマスクの一定のピッチに応じた略一定の間隔で、略逆台形状の凹部を複数形成した（工程（Ｂ））。当該凹部の深さは、発光層１４０４の第１の導電型半導体層１４０３側の表面から４μｍであった。
次に、フォトレジストを除去した後、絶縁層１４１２としてＳｉＯ2層を全面、すなわち、ＮｉＴｉ層表面、ＮｉＴｉ層側面、ＡｇＮｄ層側面、Ｐｄ層側面、工程（Ｂ）により露出した、凹部の側壁にあたる第２の導電型半導体層１４０７、発光層１４０４および第１の導電型半導体層１４０３の側面、ならびに、工程（Ｂ）により露出した、凹部の底面にあたる第１の導電型半導体層１４０３の表面に連続して覆うように形成した（工程（Ｃ））。次に、第２の金属層１４１１の表面に形成された絶縁層１４１２の一部をフッ酸を用いたエッチングにより除去して、ＮｉＴｉ層（メッキ下地層１４１０）の大部分を露出させた（工程（Ｄ））。エッチングにはフォトレジストマスクを用いた。ここで、ＮｉＴｉ層（メッキ下地層１４１０）はエッチングストップ層として機能する。絶縁層１４１２に形成した穴は、一辺２７０μｍの四角状とし、２８０μｍの第２の金属層１４１１と中心がほぼ一致するように形成した。
次に、第１の金属層１４１６として、無電解メッキによりＣｕ層を７０μｍ厚で形成した（図１４（ａ）参照）。Ｃｕ層はＮｉＴｉ層（メッキ下地層１４１０）上に形成されるとともに、横方向にもメッキ膜が伸び、ＮｉＴｉ層が露出してメッキ液にさらされる領域は１辺２７０μｍであったが、当該Ｃｕ層の形成により、概略１辺が３００μｍの正方形になった。なお、当該Ｃｕ層は、このままで導電性基板である第２の基板として機能することができる。また、無電解メッキを用いることで、メッキ下地層１４１０上に選択的にＣｕ層を形成することができる。当該Ｃｕ層を第２の基板として用いる場合、Ｃｕメッキ表面には腐食防止層としてＮｉを１００ｎｍ程度メッキすることが好ましい。本実施例においては、当該Ｃｕ層の表面に１００ｎｍ厚のＮｉ層をメッキにより形成した。
次に、第１の基板１４０１の裏面から、３５５ｎｍのレーザー光を照射することにより、バッファ層１４０２と第１の導電型半導体層１４０３の一部を分解することにより第１の基板１４０１を除去した（工程（Ｈ））。次に、ドライエッチングにより、第１の基板１４０１およびバッファ層１４０２を除去することにより露出した第１の導電型半導体層１４０３表面に凹凸を形成した。
次に、第１の導電型半導体層１４０３表面の中央付近に外部接続用の第１の電極１４１７としてＴｉ １５ｎｍとＡｌ １００ｎｍを蒸着して、図１４（ｂ）に示される構造のウェハを得た。Ｃｕからなる第１の金属層１４１６は、外部接続用の第２の電極として機能する。最後に、３５０μｍのピッチでＣｕ層が一部分離している部分（図１４（ｂ）における点線の位置）で、レーザスクライブ法により、上記ウェハをチップに分割して（工程（Ｆ））、窒化物半導体発光素子を得た。Ｃｕ層が分離しているため、チップ分割は、より簡単であった。
以上のようにして作製された実施例１〜９の窒化物半導体発光素子はＰＮ接合部分がＳｉＯ2でコートされているため、チップ化プロセスの工程で金属の回り込みなどによるリーク電流の発生源の生成を低減でき、歩留まりが向上するとともに、長期の通電でも劣化が少なく、また、大電流を流して使用しても劣化がなく、信頼性の高い素子ができた。また、窒化物半導体層が逆テーパー構造になっているため、光取り出し効率が向上し、発光効率の高い素子が得られた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。 本発明の方法の好ましい一例を示す概略工程図である。 本発明の別の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。 本発明の方法の別の好ましい一例を示す概略工程図である。 本発明の別の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。 本発明の方法の別の好ましい一例を示す概略工程図である。 本発明の方法の別の好ましい一例を示す概略工程図である。 本発明の別の好ましい実施形態の窒化物半導体発光素子を示す概略断面図である。 本発明の方法の別の好ましい一例を示す概略工程図である。 実施例５の方法を説明するための概略工程図である。 実施例７の方法を説明するための概略工程図である。 実施例８の方法を説明するための概略工程図である。 図１２（ｂ）に示されるウェハを一部拡大して示す概略断面図である。 実施例９の方法を説明するための概略工程図である。 従来の窒化物半導体発光素子の一例を示す概略断面図である。
符号の説明
１０１，３０１，５０１，８０１ 導電性基板、１０２，３０２，５０２，８０２，１２１５，１４１６ 第１の金属層、１０３，２０７，３０３，４０７，５０３，６０７，７０７，８０３，９０７，１００７，１１０７，１２０７，１４０７ 第２の導電型半導体層、１０４，２０４，３０４，４０４，５０４，６０４，７０４，８０４，９０４，１００４，１１０４，１２０４，１４０４ 発光層、１０５，２０３，３０５，４０３，５０５，６０３，７０３，８０５，９０３，１００３，１１０３，１２０３，１４０３ 第１の導電型半導体層、１０６，２０８，３０６，４０８，５０６，６０９，７０９，８０６，９０９，１００９，１１１１，１４１２ 絶縁層、１０７，２１６，３０７，４１３，５０７，６１６，７１６，８０７，９１３，１０１６，１１１６，１２１７，１４１７ 第１の電極、１０８，２１７，５０８，６１７，７１７，１０１７，１１１７ 第２の電極、１０９，２０５，３０８，４０５，５０９，６０５，７０５，８０８，９０５，１００５，１１０５，１２０５，１４０５ ｐ型ＡｌＧａＮ層、１１０，２０６，３０９，４０６，５１０，６０６，７０６，８０９，９０６，１００６，１１０６，１２０６，１４０６ ｐ型ＧａＮ層、１１１，２１４，５１１，６１４，７１４，１０１３，１１１４ 第１のオーミック層、１１２，５１２ 共晶接合層、１１３，２１１，５１３，６１１，７１１，１０１０ 拡散防止層、１１４，２１０，３１１，４１０，５１４，６１０，７１０，８１１，９１０，１１０９，１４０９ 反射層、１１５，２０９ 第２のオーミック層、２０１，４０１，６０１，７０１，９０１，１００１，１１０１，１２０１，１４０１ 第１の基板、２０２，４０２，６０２，７０２，９０２，１００２，１１０２，１２０２，１４０２ バッファ層、２１２，６１２，７１２，１０１１，１１１２ 第１の共晶接合層、２１３，４１２，６１３，７１３，９１２，１０１２，１１１３，１２１６ 第２の基板、２１５，６１５，７１５，１０１４，１１１５ 第２の共晶接合層、３１０，４１１，８１０，９１１，１４１０ メッキ下地層、３１２，４０９，１１０８，１２０８，１４０８ オーミック層、５１５，６０８，７０８，８１２，９０８，１００８，１１１０，１２１１，１４１１ 第２の金属層、１０１５ 電流阻止層、１２０９ 第１の反射層、１２１０ 接着層、１２１２ 第１の絶縁層、１２１３ 第２の反射層、１２１４ 第２の絶縁層。

Claims (36)

  1. 導電性基板と、第１の金属層と、第２の導電型半導体層と、発光層と、第１の導電型半導体層と、をこの順で含む窒化物半導体発光素子であって、
    さらに絶縁層を有し、
    前記絶縁層は、少なくとも、前記第２の導電型半導体層、前記発光層および前記第１の導電型半導体層の側面を覆っていることを特徴とする窒化物半導体発光素子。
  2. 前記絶縁層は、前記第１の金属層に接する側における前記第２の導電型半導体層の表面の一部をさらに覆っていることを特徴とする請求項１に記載の窒化物半導体発光素子。
  3. 前記第１の金属層に接する側における第２の導電型半導体層の表面が前記絶縁層により覆われる面積は、前記第１の金属層に接する側における第２の導電型半導体層の表面全体の１〜５０％であることを特徴とする請求項２に記載の窒化物半導体発光素子。
  4. 導電性基板と、第１の金属層と、第２の金属層と、第２の導電型半導体層と、発光層と、第１の導電型半導体層と、をこの順で含む窒化物半導体発光素子であって、
    さらに絶縁層を有し、
    前記絶縁層は、少なくとも、前記第２の金属層、前記第２の導電型半導体層、前記発光層および前記第１の導電型半導体層の側面を覆っていることを特徴とする窒化物半導体発光素子。
  5. 前記絶縁層は、前記第１の金属層に接する側における前記第２の金属層の表面の一部をさらに覆っていることを特徴とする請求項４に記載の窒化物半導体発光素子。
  6. 前記第１の金属層に接する側における第２の金属層の表面が前記絶縁層により覆われる面積は、前記第１の金属層に接する側における第２の金属層の表面全体の１〜９９％であることを特徴とする請求項５に記載の窒化物半導体発光素子。
  7. 前記第２の導電型半導体層、前記発光層および前記第１の導電型半導体層は、素子端部近傍において逆テーパ−構造であることを特徴とする請求項１〜６のいずれかに記載の窒化物半導体発光素子。
  8. 前記発光層に接する側とは反対側における前記第１の導電型半導体層の表面は、凹凸形状を有していることを特徴とする請求項１〜７のいずれかに記載の窒化物半導体発光素子。
  9. 前記第１の導電型半導体層上に形成された第１の電極と、前記第１の金属層に接する側とは反対側における前記導電性基板の表面に形成された第２の電極とを有することを特徴とする請求項１〜８のいずれかに記載の窒化物半導体発光素子。
  10. 前記第１の金属層は、前記導電性基板とオーミックコンタクトになる第１のオーミック層および／または前記第２の導電型半導体層とオーミックコンタクトになる第２のオーミック層を含むことを特徴とする請求項１〜９のいずれかに記載の窒化物半導体発光素子。
  11. 前記第１の金属層は、共晶接合層を含むことを特徴とする請求項１〜１０のいずれかに記載の窒化物半導体発光素子。
  12. 前記第１の金属層は、拡散防止層を含むことを特徴とする請求項１〜１１のいずれかに記載の窒化物半導体発光素子。
  13. 前記第１の金属層は、反射層を含むことを特徴とする請求項１〜１２のいずれかに記載の窒化物半導体発光素子。
  14. 前記第１の金属層は、メッキ下地層を含むことを特徴とする請求項１〜１３のいずれかに記載の窒化物半導体発光素子。
  15. 前記第２の金属層は、前記第２の導電型半導体層とオーミックコンタクトになるオーミック層を含むことを特徴とする請求項４〜１４のいずれかに記載の窒化物半導体発光素子。
  16. 前記第２の金属層は、反射層、拡散防止層、共晶接合層、メッキ下地層のいずれか１種以上を含む請求項４〜１５のいずれかに記載の窒化物半導体発光素子。
  17. 前記第２の導電型半導体層に接する側における前記第２の金属層の長さは、前記第２の金属層に接する側における前記第２の導電型半導体層の長さと同じであるか、またはこれより短いことを特徴とする請求項４〜１６のいずれかに記載の窒化物半導体発光素子。
  18. 前記発光層に接する側とは反対側における前記第２の導電型半導体層の表面の一部に、電流阻止層が形成されていることを特徴とする請求項１〜１７のいずれかに記載の窒化物半導体発光素子。
  19. 前記電流阻止層は、前記発光層に接する側とは反対側における前記第２の導電型半導体層の表面上であって、前記第１の電極が設置される位置の概略真下に当たる位置に形成されることを特徴とする請求項１８に記載の窒化物半導体発光素子。
  20. 第１の基板上に第１の導電型半導体層、発光層、第２の導電型半導体層をこの順に積層する工程（Ａ）と、
    積層された層の露出表面に、略一定間隔で、少なくとも第１の導電型半導体層の前記発光層側表面に達する深さを有する複数の凹部を形成する工程（Ｂ）と、
    前記凹部の側壁および底面を含む、積層された層の露出表面全体に絶縁層を形成する工程（Ｃ）と、
    前記絶縁層の一部を除去して、前記絶縁層に接する層の表面の一部を露出させる工程（Ｄ）と、
    露出表面全体に、第１の金属層および第２の基板をこの順に積層する工程（Ｅ）と、
    チップ分割を行なうことにより複数の窒化物半導体発光素子を得る工程（Ｆ）と、を含むことを特徴とする窒化物半導体発光素子の製造方法。
  21. 前記工程（Ａ）と前記工程（Ｂ）の間に、さらに第２の金属層を積層する工程（Ｇ）を含むことを特徴とする請求項２０に記載の方法。
  22. 前記工程（Ｂ）と前記工程（Ｃ）の間に、さらに第２の金属層を積層する工程（Ｇ）を含むことを特徴とする請求項２０に記載の方法。
  23. 前記工程（Ｅ）の後に、前記第１の基板の全部または一部を除去する工程（Ｈ）を含むことを特徴とする請求項２０〜２２のいずれかに記載の方法。
  24. 前記工程（Ｈ）の後に、前記凹部の底面が露出するように、前記第１の導電型半導体層の一部を除去する工程（Ｉ）を含むことを特徴とする請求項２３に記載の方法。
  25. 前記工程（Ｉ）において、前記第１の導電型半導体層の一部を除去するとともに、前記第１の導電型半導体層の表面に凹凸を形成することを特徴とする請求項２４に記載の方法。
  26. 前記工程（Ｈ）における前記第１の基板の除去および前記工程（Ｉ）における前記第１の導電型半導体層の除去は、レーザー光の照射により行なわれることを特徴とする請求項２４に記載の方法。
  27. 前記工程（Ｈ）における前記第１の基板の除去、前記工程（Ｉ）における前記第１の導電型半導体層の除去および前記第１の導電型半導体層の表面への凹凸の形成は、レーザー光の照射により行なわれることを特徴とする請求項２５に記載の方法。
  28. 前記工程（Ｆ）において、チップ分割する位置は、前記凹部の底面上のいずれかの位置であることを特徴とする請求項２０〜２７のいずれかに記載の方法。
  29. 前記工程（Ｂ）における前記凹部の形成は、エッチングにより行なわれることを特徴とする請求項２０〜２８のいずれかに記載の方法。
  30. 前記工程（Ｅ）における前記第２の基板の積層は、前記第１の金属層に含まれる第１の共晶接合層と、前記第２の基板上に形成された第２の共晶接合層とを接合することにより行なわれることを特徴とする請求項２０〜２９のいずれかに記載の方法。
  31. 前記第１の共晶接合層と前記第２の共晶接合層との接合は、２８０〜４００℃で行なわれることを特徴とする請求項３０に記載の方法。
  32. 前記第１の共晶接合層と前記第２の共晶接合層との接合は、１０Ｐａ以下の減圧下で行なわれることを特徴とする請求項３０または３１に記載の方法。
  33. 前記工程（Ｅ）における前記第２の基板の積層は、メッキ法により行なわれることを特徴とする請求項２０〜２９のいずれかに記載の方法。
  34. 前記第２の基板は、５０μｍ以上の厚さを有する金属または合金からなることを特徴とする請求項３３に記載の方法。
  35. 前記工程（Ｄ）において、前記第２の金属層は、エッチングストップ層として機能することを特徴とする請求項２１〜３４に記載の方法。
  36. 前記工程（Ｅ）において、前記第１の金属層は、略一定の間隔で、断続的に形成されることを特徴とする請求項２０〜３５に記載の方法。
JP2007143705A 2006-08-11 2007-05-30 窒化物半導体発光素子の製造方法 Expired - Fee Related JP5126875B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007143705A JP5126875B2 (ja) 2006-08-11 2007-05-30 窒化物半導体発光素子の製造方法
TW101117918A TWI395351B (zh) 2006-08-11 2007-08-02 氮化物半導體發光元件及其製造方法
TW096128448A TWI384642B (zh) 2006-08-11 2007-08-02 氮化物半導體發光元件及其製造方法
US11/882,826 US8324639B2 (en) 2006-08-11 2007-08-06 Nitride semiconductor light emitting device
CN2007101411665A CN101123291B (zh) 2006-08-11 2007-08-13 氮化物半导体发光装置及其制造方法
US13/611,924 US9029884B2 (en) 2006-08-11 2012-09-12 Nitride semiconductor light emitting device
US14/684,067 US20150214424A1 (en) 2006-08-11 2015-04-10 Nitride semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006220153 2006-08-11
JP2006220153 2006-08-11
JP2007143705A JP5126875B2 (ja) 2006-08-11 2007-05-30 窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008066704A true JP2008066704A (ja) 2008-03-21
JP5126875B2 JP5126875B2 (ja) 2013-01-23

Family

ID=39049824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143705A Expired - Fee Related JP5126875B2 (ja) 2006-08-11 2007-05-30 窒化物半導体発光素子の製造方法

Country Status (4)

Country Link
US (3) US8324639B2 (ja)
JP (1) JP5126875B2 (ja)
CN (1) CN101123291B (ja)
TW (2) TWI395351B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119847A1 (ja) * 2008-03-28 2009-10-01 京セラ株式会社 光学デバイスおよび光学デバイスの製造方法
JP2009246237A (ja) * 2008-03-31 2009-10-22 Dowa Electronics Materials Co Ltd 電流狭窄型発光素子およびその製造方法
JP2010141084A (ja) * 2008-12-11 2010-06-24 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2010157692A (ja) * 2008-12-31 2010-07-15 Seoul Opto Devices Co Ltd 複数の非極性発光セルを有する発光素子及びその製造方法
JP2011515859A (ja) * 2008-03-26 2011-05-19 ラティス パワー （チアンシ） コーポレイション 高反射性オーム電極を有する半導体発光デバイス
JP2011187631A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法及び半導体発光素子
JP2014183109A (ja) * 2013-03-18 2014-09-29 Nichia Chem Ind Ltd 発光素子保持構造体
KR101457209B1 (ko) 2008-09-29 2014-10-31 서울바이오시스 주식회사 발광 소자 및 그 제조방법
JP2014239171A (ja) * 2013-06-10 2014-12-18 ソニー株式会社 発光素子ウェーハ、発光素子、電子機器及び発光素子ウェーハの製造方法
CN104347768A (zh) * 2013-08-07 2015-02-11 索尼公司 发光元件、发光元件晶片和电子装置
JP2015507374A (ja) * 2012-03-06 2015-03-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ
US8975656B2 (en) 2008-06-13 2015-03-10 Samsung Electronics Co., Ltd. Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device
TWI488284B (zh) * 2008-08-05 2015-06-11 Samsung Electronics Co Ltd 發光元件
KR101530876B1 (ko) * 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101625725B1 (ko) 2011-03-22 2016-05-30 마이크론 테크놀로지, 인크 도금 지지 기판을 구비한 고상 광전자 소자
KR20180035430A (ko) * 2016-09-29 2018-04-06 엘지이노텍 주식회사 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461201B2 (en) * 2007-11-14 2016-10-04 Cree, Inc. Light emitting diode dielectric mirror
KR101221281B1 (ko) * 2008-03-13 2013-01-11 쇼와 덴코 가부시키가이샤 반도체 발광 소자 및 그 제조 방법
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
KR100962898B1 (ko) * 2008-11-14 2010-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
USRE48774E1 (en) 2008-11-14 2021-10-12 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor light emitting device
KR101064070B1 (ko) * 2008-11-25 2011-09-08 엘지이노텍 주식회사 반도체 발광소자
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
KR101014136B1 (ko) * 2009-02-17 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9437785B2 (en) * 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
CN102005517B (zh) 2009-08-26 2013-09-18 首尔Opto仪器股份有限公司 利用激光剥离技术制造发光二极管的方法和激光剥离装置
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9435493B2 (en) 2009-10-27 2016-09-06 Cree, Inc. Hybrid reflector system for lighting device
KR20110062128A (ko) * 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
CN102110755A (zh) * 2009-12-25 2011-06-29 鸿富锦精密工业（深圳）有限公司 发光二极管
US9105824B2 (en) 2010-04-09 2015-08-11 Cree, Inc. High reflective board or substrate for LEDs
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5714250B2 (ja) * 2010-07-14 2015-05-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5584645B2 (ja) * 2011-03-31 2014-09-03 株式会社沖データ 半導体発光装置およびヘッドマウントディスプレイ装置
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
JP6100275B2 (ja) * 2011-11-18 2017-03-22 アップル インコーポレイテッド 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP5787739B2 (ja) * 2011-12-16 2015-09-30 株式会社東芝 半導体発光装置およびその製造方法
US8716743B2 (en) * 2012-02-02 2014-05-06 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
JP6029338B2 (ja) * 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
JP6025410B2 (ja) 2012-06-12 2016-11-16 株式会社ディスコ 光デバイスの加工方法
JP2013258234A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP2013258231A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
KR20140028421A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
TWI500190B (zh) * 2013-01-18 2015-09-11 Takamatsu Plating Co Ltd Ｌｅｄ用晶圓及其製造方法
JP6013931B2 (ja) * 2013-02-08 2016-10-25 株式会社東芝 半導体発光素子
US20150091032A1 (en) * 2013-09-30 2015-04-02 Intermolecular, Inc. Nickel-Titanium and Related Alloys as Silver Diffusion Barriers
CN103594589B (zh) * 2013-11-07 2016-04-06 溧阳市江大技术转移中心有限公司 一种发光二极管
TWI591848B (zh) * 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US10658546B2 (en) 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
US9455300B1 (en) 2015-03-02 2016-09-27 Rayvio Corporation Pixel array of ultraviolet light emitting devices
CN106159045A (zh) * 2015-04-13 2016-11-23 映瑞光电科技(上海)有限公司 倒装led芯片及其制造方法
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
US11605757B2 (en) 2015-08-21 2023-03-14 Lg Electronics Inc. Display device using semiconductor light emitting diode
US9741576B2 (en) 2015-08-26 2017-08-22 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
JP6652886B2 (ja) * 2015-08-26 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
CN106972088B (zh) * 2017-05-25 2019-03-08 合肥彩虹蓝光科技有限公司 一种led金属电极结构及其制备方法
CN107256871B (zh) * 2017-06-27 2019-09-27 上海天马微电子有限公司 微发光二极管显示面板和显示装置
CN115537764B (zh) * 2022-10-14 2024-04-02 哈尔滨工业大学 金刚石与金属的连接方法、焊接接头及微波窗

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JPH09237916A (ja) * 1996-02-29 1997-09-09 Sharp Corp 発光ダイオード及びその製造方法
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004281863A (ja) * 2003-03-18 2004-10-07 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JP2005012188A (ja) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2006135026A (ja) * 2004-11-04 2006-05-25 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3511970B2 (ja) * 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
US6207995B1 (en) * 1999-02-23 2001-03-27 Advanced Micro Devices, Inc. High K integration of gate dielectric with integrated spacer formation for high speed CMOS
US6329676B1 (en) * 1999-03-01 2001-12-11 Toru Takayama Flat panel solid state light source
US6252221B1 (en) * 1999-06-21 2001-06-26 Agilent Technologies, Inc. Photo-conductive switch having an improved semiconductor structure
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
CN100595938C (zh) 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
TWI221035B (en) * 2003-02-24 2004-09-11 Advanced Epitaxy Technology In Novel light-emitting diode and manufacturing method thereof
US7244628B2 (en) * 2003-05-22 2007-07-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JPH09237916A (ja) * 1996-02-29 1997-09-09 Sharp Corp 発光ダイオード及びその製造方法
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004281863A (ja) * 2003-03-18 2004-10-07 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JP2005012188A (ja) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2006135026A (ja) * 2004-11-04 2006-05-25 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515859A (ja) * 2008-03-26 2011-05-19 ラティス パワー （チアンシ） コーポレイション 高反射性オーム電極を有する半導体発光デバイス
JPWO2009119847A1 (ja) * 2008-03-28 2011-07-28 京セラ株式会社 光学デバイスおよび光学デバイスの製造方法
WO2009119847A1 (ja) * 2008-03-28 2009-10-01 京セラ株式会社 光学デバイスおよび光学デバイスの製造方法
JP2009246237A (ja) * 2008-03-31 2009-10-22 Dowa Electronics Materials Co Ltd 電流狭窄型発光素子およびその製造方法
KR101506264B1 (ko) 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
US8975656B2 (en) 2008-06-13 2015-03-10 Samsung Electronics Co., Ltd. Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device
TWI488284B (zh) * 2008-08-05 2015-06-11 Samsung Electronics Co Ltd 發光元件
KR101530876B1 (ko) * 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101457209B1 (ko) 2008-09-29 2014-10-31 서울바이오시스 주식회사 발광 소자 및 그 제조방법
JP2010141084A (ja) * 2008-12-11 2010-06-24 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2010157692A (ja) * 2008-12-31 2010-07-15 Seoul Opto Devices Co Ltd 複数の非極性発光セルを有する発光素子及びその製造方法
JP2011187631A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法及び半導体発光素子
KR101625725B1 (ko) 2011-03-22 2016-05-30 마이크론 테크놀로지, 인크 도금 지지 기판을 구비한 고상 광전자 소자
US9496454B2 (en) 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US10483481B2 (en) 2011-03-22 2019-11-19 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
JP2015507374A (ja) * 2012-03-06 2015-03-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ
US9397280B2 (en) 2012-03-06 2016-07-19 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip
JP2014183109A (ja) * 2013-03-18 2014-09-29 Nichia Chem Ind Ltd 発光素子保持構造体
JP2014239171A (ja) * 2013-06-10 2014-12-18 ソニー株式会社 発光素子ウェーハ、発光素子、電子機器及び発光素子ウェーハの製造方法
JP2015032809A (ja) * 2013-08-07 2015-02-16 ソニー株式会社 発光素子、発光素子ウェーハ及び電子機器
CN104347768A (zh) * 2013-08-07 2015-02-11 索尼公司 发光元件、发光元件晶片和电子装置
US9716127B2 (en) 2013-08-07 2017-07-25 Sony Semiconductor Solutions Corporation Light-emitting element having an optical function film including a reflection layer
KR20180035430A (ko) * 2016-09-29 2018-04-06 엘지이노텍 주식회사 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법
KR102579645B1 (ko) * 2016-09-29 2023-09-18 엘지이노텍 주식회사 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법

Also Published As

Publication number Publication date
TW200826325A (en) 2008-06-16
US20130001634A1 (en) 2013-01-03
TWI395351B (zh) 2013-05-01
CN101123291B (zh) 2011-11-16
CN101123291A (zh) 2008-02-13
US20150214424A1 (en) 2015-07-30
JP5126875B2 (ja) 2013-01-23
TWI384642B (zh) 2013-02-01
US20080035949A1 (en) 2008-02-14
US9029884B2 (en) 2015-05-12
US8324639B2 (en) 2012-12-04
TW201236189A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
JP5126875B2 (ja) 窒化物半導体発光素子の製造方法
JP5334158B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5376467B2 (ja) 垂直構造窒化ガリウム系発光ダイオ−ド素子及びその製造方法
JP6221926B2 (ja) 半導体発光素子およびその製造方法
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
US7611992B2 (en) Semiconductor light emitting element and method of manufacturing the same
US8004006B2 (en) Nitride semiconductor light emitting element
JP2008053685A (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP3896044B2 (ja) 窒化物系半導体発光素子の製造方法およびその製品
US20110220935A1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP4371956B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2006073619A (ja) 窒化物系化合物半導体発光素子
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP3916011B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP3881473B2 (ja) 半導体発光素子の製法
JP2009170655A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2002016286A (ja) 半導体発光素子
JP3344296B2 (ja) 半導体発光素子用の電極
JP5945409B2 (ja) 半導体素子とその製造方法
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法
JP4439271B2 (ja) ＩＩＩ族窒化物半導体発光素子用のｐ型電極とその製造方法
JP6428890B2 (ja) 半導体発光装置の製造方法
JP2015130399A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5126875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees