TWI395351B - 氮化物半導體發光元件及其製造方法 - Google Patents

氮化物半導體發光元件及其製造方法 Download PDF

Info

Publication number
TWI395351B
TWI395351B TW101117918A TW101117918A TWI395351B TW I395351 B TWI395351 B TW I395351B TW 101117918 A TW101117918 A TW 101117918A TW 101117918 A TW101117918 A TW 101117918A TW I395351 B TWI395351 B TW I395351B
Authority
TW
Taiwan
Prior art keywords
layer
conductive semiconductor
light
semiconductor layer
conductive
Prior art date
Application number
TW101117918A
Other languages
English (en)
Other versions
TW201236189A (en
Inventor
Mayuko Fudeta
Atsuo Tsunoda
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201236189A publication Critical patent/TW201236189A/zh
Application granted granted Critical
Publication of TWI395351B publication Critical patent/TWI395351B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

氮化物半導體發光元件及其製造方法
本發明係關於一種使用有氮化物半導體(InX AlY Ga1-X-Y N、0≦X、0≦Y、X+Y≦1)之半導體發光元件及其製造方法。
氮化物半導體作為發光元件等各種半導體元件而引人注目，例如藍色LED(Light Emitting Diode，發光二極體)、藍綠色LED等正得以實用。
先前，氮化物半導體發光元件係藉由於藍寶石、尖晶石(spinel)、鈮酸鋰、鎵酸釹等絕緣性基板上，使氮化物半導體層積成長而製造。然而，例如在以藍寶石為基板材料時，存在如下問題：i)因藍寶石具有絕緣性，故不得不自藍寶石基板之相同面側取出兩個電極，亦即，無法自基板之上下方取出電極，ii)因此，晶片尺寸增大，無法自晶圓獲得多個晶片，iii)因藍寶石非常硬且不具劈開性，故為實現晶片化需要尖端技術等。
又，亦嘗試例如於碳化矽、矽、氧化鋅、砷化鎵、磷化鎵等導電性基板上，使氮化物半導體成長，但現狀為非常困難。
為了解決上述問題，例如於日本專利特開2000-277804號公報中揭示有一製造氮化物半導體發光元件之方法，該方法使氮化物半導體層於藍寶石等絕緣性基板上層積成長，並且最終製造出具有導電性基板、且可自該導電性基板之上下方取出電極之氮化物半導體發光元件。以下將一 面參照圖15，一面大致地說明日本專利特開2000-277804號公報中所揭示之氮化物半導體發光元件之製造方法之一例。
首先，於層積於藍寶石基板上之氮化物半導體層1501之大致整個表面上形成第1歐姆電極1502。再者，氮化物半導體層1501自藍寶石基板起，依次至少具有由摻雜有施體雜質之AlX Ga1-X N(0≦X≦1)構成之n型層1503、由InY Ga1-Y N(0<Y<1)構成之活性層1504、以及由摻雜有受體雜質之AlX Ga1-X N(0≦X≦1)構成之p型層1505。進而，為了提高於該歐姆電極1502上之接著性，形成例如金(Au)、銦、錫、焊錫、銀膏等之薄膜。
另一方面，於作為導電性基板之p型GaAS(砷化鎵)基板1506之表面形成第2歐姆電極1507，進而，為了提高於第2歐姆電極1507上之接著性，形成例如金(Au)、銦、錫、焊錫、銀膏等之薄膜。其次，使上述第1歐姆電極1502與上述第2歐姆電極1507彼此貼合，經加熱而壓接。繼之，藉由研磨而去除上述藍寶石基板，以使氮化物半導體層1501之n型層1503露出後，於該n型層1503上形成負電極1508，另一方面，於p型GaAs基板1506之表面上形成正電極1509，由此獲得氮化物半導體發光元件(晶圓)。最後，利用p型GaAs基板1506之劈開性，將形成有該正電極與負電極之晶圓分離為例如200 μm見方之發光晶片，由此獲得如圖15之構造之氮化物半導體發光晶片。
藉由上述製造方法，可實現具有導電性基板、且可自該 導電性基板之上下方取出電極之氮化物半導體發光元件。
然而，以上述方法所製造之將晶片分割後獲得之氮化物半導體發光元件，其PN(Positive Negative，正負)接合部分於該晶片端部露出。此時，為了提高接著性而形成於歐姆電極上之例如金(Au)、銦、錫、焊錫、銀膏等之金屬層，由於該等金屬之非劈開性及高黏性而於晶片端部露出，進而包圍上述晶片，使PN接合部分短路，結果產生良率變差之問題。又，使用銀膏等作為金屬層時，即使於初期特性不存在問題時，亦會由於不斷老化而使洩漏電流逐漸增大，因此產生發光元件之可靠性非常差之問題。可認為該洩漏電流之增大係由於金屬自金屬層中漏出所導致。
本發明係為了解決上述問題而開發者，其目的在於提供一種與先前相比PN接合部分之短路及電流洩漏現象減少之可靠性較高之氮化物半導體發光元件及其製造方法。
根據本發明之某一樣態，提供一種氮化物半導體發光元件，其依次包括導電性基板、第1金屬層、第2導電型半導體層、發光層及第1導電型半導體層，且更包括絕緣層，該絕緣層至少覆蓋上述第2導電型半導體層、上述發光層及上述第1導電型半導體層之側面。
此處，較好的是，該絕緣層進而覆蓋該第2導電型半導體層之連接於該第1金屬層之側之表面之一部分。
當該絕緣層進而覆蓋該第2導電型半導體層之連接於該第1金屬層之側之表面之一部分時，第2導電型半導體層之 連接於該第1金屬層之側之表面由該絕緣層所覆蓋的面積，較好的是，第2導電型半導體層之連接於該第1金屬層之側之表面全體的1~50%。
又，根據本發明之另一樣態，提供一種氮化物半導體發光元件，其依次包括導電性基板、第1金屬層、第2金屬層、第2導電型半導體層、發光層及第1導電型半導體層，且更包括絕緣層，該絕緣層至少覆蓋上述第2金屬層、上述第2導電型半導體層、上述發光層及上述第1導電型半導體層之側面。
此處，較好的是，該絕緣層進而覆蓋該第2金屬層之連接於該第1金屬層之側之表面之一部分。
當該絕緣層進而覆蓋該第2金屬層之連接於該第1金屬層之側之表面之一部分時，該第2金屬層之連接於該第1金屬層之側之表面由該絕緣層所覆蓋之面積，較好的是，第2金屬層之連接於該第1金屬層之側之表面全體的1~99%。
較好的是，本發明之氮化物半導體發光元件中，上述第2導電型半導體層、上述發光層及上述第1導電型半導體層於元件端部附近係倒錐形構造。
又，較好的是，該第1導電型半導體層之與連接於該發光層之側為相反側之表面具有凹凸形狀。
又，較好的是，本發明之氮化物半導體發光元件包括：第1電極，其形成於該第1導電型半導體層上；及第2電極，其形成於該導電性基板之與連接於該第1金屬層之側為相反側之表面。
該第1金屬層可包含與該導電性基板歐姆接觸之第1歐姆層及/或與該第2導電型半導體層歐姆接觸之第2歐姆層，亦可包含共晶接合層、防擴散層、反射層及鍍敷底層中之任意一種以上之層。
該第2金屬層可包含與該第2導電型半導體層歐姆接觸之歐姆層，亦可包含反射層、防擴散層、共晶接合層及鍍敷底層中之任意一種以上之層。又，較好的是，該第2金屬層之連接於該第2導電型半導體層之側之長度與該第2導電型半導體層之連接於該第2金屬層之側之長度相等，或者較其為短。
又，較好的是，本發明之氮化物半導體發光元件包括電流阻止層，其係形成在該第2導電型半導體層之與連接於該發光層之側為相反側之表面上之一部分。
此處，較好的是，電流阻止層形成於該第2導電型半導體層之與連接於該發光層之側為相反側之表面上，且形成於設置該第1電極之位置之大致正下方的位置。
進而，本發明提供一種氮化物半導體發光元件之製造方法，其包括以下步驟：(A)於第1基板上依次層積第1導電型半導體層、發光層、第2導電型半導體層；(B)於所層積之層之露出表面上，以大致一定間隔形成複數個凹部，該等凹部具有至少及於第1導電型半導體層之該發光層側表面之深度；(C)於包含該凹部之側壁及底面之所層積之層露出表面全體形成絕緣層；(D)去除該絕緣層之一部分，以使連接於該絕緣層之層之一部分表面露出；(E)於露出 表面全體依次層積第1金屬層及第2基板；及(F)進行晶片分割，以獲得複數個氮化物半導體發光元件。
又，本發明之氮化物半導體發光元件之製造方法中，於步驟(A)及步驟(B)之間或者步驟(B)與步驟(C)之間亦可更包括層積第2金屬層之步驟(G)。
又，本發明之氮化物半導體發光元件之製造方法中，於步驟(E)之後，亦可包括去除該第1基板之全部或一部分之步驟(H)，於此情形時，於該步驟(H)之後，亦可包括去除該第1導電型半導體層之一部分，俾該凹部之底面露出之步驟(I)。
此處，較好的是，於步驟(I)中，去除該第1導電型半導體層之一部分，並於第1導電型半導體層之表面形成凹凸。
步驟(H)中該第1基板之去除及步驟(I)中該第1導電型半導體層之去除，係由照射雷射光所進行。又，步驟(H)中該第1基板之去除、步驟(I)中該第1導電型半導體層之去除、以及對該第1導電型半導體層之表面形成凹凸，係由照射雷射光所進行。
較好的是，於步驟(F)中，進行晶片分割之位置為該凹部底面上之任一位置。
較好的是，步驟(B)中之該凹部之形成，係由蝕刻所進行。
步驟(E)中該第2基板之層積，係藉由將該第1金屬層中所包含的第1共晶接合層與形成於該第2基板上之第2共晶 接合層接合所進行。此時，較好的是，該第1共晶接合層與該第2共晶接合層之接合，尤其當該等共晶接合層上使用Au及AuSn時，於280~400℃所進行。又，較好的是，該第1共晶接合層與該第2共晶接合層之接合，係於10 Pa以下之減壓下所進行。
又，步驟(E)中該第2基板之層積係由鍍敷法所進行。於此情形時，該第2基板包含具有50 μm以上之厚度之金屬或合金。
於步驟(D)中，該第2金屬層可作為蝕刻停止層而發揮功能。
於步驟(E)中，該第1金屬層可以大致一定之間隔斷續地形成。
根據本發明，由於PN接合部分以絕緣層進行塗敷，因此可於使氮化物半導體發光元件晶圓晶片化之步驟等中，降低因金屬包圍等而造成之洩漏電流之產生源之產生，以提高良率。又，可提供一種即使在長時間通電或流通有大電流時亦很少產生劣化之可靠性較高之氮化物半導體發光元件。
結合附圖，自本發明之下述實施方式將易瞭解本發明之上述及其他目的、特徵、態樣及優點。
以下，揭示實施形態以詳細說明本發明。
(第1實施形態)
圖1係表示本發明之較佳實施形態之氮化物半導體發光 元件之概略剖面圖。如圖1所示，本實施形態之氮化物半導體發光元件依次包含導電性基板101、第1金屬層102、第2導電型半導體層103、發光層104以及第1導電型半導體層105。又，本實施形態之氮化物半導體發光元件具有絕緣層106，該絕緣層106進而覆蓋第2導電型半導體層103、發光層104以及第1導電型半導體層105之側面，以及第2導電型半導體層103之連接於第1金屬層102之側之之局部表面。又，本實施形態之氮化物半導體發光元件具有外部連接用之第1電極107，其形成於第1導電型半導體層105上，以及外部連接用之第2電極108，其形成在與形成有導電性基板101之第1金屬層102之面相對側之面上。
此處，本實施形態之氮化物半導體發光元件中，第2導電型半導體層103由p型AlGaN層109以及p型GaN層110而構成。又，第1金屬層102依次包含第1歐姆層111、共晶接合層112、防擴散層113、反射層114以及第2歐姆層115。第2導電型半導體層103之p型GaN層110與第1金屬層102之第2歐姆層115相連接。
如此，以絕緣層106覆蓋第2導電型半導體層103、發光層104、以及第1導電型半導體層105之側面，藉此可保護PN接合部，因而不會產生端面洩漏，良率提高。又，可提供一種即使在長時間通電時亦不會於PN接合部產生金屬包圍等現象之可靠性較高之氮化物半導體發光元件。
<導電性基板>
本實施形態之氮化物半導體發光元件中，導電性基板 101中所使用之材料係無法藉由鍍敷來形成層之材料。作為如上所述之材料，可列舉例如Si、GaP、GaAs、SiC以及導電性鑽石等。
<第1金屬層>
如上所述，本實施形態中之第1金屬層102依次包含第1歐姆層111、共晶接合層112、防擴散層113、反射層114以及第2歐姆層115。以下，就各層加以說明。
再者，「第1金屬層」與下述「第2金屬層」係以於氮化物半導體發光元件中之形成位置而區別者。本說明書中，所謂「第1金屬層」，係指與第1導電型半導體層、發光層、第2導電型半導體層不同之層，從絕緣層處觀察，該「第1金屬層」係位於與第2導電型半導體層相對側之金屬層。相對於此，所謂「第2金屬層」，係指與第1導電型半導體層、發光層、第2導電型半導體層不同之層，從絕緣層處觀察，該「第2金屬層」係位於第2導電型半導體層側之金屬層。
(i)第1歐姆層
本實施形態中，第1金屬層102包含第1歐姆層111，該第1歐姆層111係由與導電性基板101歐姆接觸之金屬、合金或導電性氧化物之單層構造或多層構造而形成。設置第1歐姆層111可降低半導體發光元件之驅動電壓。
此處，作為構成第1歐姆層111之金屬、合金或導電性氧化物，可採用先前眾所周知者，例如，可列舉Ti、Au、Al及包含該等之合金以及ITO(Indium Tin Oxide，氧化銦錫) 等。第1歐姆層111可為單層構造，亦可為多層構造。作為多層構造之例，可列舉Ti層及Au層該2層構造。第1歐姆層111之厚度並未特別限制，可採用該領域內通常所使用之厚度。第1歐姆層111之厚度例如可為1 nm~5000 nm左右。
(ii)共晶接合層
本實施形態中，第1金屬層102包含共晶接合層112，該共晶接合層112係由具有共晶接合金屬之金屬或合金之單層構造或者多層構造而形成。由於設置共晶接合層112，故可利用共晶結合而提供一種確保導電性基板101與氮化物半導體層之接著強度且可靠性較高之氮化物半導體發光元件。
此處，作為包含共晶接合金屬之金屬或合金，可採用先前眾所周知者，例如，可列舉Au、AuSn、AuGe、AuSi以及Ag與Pd與Cu之合金等。共晶接合層112可為單層構造，亦可為多層構造。作為多層構造之例，可列舉Au層與AuSn層該2層構造。共晶接合層112之厚度並未特別限制，可採用該領域內通常所使用之厚度。共晶接合層112之厚度例如可為50 nm~3000 nm左右。
(iii)防擴散層
本實施形態中，第1金屬層102包含防擴散層113，該防擴散層113係由用以防止金屬擴散之金屬或合金之單層構造或多層構造而形成。由於設置防擴散層113，故可提供一種可靠性較高之氮化物半導體發光元件，其可防止由金屬彼此擴散而導致之接合強度降低以及由半導體中金屬擴 散而導致之元件特性降低。
作為構成防擴散層113之金屬或合金，可採用先前眾所周知者，例如，可列舉Ti、Ni、W、Mo、Nb、Ta以及NiTi等。亦可將2種以上之該等金屬或合金組合而使用。又，防擴散層113可為單層構造，亦可為多層構造。防擴散層113之厚度並未特別限制，可採用該領域內通常所使用之厚度。防擴散層113之厚度例如可為50 nm~500 nm左右。
(iv)反射層
本實施形態中，第1金屬層102包含反射層114，該反射層114係由對半導體發光元件之主要發光波長具有高反射率之金屬或合金之單層構造或多層構造而形成。自發光層104發射之光除直接通過第1導電型半導體層105並向半導體元件外部射出之外，亦有一部分暫時發射至第1金屬層102側，由該第1金屬層102反射後向半導體元件之外部射出，但由於第1金屬層102中設置有反射層114，故可提供一種光射出率提高之具有高發光效率之氮化物半導體發光元件。再者，所謂「具有高反射率」，係指對半導體發光元件之主要發光波長具有70%~100%左右之反射率。
對半導體發光元件之主要發光波長具有高反射率之金屬或合金，可列舉例如Ag、AgNd、AgPd、AgCu、Al以及AgBi等。其中，例如在主要發光波長為450 nm時，AgNd、Ag以及AgBi之反射率高達約90%，因此可較佳地用作反射層114。反射層114之厚度並未特別限制，可採用該領域內通常所使用之厚度。反射層114之厚度例如可為 50 nm~1000 nm左右。
(v)第2歐姆層
本實施形態中，第1金屬層102包含第2歐姆層115，該第2歐姆層115係由與第2導電型半導體層103歐姆接觸之金屬、合金或導電性氧化物之單層構造或多層構造而形成。設置第2歐姆層115可進一步降低半導體發光元件之驅動電壓。
作為構成第2歐姆層115之金屬、合金或導電性氧化物，可採用先前眾所周知者，例如，可列舉Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta以及Ag等。亦可將2種以上之該等金屬組合而使用。又，第2歐姆層115可為單層構造，亦可為多層構造。第2歐姆層115之厚度並未特別限制，可採用該領域內通常所使用之厚度。若第2歐姆層115為反射率較低之物質，則該第2歐姆層115之厚度例如可為0.5 nm~10 nm左右。若第2歐姆層115為反射率較高之物質，則其厚度並無特別限制，但通常可為10 nm~5000 nm左右。
<第2導電型半導體層>
本實施形態中之第2導電型半導體層103係由p型AlGaN層109及p型GaN層110該2層而構成。p型AlGaN層109及p型GaN層110之厚度並未特別限定，例如可分別為10 nm~100 nm、50 nm~1000 nm。
<發光層>
本實施形態中之發光層104包含由GaN構成之障壁層及 由Inq Ga1-q N(0<q<1)構成之井層。障壁層及井層之厚度並未特別限定，例如可分別為3 nm~30 nm、0.5 nm~5 nm。
<第1導電型半導體層>
本實施形態中之第1導電型半導體層105係由n型GaN層而構成。第1導電型半導體層105之厚度並未特別限定，例如可為2 nm~10 nm。
此處，本實施形態之氮化物半導體發光元件中，主要光射出面係第1導電型半導體層105之與形成有發光層104之側相對側之面，但較好的是該面具有凹凸形狀。凹凸形狀可具有規則性，亦可不具有規則性，但當具有規則性時，例如可將間距設為100 nm~5000 nm左右，且深度設為0.5 μm~10 μm左右。如此，於主要光射出面上形成凹凸，便可提高光射出效率，由此而獲得高發光效率之發光元件。凹凸形狀之形成可藉由例如蝕刻、雷射照射、研磨等而進行。再者，凹凸形狀可以下述方式而形成：在第1導電型半導體層105之表面形成凹部，亦可在去除藍寶石基板等基板時殘留該基板之一部分以形成凸部。當為後者時，亦可形成例如深度為數十μm左右之凹凸形狀。
<絕緣層>
絕緣層106覆蓋上述第2導電型半導體層103、發光層104、以及第1導電型半導體層105之側面。藉由如此之構成，可保護PN接合部，因此不會產生端面洩漏，良率提高。又，藉由如此之構成可提供一種即使在長時間通電時亦不會於PN接合部產生金屬包圍等現象之可靠性較高之氮 化物半導體發光元件。
此處，本實施形態中，絕緣層106覆蓋第2導電型半導體層103、發光層104、以及第1導電型半導體層105之側面，並且覆蓋連接上述第2導電型半導體層103之於上述第1金屬層102之側之局部表面。亦即，絕緣層106覆蓋第2導電型半導體層103、發光層104、以及第1導電型半導體層105之側面，且自第2導電型半導體層103之側面包圍下表面(第1金屬層102側之表面)，絕緣層106之一端位於該第2導電型半導體層103之下表面上。藉由如此之構成，可保證以絕緣層106可靠地覆蓋該整個側面，亦即整個PN接合部。
當絕緣層106覆蓋第2導電型半導體層103之連接於第1金屬層102之側之局部表面時，第2導電型半導體層103之連接於第1金屬層102之側之表面藉由絕緣層106所覆蓋的面積較好的是，第2導電型半導體層103之連接於第1金屬層102之側之整個表面之1%~50%。當該包覆面積大於50%時，由於在絕緣層106與第2導電型半導體層103相連接之區域中並未注入有電流，故注入有電流之區域未滿50%，因而發光效率可能會降低。又，當該包覆面積未滿1%時，於下述去除一部分形成於第2導電型半導體層103之整個表面上之絕緣層106之步驟中，因對準不良而產生良率稍有下降之傾向。然而，即使該包覆面積未滿1%，例如最終達到0%時，只要不脫離本發明之範圍，絕緣層106至少覆蓋第2導電型半導體層103、發光層104、以及第1導電 型半導體層105之側面，則可充分發揮上述效果。
構成絕緣層106之材料只要具有絕緣性，則可為任意材料，例如可列舉SiO2 、SiN、Si3 N4 、HfO2 、TiO2 、Al2 O3 、HfLaO、HfAlO以及LaAlO等。其中，因SiO2 之製膜控制性良好，故可較佳地使用。絕緣層106之厚度並未特別限定，例如可為30 nm~3000 nm。
<第1電極及第2電極>
本實施形態之氮化物半導體發光元件具有：外部連接用之第1電極107，其形成於第1導電型半導體層105上；以及外部連接用之第2電極108，其形成於導電性基板101之與形成有第1金屬層102之面相對側之面上。亦即，第1電極107形成於第1導電型半導體層105之與形成有發光層104之面相對側之面上，第2電極108形成於導電性基板101之與形成有第1金屬層102之面相對側之面上。如此，本實施形態之氮化物半導體發光元件可自晶片之上下方取出電極，而與絕緣層106設置於該元件中無關。由於在晶片之上下表面上形成有外部連接用電極，故於安裝時容易對晶片進行操作，且可使安裝良率提高。
第1電極107與第2電極108中所使用之材料可適當採用先前眾所周知者。又，第1電極107與第2電極108可設為先前眾所周知之構造。例如，第1電極107可使用例如Ti或Al等，且為2層構造。又，第2電極108可使用例如Ti或Al等，且同樣為2層構造。
此處，如圖1所示，第2導電型半導體層103、發光層 104、以及第1導電型半導體層105於元件端部附近，為倒錐形構造。亦即，為自第1導電型半導體層105向第2導電型半導體層103之各層之表面面積逐漸變小之構造。藉由如此之構造，可提高元件端部之光射出效率，以獲得高發光效率之發光元件。
上述第1實施形態之氮化物半導體發光元件可於未脫離本發明之範圍之前提下，進行各種變形。例如，第1導電型半導體層105、發光層104、以及第2導電型半導體層103之構造及組成並不限於上述揭示，例如可為AlInGaN。第1金屬層102可包含上述第1歐姆層111、共晶接合層112、防擴散層113、反射層114、以及第2歐姆層115之全部，亦可省略該等之1個或2個以上。例如，反射層114亦可兼作第2歐姆層。又，亦可分別交替地形成2層以上之反射層114與防擴散層113。
又，亦可在第2導電型半導體層103之與連接於發光層104之側相對側之局部表面上設置電流阻止層。藉由設置電流阻止層，可有效地將電流注入至發光區域，故可獲得高發光效率之發光元件。較好的是，電流阻止層形成於第2導電型半導體層103之與形成有發光層104之面相對側之面上，該面位於設置有第1電極107之位置之大致正下方。由於在上述位置形成有電流阻止層，故可將電流更有效地注入至發光區域。亦即，例如於第1電極107上使用不透明之厚膜之金屬層等時，無法自該部分射出光，光變得無效，但藉由於第1電極107之正下方附近設置電流阻止層， 故於第1電極107之設置位置正下方附近之區域內不會發光，因此，可獲得無光損耗且具有高發光效率之發光元件。可於電流阻止層中使用例如Ti或SiO2 等先前眾所周知之材料。
其次，一面參照圖2，一面說明上述第1實施形態之氮化物半導體發光元件之較佳製造方法。圖2係表示本發明之方法之一較佳例之概略步驟圖。圖2中，顯示有若干步驟中之半導體發光元件之概略剖面圖。本實施形態之氮化物半導體發光元件之製造方法以如下順序依次包含如下步驟：(1)步驟(A)，於第1基板上依次層積第1導電型半導體層、發光層及第2導電型半導體層；(2)步驟(B)，於所層積之層之露出表面上，以大致固定之間隔，形成深度至少到達第1導電型半導體層之發光層側表面之複數個凹部；(3)步驟(C)，於包含凹部之側壁及底面之所層積之層之整個露出表面上，形成絕緣層；(4)步驟(D)，去除絕緣層之一部分，以使連接於該絕緣層之層之局部表面露出；(5)步驟(E)，於整個露出表面上，依次層積第1金屬層及第2基板；(6)步驟(H)，去除第1基板之全部或一部分；(7)步驟(I)，去除第1導電型半導體層之一部分，以使凹部之底面露出；以及 (8)步驟(F)，進行晶片分割，以獲得複數個氮化物半導體發光元件。
上述第1實施形態之氮化物半導體發光元件之製造中，首先準備例如藍寶石基板作為第1基板201，並且於該第1基板201上，以該領域內通常所使用之方法，依次使以下各層成長，即，由Alr Ga1-r N(0≦r≦1)構成之緩衝層202、作為n型GaN層之第1導電型半導體層203、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層之發光層204、以及由p型AlGaN層205及p型GaN層206構成之第2導電型半導體層207(步驟(A))。
其次，如圖2(a)所示，在以固定間距形成大致正方形之光阻遮罩後，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層207、發光層204以及第1導電型半導體層203，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個凹部(步驟(B))。該凹部之深度貫通發光層204而到達第1導電型半導體層203，但較好的是，上述深度為未貫通第1導電型半導體層203之程度。此處，由於將光阻劑用作遮罩，故凹部形成為大致倒梯形，因此蝕刻後之氮化物半導體層部，即第2導電型半導體層207、發光層204以及第1導電型半導體層203部分形成錐形構造。
較好的是，上述凹部之深度為第1基板201未露出之程度。若第1基板201於凹部露出，則於下述步驟(C)中形成絕緣層208時，絕緣層208與第1基板201會於該凹部連接。又，於下述步驟(H)中，自第1基板201之背面照射雷射 光，來分解緩衝層202及第1導電型半導體層203，藉此去除第1基板201，但若絕緣層208及第1基板201於該凹部連接，則於該部分，雷射光透過第1基板201及絕緣層208，且未進行分解，故絕緣層208與第1基板201未被剝離。亦即，在欲剝離第1基板201時，凹部之絕緣層208被第1基板201拉伸，絕緣層208斷裂，覆蓋PN接合部之絕緣層剝落。其結果可能會產生電流洩漏。
即使假設PN接合部上之絕緣層未剝落，於去除第1導電型半導體層203以使凹部之底面露出之步驟(下述步驟(I))中，當凹部之絕緣層破損時，亦會自露出之第1金屬層產生須晶等，因而在第1導電型半導體層203之端部與第1金屬層之間產生電流洩漏。因此，為防止上述情形，較好的是，於形成凹部之步驟中，使第1基板201不露出。緩衝層202之厚度根據條件可為數nm，並且有時並非均勻之膜，亦有時並未包覆第1基板201之整個表面，因此較好的是，凹部之深度為未貫通第1導電型半導體層203之程度。
其次，如圖2(b)所示，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層208，上述整個表面即為：第2導電型半導體層207之表面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層207、發光層204及第1導電型半導體層203之側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層203之表面(步驟(C))。其次，如圖2(c)所示，以蝕刻去除形成於第2導電型半導體層207之表面上之絕緣層208之一部分，使連接於 絕緣層208之層即第2導電型半導體層207之局部表面露出(步驟(D))。此處，在蝕刻時使用光阻遮罩。蝕刻可使用濕式蝕刻，亦可使用乾式蝕刻。此時，如上所述，較好的是，將第2導電型半導體層207之表面蝕刻為，使由絕緣層208所覆蓋之部分之面積，為第2導電型半導體層207之與形成有發光層204之面相對之整個表面的1%~50%。
其次，轉移至步驟(E)，於整個露出表面，即絕緣層208上及所露出之第2導電型半導體層207上，依次層積第1金屬層及第2基板。於該步驟中，如圖2(d)所示，首先於絕緣層208上及所露出之第2導電型半導體層207上，依次形成第2歐姆層209、反射層210、防擴散層211以及第1共晶接合層212。使用例如Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta及Ag等，並且藉由例如蒸鍍而形成第2歐姆層209。使用例如AgNd、Ag、AgPd、AgCu、以及Al等，並且藉由例如濺鍍而形成反射層210。使用例如NiTi、Ti、Ni、W、Mo、Nb、以及Ta等，並且藉由例如濺鍍而形成防擴散層211。使用例如Au等，並且藉由例如蒸鍍而形成第1共晶接合層212。
其次，如圖2(d)所示，例如於Si基板等第2基板213上，以該領域內通常所使用之方法，形成第1歐姆層214，其後於該第1歐姆層214上形成第2共晶接合層215。第1歐姆層214例如可為Ti層與Au層該2層構造。使用例如AuSn，藉由蒸鍍而形成第2共晶接合層215。關於在該第2基板213上形成第1歐姆層214及第2共晶接合層215，可於上述第1共 晶接合層212之形成結束前之任一時序進行，亦可於上述第1共晶接合層212之形成結束之同時或者其後進行。
其次，連接第1共晶接合層212與第2共晶接合層215，於減壓氣體環境下，藉由加熱壓接而接合。較好的是，減壓度為10 Pa以下。於減壓氣體環境下進行接合，可抑制空隙之產生。又，尤其當Au層與AuSn層接合時，接合時之溫度較好的是280℃~400℃，尤其好的是300℃~350℃。將上述溫度設為300℃~350℃，可使密著性進一步提高。接合壓力並未特別限制，例如可約為10 N/cm2 ~300 N/cm2 。
其次，自第1基板201之背面照射例如波長為355 nm或266 nm之雷射光，以分解緩衝層202之全部或大部分以及第1導電型半導體層203之一部分，藉此去除第1基板201(步驟(H))，以獲得具有圖2(e)之構造之晶圓。利用雷射光之照射，可去除第1基板201及緩衝層202之全部或大部分，但亦可殘留第1基板201之一部分。殘留第1基板201之一部分而形成凸部，藉此可提高光射出效率。
其次，以乾式蝕刻去除第1導電型半導體層203之一部分，該第1導電型半導體層203因去除第1基板201及緩衝層202而露出(步驟(I))。第1導電型半導體層203之去除，係以使步驟(B)中所形成之凹部之底面露出之方式而進行的。此處，第1導電型半導體層203之去除，可以大致均勻之厚度去除整個第1導電型半導體層203，以使該凹部之底面露出，亦可僅去除位於該凹部之底面上之第1導電型半導體層203，以使該凹部之底面露出。此處，可以該乾式 蝕刻而去除第1導電型半導體層203，並且可於第1導電型半導體層203表面形成凹凸。如上所述，凹凸之形成使光射出效率提高。再者，於本步驟中，去除第1導電型半導體層203之一部分以使步驟(B)中所形成之凹部之底面露出，並且於該凹部之底面，形成於下一步驟中用以進行晶片分割之晶片分割槽。本步驟中，由第1導電型半導體層203、發光層204、以及第2導電型半導體層207所構成之半導體層部分，成為以固定間距間斷之狀態。
再者，於上述步驟(B)中，較深地形成有凹部，當第1導電型半導體層203之連接於凹部之底面之部分的厚度非常薄時，亦可取代於上述步驟(I)中以乾式蝕刻去除第1導電型半導體層203及/或形成第1導電型半導體層203之表面之凹凸，而於步驟(H)中，以雷射光去除第1基板201後，轉移至下一步驟(I)，使用上述雷射光，去除第1導電型半導體層203及/或形成第1導電型半導體層203之表面之凹凸。使用上述雷射光，可形成第1導電型半導體層203之表面之凹凸，並且可形成晶片分割槽。藉由上述方法，可簡化步驟(I)之操作。較好的是，在使用雷射光於第1導電型半導體層203之表面形成凹凸時，對雷射光之功率進行適當調整，或者進行複數次雷射光之照射。該方法亦可適用於製造以下實施形態之氮化物半導體發光元件。
其次，於第1導電型半導體層203表面之中央附近蒸鍍第1電極216，於第2基板213之與形成有第1歐姆層214之面相對側之表面蒸鍍第2電極217，以獲得具有圖2(f)所示之構 造之晶圓。第1電極216及第2電極217例如可為Ti層與Al層該2層構造。
最後，以固定間距，於絕緣層208露出之部分，即步驟(B)中所形成之凹部之底面上之任一位置(圖2(f)中之虛線表示該最佳位置)，將上述晶圓分割為晶片(步驟(F))。分割方法可使用鑽石劃線、切割以及雷射劃線等方法。
以上述方式可製造第1實施形態之氮化物半導體發光元件。該製造方法之特徵之一在於，在自第2導電型半導體層207側形成凹部之後(步驟(B))，使絕緣層208層積(步驟(C))，並去除該絕緣層208之一部分(步驟(D))。作為以絕緣層208來覆蓋PN接合部之其他方法，亦考慮例如於形成所有絕緣層208以外之層之後，自第1導電體層203側，即自第1電極216側形成晶片分割槽，其後於PN接合部附著絕緣層208之方法。然而，該方法中，於用以形成分割槽而進行蝕刻時，第1金屬層露出，並且第2導電型半導體層207亦被蝕刻。由此而產生因第1金屬層蝕刻而產生之須晶與PN接合部接觸所導致之電流洩漏問題。相對於此，根據本發明之方法，於晶片分割之前，PN接合部已受到絕緣層208之保護，因此不會產生如上所述之問題。又，僅於PN接合部上附著絕緣層之方法，於製造方面較困難，且可靠性不良，另一方面，本發明之絕緣層形成法能夠更可靠地包覆整個PN接合部。
(第2實施形態)
圖3係表示本發明之另一較佳實施形態之氮化物半導體 發光元件之概略剖面圖。如圖3所示，本實施形態之氮化物半導體發光元件依次包含導電性基板301、第1金屬層302、第2導電型半導體層303、發光層304以及第1導電型半導體層305。又，該氮化物半導體發光元件具有絕緣層306，該絕緣層306進而覆蓋第2導電型半導體層303、發光層304、及第1導電型半導體層305之側面，以及第2導電型半導體層303之連接於第1金屬層302之側之局部表面。 又，本實施形態之氮化物半導體發光元件具有形成於第1導電型半導體層305上之第1電極307。本實施形態中，外部連接用之第2電極為導電性基板301本身。
本實施形態之氮化物半導體發光元件中，第2導電型半導體層303由p型AlGaN層308及p型GaN層309構成。又，第1金屬層302依次包含鍍敷底層310、反射層311以及歐姆層312。
如此，以絕緣層306覆蓋第2導電型半導體層303、發光層304、以及第1導電型半導體層305之側面，藉此來保護PN接合部，因而不會產生端面洩漏，良率提高。又，可提供一種即使在長時間通電時亦不會於PN接合部產生金屬包圍等現象之可靠性較高之氮化物半導體發光元件。
以下，僅對本實施形態之特徵部分加以說明，未說明之處與第1實施形態相同。
<導電性基板>
本實施形態之氮化物半導體發光元件中，導電性基板301中所使用之材料係可藉由鍍敷而形成層之材料。上述 材料可列舉例如以Ni、Cu、Sn、Au、Ag之任一者為主成分之金屬或合金。可不使用如下方法，而直接將導電性基板導入至元件中，上述方法即為，在導電性基板301中使用可以鍍敷而形成層之材料，並以此來製造上述第1實施形態之氮化物半導體發光元件時，分別於導電性基板上及第2導電型半導體層上形成共晶接合層，將該等共晶接合層相接合，藉此導入導電性基板。
<第1金屬層>
第1金屬層302依次包含鍍敷底層310、反射層311以及歐姆層312。以下將說明鍍敷底層310。再者，歐姆層312相當於第1實施形態之第2歐姆層115，該歐姆層312與第2導電型半導體層303歐姆接觸。
本實施形態中，第1金屬層302包含鍍敷底層310。設置鍍敷底層310，並經由該鍍敷底層310，以鍍敷而形成導電性基板301，藉此可形成良率較佳之導電性基板301。
作為構成鍍敷底層310之金屬或合金，可採用先前眾所周知者，例如，可列舉Au、Ni、Pd、Cu以及包含該等之合金等。鍍敷底層310之厚度並未特別限制，可採用該領域內通常所使用之厚度。鍍敷底層310之厚度例如可為10 nm~5000 nm左右。
再者，上述第2實施形態之氮化物半導體發光元件可於未脫離本發明之範圍之前提下，進行各種變形。例如，第1金屬層302亦可具有防擴散層。其他變形情況與第1實施形態之氮化物半導體發光元件相同。
其次，一面參照圖4，一面說明上述第2實施形態之氮化物半導體發光元件之較佳製造方法。圖4係表示本發明之方法之另一較佳例之概略步驟圖。圖4中，以概略剖面圖表示若干步驟中之半導體發光元件。本實施形態之氮化物半導體發光元件之製造方法以如下順序依次包含如下步驟：(1)步驟(A)，於第1基板上依次層積第1導電型半導體層、發光層及第2導電型半導體層；(2)步驟(B)，於所層積之層之露出表面上，以大致固定之間隔，形成深度至少到達第1導電型半導體層之發光層側表面之複數個凹部；(3)步驟(C)，於包含凹部之側壁及底面之所層積之層之整個露出表面上，形成絕緣層；(4)步驟(D)，去除絕緣層之一部分，以使連接於該絕緣層之層之局部表面露出；(5)步驟(E)，於整個露出表面上，依次層積第1金屬層及第2基板；(6)步驟(H)，去除第1基板之全部或一部分；(7)步驟(I)，去除上述第1導電型半導體層之一部分，以使凹部之底面露出；以及(8)步驟(F)，進行晶片分割，以獲得複數個氮化物半導體發光元件。
第2實施形態之氮化物半導體發光元件之製造方法中，直至步驟(D)為止，均與第1實施形態之氮化物半導體發光 元件之製造方法相同。亦即，首先準備例如藍寶石基板作為第1基板401，並且於該第1基板401上，依次使以下各層成長，即，緩衝層402、第1導電型半導體層403、發光層404、以及由p型AlGaN層405及p型GaN層406而構成之第2導電型半導體層407(步驟(A))。
其次，以與第1實施形態相同之方法，去除第2導電型半導體層407、發光層404以及第1導電型半導體層403，形成複數個凹部(步驟(B))，其後形成SiO2 層作為絕緣層408(步驟(C))。其次，以與第1實施形態相同之方法，藉由蝕刻而去除形成於第2導電型半導體層407之表面上之絕緣層408的一部分，使第2導電型半導體層407之局部表面露出(步驟(D))。
繼而，轉移至步驟(E)，於整個露出表面，即於絕緣層408上及所露出之第2導電型半導體層407上，依次層積第1金屬層及第2基板。本步驟中，如圖4(a)所示，首先於絕緣層408上及所露出之第2導電型半導體層407上，依次形成歐姆層409、反射層410以及鍍敷底層411。使用例如Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta及Ag等，藉由例如蒸鍍而形成歐姆層409。使用例如AgNd、Ag、AgPd、AgCu及Al等，藉由例如濺鍍而形成反射層410。使用例如Au等，藉由例如蒸鍍而形成鍍敷底層411。
其後，如圖4(a)所示，於鍍敷底層411上，藉由鍍敷而形成第2基板412。第2基板412之厚度例如可為20μm~300 μm。就晶片操作之難易度而言，較好的是，第2基板412 之厚度為50 μm以上。於第2基板412中，使用以Ni、Cu、Sn、Au、Ag之任一者為主成分之金屬或合金等。鍍敷方法可為鍍敷無鍍敷，亦可為電解鍍敷。
其次，自第1基板401之背面照射例如波長為355 nm之雷射光，以分解緩衝層402之全部或大部分以及第1導電型半導體層403之一部分，藉此去除第1基板401(步驟(H))。利用雷射光之照射，可去除第1基板401及緩衝層402之全部或大部分，但亦可殘留第1基板401之一部分。
其次，以乾式蝕刻去除第1導電型半導體層403之一部分，該第1導電型半導體層403因去除第1基板401及緩衝層402而露出(步驟(I))。第1導電型半導體層403之去除，係以使步驟(B)中所形成之凹部之底面露出之方式而進行的。此處，第1導電型半導體層403之去除，可以大致均勻之厚度去除整個第1導電型半導體層403，以使該凹部之底面露出，亦可僅去除位於該凹部之底面上之第1導電型半導體層403，以使該凹部之底面露出。此處，可以該乾式蝕刻而去除第1導電型半導體層403，並且可於第1導電型半導體層403之表面形成凹凸。再者，本步驟中，去除第1導電型半導體層403之一部分以使凹部之底面露出，並且於該凹部之底面，形成於下一步驟中用以進行晶片分割之晶片分割槽。本步驟中，由第1導電型半導體層403、發光層404、以及第2導電型半導體層407所構成之半導體層部分，成為以固定間距間斷之狀態。
其次，於第1導電型半導體層403表面之中央附近蒸鍍第 1電極413，以獲得具有圖4(b)所示之構造之晶圓。第1電極413例如可為Ti層與Al層該2層構造。
最後，以固定間距，於絕緣層408露出之部分，即步驟(B)中所形成之凹部之底面上之任一位置(圖4(b)中之虛線表示該最佳位置)，將上述晶圓分割為晶片(步驟(F))。分割方法可使用鑽石劃線、切割以及雷射劃線等方法。
(第3實施形態)
圖5係表示本發明之另一較佳實施形態之氮化物半導體發光元件之概略剖面圖。如圖5所示，本實施形態之氮化物半導體發光元件依次包含導電性基板501、第1金屬層502、第2金屬層515、第2導電型半導體層503、發光層504、以及第1導電型半導體層505。又，該氮化物半導體發光元件具有絕緣層506，該絕緣層506覆蓋第2金屬層515、第2導電型半導體層503、發光層504、以及第1導電型半導體層505之側面，以及第2金屬層515之連接於第1金屬層502之側之局部表面。又，本實施形態之氮化物半導體發光元件具有：外部連接用之第1電極507，其形成於第1導電型半導體層505上；以及外部連接用之第2電極508，其形成於導電性基板501之與形成有第1金屬層502之面相對側之面上。
此處，本實施形態之氮化物半導體發光元件中，第2導電型半導體層503由p型AlGaN層509及p型GaN層510而構成。又，第1金屬層502依次包含第1歐姆層511、共晶接合層512、防擴散層513以及反射層514。第2金屬層515與第1 金屬層502中所包含之反射層514相連接。又，本實施形態中，第2金屬層515之連接於第2導電型半導體層503之側之層方向(橫向)之長度，小於第2導電型半導體層503之連接於該第2金屬層515之側之層方向(橫向)之長度。
如此，以絕緣層506覆蓋第2金屬層515、第2導電型半導體層503、發光層504、以及第1導電型半導體層505之側面，藉此來保護PN接合部，因而不會產生端面洩漏，良率提高。又，可提供一種即使在長時間通電時亦不會於PN接合部產生金屬包圍等現象之可靠性較高之氮化物半導體發光元件。
以下將說明圖1所示之本發明之氮化物半導體發光元件之構造與圖5所示之本發明之氮化物半導體發光元件的不同之處。圖1之氮化物半導體發光元件中，具有如下傾向，即，於第2導電型半導體層103中之藉由絕緣層106所包覆之部分，不會擴散有電流。另一方面，圖5之氮化物半導體發光元件中，第2金屬層515形成於絕緣層506之內側，即形成於包覆第2金屬層515之局部表面之絕緣層506與第2導電型半導體層503之間。因此，即使當第2金屬層515與第1金屬層502之接觸面積非常小(即，第2金屬層515表面之由絕緣層506所包覆之包覆面積非常大)時，亦可確保第2金屬層515與第2導電型半導體層503之接觸面積，因此電流可擴散至整個第2導電型半導體層503中。
以下，僅就本實施形態之特徵部分加以說明，未說明之部分與第1實施形態相同。
<第1金屬層>
如上所述，本實施形態之第1金屬層502依次包含第1歐姆層511、共晶接合層512、防擴散層513以及反射層514。第1歐姆層511相當於第1實施形態之氮化物半導體發光元件中之第1歐姆層111，其與導電性基板501歐姆接觸。
此處，本實施形態之氮化物半導體發光元件之第1金屬層502中，不存在相當於第1實施形態之氮化物半導體發光元件中之第2歐姆層115，其原因在於，第2金屬層515包含取代其之歐姆層。
<第2金屬層>
本實施形態之第2金屬層515包含與第2導電型半導體層503之p型GaN層510歐姆接觸之歐姆層。於該歐姆層中，可使用例如Pd、Ni、Pt、Ag以及包含該等之合金等。歐姆層之厚度並未特別限定，例如可為0.5 nm~100 nm。再者，較好的是，使用反射率低之物質時，使歐姆層較薄，使用反射率高之物質時，使歐姆層較厚。
此處，如圖5所示，較好的是，作為第2金屬層515之歐姆層之p型GaN層510側的層方向(橫向)之長度(即，與層之厚度方向垂直之方向之長度)，小於p型GaN層510之第2金屬層515側之層方向(橫向)之長度。藉此，可進一步降低洩漏電流，提高良率。
<絕緣層>
絕緣層506覆蓋上述第2金屬層515、第2導電型半導體層503、發光層504、以及第1導電型半導體層505之側面。藉 由上述構成可保護PN接合部，因此不會產生端面洩漏，良率提高。又，可提供一種即使在長時間通電時亦不會於PN接合部產生金屬包圍等現象之可靠性較高之氮化物半導體發光元件。
絕緣層506與上述實施形態相同，覆蓋第2金屬層515、第2導電型半導體層503、發光層504、以及第1導電型半導體層505之側面，並且進而覆蓋上述第2金屬層515之連接於上述第1金屬層502之側之局部表面。
當絕緣層506覆蓋第2金屬層515之連接於第1金屬層502之側之局部表面時，第2金屬層515之連接於第1金屬層502之側之表面藉由絕緣層506所覆蓋之面積，較好的是，第2金屬層515之連接於第1金屬層502之側之整個表面的1%~99%。如上所述，本實施形態中第2金屬層515形成於絕緣層506之內側，即形成於包覆第2金屬層515之局部表面之絕緣層506與第2導電型半導體層503之間。因此，即使絕緣層506所包覆之程度較大時，電流亦可於第2金屬層515中擴散，故於第2導電型半導體層503之整個表面注入有電流。然而，當該包覆面積大於99%時，可能會產生第1金屬層502與第2金屬層515之接觸不良，導致良率降低。又，當該包覆面積未滿1%時，於下述去除一部分形成於第2金屬層515之整個表面上之絕緣層506之步驟中，因對準不良而產生良率稍有下降之傾向。然而，即使該包覆面積未滿1%，例如最終達到0%時，只要不脫離本發明之範圍，絕緣層506至少覆蓋第2金屬層515、第2導電型半導體 層503、發光層504、以及第1導電型半導體層505之側面，則可充分發揮上述效果。
再者，上述第3實施形態之氮化物半導體發光元件可於未脫離本發明之範圍之前提下，進行各種變形。例如，第2金屬層515並非僅為歐姆層，亦可與第1金屬層502相同，包含反射層、防擴散層、共晶接合層中之任意1種或2種以上之層。藉此，可獲得發光效率更高且可靠性高之發光元件。又，當第2金屬層515未包含歐姆層時，第1金屬層502亦可包含與第1歐姆層511不同之歐姆層。
可列舉如下之變形例作為上述第3實施形態之氮化物半導體發光元件之具體變形例。即，參照圖5來說明，此變形例之構造可為，第2金屬層515包含歐姆層及反射層(第2導電型半導體層503側為歐姆層)，且第1金屬層502不包含防擴散層513及反射層514，而僅包含第1歐姆層511及共晶接合層512。又，第2金屬層515亦可進而包含防擴散層及共晶接合層。於該構造中，由於使絕緣層506覆蓋第2金屬層515之反射層表面之面積充分增大，故於絕緣層506之開口部，共晶接合層512之金屬與第2金屬層515之反射層之金屬混雜，但於其他區域內該絕緣層506作為防擴散層而發揮功能，因此可防止由金屬彼此擴散而造成之反射率降低。此處，絕緣層506覆蓋第2金屬層515之反射層表面之面積可為整個表面的99%以下，較好的是95%左右。又，如此將絕緣層506作為防擴散層來發揮功能時，絕緣層506之厚度可為30 nm~3000 nm。
再者，即使當絕緣層506覆蓋第2金屬層515之反射層表面之面積充分大(例如占整個表面之95%左右)時，即絕緣層506之開口部非常小時，亦會引起該開口部中反射率降低，光射出效率降低，因此較好的是，將上述電流阻止層一併使用。藉此，於反射率降低之部分不發光，故反射率較低之開口部不會影響光射出效率，可使光射出效率進一步提高。本實施形態之其他可能之變形與第1實施形態之情形相同。
其次，一面參照圖6，一面說明上述第3實施形態之氮化物半導體發光元件之較佳製造方法。圖6係表示本發明之方法之另一較佳例之概略步驟圖。圖6中，以概略剖面圖表示若干步驟中之半導體發光元件。本實施形態之氮化物半導體發光元件之製造方法以如下順序依次包含如下步驟：(1)步驟(A)，於第1基板上依次層積第1導電型半導體層、發光層及第2導電型半導體層；(2)步驟(G)，層積第2金屬層；(3)步驟(B)，於所層積之層之露出表面上，以大致固定之間隔，形成深度至少到達第1導電型半導體層之上述發光層側表面之複數個凹部；(4)步驟(C)，於包含凹部之側壁及底面之所層積之層之整個露出表面上，形成絕緣層；(5)步驟(D)，去除絕緣層之一部分，以使連接於該絕緣層之層之局部表面露出； (6)步驟(E)，於整個露出表面上，依次層積第1金屬層及第2基板；(7)步驟(H)，去除第1基板之全部或一部分；(8)步驟(I)，去除上述第1導電型半導體層之一部分，以使凹部之底面露出；以及(9)步驟(F)，進行晶片分割，以獲得複數個氮化物半導體發光元件。
上述第3實施形態之氮化物半導體發光元件之製造中，首先準備例如藍寶石基板作為第1基板601，並且於該第1基板601上，以該領域內通常所使用之方法，依次使以下各層成長，即，由Alr Ga1-r N(0≦r≦1)構成之緩衝層602、作為n型GaN層之第1導電型半導體層603、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層之發光層604、以及由p型AlGaN層605及p型GaN層606構成之第2導電型半導體層607(步驟(A))。
其次，藉由蒸鍍，於第2導電型半導體層607之整個表面層積第2金屬層608(步驟(G))。於該第2金屬層608中，使用例如Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta及Ag等。本實施形態中，第2金屬層608係與p型GaN層606形成電阻接合之歐姆層。
其次，在以固定間距形成大致正方形之光阻遮罩後，對露出之部分之第2金屬層608進行蝕刻。此時，於適當之蝕刻條件下，自光阻遮罩端部至內側數μm為止，對第2金屬層608進行過蝕刻。藉此可進一步降低洩漏電流，提高良 率。
其次，直接使用第2金屬層608之蝕刻中所使用之光阻遮罩，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層607、發光層604以及第1導電型半導體層603，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個凹部(步驟(B))。該凹部之深度貫通發光層604而到達第1導電型半導體層603，但較好的是，上述深度為未貫通第1導電型半導體層603之程度。此處，由於將光阻劑用作遮罩，故凹部形成為大致倒梯形，因此蝕刻後之氮化物半導體層部，即第2導電型半導體層607、發光層604以及第1導電型半導體層603部分形成錐形構造。第2金屬層608因過蝕刻而位於自光阻劑端部起至數μm之內側，故即使為錐形構造，第2金屬層608亦不會露出。再者，上述步驟(G)亦可於該步驟(B)之後進行。
其次，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層609，上述整個表面即為：第2金屬層608之表面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層607、發光層604及第1導電型半導體層603之側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層603之表面(步驟(C))。其次，以蝕刻去除形成於第2金屬層608之表面上之絕緣層609之一部分，使連接於絕緣層609之層即第2金屬層608之局部表面露出(步驟(D))。此處，在蝕刻時使用光阻遮罩。當蝕刻為乾式蝕刻時較佳。在以乾式蝕刻來去除絕緣層609時，第2金屬層 608作為蝕刻停止層而發揮功能。如上所述，較好的是，將第2金屬層608之表面蝕刻為，使其被包覆之面積為第2金屬層608之與形成有發光層604之面相對之整個表面的1%~99%。
其次，轉移至步驟(E)，於整個露出表面，即於絕緣層609上及所露出之第2金屬層608上，依次層積第1金屬層及第2基板。本步驟中，如圖6(a)所示，首先於絕緣層609上及所露出之第2金屬層608上，依次形成反射層610、防擴散層611以及第1共晶接合層612。使用例如AgNd、Ag、AgPd、AgCu及Al等，藉由例如濺鍍而形成反射層610。使用例如NiTi、Ti、Ni、W、Mo、Nb及Ta等，藉由例如濺鍍而形成防擴散層611。使用例如Au等，藉由例如蒸鍍而形成第1共晶接合層612。
其次，如圖6(a)所示，例如於Si基板等第2基板613上，以該領域內通常所使用之方法，形成第1歐姆層614，其後於該第1歐姆層614上形成第2共晶接合層615。第1歐姆層614例如可為Ti層與Au層該2層構造。又，使用例如AuSn，藉由蒸鍍而形成第2共晶接合層615。再者，關於在該第2基板613上形成第1歐姆層614及第2共晶接合層615，可於上述第1共晶接合層612之形成結束前之任一時序進行，亦可於上述第1共晶接合層612之形成結束之同時或者其後進行。
其後，連接第1共晶接合層612與第2共晶接合層615，以與第1實施形態相同之方式進行接合。
繼而，自第1基板601之背面照射例如波長為266 nm之雷射光，以分解緩衝層602之全部或大部分以及第1導電型半導體層603之一部分，藉此去除第1基板601(步驟(H))。利用雷射光之照射，可去除第1基板601及緩衝層602之全部或大部分，但亦可殘留第1基板601之一部分。
其次，以乾式蝕刻去除第1導電型半導體層603之一部分，該第1導電型半導體層603因去除第1基板601及緩衝層602而露出(步驟(I))。第1導電型半導體層603之去除，係以使步驟(B)中所形成之凹部之底面露出之方式而進行的。此處，第1導電型半導體層603之去除，可以大致均勻之厚度去除整個第1導電型半導體層603，以使該凹部之底面露出，亦可僅去除位於該凹部之底面上之第1導電型半導體層603，以使該凹部之底面露出。此處，可以該乾式蝕刻而去除第1導電型半導體層603，並且可於第1導電型半導體層603之表面形成凹凸。再者，本步驟中，去除第1導電型半導體層603之一部分以使凹部之底面露出，並且於該凹部之底面上，形成於下一步驟中用以進行晶片分割之晶片分割槽。本步驟中，由第1導電型半導體層603、發光層604、以及第2導電型半導體層607所構成之半導體層部分，成為以固定間距間斷之狀態。
其次，於第1導電型半導體層603表面之中央附近蒸鍍外部連接用之第1電極616，於第2基板613之與形成有第1歐姆層614之面相對側之表面上蒸鍍外部連接用之第2電極617，以獲得具有圖6(b)所示之構造之晶圓。第1電極616及 第2電極617例如可為Ti層與Al層該2層構造。
最後，以固定間距，於絕緣層609露出之部分，即步驟(B)中所形成之凹部之底面上之任一位置(圖6(b)中之虛線表示該最佳位置)，將上述晶圓分割為晶片(步驟(F))。分割方法可使用鑽石劃線、切割以及雷射劃線等方法。
其次，一面參照圖7，一面說明上述第3實施形態之氮化物半導體發光元件之另一較佳製造方法。圖7係表示本發明之方法之另一較佳例之概略步驟圖。圖7中，以概略剖面圖表示若干步驟中之半導體發光元件。
首先，與圖6所示之方法相同，於第1基板701上，依次使以下各層成長，即，緩衝層702、第1導電型半導體層703、發光層704、以及由p型AlGaN層705及p型GaN層706而構成之第2導電型半導體層707(步驟(A))，其後藉由蒸鍍，於第2導電型半導體層707之整個表面上層積第2金屬層708(步驟(G))。
其次，與圖6所示之方法相同，在對第2金屬層708進行蝕刻之後，直接使用第2金屬層708之蝕刻中所使用之光阻遮罩，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層707、發光層704以及第1導電型半導體層703，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個凹部(步驟(B))。
其次，於去除光阻劑之後，與圖6所示之方法相同，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層709，上述整個表面即為：第2金屬層708表面；步驟(B)中露出之 相當於凹部之側壁之第2導電型半導體層707、發光層704及第1導電型半導體層703之側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層703之表面(步驟(C))。其次，以蝕刻去除形成於第2金屬層708之表面上之絕緣層709之一部分，使連接於絕緣層709之層即第2金屬層708之局部表面露出(步驟(D))。此處，在蝕刻時使用光阻遮罩。
其次，為了去除蝕刻用光阻遮罩，並以舉離法(lift off)局部形成第1金屬層，例如以數百μm左右之固定間距，形成開口有邊長小於該間距長度之大致正方形之孔的光阻遮罩。此時，使該大致正方形之孔之中心與第2金屬層708之露出部之中心大體一致。
其次，轉移至步驟(E)，於整個露出表面，即於絕緣層709上及所露出之第2金屬層708上，依次層積第1金屬層及第2基板。本步驟中，如圖7(a)所示，首先於絕緣層709上及所露出之第2金屬層708上，依次形成反射層710、防擴散層711以及第1共晶接合層712。繼而進行舉離。如此，由於形成第1金屬層時使用光阻遮罩，故可以與所形成之光阻遮罩之間距相應之固定間隔，且以與光阻遮罩之孔之尺寸相應之長度，斷續地形成第1金屬層。由於使光阻遮罩之孔之中心與第2金屬層708之露出部之中心大體一致，故第1金屬層之中心位置與第2金屬層708之中心位置大體一致。又，如圖7(a)所示，由於使用光阻遮罩，故於絕緣層709上產生未形成有任何層之部分。該部分係晶片分割 位置之較佳部分。
其次，如圖7(a)所示，準備例如Si基板等第2基板713，於形成具有孔(該孔與第1金屬層之形成時所使用之抗光蝕遮之尺寸相同)之光阻遮罩後，於第2基板713上形成第1歐姆層714，於上述第1歐姆層714上形成第2共晶接合層715。其次進行舉離。由於使用光阻遮罩，故與形成第1金屬層時相同，以與所形成之光阻遮罩之間距相應之固定間隔，且以與光阻遮罩之孔之尺寸相應之長度，斷續地形成第1歐姆層714及第2共晶接合層715。
繼之，使第1共晶接合層712與第2共晶接合層715對準，以大致重疊之方式相連接，並以加熱壓接之方式而接合。
此後之步驟與圖6所示之方法相同。即，去除第1基板701之全部或一部分(步驟(H))，藉由乾式蝕刻，於第1導電型半導體層703之表面上形成凹凸。其次，形成第1電極716及第2電極717，以獲得具有圖7(b)之構造之晶圓。最後，進行晶片分割(步驟(F))，晶片分割之位置係步驟(B)中所形成之凹部之底面上之任一位置中的絕緣層709露出之部分(圖7(b)中之虛線表示該最佳位置)。
如上所述，本方法係使用光阻遮罩來斷續地形成第1金屬層、第1歐姆層714、以及第2共晶接合層715者。此處，圖7(b)中，步驟(B)所形成之凹部之底面露出，但根據本方法，並非必須設置去除第1導電型半導體層703之一部分以使絕緣層709(即凹部之底面)露出之步驟(I)。此原因在於，於晶片分割區域不存在金屬層，故不可能因金屬之包 圍而產生洩漏。如上所述之本方法亦可較佳地用於本說明書中之其他實施形態之氮化物半導體發光元件的製造中。
(第4實施形態)
圖8係表示本發明之其他較佳實施形態之氮化物半導體發光元件之概略剖面圖。如圖8所示，本實施形態之氮化物半導體發光元件係於第2實施形態之氮化物半導體發光元件上設置第2金屬層而構成，該第2金屬層為第3實施形態中所採用。即，本實施形態之氮化物半導體發光元件依次包含導電性基板801、第1金屬層802、第2金屬層812、第2導電型半導體層803、發光層804以及第1導電型半導體層805。又，本實施形態之氮化物半導體發光元件具有絕緣層806，該絕緣層806覆蓋第2金屬層812、第2導電型半導體層803、發光層804及第1導電型半導體層805之側面，以及第2金屬層812之連接於第1金屬層802之側之局部表面。又，本實施形態之氮化物半導體發光元件具有形成於第1導電型半導體層805上之外部連接用之第1電極807。本實施形態中，外部連接用之第2電極為導電性基板801本身。
此處，本實施形態之氮化物半導體發光元件中，第2導電型半導體層803由p型AIGaN層808及p型GaN層809而構成。又，第1金屬層802依次包含鍍敷底層810及反射層811。第2金屬層812與第1金屬層802中所包含之反射層811相連接。
如此，以絕緣層806覆蓋第2金屬層812、第2導電型半導 體層803、發光層804、以及第1導電型半導體層805之側面，藉此可保護PN接合部，因此不會產生端面洩漏，良率提高。又，可提供一種即使在長時間通電時亦不會於PN接合部產生金屬包圍等現象之可靠性較高之氮化物半導體發光元件。又，設置第2金屬層812之效果與第3實施形態之情形相同。
再者，上述第4實施形態之氮化物半導體發光元件可於未脫離本發明之範圍之前提下，進行各種變形。例如，第2金屬層812並非僅為歐姆層，亦可與第1金屬層802相同，包含反射層、防擴散層、共晶接合層中任意1種或2種以上之層。藉此，可獲得發光效率更高且可靠性高之發光元件。其他可能之變形與第2實施形態之情形相同。
其次，一面參照圖9，一面說明上述第4實施形態之氮化物半導體發光元件之較佳製造方法。圖9係表示本發明之方法之另一較佳例之概略步驟圖。圖9中，以概略剖面圖表示若干步驟中之半導體發光元件。本實施形態之氮化物半導體發光元件之製造方法以如下順序依次包含如下步驟：(1)步驟(A)，於第1基板上依次層積第1導電型半導體層、發光層及第2導電型半導體層；(2)步驟(G)，層積第2金屬層；(3)步驟(B)，於所層積之層之露出表面上，以大致固定之間隔，形成深度至少到達第1導電型半導體層之上述發光層側表面之複數個凹部； (4)步驟(C)，於包含凹部之側壁及底面之所層積之層之整個露出表面上，形成絕緣層；(5)步驟(D)，去除絕緣層之一部分，以使連接於該絕緣層之層之局部表面露出；(6)步驟(E)，於整個露出表面上，依次層積第1金屬層及第2基板；(7)步驟(H)，去除第1基板之全部或一部分；(8)步驟(I)，去除上述第1導電型半導體層之一部分，以使凹部之底面露出；以及(9)步驟(F)，進行晶片分割，以獲得複數個氮化物半導體發光元件。
第4實施形態之氮化物半導體發光元件之製造中，直至步驟(D)為止，均與第3實施形態之氮化物半導體發光元件之製造方法相同。亦即，首先準備例如藍寶石基板作為第1基板901，並且於該第1基板901上，依次使以下各層成長，即，緩衝層902、第1導電型半導體層903、發光層904、以及由p型AIGaN層905及p型GaN層906而構成之第2導電型半導體層907(步驟(A))。其次，以與第3實施形態相同之方法，使例如由Pd等構成之第2金屬層908層積(步驟(G))，且對第2金屬層908進行蝕刻。其後，以與第3實施形態相同之方法，去除第2導電型半導體層907、發光層904以及第1導電型半導體層903，形成凹部(步驟(B))，其後形成SiO2 層作為絕緣層909(步驟(C))。再者，上述步驟(G)亦可於該步驟(B)之後進行。
其後，以與第3實施形態相同之方法，藉由蝕刻而去除形成於第2金屬層908之表面上之絕緣層909之一部分，使第2金屬層908之局部表面露出(步驟(D))。
其次，轉移至步驟(E)，於整個露出表面，即於絕緣層909上及所露出之第2金屬層908上，依次層積第1金屬層及第2基板。本步驟中，如圖9(a)所示，首先於絕緣層909上及所露出之第2金屬層908上，依次形成反射層910及鍍敷底層911。使用例如AgNd、Ag、AgPd、AgCu及Al等，藉由例如濺鍍而形成反射層910。使用例如Au等，藉由例如蒸鍍而形成鍍敷底層911。
其次，如圖9(a)所示，於鍍敷底層911上，藉由鍍敷而形成第2基板912。第2基板912之厚度例如可為20 μm~300 μm。就晶片操作之難易度而言，較好的是，第2基板912之厚度為50 μm以上。於第2基板912中，使用以Ni、Cu、Sn、Au、Ag之任一者為主成分之金屬或合金等。鍍敷方法可為鍍敷無鍍敷，亦可為電解鍍敷。
其次，自第1基板901之背面照射例如波長為355 nm之雷射光，以分解緩衝層902之全部或大部分以及第1導電型半導體層903之一部分，藉此去除第1基板901(步驟(H))。利用雷射光之照射，可去除第1基板901及緩衝層902之全部或大部分，但亦可殘留第1基板901之一部分。
其次，以乾式蝕刻去除第1導電型半導體層903之一部分，該第1導電型半導體層903因去除第1基板901及緩衝層902而露出(步驟(I))。第1導電型半導體層903之去除，係 以使步驟(B)中所形成之凹部之底面露出之方式而進行的。此處，第1導電型半導體層903之去除，可以大致均勻之厚度去除整個第1導電型半導體層903，以使該凹部之底面露出，亦可僅去除位於該凹部之底面上之第1導電型半導體層903，以使該凹部之底面露出。此處，可以該乾式蝕刻而去除第1導電型半導體層903，並且可於第1導電型半導體層903之表面形成凹凸。再者，本步驟中，去除第1導電型半導體層903之一部分以使凹部之底面露出，並且於該凹部之底面上，形成於下一步驟中用以進行晶片分割之晶片分割槽。本步驟中，由第1導電型半導體層903、發光層904、以及第2導電型半導體層907所構成之半導體層部分，成為以固定間距間斷之狀態。
其次，於第1導電型半導體層903表面之中央附近蒸鍍外部連接用之第1電極913，以獲得具有圖9(b)所示之構造之晶圓。外部連接用之第1電極913例如可為Ti層與Al層該2層構造。
最後，以固定間距，於絕緣層909露出之部分，即步驟(B)中所形成之凹部之底面上之任一位置(圖9(b)中之虛線表示該最佳位置)，將上述晶圓分割為晶片(步驟(F))。分割方法可使用鑽石劃線、切割以及雷射劃線等方法。
以下，列舉實施例來更詳細地說明本發明，但本發明並不限定於此。
例 <實施例1>
以下述方法製作氮化物半導體發光元件。再者，為易於理解，參照圖2加以說明。首先，準備藍寶石基板作為第1基板201，於該第1基板201上，以通常方法，依次使以下各層成長，即，厚度50 nm之由Alr Ga1-r N(0≦r≦1)構成之緩衝層202、厚度5 μm之n型GaN層即第1導電型半導體層203、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層之厚度100 nm之發光層204、以及由厚度30 nm之p型AlGaN層205及厚度200 nm之p型GaN層206而構成之第2導電型半導體層207(步驟(A))。
其次，於以350 μm之間距形成邊長為250 μm之大致正方形之光阻遮罩，其後如圖2(a)所示，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層207、發光層204以及第1導電型半導體層203，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個大致倒梯形之凹部(步驟(B))。該凹部之深度自發光層204之形成有第1導電型半導體層203之側之表面起為4 μm。
其次，如圖2(b)所示，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層208，上述整個表面即為：第2導電型半導體層207之表面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層207、發光層204及第1導電型半導體層203的側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層203之表面(步驟(C))。其次，如圖2(c)所示，以蝕刻去除形成於第2導電型半導體層207之表面上之絕緣層208之一部分，使第2導 電型半導體層207之局部表面露出(步驟(D))。
其次，執行步驟(E)，於整個露出表面，即絕緣層208上及所露出之第2導電型半導體層207上，依次層積第1金屬層及第2基板。於該步驟中，如圖2(d)所示，首先於絕緣層208上及所露出之第2導電型半導體層207上，蒸鍍1.5 nm之Pd作為第2歐姆層209。其次，藉由濺鍍形成厚度100 nm之AgNd層作為反射層210。其後，藉由濺鍍形成厚度15 nm之NiTi層作為防擴散層211。繼而，蒸鍍1 μm之Au作為第1共晶接合層212。
其次，如圖2(d)所示，於作為Si基板之第2基板213上，以通常方法，形成厚度10 nm之Ti層，繼而形成厚度200 nm之Au層，將該等作為第1歐姆層214，其後於該第1歐姆層214上蒸鍍厚度1 μm之AuSn，作為第2共晶接合層215。
其次，連接第1共晶接合層212與第2共晶接合層215，於2×10-3 Pa之減壓氣體環境下，於300℃時施加100 kPa(10 N/cm2 )之壓力，以加熱壓接而進行接合。其次，自第1基板201之背面照射波長為355 nm之雷射光，以分解緩衝層202與第1導電型半導體層203之一部分，藉此去除第1基板201(步驟(H))。由此而獲得具有圖2(e)之構造之晶圓。此時，第1基板201之一部分殘留於第1導電型半導體層203之表面。
其次，以乾式蝕刻去除第1導電型半導體層203之一部分，該第1導電型半導體層203因去除第1基板201及緩衝層202而露出(步驟(I))。藉此，凹部之底面露出，且隨著去 除第1導電型半導體層203之一部分，於第1導電型半導體層203之表面形成凹凸。本步驟中，由第1導電型半導體層203、發光層204、以及第2導電型半導體層207所構成之半導體層部分，成為以固定間距間斷之狀態。
其次，於第1導電型半導體層203表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al作為第1電極216，於第2基板213之與形成有第1歐姆層214之面相對側，蒸鍍厚度15 nm之Ti及厚度200 nm之Al作為第2電極217，以獲得具有圖2(f)所示之構造之晶圓。最後，於絕緣層208露出之部分(圖2(f)中虛線之位置)，以鑽石劃線法，將上述晶圓以350 μm之間距分割為晶片(步驟(F))，獲得氮化物半導體發光元件。
<實施例2>
藉由以下方法製作氮化物半導體發光元件。再者，為易於理解，參照圖4加以說明。直至形成步驟(E)中之反射層410為止，與實施例1相同。繼而，如圖4(a)所示，蒸鍍厚度200 nm之Au作為鍍敷底層411。其次，如圖4(a)所示，使用鍍敷無鍍敷法，於鍍敷底層411上形成作為第2基板412之厚度70 μm之Ni。
其次，自第1基板401之背面照射波長為355 nm之雷射光，以分解緩衝層402與第1導電型半導體層403之一部分，去除第1基板401(步驟(H))。此時，第1基板401之一部分殘留於第1導電型半導體層403之表面。
其次，以乾式蝕刻去除第1導電型半導體層403之一部 分，該第1導電型半導體層403因去除第1基板401及緩衝層402而露出(步驟(I))。藉此，凹部之底面露出，且隨著去除第1導電型半導體層403之一部分，於第1導電型半導體層403之表面形成凹凸。本步驟中，由第1導電型半導體層403、發光層404、以及第2導電型半導體層407所構成之半導體層部分，成為以350 μm之間距間斷之狀態。
其次，於第1導電型半導體層403表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al作為第1電極413，獲得具有圖4(b)所示之構造之晶圓。最後，於絕緣層408露出之部分(圖4(b)中虛線之位置)，以雷射劃線法，將上述晶圓以350 μm 之間距分割為晶片(步驟(F))，獲得氮化物半導體發光元件。
<實施例3>
藉由以下方法製作氮化物半導體發光元件。再者，為易於理解，參照圖6加以說明。首先，準備藍寶石基板作為第1基板601，於該第1基板601上，以通常方法，依次使以下各層成長，即，厚度50 nm之由Alr Ga1-r N(0≦r≦1)構成之緩衝層602、厚度5 μm之n型GaN層即第1導電型半導體層603、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層的厚度100 nm之發光層604、以及由厚度30 nm之p型AlGaN層605及厚度200 nm之p型GaN層606而構成之第2導電型半導體層607(步驟(A))。其次，於第2導電型半導體層607整個表面上蒸鍍厚度1.5 nm之Pd，作為第2金屬層608(步驟(G))。
其次，於以350 μm之間距形成邊長為250 μm之大致正方形之光阻遮罩，其後以1：9：5之比例(容量比)混合有鹽酸、硝酸及水之蝕刻液，來蝕刻所露出之部分之第2金屬層608。此時，蝕刻溫度設為約30℃，蝕刻時間為30秒，藉此，自250 μm之光阻遮罩端部至約5 μm之內側為止，對第2金屬層608進行過蝕刻。
其次，直接使用第2金屬層608之蝕刻中所使用之光阻遮罩，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層607、發光層604以及第1導電型半導體層603，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個大致倒梯形之凹部(步驟(B))。該凹部之深度自發光層604之形成有第1導電型半導體層603之側之表面起為4 μm。
其次，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層609，上述整個表面即為：第2金屬層608之表面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層607、發光層604及第1導電型半導體層603的側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層603之表面(步驟(C))。其次，以乾式蝕刻去除形成於第2金屬層608之表面上之絕緣層609之一部分，使第2金屬層608之局部表面露出(步驟(D))。此處，第2金屬層608作為蝕刻停止層而發揮功能。
其次，執行步驟(E)，於整個露出表面，即絕緣層609上及所露出之第2金屬層608上，依次層積第1金屬層及第2基 板。於該步驟中，如圖6(a)所示，首先於絕緣層609上及所露出之第2金屬層608上，藉由濺鍍形成厚度100 nm之AgNd層作為反射層610。其次，藉由濺鍍形成厚度15 nm之NiTi層作為防擴散層611。其次，蒸鍍1 μm之Au作為第1共晶接合層612。
其次，如圖6(a)所示，於作為Si基板之第2基板613上，以通常方法，形成厚度10 nm之Ti層，繼而形成厚度200 nm之Au層，將該等作為第1歐姆層614，其後於該第1歐姆層614上蒸鍍厚度1 μm之AuSn，作為第2共晶接合層615。
其次，連接第1共晶接合層612與第2共晶接合層615，以與實施例1相同之方法進行加熱壓接而接合。其次，自第1基板601之背面照射波長為355 nm之雷射光，以分解緩衝層602與第1導電型半導體層603之一部分，藉此去除第1基板601(步驟(H))。此時，第1基板601之一部分殘留於第1導電型半導體層603之表面。
其次，以乾式蝕刻去除第1導電型半導體層603之一部分，該第1導電型半導體層603因去除第1基板601及緩衝層602而露出(步驟(I))。藉此，凹部之底面露出，且隨著去除第1導電型半導體層603之一部分，於第1導電型半導體層603之表面形成凹凸。本步驟中，由第1導電型半導體層603、發光層604、以及第2導電型半導體層607所構成之半導體層部分，成為以350 μm 之間距間斷之狀態。
其次，於第1導電型半導體層603表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al作為外部連接用之第1電極 616，於第2基板613之與形成有第1歐姆層614之面相對側，蒸鍍厚度15 nm之Ti及厚度200 nm之Al作為外部連接用之第2電極617，以獲得具有圖6(b)所示之構造之晶圓。最後，於絕緣層609露出之部分(圖6(b)中虛線之位置)，以鑽石劃線法，將上述晶圓以350 μm之間距分割為晶片(步驟(F))，獲得氮化物半導體發光元件。
<實施例4>
藉由以下方法製作氮化物半導體發光元件。再者，為易於理解，參照圖9加以說明。直至形成步驟(E)中之反射層911為止，與實施例3相同。繼而，如圖9(a)所示，蒸鍍厚度200 nm之Au作為鍍敷底層911。其次，如圖9(a)所示，使用鍍敷無鍍敷法，於鍍敷底層911上形成作為第2基板912之厚度70 μm之Ni。
其次，自第1基板901之背面照射波長為355 nm之雷射光，以分解緩衝層902與第1導電型半導體層903之一部分，去除第1基板901(步驟(H))。此時，第1基板901之一部分殘留於第1導電型半導體層903之表面。
其次，以乾式蝕刻去除第1導電型半導體層903之一部分，該第1導電型半導體層903因去除第1基板901及緩衝層902而露出(步驟(I))。藉此，凹部之底面露出，且隨著去除第1導電型半導體層903之一部分，於第1導電型半導體層903之表面形成凹凸。本步驟中，由第1導電型半導體層903、發光層904、以及第2導電型半導體層907所構成之半導體層部分，成為以350 μm之間距間斷之狀態。
其次，於第1導電型半導體層903表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al作為外部連接用之第1電極913，獲得具有圖9(b)所示之構造之晶圓。最後，於絕緣層909露出之部分(圖9(b)中虛線之位置)，以雷射劃線法，將上述晶圓以350 μm 之間距分割為晶片(步驟(F))，獲得氮化物半導體發光元件。
<實施例5>
藉由以下方法製作氮化物半導體發光元件。再者，為易於理解，參照圖10加以說明。圖10係用以說明本實施例之方法之概略步驟圖。首先，準備藍寶石基板作為第1基板1001，於該第1基板1001上，以通常方法，依次使以下各層成長，即，厚度50 nm之由Alr Ga1-r N(0≦r≦1)構成之緩衝層1002、厚度5 μm之n型GaN層即第1導電型半導體層1003、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層的厚度100 nm之發光層1004、以及由厚度30 nm之p型AlGaN層1005及厚度200 nm之p型GaN層1006而構成之第2導電型半導體層1007(步驟(A))。
其次，於p型GaN層1006上，以350 μm之間距形成直徑100 μm且厚度100 nm之由Ti構成之電流阻止層1015。Ti在p型GaN層1006上肖特基接觸。其次，於整個表面蒸鍍厚度1.5 nm之Pd，作為第2金屬層1008，繼而，藉由濺鍍形成厚度100 nm之AgNd層，作為第2金屬層1008(步驟(G))。此處，Pd層與p型GaN層1006形成電阻接合。又，AgNd層為反射層。其次，於高減壓下，以500℃進行3分鐘之熱處 理，使由第1導電型半導體層1003、發光層1004、以及第2導電型半導體層1007所構成之半導體層實現合金化，以進行歐姆性接觸。
其次，以350 μm之間距形成邊長為250 μm之大致正方形之光阻遮罩。此時，將電流阻止層配置於邊長250 μm之大致正方形之大致中央處。繼而，以含有醋酸之蝕刻液，對所露出之部分之上述AgNd層進行蝕刻，使AgNd層下方之Pd層露出。此時，直至光阻遮罩端部之內側為止，對AgNd層進行過蝕刻。
其次，利用以1：9：5之比例(容量比)混合有鹽酸、硝酸及水之蝕刻液，來蝕刻所露出之部分之Pd層。此時，蝕刻溫度設為約30℃，蝕刻時間為30秒，藉此，自250 μm之光阻遮罩端部至約5 μm之內側為止，對Pd層進行過蝕刻。
其次，直接使用上述第2金屬層1008之蝕刻中所使用之光阻遮罩，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層1007、發光層1004以及第1導電型半導體層1003，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個大致倒梯形之凹部(步驟(B))。該凹部之深度自發光層1004之形成有第1導電型半導體層1003之側之表面起為4 μm。
其次，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層1009，上述整個表面即為：AgNd層表面；AgNd層側面；Pd層側面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層1007、發光層1004及 第1導電型半導體層1003之側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層1003之表面(步驟(C))。其次，以使用有氫氟酸之蝕刻而去除形成於第2金屬層1008之表面上之絕緣層1009之一部分，使AgNd層之一部分露出(步驟(D))。於蝕刻時使用光阻遮罩。此處，AgNd層作為蝕刻停止層而發揮功能。
其次，為了去除蝕刻用光阻遮罩，並以舉離法局部形成第1金屬層，以350 μm之間距，形成開口有邊長為300 μm之大致正方形之孔的光阻遮罩。此時，使該大致正方形之孔之中心與上述寬度約為250 μm之AgNd層之中心一致。
其次，執行步驟(E)，於整個露出表面，即於絕緣層1009上及所露出之第2金屬層1008上，依次層積第1金屬層及第2基板。本步驟中，如圖10(a)所示，首先於絕緣層1009上及所露出之第2金屬層1008上，藉由濺鍍而形成厚度15 nm之NiTi層，作為防擴散層1010。其次，蒸鍍厚度1 μm之Au作為第1共晶接合層1011。繼而，進行舉離，以形成邊長為300 μm之正方形之第1金屬層。
其次，如圖10(a)所示，準備作為Si基板之第2基板1012，形成開口有邊長為300 μm之正方形之孔的光阻遮罩，其後於第2基板1012上，形成厚度10 nm之Ti層，繼而形成厚度200 nm之Au層，將該等作為第1歐姆層1013，其後於該第1歐姆層1013上蒸鍍厚度1 μm之AuSn，作為第2共晶接合層1014。繼而，進行舉離，以形成邊長為300 μm之正方形。
其次，使圖案化為正方形之第1共晶接合層1011與第2共晶接合層1014對準，以大致重疊之方式相連接，並與實施例1相同，以加熱壓接之方式而接合。其次，自第1基板1001之背面照射波長為355 nm之雷射光，以分解緩衝層1002與第1導電型半導體層1003之一部分，去除第1基板1001(步驟(H))。此時，第1基板1001之一部分殘留於第1導電型半導體層1003之表面。
其次，以乾式蝕刻，於第1導電型半導體層1003之表面形成凹凸，該第1導電型半導體層1003因去除第1基板1001及緩衝層1002而露出。其次，於第1導電型半導體層1003表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al，作為外部連接用之第1電極1016，於第2基板1012之與形成有第1歐姆層1013之面相對側，蒸鍍厚度15 nm之Ti及厚度200 nm之Al，作為外部連接用之第2電極1017，由此獲得具有圖10(b)所示之構造之晶圓。最後，於部分元件分離之部位(圖10(b)中虛線之位置)，以鑽石劃線法，將上述晶圓以350 μm 之間距分割為晶片(步驟(F))，獲得氮化物半導體發光元件。
<實施例6>
藉由以下方法製作氮化物半導體發光元件。再者，為易於理解，參照圖6加以說明。首先，以與實施例3相同之方法，對第2金屬層608進行蝕刻，直至步驟(G)為止。其次，直接使用第2金屬層608之蝕刻中所使用之光阻遮罩，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半 導體層607、發光層604、以及第1導電型半導體層603，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個大致倒梯形之凹部(步驟(B))。該凹部之深度自發光層604之形成有第1導電型半導體層603之側之表面起為4.8 μm。藉此，自凹部底面至第1導電型半導體層603之形成有緩衝層602之側的表面為止之距離約為0.3 μm。
其次，以與實施例3相同之方法執行步驟(C)~(E)。其後由自第1基板601之背面照射波長為355 nm之雷射光，以分解緩衝層602與第1導電型半導體層603之一部分，藉此去除第1基板601(步驟(H))。此時，利用該雷射光之照射，可去除第1基板601，並且可去除第1導電型半導體層603之一部分使凹部之底面露出，進而，於第1導電型半導體層603表面形成凹凸。
其後，以與實施例3相同之方法，於形成第1電極616及第2電極617之後，於絕緣層609露出之部分(圖6(b)中虛線之位置)，以鑽石劃線法，將上述晶圓以350 μm 之間距分割為晶片(步驟(F))，獲得氮化物半導體發光元件。如上所述之氮化物半導體發光元件之製作方法之步驟數量可減少，因此生產性較高。
<實施例7>
藉由以下方法製作氮化物半導體發光元件。再者，為易於理解，參照圖11加以說明。圖11係用以說明本實施例之方法之概略步驟圖。首先，準備藍寶石基板作為第1基板1101，於該第1基板1101上，以通常方法，依次使以下各 層成長，即，厚度50 nm厚之由Alr Ga1-r N(0≦r≦1)構成之緩衝層1102、厚度5 μm之n型GaN層即第1導電型半導體層1103、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層的厚度100 nm之發光層1104、以及由厚度30 nm之p型AlGaN層1105及厚度200 nm之p型GaN層1106所構成之第2導電型半導體層1107(步驟(A))。
其次，於p型GaN層1106上，形成以由Pd構成之歐姆層1108及由AgNd構成之反射層1109所組成之第2金屬層1110(步驟(G))。具體而言，首先，於整個表面蒸鍍厚度1.5 nm之Pd，其後使用光阻遮罩，對Pd進行局部蝕刻，藉此，以350 μm之間距形成長度為100 μm之不含有Pd之部分。其次，藉由濺鍍，形成厚度100 nm之AgNd層。其次，於高減壓下，以500℃進行3分鐘之熱處理，使由第1導電型半導體層1103、發光層1104、以及第2導電型半導體層1107所構成之半導體層實現合金化，以進行歐姆性接觸。
此處，Pd及AgNd均係與p型GaN層1106電阻接合之金屬，但Pd之接觸電阻約為0.002 Ωcm2 ，AgNd之接觸電阻約為0.01~0.1 Ωcm2 ，故AgNd比Pd高1位以上。因此，於Pd經蝕刻而消失之部分，AgNd與p型GaN層1106直接連接，進行歐姆接觸，但因Pd之接觸電阻低，故大部分電流自Pd所存在之部分注入。因此，大部分電流不會自AgNd與p型GaN層1106直接連接之區域注入。即，無Pd之區域作為電流阻止部而動作。
其次，以350 μm之間距，形成邊長為250 μm之大致正方形之光阻遮罩。此時，將上述電流阻止部配置於邊長250 μm之大致正方形之大致中央處。繼而，以含有醋酸與硝酸之蝕刻液，對所露出之部分之AgNd層與Pd層進行蝕刻。因AgNd與Pd被合金化，故可一次性對兩者進行蝕刻。此時，直至光阻遮罩端部之內側為止，對AgNd層(反射層1109)與Pd層(歐姆層1108)進行過蝕刻。該過蝕刻可進一步降低洩漏電流，並提高良率。
其次，直接使用上述第2金屬層1110之蝕刻中所使用之光阻遮罩，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層1107、發光層1104、以及第1導電型半導體層1103，以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個大致倒梯形之凹部(步驟(B))。該凹部之深度自發光層1104之形成有第1導電型半導體層1103之側之表面起為4 μm。
其次，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層1111，上述整個表面即為：AgNd層表面；AgNd層側面；Pd層側面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層1107、發光層1104及第1導電型半導體層1103之側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層1103之表面(步驟(C))。其次，以使用有氫氟酸之蝕刻而去除形成於第2金屬層1110之表面上之絕緣層1111之一部分，使AgNd層(反射層1109)之一部分露出(步驟(D))。於蝕刻時使用光阻遮 罩。此處，AgNd層(反射層1109)作為蝕刻停止層而發揮功能。形成於絕緣層1111上之孔之直徑為100 μm，其形成於上述電流阻止部之大致正上方。以此方式所形成之絕緣層1111亦作為防擴散層而發揮功能，且於上述直徑100 μm之孔以外之部分，不會與其後之步驟中所形成之第1金屬層混雜，故可防止反射率降低。
其次，為了去除蝕刻用光阻遮罩，並以舉離法局部形成第1金屬層，以350 μm之間距，形成開口有邊長為300 μm之大致正方形之孔的光阻遮罩。此時，使該大致正方形之孔之中心與上述電流阻止部之中心一致。
其次，執行步驟(E)，於整個露出表面，即於絕緣層1111上及所露出之第2金屬層1110上，依次層積第1金屬層及第2基板。本步驟中，如圖11(a)所示，首先於絕緣層1111上及所露出之第2金屬層1110上，蒸鍍厚度1 μm之Au，作為第1共晶接合層1112。繼而，進行舉離，形成邊長300 μm之正方形之第1金屬層。
其次，如圖11(a)所示，準備作為Si基板之第2基板1113，形成開口有邊長為300 μm之正方形之孔的光阻遮罩，其後於第2基板1113上，形成厚度10 nm之Ti層，繼而形成厚度200 nm之Au層，將該等作為第1歐姆層1114，其後於該第1歐姆層1114上蒸鍍厚度1 μm之AuSn，作為第2共晶接合層1115。繼而，進行舉離，以形成邊長為300 μm之正方形。
其次，使圖案化為正方形之第1共晶接合層1112與第2共 晶接合層1115對準，以大致重疊之方式相連接，並於真空氣體環境下，於300℃時施加100 kPa(10 N/cm2 )之壓力，利用加熱壓接之方式而接合。其次，自第1基板1101之背面照射波長為355 nm之雷射光，以分解緩衝層1102與第1導電型半導體層1103之一部分，去除第1基板1101(步驟(H))。
其次，以乾式蝕刻，於第1導電型半導體層1103之表面上形成凹凸，該第1導電型半導體層1103因去除第1基板1101及緩衝層1102而露出。其次，於第1導電型半導體層1103表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al，作為外部連接用之第1電極1116，於第2基板1113之與形成有第1歐姆層1114之面相對側，蒸鍍厚度15 nm之Ti及厚度200 nm之Al，作為外部連接用之第2電極1117，以獲得具有圖11(b)所示之構造之晶圓。最後，於部分元件分離之部位(圖11(b)中虛線之位置)，以鑽石劃線法，將上述晶圓以350 μm之間距分離分割為晶片(步驟(F))，獲得氮化物半導體發光元件。
本實施例之元件亦可將絕緣層作為防擴散層而發揮功能，因此，可使防擴散功能提高，且可將反射率提高至97%，將光射出效率提高至80%。又，使絕緣層作為防擴散層而發揮功能，藉此，即使在長時間之可靠性測試中，亦完全不會於以絕緣層包覆之區域內產生擴散，由此獲得可靠性較高之元件。
<實施例8>
藉由以下方法製作氮化物半導體發光元件。圖12係用以說明本實施例之方法之概略步驟圖。首先，準備藍寶石基板作為第1基板1201，於該第1基板1201上，以通常方法，依次使以下各層成長，即，厚度50 nm之由Alr Ga1-r N(0≦r≦1)構成之緩衝層1202、厚度5 μm之n型GaN層即第1導電型半導體層1203、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層的厚度100 nm之發光層1204、以及由厚度30 nm之p型AlGaN層1205及厚度200 nm之p型GaN層1206所構成之第2導電型半導體層1207(步驟(A))。
其次，於p型GaN層1206上，形成由歐姆層1208、第1反射層1209、以及接著層1210所構成之第2金屬層1211(步驟(G))，上述歐姆層1208由Pd構成，上述第1反射層1209由AgNd構成，上述接著層1210由NiTi構成。具體而言，首先，於整個表面上蒸鍍厚度1.5 nm之Pd，其後使用光阻遮罩，對Pd進行局部蝕刻，藉此，以350 μm之間距，形成長度100 μm之無Pd之部分。其後，藉由濺鍍，形成厚度100 nm之AgNd層，繼而形成厚度3.3 nm之NiTi層。其次，於高減壓下，以500℃進行3分鐘之熱處理，以實現與包含第2導電型半導體層1207之半導體層之合金化，並進行歐姆性接觸。此處，Pd及AgNd均係與p型GaN層1206電阻接合之金屬，但Pd之接觸電阻約為0.002 Ωcm2 ，AgNd之接觸電阻約為0.01~0.1 Ωcm2 ，故AgNd比Pd高1位以上。因此，於Pd經蝕刻而消失之部分，AgNd與p型GaN層1206直接連接，進行歐姆接觸，但因Pd之接觸電阻低，故大部分電流 自Pd所存在之部分注入。因此，大部分電流不會自AgNd與p型GaN層1206直接連接之區域注入。即，無Pd之區域作為電流阻止部而動作。
其次，以350 μm之間距，形成邊長為250 μm之大致正方形之光阻遮罩。此時，將上述電流阻止部配置於邊長250 μm之大致正方形之大致中央處。繼而，以含有醋酸與硝酸之蝕刻液，對所露出之部分之NiTi層、AgNd層及Pd層進行蝕刻。因NiTi、AgNd及Pd被合金化，故可一次性對兩者進行蝕刻。此時，NiTi層(接著層1210)、AgNd層(第1反射層1209)、以及Pd層(歐姆層1208)之蝕刻，係以避免直至光阻遮罩端部之內側為止進行過蝕刻之方式而進行的。
其次，去除上述第2金屬層1211之蝕刻中所使用之光阻遮罩，以350 μm之間距，形成邊長為270 μm之大致正方形之光阻遮罩。此時，將上述第2金屬層1211配置於邊長270 μm之大致正方形之大致中央處。以此方式重新形成光阻遮罩，藉此可不對第2金屬層1211進行過蝕刻，即可以完全覆蓋第2金屬層之方式形成光阻遮罩，因此，不會產生銀由於乾式蝕刻而飛散並導致洩漏之情形。又，由於不進行過蝕刻，故可防止電極尺寸減小，相應可防止注入面積減小，故可防止電流注入密度上升以及發光效率降低。
其次，對未覆蓋有光阻劑之部分，藉由乾式蝕刻而去除第2導電型半導體層1207、發光層1204以及第1導電型半導體層1203，並以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個大致倒梯形之凹部(步驟(B))。該凹部之 深度自發光層1204之形成有第1導電型半導體層1203之側之表面起為4 μm。
其次，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為第1絕緣層1212，上述整個表面即為：NiTi層表面；NiTi層側面；AgNd層側面；Pd層側面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層1207、發光層1204及第1導電型半導體層1203之側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層1203之表面(步驟(C))。其次，以使用有氫氟酸之蝕刻而去除形成於第2金屬層1211之表面上之第1絕緣層1212之一部分，使NiTi層(接著層1210)之一部分露出(步驟(D))。於蝕刻時使用光阻遮罩。此處，NiTi層(接著層1210)作為蝕刻停止層而發揮功能。形成於第1絕緣層1212上之孔之直徑為90 μm，其形成於上述電流阻止部之大致正上方。以此方式所形成之第1絕緣層1212亦作為防擴散層而發揮功能，且於上述直徑90 μm之孔以外之部分，不會與其後之步驟中所形成之第1金屬層混雜，故可防止反射率降低。由於使形成於第1絕緣層1212上之孔之直徑小於電流阻止部之尺寸100 μm，故即使在產生光微影對準偏移時，亦可於電流阻止部內收納絕緣層之孔，藉此可將反射率因金屬擴散而降低之區域收納於未發光之區域內，故可防止發光效率降低。
其後，去除蝕刻用光阻遮罩，並於第1絕緣層1212上及所露出之第2金屬層1211上，藉由濺鍍而形成厚度3.3 nm 之NiTi、厚度300 nm之AgNd、以及厚度3.3 nm之NiTi，作為第2反射層1213。其次，形成厚度0.3 μm之SiO2 作為第2絕緣層1214。繼而，以使用有氫氟酸之蝕刻而去除第2絕緣層1214之一部分，使第2反射層1213之NiTi層之一部分露出。蝕刻時使用光阻遮罩。此處，NiTi層作為蝕刻停止層而發揮功能。形成於第2絕緣層1214上之孔之直徑為90 μm，其形成於上述電流阻止部之大致正上方。以此方式而形成之第2絕緣層1214亦作為防擴散層而發揮功能，且於上述直徑90 μm之孔以外之部分，不會與其後之步驟中所形成之第1金屬層混雜，故可防止反射率降低。由於使形成於第2絕緣層1214上之孔之直徑小於電流阻止部之尺寸100 μm，故即使當產生光微影對準偏移時，亦可將第2絕緣層1214之孔收納於電流阻止部內，藉此，可將反射率因金屬擴散而降低之區域收納於未發光之區域內，因此可防止發光效率降低。
其次，去除蝕刻用光阻遮罩，於第2絕緣層1214上及所露出之第2反射層1213上，蒸鍍厚度100 nm之Au作為第1金屬層1215。該第1金屬層1215係作為鍍敷底層而發揮功能者。繼而，藉由電解鍍敷而形成厚度100 μm之Cu層作為第2基板1216(步驟(E)，參照圖12(a))。
其次，自第1基板1201之背面照射波長為355 nm之雷射光，以分解緩衝層1202與第1導電型半導體層1203之一部分，藉此去除第1基板1201(步驟(H))。其次，以乾式蝕刻，於第1導電型半導體層1203之表面形成凹凸，該第1導 電型半導體層1203因去除第1基板1201及緩衝層1202而露出。再者，為形成凹凸，除利用乾式蝕刻或濕式蝕刻之自然形成方法之外，亦可以使用步進電動機或奈米壓模之微細加工遮罩來進行乾式蝕刻之方法。
其次，於第1導電型半導體層1203表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al，作為外部連接用之第1電極1217，以獲得具有圖12(b)所示之構造之晶圓。由Cu構成之第2基板1216作為外部連接用之第2電極而發揮功能。最後，於部分元件分離之部位(圖12(b)中虛線之位置)，以鑽石劃線法，將上述晶圓以350 μm之間距分割為晶片(步驟(F))，獲得氮化物半導體發光元件。
本實施例之元件形成有第2反射層1213，因此如圖12(b)中箭頭及圖13中箭頭所示，無法藉由第1反射層1209而反射之光亦可藉由第2反射層1213而反射。圖13係放大表示圖12(b)所示之晶圓之一部分的概略剖面圖。如圖13所示，於未形成有第1反射層1209、且第2導電型半導體層1207之表面與第1絕緣層1212相連接之區域內，自發光層1204射出之光透過第1絕緣層1212。然而，由於設置第2反射層1213，故可使上述光反射。又，因使第2絕緣層1214亦作為防擴散層而發揮功能，故可提高防擴散功能。藉由本實施例之元件，可使於元件整個表面之反射率提高至97%，且可將光射出效率提高至85%。又，由於使絕緣層亦作為防擴散層而發揮功能，故即使於長時間之可靠性測試中，亦完全不會於以絕緣層包覆之區域內產生擴散，由此獲得 可靠性較高之元件。
<實施例9>
藉由以下方法製作氮化物半導體發光元件。圖14係用以說明本實施例之方法之概略步驟圖。首先，準備藍寶石基板作為第1基板1401，於該第1基板1401上，以通常方法，依次使以下各層成長，即，厚度50 nm之由Alr Ga1-r N(0≦r≦1)構成之緩衝層1402、厚度5 μm之n型GaN層即第1導電型半導體層1403、包含由GaN構成之障壁層及由Inq Ga1-q N(0<q<1)構成之井層的厚度100 nm之發光層1404、以及由厚度30 nm之p型AlGaN層1405及厚度200 nm厚之p型GaN層1406所構成之第2導電型半導體層1407(步驟(A))。
其次，於p型GaN層1406上，形成由歐姆層1408、反射層1409以及鍍敷底層1410所構成之第2金屬層1411(步驟(G))，上述歐姆層1408由Pd構成，上述反射層1409由AgNd構成，上述鍍敷底層1410由NiTi構成。具體而言，首先，於整個表面上蒸鍍厚度1.5 nm之Pd，其後使用光阻遮罩，對Pd進行局部蝕刻，藉此，以350 μm之間距，形成長度100 μm之無Pd之部分。其次，藉由濺鍍，形成厚度300 nm之AgNd層，繼而形成厚度100 nm之NiTi層。其次，於高減壓下，以500℃進行3分鐘之熱處理，以實現與包含第2導電型半導體層1407之半導體層之合金化，並進行歐姆性接觸。去除Pd後之區域作為電流阻止部而發揮作用。
其次，以350 μm之間距，形成邊長為280 μm之大致正方形之光阻遮罩。此時，將上述電流阻止部配置於邊長280 μm之大致正方形之大致中央處。繼而，以含有醋酸與硝酸之蝕刻液，對所露出之部分之NiTi層、AgNd層及Pd層進行蝕刻。此時，對NiTi層(鍍敷底層 1410)、AgNd層(反射層1409)以及Pd層(歐姆層1408)進行過蝕刻，直至光阻遮罩端部之內側為止。以可進一步降低洩漏電流，並提高良率。
其次，直接使用第2金屬層1411之蝕刻中所使用之光阻遮罩，對未覆蓋有光阻劑之部分，以乾式蝕刻去除第2導電型半導體層1407、發光層1404以及第1導電型半導體層1403，以與光阻遮罩之固定間距相應之大致固定之間隔，形成複數個大致倒梯形之凹部(步驟(B))。該凹部之深度自發光層1404之形成有第1導電型半導體層1403之側之表面起為4 μm。
其次，於去除光阻劑之後，以連續覆蓋整個表面之方式形成SiO2 層作為絕緣層1412，上述整個表面即為：NiTi層表面；NiTi層側面；AgNd層側面；Pd層側面；步驟(B)中露出之相當於凹部之側壁之第2導電型半導體層1407、發光層1404及第1導電型半導體層1403之側面；以及步驟(B)中露出之相當於凹部之底面之第1導電型半導體層1403之表面(步驟(C))。其次，以使用有氫氟酸之蝕刻而去除形成於第2金屬層1411之表面上之絕緣層1412的一部分，使NiTi層(鍍敷底層 1410)之大部分露出(步驟(D))。於蝕刻時使用光阻遮罩。此處，NiTi層(鍍敷底層 1410)作為蝕刻停止層而發揮功能。形成於絕緣層1412上之孔為邊長270 μm 之四邊狀，其形成為中心與邊長280 μm之第2金屬層1411之中心大體一致。
其次，藉由鍍敷無鍍敷 ，形成厚度70 μm之Cu層作為第1金屬層1416(參照圖14(a))。Cu層形成於NiTi層(鍍敷底層 1410)上，並且鍍敷膜於橫向延伸，NiTi層露出，浸於鍍敷液中之區域之邊長為270 μm，但由於形成該Cu層，故成為邊長大致300 μm之正方形。再者，該Cu層可直接作為導電性基板即第2基板而發揮功能。又，使用鍍敷無鍍敷可於鍍敷底層1410上選擇性地形成Cu層。 在將該Cu層用作第2基板時，較好的是，於Cu鍍敷表面上鍍敷100 nm左右之Ni作為防腐層。本實施例中，藉由鍍敷而於該Cu層之表面上形成厚度100 nm之Ni層。
其次，自第1基板1401之背面照射波長為355 nm之雷射光，以分解緩衝層1402與第1導電型半導體層1403之一部分，藉此去除第1基板1401(步驟(H))。其次，以乾式蝕刻，於第1導電型半導體層1403之表面形成凹凸，該第1導電型半導體層1403因去除第1基板1401及緩衝層1402而露出。
其次，於第1導電型半導體層1403表面之中央附近蒸鍍厚度15 nm之Ti及厚度100 nm之Al，作為外部連接用之第1電極1417，以獲得具有圖14(b)所示之構造之晶圓。由Cu構成之第1金屬層1416作為外部連接用之第2電極而發揮功能。最後，於部分Cu層分離之部位(圖14(b)中虛線之位置)，以雷射劃線法 ，將上述晶圓以350 μm 之間距分割為 晶片(步驟(F))，獲得氮化物半導體發光元件。由於Cu層分離，故晶片分割更加簡單。
以上述方式而製作之實施例1~9之氮化物半導體發光元件可形成如下元件，該元件由於PN接合部分藉由SiO2 所包覆，故可減少於晶片化製程之步驟中產生因金屬包圍等現象而導致之洩漏電流之產生源，使良率提高，並且即使在長時間通電時亦很少劣化，且即使流通有大電流而使用時亦不會劣化，可靠性高。又，因氮化物半導體層為倒錐形構造，故光射出效率提高，可獲得發光效率較高之元件。
儘管已詳細描述並說明本發明，但是顯然其只用於說明及舉例，而非限制，本發明之精神及範疇僅受附加申請專利範圍之條款所限制。
 【圖式簡單說明】
圖1係表示本發明之較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖2(a)~圖2(f)係表示本發明之方法之一較佳例之概略步驟圖。
圖3係表示本發明之其他較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖4(a)、圖4(b)係表示本發明之方法之另一較佳例之概略步驟圖。
圖5係表示本發明之進而其他較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖6(a)、圖6(b)及圖7(a)、圖7(b)係表示本發明之方法之 進而另一較佳例之概略步驟圖。
圖8係表示本發明之進而其他較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖9(a)、圖9(b)係表示本發明之方法之進而另一較佳例之概略步驟圖。
圖10(a)、圖10(b)~圖12(a)、圖12(b)分別係用以說明實施例5、7、8之方法之概略步驟圖。
圖13係放大表示圖12(b)所示之晶圓之一部分之概略剖面圖。
圖14(a)、圖14(b)係用以說明實施例9之方法之概略步驟圖。
圖15係表示先前之氮化物半導體發光元件之一例之概略剖面圖。
101、301、501、801‧‧‧導電性基板
102、302、502、802、1215、1416‧‧‧第1金屬層
103、207、303、407、503、607、707、803、907、1007、1107、1207、1407‧‧‧第2導電型半導體層
104、204、304、404、504、604、704、804、904、1004、1104、1204、1404‧‧‧發光層
105、203、305、403、505、603、 703、805、903、1003、1103、1203、1403‧‧‧第1導電型半導體層
106、208、306、408、506、609、709、806、909、1009、1111、1412‧‧‧絕緣層
107、216、307、507、616、716、807、1016、1116、1217、1417‧‧‧第1電極
108、217、508、617、717、1017、1117‧‧‧第2電極
109、205、308、405、509、605、705、808、905、1005、1105、1205、1405‧‧‧p型AlGaN層
110、206、309、406、510、606、706、809、906、1006、1106、1206、1406‧‧‧p型GaN層
111、214、511、614、714、1013、1114‧‧‧第1歐姆層
112、512‧‧‧共晶接合層
113、211、513、611、711、1010‧‧‧防擴散層
114、210、311、410、514、610、710、811、910、1109、1409‧‧‧反射層
115、209‧‧‧第2歐姆層
201、401、601、701、901、1001、1101、1201、1401‧‧‧第1基板
202、402、602、702、902、1002、 1102、1202、1402‧‧‧緩衝層
212、612、712、1011、1112‧‧‧第1共晶接合層
213、412、613、713、912、1012、1113、1216‧‧‧第2基板
215、615、715、1014、1115‧‧‧第2共晶接合層
310、411、810、911、1410‧‧‧鍍敷底層
312、409、1108、1208、1408‧‧‧歐姆層
515、608、708、812、908、1008、1110、1211、1411‧‧‧第2金屬層
1015‧‧‧電流阻止層
1209‧‧‧第1反射層
1210‧‧‧接著層
1212‧‧‧第1絕緣層
1213‧‧‧第2反射層
1214‧‧‧第2絕緣層
圖1係表示本發明之較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖2(a)~圖2(f)係表示本發明之方法之一較佳例之概略步驟圖。
圖3係表示本發明之其他較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖4(a)、圖4(b)係表示本發明之方法之另一較佳例之概略步驟圖。
圖5係表示本發明之進而其他較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖6(a)、圖6(b)及圖7(a)、圖7(b)係表示本發明之方法之進而另一較佳例之概略步驟圖。
圖8係表示本發明之進而其他較佳實施形態之氮化物半導體發光元件之概略剖面圖。
圖9(a)、圖9(b)係表示本發明之方法之進而另一較佳例之概略步驟圖。
圖10(a)、圖10(b)~圖12(a)、圖12(b)分別係用以說明實施例5、7、8之方法之概略步驟圖。
圖13係放大表示圖12(b)所示之晶圓之一部分之概略剖面圖。
圖14(a)、圖14(b)係用以說明實施例9之方法之概略步驟圖。
圖15係表示先前之氮化物半導體發光元件之一例之概略剖面圖。
101‧‧‧導電性基板
102‧‧‧第1金屬層
103‧‧‧第2導電型半導體層
104‧‧‧發光層
105‧‧‧第1導電型半導體層
106‧‧‧絕緣層
107‧‧‧第1電極
108‧‧‧第2電極
109‧‧‧p型AlGaN層
110‧‧‧p型GaN層
111‧‧‧第1歐姆層
112‧‧‧共晶接合層
113‧‧‧防擴散層
114‧‧‧反射層
115‧‧‧第2歐姆層

Claims (14)

  1. 一種氮化物半導體發光元件，其依次包含導電性基板、第1金屬層、第2導電型半導體層、發光層及第1導電型半導體層，且更包含絕緣層，其至少覆蓋上述第2導電型半導體層、上述發光層及上述第1導電型半導體層之側面；上述絕緣層進而覆蓋上述第2導電型半導體層之連接於上述第1金屬層之側之表面之一部分，第1金屬層係與第2導電型半導體層連接。
  2. 如請求項1之氮化物半導體發光元件，其中上述第2導電型半導體層之連接於上述第1金屬層之側之表面由上述絕緣層所覆蓋之面積，為上述第2導電型半導體層之連接於上述第1金屬層之側之表面全體的1~50%。
  3. 一種氮化物半導體發光元件，其依次包含導電性基板、第1金屬層、第2金屬層、第2導電型半導體層、發光層及第1導電型半導體層，且更包含絕緣層，其至少覆蓋上述第2金屬層、上述第2導電型半導體層、上述發光層及上述第1導電型半導體層之側面；上述絕緣層進而覆蓋上述第2金屬層之連接於上述第1金屬層之側之表面之一部分，第2金屬層係與第2導電型半導體層連接。
  4. 如請求項3之氮化物半導體發光元件，其中 上述第2金屬層之連接於上述第1金屬層之側之表面由上述絕緣層所覆蓋之面積，為上述第2金屬層之連接於上述第1金屬層之側之表面全體的1~99%。
  5. 如請求項1或3之氮化物半導體發光元件，其中上述第2導電型半導體層、上述發光層及上述第1導電型半導體層於元件端部附近係倒錐形構造。
  6. 如請求項1或3之氮化物半導體發光元件，其中上述第1導電型半導體層之與連接於上述發光層之側為相反側之表面具有凹凸形狀。
  7. 如請求項1或3之氮化物半導體發光元件，其中包含：第1電極，其形成於上述第1導電型半導體層上；及第2電極，其形成於上述導電性基板之與連接於上述第1金屬層之側為相反側之表面。
  8. 如請求項1或3之氮化物半導體發光元件，其中上述第1金屬層包含：與上述導電性基板歐姆接觸之第1歐姆層；及/或與上述第2導電型半導體層歐姆接觸之第2歐姆層。
  9. 如請求項1或3之氮化物半導體發光元件，其中上述第1金屬層包含選自由共晶接合層、防擴散層、反射層及鍍敷底層所組成之群中之1種以上之層。
  10. 如請求項3之氮化物半導體發光元件，其中上述第2金屬層包含與上述第2導電型半導體層歐姆接觸之歐姆層。
  11. 如請求項3之氮化物半導體發光元件，其中 上述第2金屬層包含選自由反射層、防擴散層、共晶接合層及鍍敷底層所組成之群中之1種以上之層。
  12. 如請求項3之氮化物半導體發光元件，其中上述第2金屬層之連接於上述第2導電型半導體層之側之長度，係與上述第2導電型半導體層之連接於上述第2金屬層之側之長度相等，或者較其為短。
  13. 如請求項1或3之氮化物半導體發光元件，其包括電流阻止層，其係形成在上述第2導電型半導體層之與連接於上述發光層之側為相反側之表面上之一部分。
  14. 如請求項13之氮化物半導體發光元件，其中上述電流阻止層形成於上述第2導電型半導體層之與連接於上述發光層之側為相反側之表面上，其為設置有上述第1電極之位置之大致正下方的位置。
TW101117918A 2006-08-11 2007-08-02 氮化物半導體發光元件及其製造方法 TWI395351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006220153 2006-08-11
JP2007143705A JP5126875B2 (ja) 2006-08-11 2007-05-30 窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
TW201236189A TW201236189A (en) 2012-09-01
TWI395351B true TWI395351B (zh) 2013-05-01

Family

ID=39049824

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096128448A TWI384642B (zh) 2006-08-11 2007-08-02 氮化物半導體發光元件及其製造方法
TW101117918A TWI395351B (zh) 2006-08-11 2007-08-02 氮化物半導體發光元件及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096128448A TWI384642B (zh) 2006-08-11 2007-08-02 氮化物半導體發光元件及其製造方法

Country Status (4)

Country Link
US (3) US8324639B2 (zh)
JP (1) JP5126875B2 (zh)
CN (1) CN101123291B (zh)
TW (2) TWI384642B (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461201B2 (en) * 2007-11-14 2016-10-04 Cree, Inc. Light emitting diode dielectric mirror
WO2009113659A1 (ja) * 2008-03-13 2009-09-17 昭和電工株式会社 半導体発光素子及びその製造方法
WO2009117849A1 (en) * 2008-03-26 2009-10-01 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a highly reflective ohmic-electrode
JPWO2009119847A1 (ja) * 2008-03-28 2011-07-28 京セラ株式会社 光学デバイスおよび光学デバイスの製造方法
JP5405039B2 (ja) * 2008-03-31 2014-02-05 Ｄｏｗａエレクトロニクス株式会社 電流狭窄型発光素子およびその製造方法
KR101506264B1 (ko) 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
KR101530876B1 (ko) * 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101457209B1 (ko) 2008-09-29 2014-10-31 서울바이오시스 주식회사 발광 소자 및 그 제조방법
KR100962898B1 (ko) 2008-11-14 2010-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
USRE48774E1 (en) 2008-11-14 2021-10-12 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor light emitting device
KR101064070B1 (ko) * 2008-11-25 2011-09-08 엘지이노텍 주식회사 반도체 발광소자
JP5207944B2 (ja) * 2008-12-11 2013-06-12 スタンレー電気株式会社 半導体発光素子の製造方法
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR101014136B1 (ko) 2009-02-17 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9437785B2 (en) * 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
CN102005517B (zh) 2009-08-26 2013-09-18 首尔Opto仪器股份有限公司 利用激光剥离技术制造发光二极管的方法和激光剥离装置
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9435493B2 (en) 2009-10-27 2016-09-06 Cree, Inc. Hybrid reflector system for lighting device
KR20110062128A (ko) * 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
CN102110755A (zh) * 2009-12-25 2011-06-29 鸿富锦精密工业（深圳）有限公司 发光二极管
JP5596375B2 (ja) * 2010-03-08 2014-09-24 スタンレー電気株式会社 半導体発光素子の製造方法及び半導体発光素子
US9105824B2 (en) 2010-04-09 2015-08-11 Cree, Inc. High reflective board or substrate for LEDs
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
KR101020963B1 (ko) 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5714250B2 (ja) * 2010-07-14 2015-05-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
US9496454B2 (en) 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
JP5584645B2 (ja) * 2011-03-31 2014-09-03 株式会社沖データ 半導体発光装置およびヘッドマウントディスプレイ装置
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
BR112014011807A2 (pt) * 2011-11-18 2017-05-16 Luxvue Tech Corp método para a formação de uma estrutura de micro led e um conjunto de estruturas de microled com uma camada isolante de maneira elétrica
JP5787739B2 (ja) * 2011-12-16 2015-09-30 株式会社東芝 半導体発光装置およびその製造方法
US8716743B2 (en) * 2012-02-02 2014-05-06 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
DE102012101889A1 (de) * 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
JP6029338B2 (ja) * 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
JP6025410B2 (ja) 2012-06-12 2016-11-16 株式会社ディスコ 光デバイスの加工方法
JP2013258234A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP2013258231A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
KR20140028421A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
TWI500190B (zh) * 2013-01-18 2015-09-11 Takamatsu Plating Co Ltd Ｌｅｄ用晶圓及其製造方法
JP6013931B2 (ja) * 2013-02-08 2016-10-25 株式会社東芝 半導体発光素子
JP6119335B2 (ja) * 2013-03-18 2017-04-26 日亜化学工業株式会社 発光素子保持構造体
JP6110217B2 (ja) 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
US20150091032A1 (en) * 2013-09-30 2015-04-02 Intermolecular, Inc. Nickel-Titanium and Related Alloys as Silver Diffusion Barriers
CN103594589B (zh) * 2013-11-07 2016-04-06 溧阳市江大技术转移中心有限公司 一种发光二极管
TWI591848B (zh) 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US10658546B2 (en) 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
US9455300B1 (en) * 2015-03-02 2016-09-27 Rayvio Corporation Pixel array of ultraviolet light emitting devices
CN106159045A (zh) * 2015-04-13 2016-11-23 映瑞光电科技(上海)有限公司 倒装led芯片及其制造方法
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
US11605757B2 (en) 2015-08-21 2023-03-14 Lg Electronics Inc. Display device using semiconductor light emitting diode
US9741576B2 (en) 2015-08-26 2017-08-22 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
JP6652886B2 (ja) * 2015-08-26 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102579645B1 (ko) * 2016-09-29 2023-09-18 엘지이노텍 주식회사 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
CN106972088B (zh) * 2017-05-25 2019-03-08 合肥彩虹蓝光科技有限公司 一种led金属电极结构及其制备方法
CN107256871B (zh) * 2017-06-27 2019-09-27 上海天马微电子有限公司 微发光二极管显示面板和显示装置
IL266258B1 (en) 2019-04-28 2024-02-01 Mul T Lock Technologies Ltd Rotating magnetic key attachment element
CN115537764B (zh) * 2022-10-14 2024-04-02 哈尔滨工业大学 金刚石与金属的连接方法、焊接接头及微波窗

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JPH09237916A (ja) * 1996-02-29 1997-09-09 Sharp Corp 発光ダイオード及びその製造方法
JP2000277804A (ja) * 1995-06-15 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子、並びに発光素子
US6329676B1 (en) * 1999-03-01 2001-12-11 Toru Takayama Flat panel solid state light source
US20020139987A1 (en) * 2001-03-29 2002-10-03 Collins William David Monolithic series/parallel led arrays formed on highly resistive substrates
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
TWI221035B (en) * 2003-02-24 2004-09-11 Advanced Epitaxy Technology In Novel light-emitting diode and manufacturing method thereof
JP2004281863A (ja) * 2003-03-18 2004-10-07 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
US20040235210A1 (en) * 2003-05-22 2004-11-25 Matsushita Electric Industrial Co. Ltd. Method for fabricating semiconductor devices
JP2005012188A (ja) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
CN1652364A (zh) * 2004-02-06 2005-08-10 三洋电机株式会社 氮化物系发光元件及其制造方法
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2006135026A (ja) * 2004-11-04 2006-05-25 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
US20060154390A1 (en) * 2005-01-11 2006-07-13 Tran Chuong A Systems and methods for producing light emitting diode array

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207995B1 (en) * 1999-02-23 2001-03-27 Advanced Micro Devices, Inc. High K integration of gate dielectric with integrated spacer formation for high speed CMOS
US6252221B1 (en) * 1999-06-21 2001-06-26 Agilent Technologies, Inc. Photo-conductive switch having an improved semiconductor structure
AU2003252359A1 (en) * 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JP2000277804A (ja) * 1995-06-15 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子、並びに発光素子
JPH09237916A (ja) * 1996-02-29 1997-09-09 Sharp Corp 発光ダイオード及びその製造方法
US6329676B1 (en) * 1999-03-01 2001-12-11 Toru Takayama Flat panel solid state light source
US20020139987A1 (en) * 2001-03-29 2002-10-03 Collins William David Monolithic series/parallel led arrays formed on highly resistive substrates
TW540169B (en) * 2001-03-29 2003-07-01 Lumileds Lighting Llc Monolithic series/parallel LED arrays formed on highly resistive substrates
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
TWI221035B (en) * 2003-02-24 2004-09-11 Advanced Epitaxy Technology In Novel light-emitting diode and manufacturing method thereof
JP2004281863A (ja) * 2003-03-18 2004-10-07 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
US20040235210A1 (en) * 2003-05-22 2004-11-25 Matsushita Electric Industrial Co. Ltd. Method for fabricating semiconductor devices
JP2005012188A (ja) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
CN1652364A (zh) * 2004-02-06 2005-08-10 三洋电机株式会社 氮化物系发光元件及其制造方法
US20050173725A1 (en) * 2004-02-06 2005-08-11 Sanyo Electric Co., Ltd. Nitride-based light-emitting device and method of manufacturing the same
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2006135026A (ja) * 2004-11-04 2006-05-25 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
US20060154390A1 (en) * 2005-01-11 2006-07-13 Tran Chuong A Systems and methods for producing light emitting diode array

Also Published As

Publication number Publication date
US8324639B2 (en) 2012-12-04
TWI384642B (zh) 2013-02-01
US9029884B2 (en) 2015-05-12
JP5126875B2 (ja) 2013-01-23
TW200826325A (en) 2008-06-16
US20150214424A1 (en) 2015-07-30
CN101123291B (zh) 2011-11-16
TW201236189A (en) 2012-09-01
JP2008066704A (ja) 2008-03-21
US20130001634A1 (en) 2013-01-03
CN101123291A (zh) 2008-02-13
US20080035949A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
TWI395351B (zh) 氮化物半導體發光元件及其製造方法
JP5334158B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
US8729583B2 (en) Semiconductor light-emitting device
JP5376467B2 (ja) 垂直構造窒化ガリウム系発光ダイオ−ド素子及びその製造方法
WO2012127660A1 (ja) 窒化物半導体紫外線発光素子
US8421085B2 (en) Semiconductor light-emitting device
US20130153922A1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP3737494B2 (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
TW202044614A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2012028773A (ja) 半導体発光素子及びその製造方法
JP2006073822A (ja) 窒化物系化合物半導体発光素子、その構造体およびその製造方法
JP3916011B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP5126884B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
TWI625870B (zh) 製造半導體發光裝置的方法
JP2002016286A (ja) 半導体発光素子
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
CN112652689B (zh) 一种发光二极管及其制造方法
KR20050042715A (ko) 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법
KR102051477B1 (ko) 반도체 발광소자의 제조방법
JP2000077717A (ja) 半導体発光素子とその製造方法
KR20200004986A (ko) 반도체 발광소자 및 이의 제조방법
KR20050017346A (ko) 반도체 레이저 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees