JP2011187631A - 半導体発光素子の製造方法及び半導体発光素子 - Google Patents

半導体発光素子の製造方法及び半導体発光素子 Download PDF

Info

Publication number
JP2011187631A
JP2011187631A JP2010050554A JP2010050554A JP2011187631A JP 2011187631 A JP2011187631 A JP 2011187631A JP 2010050554 A JP2010050554 A JP 2010050554A JP 2010050554 A JP2010050554 A JP 2010050554A JP 2011187631 A JP2011187631 A JP 2011187631A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
growth
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010050554A
Other languages
English (en)
Other versions
JP5596375B2 (ja
Inventor
Akira Iwayama
章 岩山
Noriko Nihei
紀子 二瓶
Takanobu Akagi
孝信 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2010050554A priority Critical patent/JP5596375B2/ja
Publication of JP2011187631A publication Critical patent/JP2011187631A/ja
Application granted granted Critical
Publication of JP5596375B2 publication Critical patent/JP5596375B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

【課題】LLO法による成長用基板の除去の際に、発生ガスの放出を妨げず且つ半導体成長層におけるクラック等の発生を防止することができる半導体発光素子の製造方法及びこれよって製造される半導体発光素子を提供すること。
【解決手段】成長用基板の上に半導体成長層を形成する工程と、成長用基板に達する分割溝を形成して半導体成長層を複数の素子部に分割する工程と、複数の素子部の各々の側部に、成長用基板との界面から半導体成長層の成長方向に向かって広がる逆方向テーパの傾斜面を形成する工程と、逆方向テーパの傾斜面を露出しつつ側部の上に保護層を形成する工程と、複数の素子部に支持体を設ける工程と、成長用基板の裏面側から剥離用のレーザ光を照射して成長用基板を剥離する工程と、を有すること。
【選択図】図1

Description

本発明は、発光ダイオード(LED:Light Emitting Diode)等の半導体発光素子の製造方法及びこれによって製造される半導体発光素子に関し、特に、半導体成長層の結晶成長に用いられる成長用基板をレーザリフトオフ(LLO:Laser Lift Off)法によって除去する工程を有する製造方法及びこれにより製造される半導体発光素子に関する。
発光ダイオード(LED:Light Emitting Diode)等の半導体発光素子は、近年の技術の進歩によって高効率化及び高出力化が図られている。しかし、高出力化に伴って半導体発光素子から生じる熱量も増加し、これによる信頼性の低下が問題となっている。
上述した問題を解決するために、比較的に熱伝導性の低い成長用基板を除去し、当該成長用基板に替えて比較的熱伝導性の高い支持基板で半導体成長層を支持する技術が用いられている。かかる技術を用いることにより、半導体発光素子の放熱性が改善され、更には成長用基板の除去に伴って発光効率、特に光取り出し効率の向上も期待できる。すなわち、光が成長用基板を通過する際に起こる光吸収の抑制、及び半導体成長層と成長用基板との屈折率差に起因してその界面で全反射される光の成分を減じることが可能になる。
GaN系の半導体成長層から成長用基板を剥離する場合、一般的に、レーザリフトオフ(LLO:Laser Lift Off)法が用いられる。ここで、LLO法とは、成長用基板上にGaN等の半導体成長層が形成されたウエハに対して、成長用基板側からYAGレーザ光又はエキシマレーザ光を照射し、かかるレーザ光のエネルギーが成長用基板と半導体成長層との界面で吸収され、更に吸収されたエネルギーが熱に変換されることにより、成長用基板上に形成されているGaN層が金属GaとNガスとに分解されることを利用した剥離方法である。
上述したLLO法を用いると、GaN層の分解時に発生する金属Ga及びNガスの圧力により、GaN層にクラック又は欠けが発生する問題があった。かかる問題を解決する方法として、レーザ光の照射前に、GaN層の分解時に発生するNガスをウエハ外部に放出させる経路を形成しておき、GaN層におけるクラック及び欠けの発生を防止する方法が知られている。
例えば、特許文献1及び特許文献2には、GaN系の半導体成長層を貫通し成長用基板であるサファイア基板に到達する素子分割溝を形成した後に、LLO法によりサファイア基板を剥離する製造方法が開示されている。
特開2007−534164号公報 特開2007−134415号公報
しかしながら、LLO法を用いてGaN系の半導体成長層から成長用基板を完全に除去する場合、レーザ光照射時に支持体から接着用金属材料が飛散し、Nガスの放出経路によって露出した半導体成長層の側面に金属材料が付着することがある。このような金属材料の付着は、半導体素子のリーク不良を引き起こし、歩留まりの低下に繋がる。
このような問題点を解決するために、当該放出経路によって露出した半導体成長層の側面全体を保護膜によって被覆する方法が考えられるが、当該放出経路の底部(すなわち、成長用基板と半導体成長層との界面近傍)に位置する絶縁膜によってNガスの放出が防止され、半導体成長層にクラック等が生じてしまう。また、レジスト等を用いて成長用基板と半導体成長層との界面近傍に保護膜を形成しないようにする方法が考えられるが、レジストの厚さ制御が困難であるため、所望の位置のみに保護膜を形成することが困難になる。更に、特許文献2のように、放出経路を2段階のエッチングで形成し、直径の大きな放出経路の側面のみに保護膜を形成する方法では、放出経路の段差部分からクラックが生じる問題がある。
本発明は、上述した点に鑑みてなされたものであり、その目的は、LLO法による成長用基板の除去の際に、異物の付着を防止しつつ、発生ガスの放出を妨げず且つ半導体成長層におけるクラック等の発生を防止することができる半導体発光素子の製造方法及びこれよって製造される半導体発光素子を提供することである。
上述した課題を解決するために、本発明の半導体発光素子の製造方法は、成長用基板の上に第1の半導体層、活性層及び第2の半導体層を順次成長させて半導体成長層を形成する工程と、前記半導体成長層を素子分割ラインに沿ってエッチングし、前記成長用基板に達する分割溝を形成して前記半導体成長層を複数の素子部に分割する工程と、前記複数の素子部の各々の側部に、前記成長用基板との界面から前記半導体成長層の成長方向に向かって広がる逆方向テーパの傾斜面を形成する工程と、前記逆方向テーパの傾斜面を露出しつつ前記側部の上に保護層を形成する工程と、前記複数の素子部に支持体を設ける工程と、前記成長用基板の裏面側から剥離用のレーザ光を照射して前記成長用基板を剥離する工程と、を有することを特徴とする。
また、上述した課題を解決するために、本発明の半導体発光素子は、第1の半導体層、活性層及び第2の半導体層を含む素子部と、前記第1の半導体層の上に形成された第1の電極と、前記第2半導体層の上に形成された第2の電極と、前記第2の電極の上に形成された接合層と、前記接合層を介して前記素子部を支持する支持体と、有し、前記素子部の側部は前記第1の電極に対して逆方向テーパになる逆方向テーパの傾斜面を前記第1の電極の形成面側に含み、前記逆方向テーパの傾斜面を露出しつつ前記素子部の側部を被服する保護層を更に有することを特徴とする。
本発明の半導体発光素子の製造方法においては、半導体成長層を素子サイズに分割して形成された素子部の各々の側部に、成長用基板との界面から半導体成長層の成長方向に向かって広がる逆方向テーパの傾斜面を形成し、当該逆方向テーパの傾斜面を露出しつつ素子部の各々の側部の上に保護層を形成し、その後にレーザリフトオフ法による成長用基板の除去が行われている。
このような工程を経ることで、素子部と成長用基板との界面部分における素子部の側部の角度が鈍角となり、レーザリフトオフにおけるクラック及び欠けの発生を防止することができる。また、当該側部において、当該逆方向テーパの傾斜面を除く部分が保護層で被覆されているため、レーザリフトオフ時に生じる異物が素子部に付着することがなくなり、且つ、レーザリフトオフの際に発生するガスもウエハ外部に容易に放出される。すなわち、レーザリフトオフ法による成長用基板の除去の際に、発生ガスの放出を妨げず且つ素子部におけるクラック等の発生を防止することができる。これにより、製造される半導体発光素子の信頼性及び歩留まりを向上することができる。
本発明の半導体発光素子は、上述した製造工程を経ることで、素子部の側部の一部が第1の電極が形成された面から第2の電極が形成された面に向かって広がる逆方向テーパの傾斜面を含み、当該逆方向テーパの傾斜面を露出しつつ素子部の側部を被服する保護層を更に有している。このような構造により、高効率化、高出力化及び高信頼性化が図られている。
(a)は本発明の実施例1に係る半導体発光素子の断面図であり、(b)は半導体発光素子を構成する半導体成長層の構造を示す断面図である。 本発明の実施例1に係る半導体発光素子の製造方法における各製造工程を示す断面図である。 サファイア基板上に結晶成長した半導体成長層を示す断面図である。 本発明の実施例1に係る半導体発光素子の製造方法における各製造工程を示す断面図である。 本発明の実施例1に係る半導体発光素子の製造方法における各製造工程を示す断面図である。 本発明の実施例1に係る半導体発光素子の製造方法における各製造工程を示す断面図である。 (a)は本発明に係る第1のレーザ光照射を施した場合の素子部及び当該照射を施さない場合の素子部の金属顕微鏡写真であり、(b)は図7(a)の破線領域7bの拡大写真である。 本発明の実施例2に係る半導体発光素子の製造方法における各製造工程を示す断面図である。
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
先ず、図1(a)、(b)を参照しつつ、本実施例に係る半導体発光素子の構造を説明する。図1(a)は本実施例に係る半導体発光素子の断面図であり、図1(b)は成長用基板上に結晶成長した半導体成長層の拡大断面図である。
図1(a)に示されているように、半導体発光素子10は、支持体11、接合層12、p側電極13、n側電極15、保護層16及び素子部20、から構成されている。支持体11は、シリコン等の半導体基板である。接合層12はAuSuNi合金から構成され、支持体11とp側電極13とを電気的に接続しつつ、支持体11とp側電極及び保護層16とを貼り合わせている。
図1(b)に示されているように、素子部20は、p側電極13からn側電極15に向かって、p−GaN層21、p−AlGaNクラッド層22、活性層23及びn−GaN層24が順次積層された積層構造を有している。また、図1(a)に示されているように、素子部20の断面形状は6角形である。更に、素子部20の側部は、p側電極13が形成された面(p側面)からn側電極15が形成された面(n側面)に向かって当該側部が徐々に広がる傾斜面(以下、順方向テーパ面14aと称する)と、p側面からn側面に向かって当該側部が徐々に狭くなる傾斜面(以下、逆方向テーパ面14bと称する)と、を有している。順方向テーパ面14aと逆方向テーパ面14bの交点における素子部20の側部の角度は、鈍角になっている。
p側電極13はp−GaN層21が位置する面(すなわち、p側面)に形成され、n側電極15はn−GaN層24が位置する面(すなわち、n側面)に形成されている。p側電極13はPt、Ag、Ti及びAuが順次積層された構造を有し、n側電極はTi、Pt及びAuが順次積層された構造を有している。
保護層16は、二酸化シリコン(SiO)からなる酸化膜である。保護層16は、順方向テーパ面14a及び素子部20のp側面の上に形成されている。また、保護層16は、p側電極13の周囲を囲むように形成されている。
次に、図2乃至図6を参照しつつ、本実施例に係る半導体発光素子の製造方法について詳細に説明する。
(成長用基板準備工程)
本実施例においては、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)によりAlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる半導体成長層を形成することができる基板(成長用基板)としてC面サファイア基板30(以下、単にサファイア基板30と称する)を準備する。なお、成長用基板としては、本実施例のC面サファイア基板に限らず、R面サファイア基板、MgAl又はSiC等の基板を用いることもできる。
(半導体成長層形成工程)
次に、サファイア基板30を水素雰囲気中で摂氏1000度(1000℃)、10分間加熱してサファイア基板30のサーマルクリーニングを行う。次に、MOCVD法により、サファイア基板30の上に低温バッファ層31、下地GaN層32、n−GaN層24、活性層23、p−AlGaNクラッド層22、p−GaN層21からなる半導体成長層14を形成する(図2(a)、図3)。ここで、半導体成長層14を構成する各半導体層は、MOCVD法によりウルツ鉱型結晶構造のC軸方向に沿って、サファイア基板11の上に順次積層される。
具体的には、基板温度を500℃とし、TMG(トリメチルガリウム)(流量10.4μmol/min)及びNH(流量3.3LM)を約3分間供給してGaNからなる低温バッファ層31をサファイア基板30の上に形成する。その後、基板温度を1000℃まで昇温し、約30秒間保持することで低温バッファ層31を結晶化させる。続いて、基板温度を1000℃に保持したままTMG(流量45μmol/min)、NH(流量4.4LM)及びドーパントガスとしてSiH(流量2×10-4mol/min)を約20分間供給し、膜厚1μm程度の下地GaN層32を形成する。
次に、基板温度が1000℃の状態にてTMG(流量45μmol/min)、NH(流量4.4LM)及びドーパントガスとしてSiH(流量2.7×10-9mol/min)を約100分間供給し、膜厚5μm程度のn−GaN層24を形成する。続いて、n−GaN層24の上に活性層23を形成する。本実施例では、活性層23としてInGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを1周期として5周期の成長を行う。具体的には、基板温度を700℃とし、TMG(流量3.6μmol/min)、TMI(トリメチルインジウム)(流量10μmol/min)、NH(流量4.4LM)を約33秒間供給し、膜厚約2.2nmのInGaN井戸層を形成する。続いて、TMG(流量3.6μmol/min)、NH(流量4.4LM)を約320秒間供給して膜厚約15nmのGaN障壁層を形成する。かかる処理を5周期分繰り返すことにより活性層23が形成される。
次に、基板温度を870℃まで昇温し、TMG(流量8.1μmol/min)、TMA(トリメチルアルミニウム)(流量7.5μmol/min)、NH(流量4.4LM)及びドーパントとしてCp2Mg(bis-cyclopentadienyl Mg)(流量2.9×10-7μmol/min)を約5分間供給し、膜厚約40nmのp−AlGaNクラッド層22を形成する。続いて、基板温度を保持したまま、TMG(流量18μmol/min)、NH3(流量4.4LM)及びドーパントとしてCp2Mg(流量2.9×10-7μmol/min)を約7分間供給し、膜厚約150nmのp−GaN層21を形成する。サファイア基板30の上には、これらの各半導体層によって構成される半導体成長層14が形成される(図3)。
(素子分割溝形成工程、順方向テーパ面形成工程)
次に、個々の半導体発光装置を区画する素子分割溝33を半導体成長層14に形成する(図2(b))。具体的な工程としては、先ず、半導体成長層14の表面上にレジストを塗布する。続いて、フォトリソグラフィによって当該レジストを格子状にパターニングする。更に、上述したレジストが形成された状態のウエハを反応性イオンエッチング(RIE:Reactive Ion Etching)装置に投入し、パターニングされたレジストをマスクとし、Clプラズマによるドライエッチングを半導体成長層14に施す。これにより、半導体成長層14には、サファイア基板30に達する格子状の素子分割溝33が形成される。素子分割溝33により、半導体成長層14は例えば一辺が1000μmの素子部(素子領域)に分割され、素子部20が形成される。
ここで、素子分割溝33の開口幅は、半導体成長層14のp側面からサファイア基板30に向かうにつれて、徐々に小さくなっている。すなわち、素子部20の断面形状は台形状になり、その側部はp側面からn側面に向かうにつれて、徐々に広がるように傾斜している。すなわち、素子分離溝31が形成されることで、素子部20の側部は、サファイア基板30に対して順方向テーパの傾斜面である順方向テーパ面14aのみから構成される。
(p側電極形成工程)
次に、素子部20の各々の表面の所望の領域に、p側電極13を形成する(図2(c))。より具体的には、先ず、素子部20を覆うようにレジストを塗布する。続いて、フォトリソグラフィによって当該レジストをパターニングする。パターニングされたレジストの開口部分に電子ビーム蒸着により、Pt(1nm)、Ag(150nm)、Ti(100nm)、Pt(200nm)及びAu(200nm)を順次堆積する。その後、当該レジストを除去することで、p側電極13が完成する。なお、本実施例においては、p側電極13が素子部20の順方向テーパ面14aに到達しないように、上述したレジストをパターニングする。
なお、p側電極13は、上述した構造により、素子部20との優れた密着性及びオーミック性、後述する支持体との優れた接合特性を備える。また、p側電極13は、活性層23から放出される光を効率よく反射し、堆積した金属の拡散を高精度で防止(特に、素子部20への混入を防止)することができる。
(固着テープ貼り付け工程)
次に、容易に剥がすことができる固着テープ34をp側電極13に貼り付ける(図2(d))。ここで、固着テープ34は、p側電極13を強固に固定するものでなく、簡易的に固定することができる粘着性を有するテープであればよい。なお、固着テープ34は、p側電極13を覆うとともに素子部20の表面を更に固定してもよい。固着テープ34を貼り付けることで、p側電極13を損傷することなく、後述するレーザ照射が可能になる。
(第1のレーザ光照射工程)
次に、素子部20ごとに順次レーザ光を照射し(図4(a))、素子部20とサファイア基板30との界面領域における素子部20の縁部を除去する(図4(b))。
より具体的には、サファイア基板30の裏面側(半導体成長層14が成長していない面側)からエキシマレーザ光を照射する。エキシマレーザ光の波長は約248nmであり、エネルギー密度は約750mJ/cmである。また、エキシマレーザ光の光源として、KrFエキシマレーザ光源を用いた。1ショットの照射範囲は、図4(a)において示されているように、素子部20とサファイア基板30と界面全域を含むように設定されている。すなわち、1つの素子部20にエキシマレーザ光を照射すると、当該レーザ光が照射された素子部20に隣り合う他の素子部20にエキシマレーザ光が順次照射される。
エキシマレーザ光は、サファイア30に対しては透過性を有する一方、素子部20を構成するGaNに吸収されるという特性を有する。従って、本実施例においては、サファイア基板30との界面付近で、低温バッファ層31又は下地GaN層32の一部が金属Ga及びNガスに分解される。ここで、素子部20とサファイア基板30と界面領域において、界面領域の中心付近は圧力が高く且つGaNの分解温度も高いが、界面領域の縁部は圧力が低く(例えば、大気圧)且つGaNの分解温度も低い。このため、エネルギー密度が約750mJ/cmという比較的低いエネルギー密度のエキシマレーザ光を照射すると、界面領域における素子部20の縁部の低温バッファ層31又は下地GaN層32のみが分解されることになる。従って、素子部20の縁部に空隙41が形成される(図4(b))。
なお、エキシマレーザ光照射時に発生するNガスは、素子分割溝33を経由してウエハ外部に放出される。また、当該GaNの分解により形成される空隙41の表面は、C−面(N面)になる。
その後に、固着テープ34が剥がされる(図4(c))。なお、固着テープ34が剥がされた後に、酸性溶液又はアルカリ性溶液等の洗浄を用いてウエハの洗浄を行ってもよい。これにより、p側電極13に残存する固着テープ34を完全に除去することができる。
(逆方向テーパ面形成工程)
次に、空隙41が形成された状態のウエハをアルカリエッチング溶液に浸し、ウエットエッチングを施す。アルカリエッチング溶液は、例えば、TMAH(水酸化テトラメチルアンモニウム)又はKOH(水酸化カリウム)である。上述したように空隙41の表面はN面であり化学的に不安定であるため、空隙41の表面部分のみをアルカリエッチング溶液でエッチングすることができる。
一般に、GaNからなる半導体成長層から成長用基板であるサファイア基板を完全に剥離すると、剥離により露出した面はN面となる。当該N面が露出した状態の半導体成長層にアルカリエッチング溶液でウエットエッチングを施すと、N面がエッチングされてウルツ鉱型(六方晶)の結晶構造に由来する六角錐状の突起が形成される。しかしながら、本実施例においては、素子部20の縁部のみが除去されているため、当該六角錐状の突起が形成されずに、六角錘状の側面部分が現れる。すなわち、空隙40が形成された部分に、素子部20のn側面からp側面に向かって素子部20の側部が徐々に広がる傾斜面(サファイア基板30に対して逆方向テーパの傾斜面)である逆方向テーパ面14bが形成される(図4(d))。言い換えると、素子部20の側部に逆方向テーパ形状の凹部42が形成される。
(保護層形成工程)
次に、素子部20のp側面及び順方向テーパ面14aを覆う保護層を形成する。具体的には、先ず、蒸着法、化学気相成長(CVD:Chemical Vapor Deposition)法、又はスパッタリング等の公知の成膜技術を用いて二酸化シリコン16aを堆積させる。二酸化シリコン16aの膜厚は、約0.2μmである。ここで、素子部20の逆方向テーパ面14bには二酸化シリコン16aは堆積しない。これは逆方向テーパ面14bの下に二酸化シリコン16aが入り込めないからである。本実施例においては、逆方向テーパ面14bの角度43(すなわち、逆方向テーパ面14bのサファイア基板30の表面に対する傾き)は、ウルツ鉱型の結晶構造由来の角度となり、およそ62度となる。少なくともこれ以上に小さい角度では、二酸化シリコン16aは入り込めない。また、サファイア基板30の上に堆積した二酸化シリコン16aと、素子部20の表面に堆積した二酸化シリコン16aとは、繋がっておらず、両者の間には段切れによる空隙51が形成される(図5(a))。
次に、p側電極13、サファイア基板30及び二酸化シリコン16aを覆うようにレジストを塗布する。続いて、フォトリソグラフィによって当該レジストをパターニングする。本実施例においては、p側電極13上の二酸化シリコン16aのみが露出するようにレジストのパターニングが施される。パターニングされたレジストをマスクとしてバッファードフッ酸によるエッチングを施し、p側電極13上の二酸化シリコン16aを除去する。その後、当該レジストが除去されることで、保護層16の形成が完了する(図5(b))。
(貼り合わせ工程)
保護層16が形成された後に、上記工程を経て得られたウエハと、準備した支持体11と、接合層12を介して貼り合わせる(図5(c))。
具体的な工程としては、先ず、導電性支持基板(例えば、ホウ素が添加されたシリコン基板)及び電極層からなる支持体11を準備する。より具体的な構造としては、導電性支持基板の表面(第1の主面)上には、スパッタリングによって電極層が形成されている。電極層は、例えば、チタン及び白金から構成される多層膜である。ここで、チタンの膜厚は約25nmであり、白金の膜厚は約100nmである。次に、溶融後の固化により接続層となる半田層を支持体11の表面上に形成する。より具体的には、導電性支持基板の第1の主面に対向した面(第2の主面)に、スパッタリングによってNi、Au及びAuSnを順次積層した半田層を形成する。半田層を構成するNiには、AuSnの溶融時において、Snを吸収する役割がある。また、Niには、AuSnの溶融後の再固化時における剥離を抑制する効果がある。更に、Niの膜厚は、AuSnに対する濡れ性を高め且つ剥離を抑制する観点から、約100nm以上であることが望ましい。なお、Pt又はPd(パラジウム)もAuSnの溶融後の再固化時における剥離を抑制する効果があるため、Niに代えてPt又はPdからなる層を形成してもよい。半田層を構成するAuには、AuSnの濡れ性向上及びNiの酸化を防止する効果がある。Auの膜厚は、例えば、約30nmである。また、半田層を構成するAuSnのAuとSnとの組成比は、例えば、重量比で約8:2、原子数比で約7:3である。AuSnの膜厚は、例えば、約600nmである。
次に、上述した半田層と、素子部20の上に形成されたp側電極13及び保護層16と、を対向した状態で密着する。その後、密着したサファイア基板30及び支持体11を窒素雰囲気下で熱圧着する。熱圧着の条件は、例えば、圧力が約300〜500N/cm、温度が約280℃〜370℃、圧着時間が約10分間である。この熱圧着によってAuSnが溶融し、Au及びNiが溶融しているAuSnに溶解する。更に、Au及びSnが拡散し、Niに吸収される。続いて、溶融したAuSnが固化することにより、AuSnNi合金からなる接合層12が形成され、支持体11と、p側電極13及び保護層16と、の接合(貼り合わせ)が完了する。
(第2のレーザ光照射工程)
次に、レーザリフトオフ(Laser Lift Off:LLO)により、サファイア基板30を素子部20から剥離する。より具体的には、サファイア基板11の裏面(素子部20が形成されていない面)側からレーザを照射する。エキシマレーザ光の波長は約248nmであり、エネルギー密度は約850mJ/cmである。また、エキシマレーザ光の光源として、KrFエキシマレーザ光源を用いた。1ショットの照射範囲は、図6(a)において示されているように、素子部20とサファイア基板30との界面全域を含むように設定されている。すなわち、1つの素子部20にエキシマレーザ光を照射すると、当該レーザ光が照射された素子部20に隣り合う他の素子部20にエキシマレーザ光が順次照射される。
上述したように、エキシマレーザ光はサファイア30に対しては透過性を有する一方、素子部20を構成するGaNに吸収されるという特性を有する。従って、本実施例においては、サファイア基板30との界面付近で、低温バッファ層31又は下地GaN層32の一部が金属Ga及びNガスに分解される。これにより、レーザ光照射部分においては、素子部20からサファイア基板30が剥離される。
また、空隙51は、第2のレーザ光照射工程において、レーザ光照射によって素子部20から発生するNガスの放出経路として機能する。すなわち、発生したNガスは、素子部20とサファイア基板30との界面に滞留することなく、空隙51を経由してウエハ外部に放出される。これにより、素子部20に作用するNガスの圧力が緩和され、クラックの発生を防止することが可能となる。更に、LLOの際において、接合層12を構成する金属材料が飛散するが、p側面及び順方向テーパ面14aは保護層16に被覆されているため、金属材料が素子部20に付着することがない。また、逆方向テーパ面14bは、素子部20の内部に向かって傾斜しているため、保護層16によって被覆されていなくても、金属材料が付着することがない。
更に、順方向テーパ面14aと逆方向テーパ面14bとの交点における素子部20の側部が鈍角であり、サファイア基板30と接する部分における素子部20の端面(すなわち、逆方向テーパ面14b)の角度が鈍角であるため、LLO法によってNガスが発生しても、素子部20にクラックが発生しない。
ウエハの全域に亘ってレーザ光の照射を行うことにより、サファイア基板30を素子部20から完全に剥離できる(図6(b))。なお、本実施例では、レーザ光源としてKrFエキシマレーザを用いたが、波長193nmのArFエキシマレーザや、波長266nmのNd:YAGレーザも用いることができる。また、当該GaNの分解によって露出する素子部20のn側面は、C−面(N面)になる。
(n側電極形成工程)
次に、素子部20を構成するn−GaN層24を覆うようにレジストを塗布する。続いて、フォトリソグラフィによって当該レジストをパターニングする。パターニングされたレジストの開口部分に電子ビーム蒸着により、Ti(25nm)、Pt(100nm)、Au(800nm)を順次堆積する。その後、当該レジストを除去し、n側電極15を形成する(図6(c))。n−GaN層24の露出面は光放出面となるため、n側電極15が半導体発光素子の実装時におけるワイヤボンディングに最低限必要な面積を有するように、n側電極15を形成することが好ましい。本実施例においては、n側電極15が各半導体発光素子のn−GaN層24の中央部に位置するようにレジストがパターニングされている。なお、半導体発光素子の光取り出し効率を向上させるために、本工程の前後のいずれかにおいて、n−GaN層24の露出面をKOH等のアルカリ溶液でエッチング処理を施し、その露出面にウルツ鉱型(六方晶)の結晶構造に由来する六角錐状の突起を形成してもよい。
(素子分離工程)
次に、ダイシングにより支持体11を切断し、上記工程を経たウエハを半導体発光素子ごとに個片化(チップ化)する。個片化の方法はダイシングに限らず、ポイントスクライブ/ブレイキング、レーザスクライブ等を用いることができる。
以上の各工程を経て本実施例に係る半導体発光素子10が完成する。
図7(a)、(b)は、第1のレーザ光照射工程を施した素子部20、及び当該工程を施していない素子部20の表面をサファイア基板30側から撮影した金属顕微鏡写真であり、図7(b)は図7(a)の破線領域7bの拡大写真である。図7(b)から判るように、第1のレーザ光照射工程を施した素子部20の縁部には、チップ剥がれ(すなわち、空隙41)を確認することができた。ここで、空隙41は約1〜2μmであった。一方、第1のレーザ光照射工程を施していない素子部20の縁部には、チップ剥がれを確認することはできなかった。
かかる結果から、第2のレーザ光照射工程よりもエネルギー密度が小さいレーザ光を照射することで、素子部20の縁部のみに空隙41を形成できることが確認できた。空隙41が形成されることで、その後のウエットエッチング工程で逆方向テーパ面14bを形成することができる。
以上のように、本発明の半導体発光素子の製造方法においては、半導体成長層14を素子サイズに分割して形成された素子部20の各々の側部に、サファイア基板30との界面から半導体成長層14の成長方向に向かって広がる逆方向テーパの傾斜面(逆方向テーパ面14b)を形成し、逆方向テーパ面14bを露出しつつ素子部20の各々の側部の上に保護層16を形成し、その後にLLO法によるサファイア基板30の除去が行われている。
このような工程を経ることで、素子部20とサファイア基板30との界面部分における素子部20の側部の角度が鈍角となり、LLOにおけるクラック及び欠けの発生を防止することができる。また、当該側部において、逆方向テーパ面14bを除く部分が保護層16で被覆されているため、LLO時に生じる異物が素子部20に付着することがなくなり、且つ、LLOの際に発生するガスもウエハ外部に容易に放出される。すなわち、LLO法によるサファイア基板30の除去の際に、発生ガスの放出を妨げず且つ素子部20におけるクラック等の発生を防止することができる。これにより、製造される半導体発光素子10の信頼性及び歩留まりを向上することができる。
本発明の半導体発光素子は、上述した製造工程を経ることで、素子部20の側部の一部がn側電極15が形成された面からp側電極13が形成された面に向かって広がる逆方向テーパ面14bを含み、逆方向テーパ面14bを露出しつつ素子部20の側部を被服する保護層16を更に有している。このような構造により、高効率化、高出力化及び高信頼性化が図られている。
なお、上述した実施例においては、順方向テーパ面14aを形成したが、順方向テーパ面14aを形成せずに、逆方向テーパ面14bのみを形成してもよい。すなわち、p側面から所定の厚さまでは、素子部20の側部に傾斜をもたせず(すなわち、p側電極13形成面に対して直交するような側部を設け)、所定の厚さからn側面に向けて逆方向テーパ面14bを設けてもよい。また、順方向テーパ面14aと逆方向テーパ面14bの交点の角度は、鋭角でもよい。更に、逆方向テーパ面14bは、ウエットエッチングだけでなく、ドライエッチングで形成してもよい。
実施例1においては、第1のレーザ光照射工程は、第2のレーザ照射工程よりもエネルギー密度が低いエキシマレーザ光を素子部20が形成された領域を囲むように照射したが、素子部20の縁部のみに照射してもよい。以下においてかかる場合を、図8(a)、(b)を参照しつつ説明する。なお、第1のレーザ光照射工程以外は、実施例1と同じであるため、その説明は省略する。
実施例1の成長用基板準備工程、半導体成長層形成工程、素子分割溝形成工程、p側電極形成工程及び固着テープ貼り付け工程を経た状態のウエハにおいて、素子部20ごとに順次レーザ光を照射し(図8a))、素子部20とサファイア基板30との界面領域における素子部20の縁部を除去する(図8(b))。
より具体的には、サファイア基板30の裏面側(半導体成長層14が成長していない面側)からYAGレーザ光を照射する。YAGレーザ光の波長は約266nmであり、エネルギー密度は約750mJ/cmである。また、エキシマレーザ光の光源として、Nd:YAGレーザ光源を用いた。1ショットの照射範囲は、図8(a)において示されているように、素子部20とサファイア基板30と界面領域の縁部分である。すなわち、1つの素子部20の4辺にYAGレーザ光を照射することで、1つの素子部20のレーザ光照射が完了し、その後に当該レーザ光が照射された素子部20に隣り合う別の素子部20の1辺にYAGレーザ光が照射される。このようにレーザ光照射を行う理由は、YAGレーザ光のスポット径が、エキシマレーザ光のスポット径より小さいためである。
YAGレーザ光は、サファイア30に対しては透過性を有する一方、素子部20を構成するGaNに吸収されるという特性を有する。従って、本実施例においては、サファイア基板30との界面付近で、低温バッファ層31又は下地GaN層32の一部が金属Ga及びNガスに分解される。ここで、YAGレーザ光は、素子部20とサファイア基板30との界面領域の縁部のみに照射されているため、素子部20の縁部のみが分解される。従って、素子部20の縁部に空隙81が形成される(図8(b))。
なお、YAGレーザ光照射時に発生するNガスは、素子分割溝33を経由してウエハ外部に放出される。また、当該GaNの分解により形成される空隙81の表面は、C−面(N面)になる。
その後、実施例1と同様に、逆方向テーパ面形成工程、保護層形成工程、貼り合わせ工程、第2のレーザ光照射工程、n側電極形成工程及び素子分離工程を経て半導体発光素子が完成する。
実施例1及び2において支持体を接合において設けたが、これらに限らず、例えばメッキ処理によって支持体を形成してもよい。この場合は、図5(b)の工程後に、先ず素子間をレジストで埋める。レジストは二酸化シリコン16aと同様に逆方向テーパ面14bの下に入りきることはできず、空間が形成される。特に、300mPa・s以上の高い粘度を有するレジストを用いることで、空間を確実に形成することができる。その後、メッキ下地層(Ti/Au)を蒸着して、全体に導電性を持たせてからCuをメッキ材料とするメッキ処理を行う。当該メッキ処理により、メッキされたCuが支持体となる。Siからなる支持体を用いた貼り合わせの場合、サファイア基板との熱膨張係数の差により支持体が割れてしまい、歩留まりが低下することがあるが、支持体をCuのメッキ処理によって形成する場合には、このような不具合は生じない。
10 半導体発光素子
11 支持体
12 接合層
13 p側電極
14 半導体成長層
14a 順方向テーパ面
14b 逆方向テーパ面
15 n側電極
16 保護層
20 素子部
30 サファイア基板

Claims (5)

  1. 成長用基板の上に第1の半導体層、活性層及び第2の半導体層を順次成長させて半導体成長層を形成する工程と、
    前記半導体成長層を素子分割ラインに沿ってエッチングし、前記成長用基板に達する分割溝を形成して前記半導体成長層を複数の素子部に分割する工程と、
    前記複数の素子部の各々の側部に、前記成長用基板との界面から前記半導体成長層の成長方向に向かって広がる逆方向テーパの傾斜面を形成する工程と、
    前記逆方向テーパの傾斜面を露出しつつ前記側部の上に保護層を形成する工程と、
    前記複数の素子部に支持体を設ける工程と、
    前記成長用基板の裏面側から剥離用のレーザ光を照射して前記成長用基板を剥離する工程と、を有することを特徴とする半導体発光素子の製造方法。
  2. 前記逆方向テーパの傾斜面を形成する工程は、前記成長用基板の裏面側から空隙形成用のレーザ光を照射して前記成長用基板と前記素子部との界面領域において前記複数の素子部の各々の縁部を除去して空隙を形成する工程と、前記空隙にエッチングを施すエッチング工程と、を有することを特徴とする請求項1に記載の製造方法。
  3. 前記半導体成長層を複数の素子部に分割する工程は、前記素子部の側面が前記成長用基板に対して順方向テーパの傾斜面となるようにエッチングする工程を含むことを特徴とする請求項1又は2に記載の製造方法。
  4. 第1の半導体層、活性層及び第2の半導体層を含む素子部と、
    前記第1の半導体層の上に形成された第1の電極と、
    前記第2半導体層の上に形成された第2の電極と、
    前記第2の電極の上に形成された接合層と、
    前記接合層を介して前記素子部を支持する支持体と、有し、
    前記素子部の側部は前記第1の電極に対して逆方向テーパになる逆方向テーパの傾斜面を前記第1の電極の形成面側に含み、
    前記逆方向テーパの傾斜面を露出しつつ前記素子部の側部を被服する保護層を更に有することを特徴とする半導体発光素子。
  5. 前記素子部の側面は、前記第1の電極に対して順方向テーパになる順方向テーパの傾斜面を前記第2の電極の形成面側に含むことを特徴とする請求項4に記載の半導体発光素子。






JP2010050554A 2010-03-08 2010-03-08 半導体発光素子の製造方法及び半導体発光素子 Expired - Fee Related JP5596375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010050554A JP5596375B2 (ja) 2010-03-08 2010-03-08 半導体発光素子の製造方法及び半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050554A JP5596375B2 (ja) 2010-03-08 2010-03-08 半導体発光素子の製造方法及び半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011187631A true JP2011187631A (ja) 2011-09-22
JP5596375B2 JP5596375B2 (ja) 2014-09-24

Family

ID=44793586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050554A Expired - Fee Related JP5596375B2 (ja) 2010-03-08 2010-03-08 半導体発光素子の製造方法及び半導体発光素子

Country Status (1)

Country Link
JP (1) JP5596375B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130119864A (ko) * 2012-04-24 2013-11-01 가부시기가이샤 디스코 리프트 오프 방법
TWI575590B (zh) * 2012-04-26 2017-03-21 Disco Corp Methodology (2)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335568A (ja) * 1989-06-27 1991-02-15 Hewlett Packard Co <Hp> 発光ダイオードおよびその製造方法
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2008066704A (ja) * 2006-08-11 2008-03-21 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2008140871A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335568A (ja) * 1989-06-27 1991-02-15 Hewlett Packard Co <Hp> 発光ダイオードおよびその製造方法
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2008066704A (ja) * 2006-08-11 2008-03-21 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2008140871A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130119864A (ko) * 2012-04-24 2013-11-01 가부시기가이샤 디스코 리프트 오프 방법
JP2013229386A (ja) * 2012-04-24 2013-11-07 Disco Abrasive Syst Ltd リフトオフ方法
KR101895632B1 (ko) 2012-04-24 2018-09-05 가부시기가이샤 디스코 리프트 오프 방법
TWI575590B (zh) * 2012-04-26 2017-03-21 Disco Corp Methodology (2)

Also Published As

Publication number Publication date
JP5596375B2 (ja) 2014-09-24

Similar Documents

Publication Publication Date Title
JP5676396B2 (ja) 高光抽出led用の基板除去方法
JP5281545B2 (ja) 半導体発光素子の製造方法
TWI726494B (zh) 分離形成於基板晶圓上之發光裝置之方法
JP5403754B2 (ja) 半導体発光装置の製造方法
JP5612336B2 (ja) 半導体発光素子の製造方法
JP2011505699A (ja) 光出力が高められた窒化ガリウム系薄型発光ダイオード
JP5912442B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP4951443B2 (ja) 発光ダイオードの製造方法
KR20150128945A (ko) 다공성 반사성 콘택트를 생성하기 위한 방법 및 장치
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
TW201539788A (zh) 氮化物半導體發光元件及其製造方法
KR100774196B1 (ko) 수직형 발광 소자 제조방법
EP2426741A2 (en) Semiconductor light emitting device and method of fabricating the same
JP2008117824A (ja) 窒化物系半導体素子の製造方法
KR100887758B1 (ko) 플립칩 방식의 수직형 발광 소자 및 그 제조 방법
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JPWO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
JP5596375B2 (ja) 半導体発光素子の製造方法及び半導体発光素子
JP5281536B2 (ja) 半導体発光装置の製造方法
JP2012094630A (ja) 半導体発光素子
JP6312552B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP5947069B2 (ja) 半導体素子及びその製造方法
JP5207944B2 (ja) 半導体発光素子の製造方法
JP5647843B2 (ja) 半導体発光素子の製造方法
JP2016092235A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140807

R150 Certificate of patent or registration of utility model

Ref document number: 5596375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees