JP6312552B2 - 半導体発光素子の製造方法および半導体発光素子 - Google Patents
半導体発光素子の製造方法および半導体発光素子 Download PDFInfo
- Publication number
- JP6312552B2 JP6312552B2 JP2014161288A JP2014161288A JP6312552B2 JP 6312552 B2 JP6312552 B2 JP 6312552B2 JP 2014161288 A JP2014161288 A JP 2014161288A JP 2014161288 A JP2014161288 A JP 2014161288A JP 6312552 B2 JP6312552 B2 JP 6312552B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- layer
- emitting element
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Laser Beam Processing (AREA)
- Weting (AREA)
- Led Devices (AREA)
Description
本発明は、半導体発光素子の製造方法および半導体発光素子に関する。
従来から、成長用基板上にＧａＮ系の半導体成長層を結晶成長させた後に成長用基板を剥離する際には、レーザリフトオフ（ＬＬＯ）法による成長用基板の剥離方法が用いられている。
たとえば、特許文献１には、以下のＬＬＯ法による成長用基板の剥離方法が開示されている。まず、成長用基板としてのサファイア基板上に低温ＧａＮバッファ層、下地ＧａＮ層、ｎ−ＧａＮ層、活性層、ｐ−ＡｌＧａＮクラッド層、ｐ−ＧａＮ層からなる半導体成長層を形成した後に、サファイア基板の表面に向かって開口が徐々に小さくなるとともに、サファイア基板の表面に達する素子分割溝を形成する。次に、半導体成長層の表面上にｐ側電極を形成するとともに、サファイア基板に接しないように素子分割溝のテーパーを覆う保護層を形成する。次に、半導体成長層の表面上のｐ側電極と支持体とを接合層により接合し、その後、サファイア基板側からレーザ光を照射することによって、低温ＧａＮバッファ層および下地ＧａＮ層が金属ガリウム（Ｇａ）および窒素ガス（Ｎ2ガス）に分解し、サファイア基板が剥離する。
また、たとえば、特許文献２には、以下のＬＬＯ法による成長用基板の剥離方法が開示されている。まず、成長用基板としてのサファイア基板上に低温ＧａＮバッファ層、下地ＧａＮ層、ｎ−ＧａＮ層、活性層、ｐ−ＡｌＧａＮクラッド層、ｐ−ＧａＮ層からなる半導体成長層の表面上にｐ電極および絶縁層を形成する。次に、ｐ電極および絶縁層を覆うようにレジストを形成し、レジストをマスクとして反応性イオンエッチングを行うことによりレジスト間に誘導溝を形成した後に、レジストを除去する。そして、誘導溝の形成後の半導体成長層と支持体とを接合した後に、サファイア基板側からレーザ光を照射することによって、低温ＧａＮバッファ層および下地ＧａＮ層が金属ＧａおよびＮ2ガスに分解し、サファイア基板が剥離する。
しかしながら、特許文献１および特許文献２に記載の方法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させることによって半導体発光素子を製造した場合には半導体発光素子の製造歩留まりが低くなるという課題があった。
ここで開示された実施形態は、成長用基板上にＡｌxＧａ1-xＮ（０＜ｘ≦１）層を含む半導体発光素子部を形成する工程と、半導体発光素子部上に第１電極を形成する工程と、半導体発光素子部を複数に分割する溝を形成する工程と、第１電極と支持基板とを接合する工程と、半導体発光素子部から少なくとも成長用基板をレーザリフトオフにより剥離することによってＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させる工程と、少なくとも第１電極と支持基板との接合部および第１電極に窒化物絶縁保護膜を形成する工程と、成長用基板を剥離することによって露出したＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を４０℃以上のフッ酸と接触させる工程と、窒化物絶縁保護膜が形成されていない半導体発光素子部の部分をエッチングする工程とを含む半導体発光素子の製造方法である。
ここで開示された実施形態によれば、ＬＬＯ法により成長用基板を剥離して、ＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させることによって半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
以下、実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。また、以下の実施形態において、「ＡｌＧａＮ」は、ＡｌxＧａ1-xＮ（０＜ｘ＜１）の式で表わされる窒化物を意味している。
［実施形態１］
＜半導体発光素子の構造＞
図１に、実施形態１の半導体発光素子の模式的な断面図を示す。図１に示すように、実施形態１の半導体発光素子は、導電性の支持基板１１１と、支持基板１１１上の導電性の接合層１１０と、接合層１１０上のｐ側電極１０８と、ｐ側電極１０８上のｐ型ＧａＮ層１０７と、ｐ型ＧａＮ層１０７上のｐ型ＡｌＧａＮ層１０６と、ｐ型ＡｌＧａＮ層１０６上の活性層１０５と、活性層１０５上のｎ型ＡｌＧａＮ層１０４と、ｎ型ＡｌＧａＮ層１０４上のＡｌＧａＮ層１０３と、ＡｌＧａＮ層１０３上のＡｌＮ層１０２と、ｎ型ＡｌＧａＮ層１０４上のｎ側電極１１４とを備えている。
＜半導体発光素子の構造＞
図１に、実施形態１の半導体発光素子の模式的な断面図を示す。図１に示すように、実施形態１の半導体発光素子は、導電性の支持基板１１１と、支持基板１１１上の導電性の接合層１１０と、接合層１１０上のｐ側電極１０８と、ｐ側電極１０８上のｐ型ＧａＮ層１０７と、ｐ型ＧａＮ層１０７上のｐ型ＡｌＧａＮ層１０６と、ｐ型ＡｌＧａＮ層１０６上の活性層１０５と、活性層１０５上のｎ型ＡｌＧａＮ層１０４と、ｎ型ＡｌＧａＮ層１０４上のＡｌＧａＮ層１０３と、ＡｌＧａＮ層１０３上のＡｌＮ層１０２と、ｎ型ＡｌＧａＮ層１０４上のｎ側電極１１４とを備えている。
また、実施形態１の半導体発光素子は、ｎ型ＡｌＧａＮ層１０４の露出している表面の領域を除く半導体発光素子部１１５の表面、半導体発光素子部１１５、ｐ側電極１０８および接合層１１０のそれぞれの側面、ならびに接合層１１０の表面を覆うように窒化物絶縁保護膜１１２をさらに備えている。半導体発光素子部１１５は、ｐ型ＧａＮ層１０７と、ｐ型ＡｌＧａＮ層１０６と、活性層１０５と、ｎ型ＡｌＧａＮ層１０４と、ＡｌＧａＮ層１０３と、ＡｌＮ層１０２とがこの順に積層された積層体から構成されている。
また、支持基板１１１と半導体発光素子部１１５とがｐ側電極１０８を介して接合層１１０により接合されている。半導体発光素子部１１５においては、支持基板１１１と反対側に、ｎ型ＡｌＧａＮ層１０４の表面が一部露出しており、ｎ型ＡｌＧａＮ層１０４の露出した表面にｎ側電極１１４が形成されている。
図２に、実施形態１の半導体発光素子を上面から見たときの一例の模式的な平面図を示す。また、図３に、実施形態１の半導体発光素子を上面から見たときの他の一例の模式的な平面図を示す。図２および図３に示すように、半導体発光素子部１１５の上面は、ＬＬＯ法に適した四角形または円形の形状を有していることが好ましいが、六角形などの多角形であってもよい。特に、半導体発光素子部１１５は、半導体発光素子部１１５の上面の形状が円形に形成されることが好ましい。半導体発光素子部１１５の上面が円形の形状に形成される場合には、後述するＬＬＯ法による成長用基板の剥離工程で、四方に均一にガスが放出されるため、半導体発光素子部１１５にクラックおよび欠けが発生するのを抑制することができる。また、半導体発光素子部１１５の上面を円形の形状に形成にした場合には、窒化物絶縁保護膜１１２を均質に形成することができるため、窒化物絶縁保護膜１１２と半導体発光素子部１１５との密着性を向上させることができる。
＜半導体発光素子の製造方法＞
以下に、図面を参照して、実施形態１の半導体発光素子の製造方法の一例について説明する。
以下に、図面を参照して、実施形態１の半導体発光素子の製造方法の一例について説明する。
（半導体発光素子部の形成工程）
まず、図４の模式的断面図に示すように、成長用基板としてのサファイア基板１０１上にＡｌＮ層１０２を含む半導体発光素子部１１５を形成する。半導体発光素子部１１５の形成方法は特に限定されないが、半導体発光素子部１１５は、たとえば、有機金属気相成長（ＭＯＣＶＤ）法によって成長用基板としてのサファイア基板１０１の表面上に、ＡｌＮ層１０２、ＡｌＧａＮ層１０３、ｎ型ＡｌＧａＮ層１０４、活性層１０５、ｐ型ＡｌＧａＮ層１０６およびｐ型ＧａＮ層１０７を順次積層することにより形成することができる。なお、成長用基板としては、サファイア基板１０１の代わりに、ＡｌＮ基板を用いることもできる。
まず、図４の模式的断面図に示すように、成長用基板としてのサファイア基板１０１上にＡｌＮ層１０２を含む半導体発光素子部１１５を形成する。半導体発光素子部１１５の形成方法は特に限定されないが、半導体発光素子部１１５は、たとえば、有機金属気相成長（ＭＯＣＶＤ）法によって成長用基板としてのサファイア基板１０１の表面上に、ＡｌＮ層１０２、ＡｌＧａＮ層１０３、ｎ型ＡｌＧａＮ層１０４、活性層１０５、ｐ型ＡｌＧａＮ層１０６およびｐ型ＧａＮ層１０７を順次積層することにより形成することができる。なお、成長用基板としては、サファイア基板１０１の代わりに、ＡｌＮ基板を用いることもできる。
（ｐ側電極の形成工程）
次に、図５の模式的断面図に示すように、ｐ型ＧａＮ層１０７の表面上にｐ側電極１０８を形成する。ｐ側電極１０８の形成方法は特に限定されないが、ｐ側電極１０８は、たとえば、電子ビーム（ＥＢ）蒸着法により、厚さ２０ｎｍの白金（Ｐｔ）層と、厚さ２０ｎｍの金（Ａｕ）層とを順次積層することによって形成することができる。なお、ｐ側電極１０８としては、Ｐｔ層とＡｕ層との積層体以外にも、たとえば、ニッケル（Ｎｉ）層とＡｕ層との積層体などを用いてもよい。また、Ｐｔ層とＡｕ層との積層体上、またはＮｉ層とＡｕ層との積層体上に反射率を向上させるためのアルミニウム（Ａｌ）層とＡｕ層との積層体を形成してもよい。また、ｐ側電極１０８の形成方法としては、ＥＢ蒸着法以外にも、たとえばスパッタ法などを用いてもよい。
次に、図５の模式的断面図に示すように、ｐ型ＧａＮ層１０７の表面上にｐ側電極１０８を形成する。ｐ側電極１０８の形成方法は特に限定されないが、ｐ側電極１０８は、たとえば、電子ビーム（ＥＢ）蒸着法により、厚さ２０ｎｍの白金（Ｐｔ）層と、厚さ２０ｎｍの金（Ａｕ）層とを順次積層することによって形成することができる。なお、ｐ側電極１０８としては、Ｐｔ層とＡｕ層との積層体以外にも、たとえば、ニッケル（Ｎｉ）層とＡｕ層との積層体などを用いてもよい。また、Ｐｔ層とＡｕ層との積層体上、またはＮｉ層とＡｕ層との積層体上に反射率を向上させるためのアルミニウム（Ａｌ）層とＡｕ層との積層体を形成してもよい。また、ｐ側電極１０８の形成方法としては、ＥＢ蒸着法以外にも、たとえばスパッタ法などを用いてもよい。
上述のｐ側電極１０８を用いることによって、半導体発光素子部１１５との良好なオーミック特性と、支持基板１１１との優れた密着性とを兼ね備えることができる。また、接合層１１０にＡｇを含む熱硬化型の導電性接着剤を用いた場合には、Ｐｔ層がバリアメタルとして働き、半導体発光素子部１１５にＡｇが拡散するのを抑制することができる。
（溝の形成工程）
次に、図６の模式的断面図に示すように、半導体発光素子部１１５を複数に分割する溝１０９を形成する。溝１０９は、たとえば、半導体発光素子部１１５のｐ側電極１０８側からサファイア基板１０１に達する深さを有するように形成することができる。また、溝１０９は、たとえば、後述するＬＬＯ法におけるレーザ光の照射領域と重なるとともに、半導体発光素子部１１５を取り囲むように形成することができる。後述するＬＬＯ法による成長用基板１０１の剥離工程の前に半導体発光素子部１１５を複数に分割する溝１０９を形成することによって、ＬＬＯ法による成長用基板１０１の剥離工程において発生するＮ2ガスを半導体発光素子部１１５の外部に排出することができる。これにより、Ｎ2ガスの発生によって半導体発光素子部１１５にかかる圧力を低減することができるため、半導体発光素子部１１５にクラックおよび欠けが生じるのを抑制することができる。
次に、図６の模式的断面図に示すように、半導体発光素子部１１５を複数に分割する溝１０９を形成する。溝１０９は、たとえば、半導体発光素子部１１５のｐ側電極１０８側からサファイア基板１０１に達する深さを有するように形成することができる。また、溝１０９は、たとえば、後述するＬＬＯ法におけるレーザ光の照射領域と重なるとともに、半導体発光素子部１１５を取り囲むように形成することができる。後述するＬＬＯ法による成長用基板１０１の剥離工程の前に半導体発光素子部１１５を複数に分割する溝１０９を形成することによって、ＬＬＯ法による成長用基板１０１の剥離工程において発生するＮ2ガスを半導体発光素子部１１５の外部に排出することができる。これにより、Ｎ2ガスの発生によって半導体発光素子部１１５にかかる圧力を低減することができるため、半導体発光素子部１１５にクラックおよび欠けが生じるのを抑制することができる。
溝１０９は、たとえば、ｐ側電極１０８の表面上に、フォトリソグラフィーによって任意のレジストパターンを形成した後、反応性イオンエッチング（ＲＩＥ）などのドライエッチングにより、ｐ側電極１０８および半導体発光素子部１１５の一部を厚さ方向に除去することによって形成されることが好ましい。ドライエッチングにより溝１０９を形成することによって、任意の形状で、溝１０９の底面および側壁に凹凸が少ない溝１０９を形成することができる。これにより、後述の拡散抑制層を、密着性良く形成することができる。また、溝１０９の形成方法としては、ドライエッチング以外にも、たとえば、レーザスクライブまたはブレードダインシングなどを用いることもできる。
（拡散抑制層の形成工程）
次に、図７の模式的断面図に示すように、溝１０９の少なくとも一部を埋め込むように拡散抑制層１１９を形成する。拡散抑制層１１９としては、たとえば、スピンオングラス（ＳＯＧ）材料を半導体発光素子部１１５の全面に塗布することによって形成した酸化珪素（ＳｉＯ2）層を用いることができる。拡散抑制層１１９として、ＳＯＧ材料を塗布して形成したＳｉＯ2層を用いることによって、後述する接合層１１０によるｐ側電極１０８と支持基板１１１との接合時に、接合層１１０が半導体発光素子部１１５の側面に付着して、リークの原因になるのを抑制することができる。
次に、図７の模式的断面図に示すように、溝１０９の少なくとも一部を埋め込むように拡散抑制層１１９を形成する。拡散抑制層１１９としては、たとえば、スピンオングラス（ＳＯＧ）材料を半導体発光素子部１１５の全面に塗布することによって形成した酸化珪素（ＳｉＯ2）層を用いることができる。拡散抑制層１１９として、ＳＯＧ材料を塗布して形成したＳｉＯ2層を用いることによって、後述する接合層１１０によるｐ側電極１０８と支持基板１１１との接合時に、接合層１１０が半導体発光素子部１１５の側面に付着して、リークの原因になるのを抑制することができる。
（拡散抑制層のパターニング工程）
次に、図８の模式的断面図に示すように、溝１０９の形成領域以外の拡散抑制層１１９の表面上にレジスト層１１３を形成する。レジスト層１１３は、たとえばフォトリソグラフィーにより形成することができる。
次に、図８の模式的断面図に示すように、溝１０９の形成領域以外の拡散抑制層１１９の表面上にレジスト層１１３を形成する。レジスト層１１３は、たとえばフォトリソグラフィーにより形成することができる。
次に、レジスト層１１３をマスクとしたフッ素系のガスを用いたドライエッチングによって、たとえば図９の模式的断面図に示すように、拡散抑制層１１９をパターニングする。ここで、拡散抑制層１１９は、所望に応じた形状に形成することができる。
（ｐ側電極と支持基板との接合工程）
次に、図１０の模式的断面図に示すように、ｐ側電極１０８と支持基板１１１とを接合する。ｐ側電極１０８と支持基板１１１との接合は、たとえば、支持基板１１１の表面上に接合層１１０を設置し、支持基板１１１と対向するようにｐ側電極１０８を接合層１１０上に設置した後に、支持基板１１１とｐ側電極１０８とを加熱圧着または無加圧状態での接合により行うことができる。
次に、図１０の模式的断面図に示すように、ｐ側電極１０８と支持基板１１１とを接合する。ｐ側電極１０８と支持基板１１１との接合は、たとえば、支持基板１１１の表面上に接合層１１０を設置し、支持基板１１１と対向するようにｐ側電極１０８を接合層１１０上に設置した後に、支持基板１１１とｐ側電極１０８とを加熱圧着または無加圧状態での接合により行うことができる。
支持基板１１１としては、たとえば、ＣｕＷ基板またはｐ型半導体がドープされたＳｉ基板の表面上に、たとえば厚さ２０ｎｍのＮｉ層と厚さ１５０ｎｍのＡｕ層とが順次積層してなる金属層を形成したものなどを用いることができる。
接合層１１０としては、上述したＡｇを含む熱硬化型の導電性接着剤を用いることもできるが、それ以外にも、たとえば、Ａｕ、Ｓｎ、Ｐｄ、Ｉｎ、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ａｕ−Ｓｎ、Ｓｎ−Ｐｄ、Ｉｎ−Ｐｄ、Ｔｉ−Ｐｔ−ＡｕまたはＴｉ−Ｐｔ−Ｓｎ等を用いることもできる。接合層１１０に、これらの材料を用いた場合には、共晶反応により、ｐ側電極１０８との接合が可能となる。なお、共晶反応により形成された共晶形成層は、ｐ側電極１０８と接合層１１０との接合時にこれらの層から互いに拡散して共晶を形成することにより形成される。
接合層１１０にＡｇを含む熱硬化型の導電性接着剤を用いたときの支持基板１１１とｐ側電極１０８との加熱圧着の条件としては、たとえば、数百Ｎ〜数ｋＮ程度の加圧を行い、１５０℃〜４００℃程度に加熱し、真空雰囲気、窒素雰囲気、または大気雰囲気下で、１５分程度保持する条件などを挙げることができる。無加圧状態での接合条件としては、たとえば、真空雰囲気、窒素雰囲気、または大気雰囲気下で、２００℃程度加熱し、６０分程度保持する条件などを挙げることができる。このような条件でｐ側電極１０８と支持基板１１１との接合を行うことにより、接合層１１０が溶融した後に固化して、支持基板１１１とｐ側電極１０８との接合が行われる。このとき、半導体発光素子部１１５の側面には拡散抑制層１１９が設置されているため、半導体発光素子部１１５の側面に接合層１１０が付着するのを抑制することができる。なお、接合条件は、接合層１１０の特性に合わせて適宜選択することができる。
（拡散抑制層の除去工程）
次に、図１１の模式的断面図に示すように、拡散抑制層１１９を除去する。拡散抑制層１１９は、たとえば、サファイア基板１０１の裏面側から表面側まで貫通して拡散抑制層１１９を露出させる貫通孔１０９ａを形成した後、貫通孔１０９ａからフッ素系のガスを用いたドライエッチングまたはブレードダイシングなどを行うことによって除去することができる。このように、拡散抑制層１１９を除去することによって、溝１０９に空間を確保することができる。そのため、後述のＬＬＯ法によるサファイア基板１０１の剥離工程において発生するガスを溝１０９を通して外部に排出することができるため、当該ガスにより半導体発光素子部１１５にかかる応力を低減することができる。これにより、半導体発光素子部１１５にクラックおよび欠けが発生するのを抑制することができる。
次に、図１１の模式的断面図に示すように、拡散抑制層１１９を除去する。拡散抑制層１１９は、たとえば、サファイア基板１０１の裏面側から表面側まで貫通して拡散抑制層１１９を露出させる貫通孔１０９ａを形成した後、貫通孔１０９ａからフッ素系のガスを用いたドライエッチングまたはブレードダイシングなどを行うことによって除去することができる。このように、拡散抑制層１１９を除去することによって、溝１０９に空間を確保することができる。そのため、後述のＬＬＯ法によるサファイア基板１０１の剥離工程において発生するガスを溝１０９を通して外部に排出することができるため、当該ガスにより半導体発光素子部１１５にかかる応力を低減することができる。これにより、半導体発光素子部１１５にクラックおよび欠けが発生するのを抑制することができる。
なお、拡散抑制層１１９の除去は、上記の方法以外にも、たとえば、サファイア基板１０１に溝１０９を貫通させることなく、常温（約２０℃）でフッ酸で処理することによっても可能である。
また、拡散抑制層１１９を除去する工程の前に、サファイア基板１０１を裏面側（支持基板１１１とは反対側）から研削および研磨を行うことによって、サファイア基板１０１を任意の厚さに加工してもよい。
（ＬＬＯ法によるサファイア基板の剥離工程）
次に、図１２の模式的断面図に示すように、半導体発光素子部１１５から成長用基板であるサファイア基板１０１をＬＬＯ法により剥離することによって、ＡｌＮ層１０２の表面を露出させる。ＬＬＯ法によるサファイア基板１０１の剥離工程は、たとえば、波長約１９３ｎｍ程度のエキシマレーザ光をサファイア基板１０１の裏面側から照射することによって行うことができる。このとき、エキシマレーザ光のエネルギー密度は、たとえば約５００ｍＪ／ｃｍ2〜８０００ｍＪ／ｃｍ2とすることができる。
次に、図１２の模式的断面図に示すように、半導体発光素子部１１５から成長用基板であるサファイア基板１０１をＬＬＯ法により剥離することによって、ＡｌＮ層１０２の表面を露出させる。ＬＬＯ法によるサファイア基板１０１の剥離工程は、たとえば、波長約１９３ｎｍ程度のエキシマレーザ光をサファイア基板１０１の裏面側から照射することによって行うことができる。このとき、エキシマレーザ光のエネルギー密度は、たとえば約５００ｍＪ／ｃｍ2〜８０００ｍＪ／ｃｍ2とすることができる。
エキシマレーザ光の照射は、たとえば図１３（ａ）の模式的平面図に示すように、エキシマレーザ光の１ショット当たりの照射領域１１７の一部が重複するように矢印の方向に移動して繰り返し照射されることが好ましく、たとえば図１３（ｂ）の模式的平面図に示すように、図１３（ａ）に示す矢印と直交する方向にもエキシマレーザ光の１ショット当たりの照射領域１１７の一部が重複するように照射されることがより好ましい。この場合には、サファイア基板１０１の全面にエキシマレーザ光を照射することができるため、ＬＬＯ法によるサファイア基板１０１の剥離をより確実に行うことができる。
また、エキシマレーザ光の１ショット当たりの照射領域１１７に溝１０９が含まれるようにエキシマレーザ光が照射されることが好ましい。エキシマレーザ光の照射によって、ＡｌＮ層１０２の一部が分解することによってＮ2ガスが発生する。Ｎ2ガスが発生するのは、成長用基板１０１と半導体発光素子部１１５との界面である。そのため、エキシマレーザ光の１ショット当たりの照射領域１１７の内側に溝１０９を形成することによって、溝１０９を通してＮ2ガスを外部に排出することができる。これにより、発生したＮ2ガスの半導体発光素子部１１５に対する圧力が低減するため、半導体発光素子部１１５にクラックおよび欠けが発生するのを抑制することができる。
（窒化物絶縁保護膜の形成工程）
次に、図１４の模式的断面図に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部に窒化物絶縁保護膜１１２を形成する。窒化物絶縁保護膜１１２は、たとえば、スパッタ法により、半導体発光素子部１１５側から形成することができる。
次に、図１４の模式的断面図に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部に窒化物絶縁保護膜１１２を形成する。窒化物絶縁保護膜１１２は、たとえば、スパッタ法により、半導体発光素子部１１５側から形成することができる。
窒化物絶縁保護膜１１２としては、ＡｌＮ膜を用いることが好ましい。窒化物絶縁保護膜１１２としてＡｌＮ膜を用いた場合には、後述の高温フッ酸処理工程における耐性が高いため、後述の高温フッ酸処理工程において保護膜として用いることができる。
また、窒化物絶縁保護膜１１２としては、活性層１０５の屈折率と空気の屈折率との間の屈折率を有する材質を用いることが好ましい。この場合には、活性層１０５から放出された光の半導体発光素子部１１５と窒化物絶縁保護膜１１２との界面における全反射および窒化物絶縁保護膜１１２と空気との界面における全反射を抑制することができるため、活性層１０５からの光を外部に高効率で取り出すことができる。たとえば、活性層１０５にＡｌＧａＮ膜を用いた場合には、窒化物絶縁保護膜１１２にＡｌＮ膜を用いることが好ましい。ＡｌＮの屈折率は１．９〜２．２程度であるため、ＡｌＧａＮの屈折率である２．０〜２．５よりも小さく、空気の屈折率１．０よりも大きいためである。また、窒化物絶縁保護膜１１２にＡｌＮ膜を用いた場合には、窒化物絶縁保護膜１１２は、ＡｌＧａＮ膜からなる活性層１０５から放出される光に対して透光性を有するため、窒化物絶縁保護膜１１２における光の吸収が抑えられ、活性層１０５からの光の取り出し効率を高めることができる。
次に、図１５の模式的断面図に示すように、フォトリソグラフィーによってレジスト層１１３をパターニングし、リン酸などを用いてＡｌＮ膜などからなる窒化物絶縁保護膜１１２を一部除去する。これにより、図１６の模式的断面図に示すように、窒化物絶縁保護膜１１２が溝１０９を覆うとともに、少なくともｐ側電極１０８と支持基板１１１との接合部（接合層１１０）およびｐ側電極１０８の露出部を覆うことができる。
また、窒化物絶縁保護膜１１２の形成する前にフォトリソグラフィーによってレジスト層１１３をパターニング形成しておき、窒化物絶縁保護膜１１２を形成した後、リフトオフによって窒化物絶縁保護膜１１２をパターンニングしてもよい。
（高温フッ酸処理工程）
次に、上記のＬＬＯ法によるサファイア基板１０１の剥離によって露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＬＬＯ法によるサファイア基板１０１の剥離後にＡｌＮ層１０２の表面に残留したＡｌを含む残留物を除去することができる。Ａｌを含む残留物を除去することによって、後述のエッチング工程において、Ａｌを含む残留物がエッチングマスクとなって、エッチング後のｎ側電極１１４の形成面にピラー形状の突起物が発生することによるｎ側電極１１４の形成不良の発生を抑制することができる。
次に、上記のＬＬＯ法によるサファイア基板１０１の剥離によって露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＬＬＯ法によるサファイア基板１０１の剥離後にＡｌＮ層１０２の表面に残留したＡｌを含む残留物を除去することができる。Ａｌを含む残留物を除去することによって、後述のエッチング工程において、Ａｌを含む残留物がエッチングマスクとなって、エッチング後のｎ側電極１１４の形成面にピラー形状の突起物が発生することによるｎ側電極１１４の形成不良の発生を抑制することができる。
上記のＡｌＮ層１０２の表面とフッ酸との接触は、ＡｌＮ層１０２の表面を４０℃以上のフッ酸、好ましくは６０℃以上のフッ酸に浸漬させることにより行うことができる。なお、フッ酸への浸漬時間は、特に限定されず適宜設定することができ、たとえば、６０℃のフッ酸によりＡｌＮ層１０２の表面を処理する場合には、ＡｌＮ層１０２の表面のフッ酸への浸漬時間は、たとえば１５分間とすることができる。
図１７に、ＬＬＯ法によるサファイア基板１０１の剥離工程直後のＡｌＮ層１０２の表面の光学顕微鏡による観察写真を示す。図１７に示すように、ＡｌＮ層１０２の表面全体には、Ａｌを含む残留物が付着しており、ＡｌＮ層１０２ではないモフォロジーを観察することができる。
図１８に、ＬＬＯ法によるサファイア基板１０１の剥離工程後に、６０℃のフッ酸に１５分間浸漬させた後のＡｌＮ層１０２の表面の光学顕微鏡による観察写真を示す。図１８に示すように、フッ酸との接触後のＡｌＮ層１０２の表面には、ＡｌＮ層１０２特有のモフォロジーが見えており、図１７で確認されたようなＡｌを含む残留物が除去されている。このように、フッ酸処理を行うことによって、ＬＬＯ法により成長用基板を剥離した後のＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面に特有に発生するＡｌを含む残留物を除去することができる。これにより、後述するエッチング工程において、当該Ａｌを含む残留物がエッチングマスクとなって、エッチング後のｎ側電極１１４の形成面にピラー形状の突起物が発生するのを抑制することができるため、ｎ側電極１１４の形成不良の発生を抑制することができる。
（エッチング工程）
次に、図１９の模式的断面図に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をエッチングする。半導体発光素子部１１５のエッチングは、たとえば、パターニングされた窒化物絶縁保護膜１１２をエッチングマスクとして用いてドライエッチングを行うことによって、ＡｌＮ層１０２およびＡｌＧａＮ層１０３をそれぞれ厚さ方向にエッチングし、ｎ型ＡｌＧａＮ層１０４の表面を露出させることにより行うことができる。ＡｌＮ層１０２およびＡｌＧａＮ層１０３の厚さ方向のエッチングは、たとえばＣｌガスを用いたＲＩＥなどのドライエッチングによって行われることが好ましい。接合層１１０は窒化物絶縁保護膜１１２で保護されていることから、当該ドライエッチングによって接合層１１０がエッチングされて飛散し、半導体発光素子部１１５に付着するのを抑制することができる。
次に、図１９の模式的断面図に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をエッチングする。半導体発光素子部１１５のエッチングは、たとえば、パターニングされた窒化物絶縁保護膜１１２をエッチングマスクとして用いてドライエッチングを行うことによって、ＡｌＮ層１０２およびＡｌＧａＮ層１０３をそれぞれ厚さ方向にエッチングし、ｎ型ＡｌＧａＮ層１０４の表面を露出させることにより行うことができる。ＡｌＮ層１０２およびＡｌＧａＮ層１０３の厚さ方向のエッチングは、たとえばＣｌガスを用いたＲＩＥなどのドライエッチングによって行われることが好ましい。接合層１１０は窒化物絶縁保護膜１１２で保護されていることから、当該ドライエッチングによって接合層１１０がエッチングされて飛散し、半導体発光素子部１１５に付着するのを抑制することができる。
（ｎ側電極の形成工程）
次に、上記のエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。ｎ側電極１１４は、たとえば、フォトリソグラフィーによって任意のパターンのレジスト層（図示せず）を形成した後に所定の金属層を形成し、その後、リフトオフを行うことによって、図２０の模式的断面図に示すような任意のパターンに形成することができる。
次に、上記のエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。ｎ側電極１１４は、たとえば、フォトリソグラフィーによって任意のパターンのレジスト層（図示せず）を形成した後に所定の金属層を形成し、その後、リフトオフを行うことによって、図２０の模式的断面図に示すような任意のパターンに形成することができる。
ｎ側電極１１４は、たとえば、厚さ２５ｎｍのＴｉ層と厚さ２００ｎｍのＡｌ層とをＥＢ蒸着法で順次積層することによって形成することができる。なお、ＥＢ蒸着法以外にもスパッタ法などを用いてｎ側電極１１４を形成することもできる。
（素子分離工程）
次に、複数の半導体発光素子に分離することによって、図１に示す実施形態１の半導体発光素子を作製する。半導体発光素子の分離は、たとえば、溝１０９に沿って、窒化物絶縁保護膜１１２、接合層１１０および支持基板１１１を切断することにより行うことができる。窒化物絶縁保護膜１１２、接合層１１０および支持基板１１１の切断は、たとえば、ダイヤモンドスクライブ、レーザスクライブ、ブレードダイシング、ブレードブレイク若しくはローラーブレイクの１種またはこれらの２種以上を組み合わせて行うことができる。
次に、複数の半導体発光素子に分離することによって、図１に示す実施形態１の半導体発光素子を作製する。半導体発光素子の分離は、たとえば、溝１０９に沿って、窒化物絶縁保護膜１１２、接合層１１０および支持基板１１１を切断することにより行うことができる。窒化物絶縁保護膜１１２、接合層１１０および支持基板１１１の切断は、たとえば、ダイヤモンドスクライブ、レーザスクライブ、ブレードダイシング、ブレードブレイク若しくはローラーブレイクの１種またはこれらの２種以上を組み合わせて行うことができる。
＜作用効果＞
本発明者らは、ＬＬＯ法によりＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解して成長用基板を剥離する場合には、ＬＬＯ法によりＧａＮ層を分解して成長用基板を剥離する場合と比べて、高出力のエネルギー密度のレーザ光が必要となり、そのようなレーザ光を用いてＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解した場合にはＡｌ金属やＡｌを含む物質などのＡｌを含む非常に強固に固着した残留物が生成することを見出した。また、本発明者らは、このようなＡｌを含む残留物が、後述の電極形成面を露出させるエッチング工程においてエッチングマスクとなり、電極形成面にピラー形状の突起物を発生させ、当該突起物により電極の形成不良が発生し、半導体発光素子の製造歩留まりを低下させることを見出した。これにより、本発明者らは、ＬＬＯ法によりＡｌxＧａ1-xＮ（０＜ｘ≦１）層にレーザ光を照射してＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解することにより成長用基板を剥離して高い製造歩留まりで半導体発光素子を作製する場合には、Ａｌ金属やＡｌを含む物質等の残留物を除外しなければならないという課題を見出した。
本発明者らは、ＬＬＯ法によりＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解して成長用基板を剥離する場合には、ＬＬＯ法によりＧａＮ層を分解して成長用基板を剥離する場合と比べて、高出力のエネルギー密度のレーザ光が必要となり、そのようなレーザ光を用いてＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解した場合にはＡｌ金属やＡｌを含む物質などのＡｌを含む非常に強固に固着した残留物が生成することを見出した。また、本発明者らは、このようなＡｌを含む残留物が、後述の電極形成面を露出させるエッチング工程においてエッチングマスクとなり、電極形成面にピラー形状の突起物を発生させ、当該突起物により電極の形成不良が発生し、半導体発光素子の製造歩留まりを低下させることを見出した。これにより、本発明者らは、ＬＬＯ法によりＡｌxＧａ1-xＮ（０＜ｘ≦１）層にレーザ光を照射してＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解することにより成長用基板を剥離して高い製造歩留まりで半導体発光素子を作製する場合には、Ａｌ金属やＡｌを含む物質等の残留物を除外しなければならないという課題を見出した。
そして、本発明者らが鋭意検討した結果、このようなＡｌを含む残留物の除去には、４０℃以上のフッ酸による処理が有効であることを見出した。そのため、電極形成面を露出させるためのエッチング工程前にＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を４０℃以上のフッ酸と接触させることによってＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面のＡｌを含む残留物を予め除去しておくことによって、その後の電極形成面を露出させるためのエッチング工程において、これらの残留物がエッチングマスクとなって電極形成面にピラー形状の突起物が形成されるのを抑制することができ、電極の形成不良の発生を抑制することができるため、高い製造歩留まりで半導体発光素子を作製できることを見出した。
また、電極形成面を露出させるためのエッチング工程時に第１電極と成長用基板との接合部および第１電極が窒化物絶縁保護膜で保護されているため、当該エッチング工程時において第１電極と成長用基板との接合部および第１電極に対するエッチングにより導電性物質が生成し、半導体発光素子部の側面に付着することによってリークパスが形成されるのを抑制することができ、第１電極と第２電極との間の絶縁性の確保をより確実なものとすることができるため、半導体発光素子の製造歩留まりを向上することができる。
以上の理由により、本実施形態においては、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
なお、特許文献１および特許文献２は、ＡｌＧａＮ層にレーザ光を照射してＡｌＧａＮ層を分解することにより成長用基板を剥離する際に特有の課題については全く気づいていないため、Ａｌを含む残留物を除去することができない。そのため、仮に、特許文献１および特許文献２に記載の方法を用いてＡｌＧａＮ層にレーザ光を照射してＡｌＧａＮ層を分解することにより成長用基板を剥離して半導体発光素子を作製した場合でも、成長用基板の剥離後のエッチング工程において当該Ａｌを含む残留物がエッチングマスクとして機能するため、ピラー形状の突起物が電極形成面に形成されることによって、電極の形成不良が発生する。一方、本実施形態においては、このような問題が生じないため、半導体発光素子の製造歩留まりを向上することができる。
＜実施形態１の変形例＞
上記においては、ＬＬＯ法による成長用基板の剥離によってＡｌＮ層１０２の表面を露出させたが、ＡｌＧａＮ層１０３の表面を露出させてもよい。
上記においては、ＬＬＯ法による成長用基板の剥離によってＡｌＮ層１０２の表面を露出させたが、ＡｌＧａＮ層１０３の表面を露出させてもよい。
また、上記においては、ｎ型とｐ型とが入れ替わっていてもよく、上記においてｎ型とｐ型とが入れ替わった場合には、ｐ側電極１０８はｎ側電極となり、ｎ側電極１１４はｐ側電極となる。
［実施形態２］
実施形態２は、半導体発光素子の製造工程が実施形態１と異なっていることを特徴としている。
実施形態２は、半導体発光素子の製造工程が実施形態１と異なっていることを特徴としている。
（ｐ側電極と支持基板との接合工程）
すなわち、図２１の模式的断面図に示すように、半導体発光素子部１１５を表側から裏側に貫通する溝１０９を形成することなく、半導体発光素子部１１５上のｐ側電極１０８と支持基板１１１とを接合層１１０により接合する。
すなわち、図２１の模式的断面図に示すように、半導体発光素子部１１５を表側から裏側に貫通する溝１０９を形成することなく、半導体発光素子部１１５上のｐ側電極１０８と支持基板１１１とを接合層１１０により接合する。
（第２の溝の形成工程）
次に、図２２の模式的断面図に示すように、サファイア基板１０１、半導体発光素子部１１５、ｐ側電極１０８および接合層１１０を貫通する溝１０９を形成する。溝１０９は、たとえば、レーザスクライブまたはブレードダイシングにより、支持基板１１１の表面が露出する深さ、または支持基板１１１の表面よりも深くなる深さまで形成することができる。これにより、後述のＬＬＯ法によるサファイア基板１０１の剥離工程時に発生するＮ2ガスを外部に排出する経路を簡易に形成することができる。なお、溝１０９の形成前に、サファイア基板１０１を裏面側から研削および研磨を行うことによって、サファイア基板１０１を任意の厚さに、加工してもよい。
次に、図２２の模式的断面図に示すように、サファイア基板１０１、半導体発光素子部１１５、ｐ側電極１０８および接合層１１０を貫通する溝１０９を形成する。溝１０９は、たとえば、レーザスクライブまたはブレードダイシングにより、支持基板１１１の表面が露出する深さ、または支持基板１１１の表面よりも深くなる深さまで形成することができる。これにより、後述のＬＬＯ法によるサファイア基板１０１の剥離工程時に発生するＮ2ガスを外部に排出する経路を簡易に形成することができる。なお、溝１０９の形成前に、サファイア基板１０１を裏面側から研削および研磨を行うことによって、サファイア基板１０１を任意の厚さに、加工してもよい。
（ＬＬＯ法によるサファイア基板の剥離工程）
次に、図２３の模式的断面図に示すように、半導体発光素子部１１５から成長用基板であるサファイア基板１０１をＬＬＯ法により剥離することによって、ＡｌＮ層１０２の表面を露出させる。
次に、図２３の模式的断面図に示すように、半導体発光素子部１１５から成長用基板であるサファイア基板１０１をＬＬＯ法により剥離することによって、ＡｌＮ層１０２の表面を露出させる。
（窒化物絶縁保護膜の形成工程）
次に、図２４の模式的断面図に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部に窒化物絶縁保護膜１１２を形成する。ここで、窒化物絶縁保護膜１１２は、実施形態１とは異なり、支持基板１１１の表面も覆っているため、支持基板１１１とｐ側電極１０８との接合強度が向上し、支持基板１１１とｐ側電極１０８との剥離が抑制できるとともに、窒化物絶縁保護膜１１２の剥離も抑制することができる。
次に、図２４の模式的断面図に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部に窒化物絶縁保護膜１１２を形成する。ここで、窒化物絶縁保護膜１１２は、実施形態１とは異なり、支持基板１１１の表面も覆っているため、支持基板１１１とｐ側電極１０８との接合強度が向上し、支持基板１１１とｐ側電極１０８との剥離が抑制できるとともに、窒化物絶縁保護膜１１２の剥離も抑制することができる。
（高温フッ酸処理工程）
次に、窒化物絶縁保護膜１１２の一部を除去して所定の形状にパターニングした後に露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＡｌＮ層１０２の表面のＡｌを含む残留物を除去することができる。
次に、窒化物絶縁保護膜１１２の一部を除去して所定の形状にパターニングした後に露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＡｌＮ層１０２の表面のＡｌを含む残留物を除去することができる。
（エッチング工程）
次に、図２５の模式的断面図に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をエッチングする。これにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
次に、図２５の模式的断面図に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をエッチングする。これにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
（ｎ側電極の形成工程）
次に、図２６の模式的断面図に示すように、上記のエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。
次に、図２６の模式的断面図に示すように、上記のエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。
（素子分離工程）
次に、複数の半導体発光素子に分離することによって、図２７に示す実施形態２の半導体発光素子を作製する。半導体発光素子の分離は、たとえば、溝１０９に沿って、窒化物絶縁保護膜１１２および支持基板１１１を切断することにより行うことができる。窒化物絶縁保護膜１１２および支持基板１１１の切断は、たとえば、ダイヤモンドスクライブ、レーザスクライブ、ブレードダイシング、ブレードブレイク若しくはローラーブレイクの１種またはこれらの２種以上を組み合わせて行うことができる。
次に、複数の半導体発光素子に分離することによって、図２７に示す実施形態２の半導体発光素子を作製する。半導体発光素子の分離は、たとえば、溝１０９に沿って、窒化物絶縁保護膜１１２および支持基板１１１を切断することにより行うことができる。窒化物絶縁保護膜１１２および支持基板１１１の切断は、たとえば、ダイヤモンドスクライブ、レーザスクライブ、ブレードダイシング、ブレードブレイク若しくはローラーブレイクの１種またはこれらの２種以上を組み合わせて行うことができる。
実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
［実施形態３］
実施形態３は、窒化物絶縁保護膜１１２が窒化珪素（ＳｉＮ）膜から形成されている点で実施形態１と異なっていることを特徴としている。
実施形態３は、窒化物絶縁保護膜１１２が窒化珪素（ＳｉＮ）膜から形成されている点で実施形態１と異なっていることを特徴としている。
（窒化物絶縁保護膜の形成工程）
図１４に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部にＳｉＮ膜からなる窒化物絶縁保護膜１１２をスパッタ法により形成する。窒化物絶縁保護膜１１２としてＳｉＮ膜を用いた場合にも、後述の高温フッ酸処理工程における耐性が高いため、後述の高温フッ酸処理工程において保護膜として用いることができる。
図１４に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部にＳｉＮ膜からなる窒化物絶縁保護膜１１２をスパッタ法により形成する。窒化物絶縁保護膜１１２としてＳｉＮ膜を用いた場合にも、後述の高温フッ酸処理工程における耐性が高いため、後述の高温フッ酸処理工程において保護膜として用いることができる。
また、ＳｉＮの屈折率は１．９程度であり、ＡｌＧａＮの屈折率である２．０〜２．５よりも小さく、空気の屈折率１．０よりも大きい。そのため、たとえば、活性層１０５にＡｌＧａＮ膜を用い、窒化物絶縁保護膜１１２にＳｉＮ膜を用いた場合には、活性層１０５から放出された光の半導体発光素子部１１５と窒化物絶縁保護膜１１２との界面における全反射および窒化物絶縁保護膜１１２と空気との界面における全反射を抑制することができるため、活性層１０５からの光を外部に高効率で取り出すことができる。さらに、ＳｉＮ膜からなる窒化物絶縁保護膜１１２は、ＡｌＧａＮ膜からなる活性層１０５から放出される光に対して透光性を有するため、窒化物絶縁保護膜１１２における光の吸収が抑えられ、活性層１０５からの光の取り出し効率を高めることができる。
次に、図１５に示すように、フォトリソグラフィーによってレジスト層１１３をパターニングし、リン酸などを用いてＳｉＮ膜からなる窒化物絶縁保護膜１１２を一部除去する。これにより、図１６に示すように、窒化物絶縁保護膜１１２が溝１０９を覆うとともに、少なくともｐ側電極１０８と支持基板１１１との接合部（接合層１１０）およびｐ側電極１０８の露出部を覆うことができる。
（高温フッ酸処理工程）
次に、上記のＬＬＯ法によるサファイア基板１０１の剥離によって露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＬＬＯ法によるサファイア基板１０１の剥離後にＡｌＮ層１０２の表面に残留したＡｌを含む残留物を除去することができる。
次に、上記のＬＬＯ法によるサファイア基板１０１の剥離によって露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＬＬＯ法によるサファイア基板１０１の剥離後にＡｌＮ層１０２の表面に残留したＡｌを含む残留物を除去することができる。
（エッチング工程）
次に、図１９に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をドライエッチングすることにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
次に、図１９に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をドライエッチングすることにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
（ｎ側電極の形成工程）
次に、上記のドライエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。ｎ側電極１１４は、たとえば、フォトリソグラフィーによって任意のパターンのレジスト層（図示せず）を形成した後に所定の金属層を形成し、その後、リフトオフを行うことによって、図２０に示すような任意のパターンに形成することができる。
次に、上記のドライエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。ｎ側電極１１４は、たとえば、フォトリソグラフィーによって任意のパターンのレジスト層（図示せず）を形成した後に所定の金属層を形成し、その後、リフトオフを行うことによって、図２０に示すような任意のパターンに形成することができる。
（素子分離工程）
次に、複数の半導体発光素子に分離することによって、図１に示す構造を有する実施形態３の半導体発光素子が作製される。
次に、複数の半導体発光素子に分離することによって、図１に示す構造を有する実施形態３の半導体発光素子が作製される。
実施形態３における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
［実施形態４］
実施形態４は、窒化物絶縁保護膜１１２がＳｉＮ膜から形成されている点で実施形態２と異なっていることを特徴としている。
実施形態４は、窒化物絶縁保護膜１１２がＳｉＮ膜から形成されている点で実施形態２と異なっていることを特徴としている。
（ｐ側電極と支持基板との接合工程）
図２１に示すように、サファイア基板１０１を表側から裏側に貫通する溝１０９を形成することなく、半導体発光素子部１１５上のｐ側電極１０８と支持基板１１１とを接合層１１０により接合する。
図２１に示すように、サファイア基板１０１を表側から裏側に貫通する溝１０９を形成することなく、半導体発光素子部１１５上のｐ側電極１０８と支持基板１１１とを接合層１１０により接合する。
（第２の溝の形成工程）
次に、図２２に示すように、サファイア基板１０１、半導体発光素子部１１５、ｐ側電極１０８および接合層１１０を貫通する溝１０９を形成する。
次に、図２２に示すように、サファイア基板１０１、半導体発光素子部１１５、ｐ側電極１０８および接合層１１０を貫通する溝１０９を形成する。
（ＬＬＯ法によるサファイア基板の剥離工程）
次に、図２３に示すように、半導体発光素子部１１５から成長用基板であるサファイア基板１０１をＬＬＯ法により剥離することによって、ＡｌＮ層１０２の表面を露出させる。
次に、図２３に示すように、半導体発光素子部１１５から成長用基板であるサファイア基板１０１をＬＬＯ法により剥離することによって、ＡｌＮ層１０２の表面を露出させる。
（窒化物絶縁保護膜の形成工程）
次に、図２４に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部にＳｉＮ膜からなる窒化物絶縁保護膜１１２を形成する。
次に、図２４に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部にＳｉＮ膜からなる窒化物絶縁保護膜１１２を形成する。
（高温フッ酸処理工程）
次に、窒化物絶縁保護膜１１２の一部を除去して所定の形状にパターニングした後に露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＡｌＮ層１０２の表面のＡｌを含む残留物を除去することができる。
次に、窒化物絶縁保護膜１１２の一部を除去して所定の形状にパターニングした後に露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＡｌＮ層１０２の表面のＡｌを含む残留物を除去することができる。
（エッチング工程）
次に、図２５に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をドライエッチングすることにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
次に、図２５に示すように、窒化物絶縁保護膜１１２が設置されていない半導体発光素子部１１５の部分をドライエッチングすることにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
（ｎ側電極の形成工程）
次に、図２６に示すように、上記のドライエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。
次に、図２６に示すように、上記のドライエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。
（素子分離工程）
次に、複数の半導体発光素子に分離することによって、図２７に示す構造を有する実施形態４の半導体発光素子を作製する。
次に、複数の半導体発光素子に分離することによって、図２７に示す構造を有する実施形態４の半導体発光素子を作製する。
実施形態４における上記以外の説明は実施形態２と同様であるため、その説明については繰り返さない。
［実施形態５］
実施形態５は、窒化物絶縁保護膜１１２を高温フッ酸処理工程の後に除去し、酸化物絶縁保護膜１１２を形成する点で実施形態２と異なっていることを特徴としている。
実施形態５は、窒化物絶縁保護膜１１２を高温フッ酸処理工程の後に除去し、酸化物絶縁保護膜１１２を形成する点で実施形態２と異なっていることを特徴としている。
（窒化物絶縁保護膜の形成工程）
図２４に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部にＡｌＮ膜などの窒化物絶縁保護膜１１２をスパッタ法により形成する。
図２４に示すように、少なくともｐ側電極１０８と支持基板１１１との接合部である接合層１１０およびｐ側電極１０８の露出部にＡｌＮ膜などの窒化物絶縁保護膜１１２をスパッタ法により形成する。
（高温フッ酸処理工程）
次に、窒化物絶縁保護膜１１２の一部を除去して所定の形状にパターニングした後に露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＡｌＮ層１０２の表面のＡｌを含む残留物を除去する。
次に、窒化物絶縁保護膜１１２の一部を除去して所定の形状にパターニングした後に露出したＡｌＮ層１０２の表面を４０℃以上のフッ酸と接触させる。これにより、ＡｌＮ層１０２の表面のＡｌを含む残留物を除去する。
（窒化物絶縁保護膜の除去工程）
次に、窒化物絶縁保護膜１１２をリン酸などによって除去し、その後、酸化物絶縁膜１１２をスパッタ法によって形成する。ここで、酸化物絶縁膜としては、ＳｉＯ2膜を用いることが好ましい。
次に、窒化物絶縁保護膜１１２をリン酸などによって除去し、その後、酸化物絶縁膜１１２をスパッタ法によって形成する。ここで、酸化物絶縁膜としては、ＳｉＯ2膜を用いることが好ましい。
ＳｉＯ2の屈折率は１．４〜１．６であり、ＡｌＧａＮの屈折率である２．０〜２．５よりも小さく、空気の屈折率１．０よりも大きい。そのため、たとえば、活性層１０５にＡｌＧａＮ膜を用い、酸化物絶縁保護膜１１２にＳｉＯ2膜を用いた場合にも、活性層１０５から放出された光の半導体発光素子部１１５と酸化物絶縁保護膜１１２との界面における全反射および酸化物絶縁保護膜１１２と空気との界面における全反射を抑制することができるため、活性層１０５からの光を外部に高効率で取り出すことができる。さらに、ＳｉＯ2膜からなる酸化物絶縁保護膜１１２も、ＡｌＧａＮ膜からなる活性層１０５から放出される光に対して透光性を有するため、酸化物絶縁保護膜１１２における光の吸収が抑えられ、活性層１０５からの光の取り出し効率を高めることができる。
（エッチング工程）
次に、図２５に示すように、ＳｉＯ2膜からなる酸化物絶縁膜１１２が設置されていない半導体発光素子部１１５の部分をドライエッチングすることにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
次に、図２５に示すように、ＳｉＯ2膜からなる酸化物絶縁膜１１２が設置されていない半導体発光素子部１１５の部分をドライエッチングすることにより、ｎ型ＡｌＧａＮ層１０４の表面を露出させる。
（ｎ側電極の形成工程）
次に、図２６に示すように、上記のドライエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。
次に、図２６に示すように、上記のドライエッチングによって露出したｎ型ＡｌＧａＮ層１０４の表面上にｎ側電極１１４を形成する。
（素子分離工程）
次に、複数の半導体発光素子に分離することによって、図２７に示す構造を有する実施形態５の半導体発光素子を作製する。
次に、複数の半導体発光素子に分離することによって、図２７に示す構造を有する実施形態５の半導体発光素子を作製する。
実施形態５における上記以外の説明は実施形態２と同様であるため、その説明については繰り返さない。
［付記］
（１）ここで開示された実施形態は、成長用基板上にＡｌxＧａ1-xＮ（０＜ｘ≦１）層を含む半導体発光素子部を形成する工程と、半導体発光素子部上に第１電極を形成する工程と、半導体発光素子部を複数に分割する溝を形成する工程と、第１電極と支持基板とを接合する工程と、半導体発光素子部から少なくとも成長用基板をレーザリフトオフにより剥離することによってＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させる工程と、少なくとも第１電極と支持基板との接合部および第１電極に窒化物絶縁保護膜を形成する工程と、成長用基板を剥離することによって露出したＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を４０℃以上のフッ酸と接触させる工程と、窒化物絶縁保護膜が形成されていない半導体発光素子部の部分をエッチングする工程とを含む半導体発光素子の製造方法である。このような構成とすることにより、ＬＬＯ法によりＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解して成長用基板を剥離する際に生じるＡｌを含む残留物を４０℃以上のフッ酸により除去することができ、その後のエッチングにより露出した電極形成面のピラー形状の突起物の発生を抑制することができるため、電極の形成不良の発生を抑制することができ、半導体発光素子の製造歩留まりを向上することができる。また、電極形成面を露出させるためのエッチング工程時に第１電極と成長用基板との接合部および第１電極が窒化物絶縁保護膜で保護されているため、当該エッチング工程時において第１電極と成長用基板との接合部および第１電極に対するエッチングにより導電性物質が生成し、半導体発光素子部の側面に付着することによってリークパスが形成されるのを抑制することができ、第１電極と第２電極との間の絶縁性の確保をより確実なものとすることができるため、半導体発光素子の製造歩留まりを向上することができる。
（１）ここで開示された実施形態は、成長用基板上にＡｌxＧａ1-xＮ（０＜ｘ≦１）層を含む半導体発光素子部を形成する工程と、半導体発光素子部上に第１電極を形成する工程と、半導体発光素子部を複数に分割する溝を形成する工程と、第１電極と支持基板とを接合する工程と、半導体発光素子部から少なくとも成長用基板をレーザリフトオフにより剥離することによってＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させる工程と、少なくとも第１電極と支持基板との接合部および第１電極に窒化物絶縁保護膜を形成する工程と、成長用基板を剥離することによって露出したＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を４０℃以上のフッ酸と接触させる工程と、窒化物絶縁保護膜が形成されていない半導体発光素子部の部分をエッチングする工程とを含む半導体発光素子の製造方法である。このような構成とすることにより、ＬＬＯ法によりＡｌxＧａ1-xＮ（０＜ｘ≦１）層を分解して成長用基板を剥離する際に生じるＡｌを含む残留物を４０℃以上のフッ酸により除去することができ、その後のエッチングにより露出した電極形成面のピラー形状の突起物の発生を抑制することができるため、電極の形成不良の発生を抑制することができ、半導体発光素子の製造歩留まりを向上することができる。また、電極形成面を露出させるためのエッチング工程時に第１電極と成長用基板との接合部および第１電極が窒化物絶縁保護膜で保護されているため、当該エッチング工程時において第１電極と成長用基板との接合部および第１電極に対するエッチングにより導電性物質が生成し、半導体発光素子部の側面に付着することによってリークパスが形成されるのを抑制することができ、第１電極と第２電極との間の絶縁性の確保をより確実なものとすることができるため、半導体発光素子の製造歩留まりを向上することができる。
（２）ここで開示された実施形態は、エッチングする工程により露出した表面に第２電極を形成する工程を含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（３）ここで開示された実施形態において、エッチングする工程は、少なくとも第１電極と支持基板との接合部および第１電極に窒化物絶縁保護膜が形成された状態で行われることが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（４）ここで開示された実施形態においては、窒化物絶縁保護膜を形成する工程の後に窒化物絶縁保護膜の一部を除去する工程を含み、除去する工程の後にフッ酸と接触させる工程およびエッチングする工程をこの順に行うことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（５）ここで開示された実施形態において、ＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させる工程は、レーザ光の１ショット当たりの照射領域に前記溝が含まれるようにレーザ光を照射する工程を含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（６）ここで開示された実施形態においては、接合する工程の前に溝を形成する工程を行い、溝を形成する工程と接合する工程との間に溝の少なくとも一部を埋め込む拡散抑制層を形成する工程が含まれ、接合する工程の後に拡散抑制層を除去する工程が含まれることが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（７）ここで開示された実施形態において、拡散抑制層を除去する工程は、成長用基板を貫通する貫通孔を形成することによって拡散抑制層を露出させる工程と、貫通孔から露出した拡散抑制層を除去する工程とを含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（８）ここで開示された実施形態においては、接合する工程の後に溝を形成する工程を行い、溝を形成する工程は、少なくとも成長用基板、半導体発光素子部、第１電極および接合部を貫通して支持基板の表面まで達するように溝を形成する工程を含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（９）ここで開示された実施形態において、絶縁保護膜は、窒化物絶縁膜および酸化物絶縁膜の少なくとも一方を含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（１０）ここで開示された実施形態において、窒化物絶縁膜は、窒化アルミニウム膜および窒化珪素膜の少なくとも一方を含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（１１）ここで開示された実施形態において、酸化物絶縁膜は、酸化珪素膜を含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（１２）ここで開示された実施形態は、窒化物絶縁保護膜を形成する工程の後に、窒化物絶縁保護膜を除去する工程を含み、窒化物絶縁保護膜を除去する工程の後に、酸化物絶縁保護膜を再度形成する工程を含むことが好ましい。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（１３）ここで開示された実施形態は、支持基板と、支持基板上の接合部と、接合部上の第１電極と、第１電極上の半導体発光素子部と、半導体発光素子部上の第２電極と、少なくとも接合部の側面と、第１電極の側面と、半導体発光素子部の側面とを覆う窒化物絶縁保護膜とを備え、第２電極は、半導体発光素子部の支持基板と反対側の露出した表面上に設けられている半導体発光素子である。この場合にも、ＬＬＯ法により成長用基板を剥離してＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させて半導体発光素子を製造する場合における半導体発光素子の製造歩留まりを向上することができる。
（１４）ここで開示された実施形態は、半導体発光素子部の活性層がＡｌxＧａ1-xＮ（０＜ｘ＜１）からなり、窒化物絶縁保護膜の屈折率がＡｌxＧａ1-xＮ（０＜ｘ＜１）の屈折率よりも小さいことが好ましい。この場合には、活性層から放出された光の半導体発光素子部と窒化物絶縁保護膜との界面における全反射および窒化物絶縁保護膜と空気との界面における全反射を抑制することができるため、活性層からの光を外部に高効率で取り出すことができる。
以上の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ここで開示された実施形態は、ＬＬＯ法により成長用基板を剥離して、ＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させる半導体発光素子の製造方法および半導体発光素子に利用できる可能性がある。
１０１ サファイア基板、１０２ ＡｌＮ層、１０３ ＡｌＧａＮ層、１０４ ｎ型ＡｌＧａＮ層、１０５ 活性層、１０６ ｐ型ＡｌＧａＮ層、１０７ ｐ型ＧａＮ層、１０８ ｐ側電極、１０９ 溝、１０９ａ 貫通孔、１１０ 接合層、１１１ 支持基板、１１２ 絶縁保護膜、１１３ レジスト層、１１４ ｎ側電極、１１５ 半導体発光素子部、１１７ 照射領域、１１９ 拡散抑制層。
Claims (5)
- 成長用基板上にＡｌxＧａ1-xＮ（０＜ｘ≦１）層を含む半導体発光素子部を形成する工程と、
前記半導体発光素子部上に第１電極を形成する工程と、
前記半導体発光素子部を複数に分割する溝を形成する工程と、
前記第１電極と支持基板とを接合する工程と、
前記半導体発光素子部から少なくとも前記成長用基板をレーザリフトオフにより剥離することによって前記ＡｌxＧａ1-xＮ（０＜ｘ≦１）層の表面を露出させる工程と、
少なくとも前記第１電極と前記支持基板との接合部および前記第１電極に窒化物絶縁保護膜を形成する工程と、
前記成長用基板を剥離することによって露出した前記ＡｌxＧａ1-xＮ（０＜ｘ≦１）層の前記表面を４０℃以上のフッ酸と接触させる工程と、
前記窒化物絶縁保護膜が形成されていない前記半導体発光素子部の部分をエッチングする工程と、を含む、半導体発光素子の製造方法。 - 前記エッチングする工程は、少なくとも前記第１電極と前記支持基板との接合部および前記第１電極に前記窒化物絶縁保護膜が形成された状態で行われる、請求項１に記載の半導体発光素子の製造方法。
- 前記接合する工程の前に、前記溝を形成する工程を行い、
前記溝を形成する工程と前記接合する工程との間に、前記溝の少なくとも一部を埋め込む拡散抑制層を形成する工程を含み、
前記接合する工程の後に、前記拡散抑制層を除去する工程を含み、
前記拡散抑制層を除去する工程の後に、前記窒化物絶縁保護膜を形成する工程を含み、
前記窒化物絶縁保護膜を形成する工程の後に、前記窒化物絶縁保護膜の一部を除去する工程を含み、
前記除去する工程の後に、前記フッ酸と接触させる工程および前記エッチングする工程をこの順に行う、請求項１または請求項２に記載の半導体発光素子の製造方法。 - 前記拡散抑制層を除去する工程は、前記成長用基板を貫通する貫通孔を形成することによって前記拡散抑制層を露出させる工程と、前記貫通孔から露出した前記拡散抑制層を除去する工程とを含む、請求項３に記載の半導体発光素子の製造方法。
- 前記接合する工程の後に、前記溝を形成する工程を行い、
前記溝を形成する工程は、少なくとも前記成長用基板、前記半導体発光素子部、前記第１電極および前記接合部を貫通して前記支持基板の表面まで達するように前記溝を形成する工程を含む、請求項１または請求項２に記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014161288A JP6312552B2 (ja) | 2014-08-07 | 2014-08-07 | 半導体発光素子の製造方法および半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014161288A JP6312552B2 (ja) | 2014-08-07 | 2014-08-07 | 半導体発光素子の製造方法および半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016039242A JP2016039242A (ja) | 2016-03-22 |
| JP6312552B2 true JP6312552B2 (ja) | 2018-04-18 |
Family
ID=55530089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014161288A Expired - Fee Related JP6312552B2 (ja) | 2014-08-07 | 2014-08-07 | 半導体発光素子の製造方法および半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6312552B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6936574B2 (ja) | 2016-12-07 | 2021-09-15 | 日機装株式会社 | 光半導体装置 |
| CN110085714B (zh) * | 2019-06-05 | 2024-03-22 | 广东省半导体产业技术研究院 | 直流发光器件及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030189215A1 (en) * | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| JPWO2006104063A1 (ja) * | 2005-03-28 | 2008-09-04 | 国立大学法人東京工業大学 | 窒化物系深紫外発光素子およびその製造方法 |
| JP2008042143A (ja) * | 2006-08-10 | 2008-02-21 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 |
| KR20110110865A (ko) * | 2006-10-18 | 2011-10-07 | 니텍 인코포레이티드 | 수직구조의 심자외선 발광다이오드 |
| KR101004858B1 (ko) * | 2008-11-06 | 2010-12-28 | 삼성엘이디 주식회사 | 화합물 반도체 발광 소자 및 그 제조방법 |
| KR101007130B1 (ko) * | 2009-02-18 | 2011-01-10 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| TWI489658B (zh) * | 2012-05-25 | 2015-06-21 | Toshiba Kk | 半導體發光裝置及光源單元 |
-
2014
- 2014-08-07 JP JP2014161288A patent/JP6312552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016039242A (ja) | 2016-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI726494B (zh) | 分離形成於基板晶圓上之發光裝置之方法 | |
| TWI424588B (zh) | Semiconductor light emitting device manufacturing method | |
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| JP5612336B2 (ja) | 半導体発光素子の製造方法 | |
| JP5739698B2 (ja) | 半導体素子の製造方法 | |
| JP5403754B2 (ja) | 半導体発光装置の製造方法 | |
| US8158490B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
| JP5658604B2 (ja) | 半導体発光素子の製造方法 | |
| TW201539788A (zh) | 氮化物半導體發光元件及其製造方法 | |
| US8470625B2 (en) | Method of fabricating semiconductor light emitting device and semiconductor light emitting device | |
| JP6072541B2 (ja) | 窒化物半導体素子の製造方法 | |
| US8003418B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
| JP6312552B2 (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2008042143A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 | |
| KR102549581B1 (ko) | 발광소자의 제조 방법 | |
| JP7169513B2 (ja) | 発光素子の製造方法 | |
| JP2009283762A (ja) | 窒化物系化合物半導体ｌｅｄの製造方法 | |
| JP5596375B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子 | |
| JP6504194B2 (ja) | 発光素子の製造方法 | |
| JP5947069B2 (ja) | 半導体素子及びその製造方法 | |
| US8778780B1 (en) | Method for defining semiconductor devices | |
| TW201318215A (zh) | 發光二極體及其製造方法 | |
| CN111326409B (zh) | 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构 | |
| TW201535779A (zh) | 半導體發光元件的製作方法 | |
| JP6755230B2 (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6312552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |