KR20200018243A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20200018243A
KR20200018243A KR1020190085111A KR20190085111A KR20200018243A KR 20200018243 A KR20200018243 A KR 20200018243A KR 1020190085111 A KR1020190085111 A KR 1020190085111A KR 20190085111 A KR20190085111 A KR 20190085111A KR 20200018243 A KR20200018243 A KR 20200018243A
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
semiconductor layer
pattern
region
Prior art date
Application number
KR1020190085111A
Other languages
English (en)
Inventor
오세희
강민우
김종규
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN201910727568.6A priority Critical patent/CN110828502B/zh
Priority to CN201911073468.2A priority patent/CN110828503B/zh
Priority to TW108128366A priority patent/TWI782222B/zh
Priority to EP19191010.8A priority patent/EP3731277B8/en
Priority to US16/536,819 priority patent/US10937938B2/en
Publication of KR20200018243A publication Critical patent/KR20200018243A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)

Abstract

발광 소자를 제공한다. 발광 소자는 기판의 제1 기판에 배치되며, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 제1 발광 셀, 기판의 제2 영역에 배치되며 제1 발광 셀과 이격되고, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 제2 발광 셀, 제1 영역에 배치되고 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들을 포함하는 제1 도전 패턴, 및 제1 발광 셀의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들과 제2 발광 셀의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들을 포함하는 연결 패턴을 포함하되, 제2 발광 셀과 마주하는 제1 영역에 가장자리에서 제1 도전 패턴의 일 콘택부는 연결 패턴이 제1 발광 셀의 제2 도전형 반도체층과 전기적으로 연결하는 콘택부들 사이에 배치되고, 제1 도전 패턴의 일 콘택부는 바깥쪽으로 개방된다.

Description

발광 소자{LIGHT EMITTING DEVICE}
본 발명은 발광 소자에 관한 것으로, 보다 상세하게는 복수의 발광 셀들을 갖는 발광 소자에 관한 것이다.
발광 다이오드는 무기 광원으로서, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
현재, 복수의 LED 소자를 물리적으로 연결해 회로를 구성했던 기존 방식과 달리 하나의 LED 소자 내에 복수의 칩들을 직렬 연결하여 고전압에서 구동하는 LED 소자가 개발되고 있다.
본 발명이 해결하고자 하는 과제는 높은 광효율을 갖는 발광 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 발광 소자는, 기판의 제1 영역에 배치되며, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 제1 발광 셀, 상기 기판의 제2 영역에 배치되며, 상기 제1 발광 셀과 이격되고, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 제2 발광 셀, 상기 제1 영역에 배치되며, 상기 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들을 포함하는 제1 도전 패턴, 및 상기 제1 발광 셀의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들과, 상기 제2 발광 셀의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들을 포함하는 연결 패턴을 포함하되, 상기 제2 발광 셀과 마주하는 제1 영역에 가장자리에서, 상기 제1 도전 패턴의 일 콘택부는 상기 연결 패턴이, 상기 제1 발광 셀의 제2 도전형 반도체층과 전기적으로 연결하는 콘택부들 사이에 배치되고, 상기 제1 도전 패턴의 일 콘택부는 바깥쪽으로 개방된다.
실시예들에 따르면, 상기 제1 도전 패턴의 콘택부들은 상기 제1 영역의 가장자리를 따라 배치될 수 있다.
실시예들에 따르면, 상기 제1 도전 패턴의 각 콘택부의 일 측벽은 상기 제1 발광 셀의 활성층 및 제2 도전형 반도체층과 마주하며, 타 측벽은 상기 이격 공간과 마주할 수 있다.
실시예들에 따르면, 상기 제1 도전 패턴은 상기 제2 발광 셀과 마주하는 측면에서 상기 제1 도전 패턴의 내부로 들어가는 오목부들을 포함하며, 상기 연결 패턴은 상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결된 콘택부들과 전기적으로 접촉하며 상기 제2 영역에서 상기 제1 영역으로 연장하는 볼록부들을 포함하고, 상기 오목부들과 상기 볼록부들은 서로 이격되며 서로 대응되는 구조를 가질 수 있다.
실시예들에 따르면, 상기 제1 도전 패턴은 상기 제1 도전 패턴의 콘택부들에 대응하는 위치에 외측으로 돌출된 돌출 영역들을 더 포함할 수 있다.
실시예들에 따르면, 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들 각각은 상기 제2 영역의 가장자리를 따라 배치되며, 상기 연결 패턴은 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들에 대응하는 위치에 외측으로 돌출된 돌출 영역들을 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 영역은 상기 제2 발광 셀과 마주하는 제1 측면, 상기 제 측면에 대향하는 제2 측면, 상기 제1 및 제2 측면들을 연결하는 제3 및 제4 측면들을 포함하고, 상기 제2 영역은 상기 제1 발광 셀과 마주하는 제1 측면, 상기 제 측면에 대향하는 제2 측면, 상기 제1 및 제2 측면들을 연결하는 제3 및 제4 측면들을 포함할 수 있다.
실시예들에 따르면, 상기 제1 영역에서, 상기 제1 도전 패턴의 콘택부들 중 상기 제2 발광 셀에 마주하는 콘택부들은, 상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들과 상기 제1 측면 사이의 공간에 배치될 수 있다.
실시예들에 따르면, 상기 제1 영역에서, 상기 제1 측면에 배치되는 제1 도전 패턴의 콘택부들의 전체 면적이 상기 제2 측면에 배치되는 제1 도전 패턴의 콘택부들의 전체 면적과 동일하거나 작으며, 상기 제2 영역에서, 상기 제1 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들의 전체 면적이 상기 제2 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들의 전체 면적과 동일하거나 작을 수 있다.
실시예들에 따르면, 상기 제1 도전 패턴의 콘택부들 각각은 동일한 구조를 가지며, 상기 제1 영역에서 상기 제1 측면에 배치되는 제1 도전 패턴의 콘택부들의 수가 상기 제2 측면에 배치되는 제1 도전 패턴의 콘택부들의 수보다 작으며, 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들 각각은 동일한 구조를 가지며, 상기 제2 영역에서 상기 제1 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결된 콘택부들의 수가 상기 제2 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결된 콘택부들의 수보다 작을 수 있다.
실시예들에 따르면, 상기 제1 도전 패턴의 콘택부들 중에서, 상기 제1 영역의 제2 및 제3 측면들에 의해 정의되는 모서리와 상기 제1 영역의 제2 및 제4 측면들에 의해 정의되는 모서리에 배치되는 콘택부들 각각은 'L'가 구조를 가지며, 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들 중에서, 상기 제2 영역의 제2 및 제3 측면들에 의해 정의되는 모서리와 상기 제2 영역의 제2 및 제4 측면들에 의해 정의되는 모서리에 배치되는 콘택부들 각각은 'L'가 구조를 가질 수 있다.
실시예들에 따르면, 상기 제1 및 제2 발광 셀들 각각은, 상기 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층과 전기적으로 접촉하는 오믹층, 상기 오믹층 상에 배치되며 복수의 홀들 갖는 절연층, 및 상기 절연층 상에 배치되며 상기 복수의 홀들을 통해 상기 오믹층에 콘택하는 콘택부들을 포함하는 반사층을 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 영역의 제1 및 제3 측면들 또는 상기 제1 영역의 제1 및 제4 측면들로 정의되는 모서리에 배치되며 상기 제1 도전 패턴에 전기적으로 연결되는 이웃하는 두 개의 콘택부들 사이에 상기 제1 발광 셀의 반사층의 일 콘택부가 배치되며, 상기 제2 영역의 상기 제1 및 제3 측면들 또는 상기 제2 영역의 제1 및 제4 측면들로 정의되는 모서리에 배치되며 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 이웃하는 두 개의 콘택부들 사이에 상기 제2 발광 셀의 반사층의 일 콘택부가 배치될 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 제1 및 제2 발광 셀들 사이 이격 공간과 오버랩되며, 상기 제1 및 제2 발광 셀들, 상기 제1 도전 패턴, 및 상기 연결 패턴과 절연되는 플로팅 패턴을 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 제2 영역에 배치되며, 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 도전 패턴을 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 제1 영역에서, 상기 제1 도전 패턴과 전기적으로 연결되는 제1 전극 패드, 및 상기 제2 영역에서, 상기 제2 도전 패턴과 전기적으로 연결되는 제2 전극 패드를 더 포함할 수 있다.
실시예들에 따르면, 상기 제2 영역에서 상기 연결 패턴은, 상기 제2 발광 셀의 중앙 부위에 위치하며 상기 제2 발광 셀의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부와, 상기 콘택부와 전기적으로 접촉하며 상기 제1 영역에서 상기 제2 영역 방향으로 돌출된 돌출부를 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 제2 영역에 배치되며, 상기 제2 도전형 반도체층과 전기적으로 연결되고, 상기 연결 패턴의 돌출부에 의해 분리된 제1 패턴부, 제2 패턴부, 및 상기 제1 및 제2 패턴부들을 연결하는 연결부를 포함하는 제2 도전 패턴을 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 제1 영역에서, 상기 제1 도전 패턴과 전기적으로 연결되는 제1 전극 패드, 및 상기 제2 영역에서, 상기 제2 도전 패턴의 제1 및 제2 패턴부들과 각각 전기적으로 연결되는 제2 전극 패드들을 더 포함할 수 있다.
실시예들에 따르면, 상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들은 상기 기판의 중심을 가로지르는 가상의 수직선에 대하여 일 측으로 치우쳐 배치될 수 있다.
실시예들에 따르면, 상기 제2 발광 셀에 마주하는 면에 배치된 상기 제1 도전 패턴의 콘택부들은 상기 수직선에 대하여 타 측으로 치우쳐 배치될 수 있다.
실시예들에 따르면, 상기 제1 발광 셀에 마주하는 면에 배치되고 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결된 콘택부들은 상기 수직선에 대하여 상기 일 측으로 치우쳐 배치될 수 있다.
실시예들에 따르면, 상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들은 상기 기판의 중심을 가로지르는 가상의 수직선에 대하여 대칭이게 배치될 수 있다.
실시예들에 따르면, 상기 제2 발광 셀에 마주하는 면에 배치되는 제1 도전 패턴의 콘택부들은 수직선에 대하여 대칭이게 배치되며, 상기 제1 발광 셀에 마주하는 면에 배치되며 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들은 상기 수직선에 대하여 대칭이게 배치될 수 있다.
한편, 상기 제1 발광 셀은 제1 도전형 반도체층을 공유하는 복수의 발광셀들로 분할될 수 있으며, 상기 제1 도전 패턴의 일 콘택부는 상기 복수의 발광셀들 사이의 영역에 배치될 수 있다.
나아가, 상기 제2 발광 셀은 제1 도전형 반도체층을 공유하는 복수의 발광셀들로 분할될 수 있으며, 상기 제2 도전 패턴은 각각 상기 제2 발광 셀의 복수의 발광 셀들 상에 배치될 수 있다.
또한, 상기 발광 소자는 상기 제1 영역에서 제1 도전 패턴에 전기적으로 접속된 복수의 제1 전극 패드들; 및 상기 제2 영역에서 상기 제2 도전 패턴에 전기적으로 접속된 복수의 제2 전극 패드들을 더 포함할 수 있으며, 상기 제1 전극 패드들은 각각 상기 제1 발광 셀의 복수의 발광셀들 중 하나상에 배치될 수 있고, 상기 제2 전극 패드들은 각각 상기 제2 발광 셀의 복수의 발광셀들 중 하나 상에 배치될 수 있다.
일 실시예에 있어서, 상기 연결 패턴은 제2 영역에서 제1 영역으로 연장하는 볼록부들을 포함할 수 있으며, 상기 볼록부들 중 적어도 하나는 상대적으로 폭이 좁은 넥(neck)을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 발광 소자는, 제2 발광 셀과 마주하는 제1 발광 셀의 가장자리에 배치되고 제1 도전형 반도체층과 전기적으로 연결된 일 제1 콘택부가, 제2 발광 셀에 인접하게 배치되고 제2 도전형 반도체층과 전기적으로 각각 연결된 이웃하는 두 개의 제2 콘택부들 사이에 배치됨으로써, 전자 및 정공의 이동 경로가 짧아져 높은 전류 스프레드(current spread) 특성을 가질 수 있다. 따라서, 발광 소자의 전체적인 광효율을 증대시킬 수 있다.
또한, 제1 및 제2 발광 셀들 사이 이격 공간에 배치된 연결 패턴의 외측면의 면적을 최소화함으로써, 기판과 연결 패턴 사이를 절연하는 제1 패시베이션막이 외부의 파티클 등에 의해 손상되는 경우 연결 패턴과 반도체층과의 접촉하는 가능성을 최소화할 수 있다.
도 1a은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 1b는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 1c는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 1d은 도 1a 내지 도 1c 각각의 발광 소자를 A-A'으로 절단한 단면도이다.
도 1e는 도 1a의 발광 소자를 B-B'으로 절단한 단면도이다.
도 2a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 2b는 도 2a의 발광 소자를 A-A'으로 절단한 단면도이다.
도 3a 내지 도 9a는 본 발명의 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 평면도들이다.
도 3b 내지 도 9b는 도 3a 내지 도 9a 각각의 발광 소자를 A-A'으로 절단한 단면도들이다.
도 10a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 10b는 도 10a의 발광 소자를 C-C'로 절단한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다.
또한, 본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 발광 소자를 상세히 설명한다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 1b는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이며, 도 1c는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이며, 도 1d는 도 1a 내지 도 1c 각각의 발광 소자를 A-A'으로 절단한 단면도이고, 도 1e는 도 1a의 발광 소자를 B-B'으로 절단한 단면도이다.
도 1a 내지 도 1e를 참조하면, 발광 소자는 기판(100), 복수의 발광 셀들(LEC1, LEC2), 제1 패시베이션막(114), 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 플로팅 패턴(floating pattern, 122), 제2 패시베이션막(124), 제1 전극 패드(126), 및 제2 전극 패드(128)를 포함할 수 있다.
기판(100)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로, 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘을 포함할 수 있다. 또한, 기판(100)은 패터닝된 사파이어 기판일 수 있다.
발광 셀들(LEC1, LEC2)은 기판(100) 상에서 이격 공간에 의해 서로 격리되어(isolated) 분리 배치될 수 있다. 일 실시예에 따르면, 각 발광 셀(LEC1, LEC2)은 경사진 측벽을 가질 수 있다.
발광 셀들(LEC1, LEC2) 각각은 기판(100) 상에 제1 도전형 반도체층(102), 활성층(104), 제2 도전형 반도체층(106), 오믹층(108), 절연층(110), 및 반사층(112)을 포함할 수 있다.
제1 도전형 반도체층(102), 활성층(104) 및 제2 도전형 반도체층(106) 각각은 Ⅲ-Ⅴ계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 이 경우, 제1 도전형 반도체층(102)은 n형 불순물, 예컨대 실리콘(Si)이 도핑된 질화갈륨계 반도체층일 수 있다. 제2 도전형 반도체층(106)은 p형 불순물, 예컨대 마그네슘(Mg)이 도핑된 질화갈륨계 반도체층일 수 있다. 이와는 다르게, 제1 도전형 반도체층(102)은 p형 반도체층이며, 제2 도전형 반도체층(106)은 n형 반도체층일 수 있다. 한편, 제1 도전형 반도체층(102) 및 제2 도전형 반도체층(106)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 활성층(104)은 다중양자우물구조(MQW, multi quantum well)를 포함할 수 있고, 원하는 피크 파장의 광을 방출하도록 그 조성비가 결정될 수 있다. 예를 들어, 활성층(104)은 UV 파장 대역의 피크 파장을 갖는 광 또는 청색 파장 대역의 피크 파장을 갖는 광을 방출할 수 있다.
본 실시예에서는 두 개의 발광 셀들(LEC1, LEC2)을 예시적으로 설명하기로 하나, 본 발명이 발광 셀의 수량을 이로 한정하는 것은 아니다. 설명의 용이함을 위하여 이하, 두 개의 발광 셀들(LEC1, LEC2) 각각을 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2)이라 한다.
기판(100)은 제1 발광 셀(LEC1)이 배치되는 제1 영역(AR1)과, 제2 발광 셀(LEC2)이 배치되는 제2 영역(AR2)을 포함할 수 있다. 제1 영역(AR1) 및 제2 영역(AR2) 각각은 평면적 관점에서, 제1 방향(DR1)을 장변 방향으로 갖는 직사각형 구조를 가질 수 있다. 일 예로, 제1 영역(AR1) 및 제2 영역(AR2) 각각은 제1 방향(DR1)으로 연장하고 제2 발광 셀(LEC2)에 인접한 제1 측면(SD1), 제1 측면(SD1)에 대향하는 제2 측면(SD2), 제1 방향(DR1)과 수직인 제2 방향(DR2)으로 연장하고 제1 측면(SD1) 및 제2 측면(SD2)을 연결하는 제3 측면(SD3) 및 제4 측면(SD4)을 포함할 수 있다.
일 실시예에 따르면, 각 발광 셀(LEC1, LEC2)은 가장자리 부분이 식각되어 제1 도전형 반도체층(102)을 노출시키는 면을 제1 면(S1)으로 정의한다. 또한, 발광 셀(LEC1, LEC2)에서 오믹층(108)의 상부면과 동일 평면의 면을 제2 면(S2)으로 정의한다. 일 실시예에 따르면, 평면적 관점에서, 각 발광 셀(LEC1, LEC2)은 제1 방향(DR1)을 장변 방향으로 갖는 직사각형 구조를 가질 수 있다. 또한, 평면적 관점에서 제2 면(S2)은 전체적으로 직사각형 구조를 가지되, 발광 셀의 내부로 들어간 오목한 영역들을 포함할 수 있다. 제2 면(S2)의 오목한 영역들에 의해 노출되는 제1 면(S1)의 영역들은 제1 면(S1)의 볼록부들(102C)이라 한다.
도 1b에 도시된 실시예에 따르면, 발광 셀들(LEC1, LEC2) 중 하나(LEC1)에는 그 중앙 부위에 제1 도전형 반도체층(102)을 노출시키도록 제1 투명 전극(108), 제2 도전형 반도체층(106), 및 활성층(104)을 관통하는 개구들을 더 형성될 수 있다. 개구들 각각은 제3 면들(S3)을 노출시킬 수 있다. 일 실시예에 따르면, 제3 면(S3)은 제1 면(S1)과 실질적으로 동일한 평면일 수 있다.
도 1a 내지 도 1e를 참조하면, 오믹층(108)은 제2 도전형 반도체층(106) 상에 배치되어, 제2 도전형 반도체층(106)과 전기적으로 접촉할 수 있다. 오믹층(108)으로는 ITO(Indium Tin Oxide) 또는 ZnO(Zinc oxide)와 같은 투명 산화물층(Transparent Conductive Oxide: TCO)이 사용될 수 있다.
절연층(110)은 오믹층(108) 상에 배치될 수 있다. 절연층(110)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 절연층(110)은 오믹층(108)을 노출시키는 복수의 홀들(HL)을 가질 수 있다. 일 실시예에 따르면, 절연층(110)의 복수의 홀들(HL)은 규칙적으로 배열될 수 있다. 일 예로, 제1 행의 복수의 홀들(HL)은 서로 등간격으로 이격될 수 있다. 제1 행에 이웃하는 제2 행의 복수의 홀들(HL)은 서로 등간격으로 이격되되, 제1 행에서 이웃하는 홀들(HL) 사이에 제2 행의 일 홀(HL)이 배치될 수 있다. 제1 행의 홀들(HL) 및 제2 행의 홀들(HL)의 구조가 제1 방향(DR1)에 수직인 제2 방향(DR2)으로 반복되어 배열될 수 있다.
일 실시예에 따르면, 절연층(110)은 오믹층(108)을 덮고, 오믹층(108)의 상부면으로부터 연장되어 제2 면(S2) 및 제1 면(S1) 사이를 연결하는 측벽을 덮는 연장부(110a)를 포함할 수 있다. 이때, 측벽은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층의 측면을 포함할 수 있다.
반사층(112)은 절연층(110) 상에 배치될 수 있다. 반사층(112)은 발광층으로부터 발생된 광을 기판(100) 방향으로 반사시킬 수 있다. 반사층(112)은 Ag 또는 Al과 같은 반사율이 높은 금속을 포함할 수 있다. 반사층(112)은 절연층(110)의 복수의 홀들(HL)을 매립하며 오믹층(108)과 전기적으로 접촉하는 제1 콘택부들(CT1)을 포함할 수 있다. 제1 콘택부들(CT1)은 절연층(110)의 홀들(HL)의 구조 및 배치와 실질적으로 동일한 구조 및 배치를 가질 수 있다.
제1 패시베이션막(114)은 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 상에서, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이를 완전하게 매립하지 않도록 균일한 두께를 가지며 증착될 수 있다. 제1 패시베이션막(114)은 실리콘산화물(SiO2) 및 티탄산화물(TiO2)이 교번 적층된 DBR(Distributed Bragg Reflector), 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx) 중 하나를 포함할 수 있다.
일 실시예에 따르면, 제1 패시베이션막(114)은 제1 영역(AR1)의 가장자리를 따라 제1 면(S1)의 제1 도전형 반도체층(102)을 노출시키는 제1 홀들(H1), 제1 영역(AR1)에 배치된 제1 발광 셀(LEC1)의 반사층(112)을 노출시키는 제2 홀들(H2), 제2 영역(AR2)의 가장자리를 따라 제1 면(S1)의 제1 도전형 반도체층(102)을 노출시키는 제3 홀들(H3), 및 제2 영역(AR2)에 배치된 제2 발광 셀(LEC2)의 반사층(112)을 노출시키는 제4 홀들(H4)을 포함할 수 있다.
도 1a, 도 1b, 도 1d, 및 도 1e에 도시된 실시예에 따르면, 제1 홀들(H1)은 제1 영역(AR1)에서 제1 도전형 반도체층(102)의 볼록부들(102C) 각각을 노출시킬 수 있다. 평면적 관점에서, 제1 영역(AR1)의 제1 측면(SD1) 및 제2 측면(SD2)에 인접하게 배치되는 제1 홀들(H1)은 제1 방향(DR1)으로 연장하는 직사각형 구조이며, 제1 영역(AR1)의 제3 측면(SD3) 및 제4 측면(SD4)에 인접하게 배치되는 제1 홀들(H1)은 제2 방향(DR2)으로 연장하는 직사각형 구조를 가질 수 있다. 이 경우, 제1 홀들(H1) 각각의 크기 및 구조를 실질적으로 동일할 수 있다.
도 1c에 도시된 실시예에 따르면, 제1 홀들(H1) 중에서, 제1 내지 제4 측면들(SD1, SD2, SD3, SD4)에 나란하게 배치되는 제1 홀들(H1)은 제1 영역(AR1)에서 볼록부들(102C)에 의해 노출되는 제1 도전형 반도체층(102) 각각을 노출시킬 수 있다. 평면적 관점에서, 제1 영역(AR1)의 제1 측면(SD1) 및 제2 측면(SD2)에 인접하게 배치되는 제1 홀들(H1)은 제1 방향(DR1)으로 연장하는 직사각형 구조이며, 제1 영역(AR1)의 제3 측면(SD3) 및 제4 측면(SD4)에 인접하게 배치되는 제1 홀들(H1)은 제2 방향(DR2)으로 연장하는 직사각형 구조를 가질 수 있다. 또한, 제1 홀들(H1) 중에서, 제2 측면(SD2) 및 제3 측면(SD3)에 의해 정의되는 모서리와 제2 측면(SD2) 및 제4 측면(SD4)에 의해 정의되는 모서리 각각에 배치되는 제1 홀들(H1)은 평면적 관점에서 'L'자 구조 가질 수 있다. 구체적으로 설명하면, 제2 측면(SD2) 및 제3 측면(SD3)에 의해 정의되는 모서리에 배치되는 제1 홀(H1)은 제2 측면(SD2)을 따라 연장하고 모서리 부분에서 꺾여 제3 측면(SD3)을 따라 연장할 수 있다. 이때, 제2 측면(SD2)을 따라 연장하는 부분의 길이와 제3 측면(SD3)을 따라 연장하는 부분의 길이는 실질적으로 동일할 수 있다. 또한, 제2 측면(SD2) 및 제4 측면(SD4)에 의해 정의되는 모서리에 배치되는 제1 홀(H1)은 제2 측면(SD2)을 따라 연장하고 모서리 부분에서 꺾여 제4 측면(SD4)을 따라 연장할 수 있다. 이때, 제2 측면(SD2)을 따라 연장하는 부분의 길이와 제4 측면(SD4)을 따라 연장하는 부분의 길이는 실질적으로 동일할 수 있다. 도 1c에 도시된 바와 같이, 'L'자 구조를 갖는 제1 홀들(H1)은 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2)이 마주하는 부분, 즉, 제1 측면(SD1) 및 제3 측면(SD3)에 의해 정의되는 모서리 또는 제1 측면(SD1)과 제4 측면(SD4)에 의해 정의되는 모서리에는 형성되지 않는다.
도 1a 내지 도 1e를 참조하면, 제2 홀들(H2)은 제1 영역(AR1)의 제1 측면(SD1)에 인접하게 배치되고, 제1 발광 셀(LEC1)의 반사층(112)을 노출시킬 수 있다. 제2 홀들(H2)은 서로 등간격으로 이격될 수 있다. 일 예로, 제2 홀들(H2) 각각은 평면적 관점에서 정사각형 구조를 가질 수 있다. 일 실시예에 따르면, 이웃하는 두 개의 제2 홀들(H2) 사이에 일 제1 홀(H1)이 배치될 수 있다.
제3 홀들(H3)은 제2 발광 셀(LEC2)의 제1 도전형 반도체층(102)의 볼록부들(102C)을 각각 노출시킬 수 있다. 도 1a 및 도 1b에 도시된 실시예에 따르면, 평면적 관점에서, 제2 영역(AR2)의 제1 측면(SD1) 및 제2 측면(SD2)에 인접하게 배치되는 제3 홀들(H3)은 제1 방향(DR1)으로 연장하는 직사각형 구조이며, 제2 영역(AR2)의 제3 측면(SD3) 및 제4 측면(SD4)에 인접하게 배치되는 제3 홀들(H3)은 제2 방향(DR2)으로 연장하는 직사각형 구조를 가질 수 있다. 이 경우, 제3 홀들(H3) 각각의 크기 및 구조를 실질적으로 동일할 수 있다.
도 1c에 도시된 실시예에 따르면, 제3 홀들(H3) 중에서, 제1 내지 제4 측면들(SD1, SD2, SD3, SD4)에 나란하게 배치되는 제3 홀들(H3)은 제2 영역(AR2)에서 볼록부들(102C)에 의해 노출되는 제1 도전형 반도체층(102) 각각을 노출시킬 수 있다. 평면적 관점에서, 제2 영역(AR2)의 제1 측면(SD1) 및 제2 측면(SD2)에 인접하게 배치되는 제3 홀들(H3)은 제1 방향(DR1)으로 연장하는 직사각형 구조이며, 제2 영역(AR2)의 제3 측면(SD3) 및 제4 측면(SD4)에 인접하게 배치되는 제3 홀들(H3)은 제2 방향(DR2)으로 연장하는 직사각형 구조를 가질 수 있다. 또한, 제3 홀들(H3) 중에서, 제2 측면(SD2) 및 제3 측면(SD3)에 의해 정의되는 모서리와 제2 측면(SD2) 및 제4 측면(SD4)에 의해 정의되는 모서리 각각에 배치되는 제3 홀들(H3)은 평면적 관점에서 'L'자 구조 가질 수 있다. 구체적으로 설명하면, 제2 측면(SD2) 및 제3 측면(SD3)에 의해 정의되는 모서리에 배치되는 제3 홀(H3)은 제2 측면(SD2)을 따라 연장하고 모서리 부분에서 꺾여 제3 측면(SD3)을 따라 연장할 수 있다. 이때, 제2 측면(SD2)을 따라 연장하는 부분의 길이와 제3 측면(SD3)을 따라 연장하는 부분의 길이는 실질적으로 동일할 수 있다. 또한, 제2 측면(SD2) 및 제4 측면(SD4)에 의해 정의되는 모서리에 배치되는 제3 홀(H3)은 제2 측면(SD2)을 따라 연장하고 모서리 부분에서 꺾여 제4 측면(SD4)을 따라 연장할 수 있다. 이때, 제2 측면(SD2)을 따라 연장하는 부분의 길이와 제4 측면(SD4)을 따라 연장하는 부분의 길이는 실질적으로 동일할 수 있다. 도 1c에 도시된 바와 같이, 'L'자 구조를 갖는 제3 홀들(H3)은 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2)이 마주하는 부분, 즉, 제1 측면(SD1) 및 제3 측면(SD3)에 의해 정의되는 모서리 또는 제1 측면(SD1)과 제4 측면(SD4)에 의해 정의되는 모서리에는 형성되지 않는다.
도 1a 내지 도 1e를 참조하면, 제4 홀들(H4)은 제2 발광 셀(LEC2)의 반사층(112)을 노출시킬 수 있다. 제4 홀들(H4)은 서로 등간격으로 이격되어 배치될 수 있다. 일 예로, 제4 홀들(H4) 각각은 평면적 관점에서 제1 방향(DR1)으로 연장하는 직사각형 구조를 가질 수 있다.
도 1b의 실시예에 따르면, 제1 패시베이션막(114)은 제1 영역(AR1)의 제1 발광 셀(LEC1)의 제3 면들(S3)을 노출시키는 제5 홀들(H5)을 더 포함할 수 있다. 제5 홀들(H5)은 제1 발광 셀(LEC1)의 중앙 부위의 제1 도전형 반도체층(102)을 노출시킬 수 있다. 제5 홀들(H5)은 서로 등간격으로 이격되어 배치될 수 있다. 일 예로, 제5 홀들(H5) 각각은 평면적 관점에서 원형 구조를 가질 수 있다.
도 1a 내지 도 1e를 참조하면, 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122)은 제1 패시베이션막(114) 상에 배치될 수 있다. 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122) 각각은 Ag 또는 Al과 같은 반사율이 높은 금속을 포함하며, 발광층으로부터 발생된 광을 기판(100) 방향으로 반사시킬 수 있다.
제1 도전 패턴(116)은 평면적 관점에서 전체적으로 사각형 구조를 가지되, 제1 영역(AR1)의 제1 측면(SD1)에서 제1 영역(AR1) 내부로 들어가는 오목부들(116C)을 포함할 수 있다. 제1 도전 패턴(116)은 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이의 이격 공간을 덮지 않고 제1 영역(AR1) 내에 배치될 수 있다.
제1 도전 패턴(116)은 제1 영역(AR1)에서, 제1 패시베이션막(114)의 제1 홀들(H1)을 매립하며 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제2 콘택부들(CT2)을 포함할 수 있다. 일 실시예에 따르면, 제1 도전 패턴(116)은 제2 콘택부들(CT2)을 덮으며, 제1 발광 셀(LEC1)의 외측으로 돌출된 복수의 돌출 영역들(PT)을 가질 수 있다.
일 실시예에 따르면, 각 제2 콘택부(CT2)의 일 측벽은 제1 활성층(104)과 마주하며 타 측벽은 바깥쪽으로 개방되어 있으며, 이격 공간과 마주할 수 있다. 예컨대, 제2 콘택부(CT2)의 일 측벽은 제1 도전형 반도체층(102)의 일부 및 제1 활성층(104)과 마주할 수 있다. 즉, 제2 콘택부(CT2)는 제1 활성층(104), 제2 도전형 반도체층(106), 오믹층(108), 및 반사층(110)을 식각하여 관통하는 홀의 구조가 아니라, 제1 활성층(104), 제2 도전형 반도체층(106), 오믹층(108), 및 반사층(110)에 의해 노출된 제1 도전형 반도체층(102)과 제1 패시베이션막(114)의 제1 홀(H1)을 통해 선택적으로 연결되는 구조를 가질 수 있다.
도 1b에 도시된 실시예에 따르면, 제1 도전 패턴(116)은 제1 영역(AR1)에서, 제1 패시베이션막(114)의 제5 홀들(H5)을 매립하며 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제6 콘택부들(CT6)을 더 포함할 수 있다.
도 1a, 도 1b, 도 1d, 및 도 1e에 도시된 실시예에 따르면, 제2 콘택부들(CT2) 각각은 평면적 관점에서 제1 내지 제4 측면들(SD1, SD2, SD3, SD4)에 평행한 직사각형 구조를 가질 수 있다. 일 예로, 제1 및 제2 측면(SD1, SD2)에 인접하게 배치된 제2 콘택부들(CT2) 각각은 제1 방향(DR1)으로 연장하는 직사각형 구조를 가지며, 제3 및 제4 측면들(SD3, SD4)에 인접하게 배치된 제2 콘택부들(CT2) 각각은 제2 방향(DR2)으로 연장하는 직사각형 구조를 가질 수 있다.
일 실시예에 따르면, 제1 영역(AR1)에서 제1 측면(SD1)에 배치되는 제2 콘택부들(CT2)의 전체 면적이 제2 측면(SD2)에 배치되는 제2 콘택부들(CT2)의 전체 면적보다 작을 수 있다. 일 예로, 제2 콘택부들(CT2) 각각이 동일한 크기를 가질 경우, 제1 측면(SD1)에 배치되는 제2 콘택부들(CT2)의 수가 제2 측면(SD2)에 배치되는 제2 콘택부들(CT2)의 수보다 작을 수 있다. 또한, 제1 측면(SD1)에 배치된 제2 콘택부들(CT2)은 기판(100)의 중심을 가로지르는 가상의 수직선(VTL)에 대하여 일 측으로 치우쳐 배치될 수 있다. 일 예로, 세 개의 제2 콘택부들(CT2)은 서로 등간격으로 이격되며, 세 개의 제2 콘택부들(CT2) 중 중앙에 배치된 제2 콘택부(CT2)의 중심이 가상의 수직선(VTL)에 대하여 일 측으로 벗어날 수 있다.
도 1c에 도시된 실시예에 따르면, 제1 내지 제4 측면들(SD1, SD2, SD3, SD4)에 나란하게 배치되는 제2 콘택부들(CT2) 각각은 제1 내지 제4 측면들(SD1, SD2, SD3, SD4)에 평행한 직사각형 구조를 가질 수 있다. 일 예로, 제1 및 제2 측면들(SD1, SD2)에 배치된 제2 콘택부들(CT2) 각각은 제1 방향(DR1)으로 연장된 사각형 구조를 가지며, 제3 및 제4 측면들(SD3, SD4)에 배치된 제2 콘택부들(CT2) 각각은 제2 방향(DR2)으로 연장된 사각형 구조를 가질 수 있다. 또한, 제2 측면(SD2) 및 제3 측면(SD3)에 의해 정의되는 모서리와 제2 측면(SD2) 및 제4 측면(SD4)에 의해 정의되는 모서리 각각에 배치되는 제2 콘택부들(CT2C) 각각은 평면적 관점에서 'L'자 구조를 가질 수 있다. 일 실시예에 따르면, 제1 영역(AR1)에서 제1 측면(SD1)에 배치되는 제2 콘택부들(CT2)의 전체 면적이 제2 측면(SD2)에 배치되는 제2 콘택부들(CT2)의 전체 면적과 실질적으로 동일하거나 작을 수 있다. 또한, 제1 측면(SD1)에 배치된 제2 콘택부들(CT2)은 가상의 수직선(VTL)에 대하여 대칭으로 배치될 수 있다. 일 예로, 두 개의 제2 콘택부들(CT2) 사이의 중심이 가상의 수직선(VTL) 상에 배치될 수 있다.
도 1a 내지 도 1e를 참조하면, 제2 도전 패턴(118)은 제2 영역(AR2)에서, 제1 패시베이션막(114)의 제4 홀들(H4)을 매립하며 반사층(112)과 전기적으로 접촉하는 제3 콘택부들(CT3)을 포함할 수 있다. 일 실시예에 따르면, 제2 도전 패턴(118)은 평면적으로 사각형 구조를 가질 수 있다. 또한, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이의 이격 공간을 덮지 않고 제2 영역(AR2) 내에 배치될 수 있다.
연결 패턴(120)은 제1 영역(AR1)에서 제1 패시베이션막(114)의 제2 홀들(H2)을 매립하며 반사층(112)과 전기적으로 접촉하는 제4 콘택부들(CT4)과, 제2 영역(AR2)에서 제1 패시베이션막(114)의 제3 홀들(H3)을 매립하며 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제5 콘택부들(CT5)을 포함할 수 있다. 연결 패턴(120)은 제1 발광 셀(LEC1)의 반사층(112)(제2 도전형 반도체층(106))과 제2 발광 셀(LEC2)의 제1 도전형 반도체층(102)을 전기적으로 연결시킬 수 있다.
일 실시예에 따르면, 연결 패턴(120)은 평면적 관점에서, 제2 도전 패턴(118)과 이격되고 제2 도전 패턴(118)을 감싸는 사각링 구조를 가지되, 제2 영역(AR2)의 제1 측면(SD1)으로부터 제1 영역(AR1)으로 볼록부들(120C)을 포함할 수 있다. 연결 패턴(120)의 볼록부들(120C) 각각은 제4 콘택부들(CT4)과 각각 전기적으로 접촉할 수 있다. 또한, 연결 패턴(120)의 볼록부들(120C) 각각은 제1 도전 패턴(116)의 오목부들(116C) 각각과 이격되며, 서로 대응되는 구조를 가질 수 있다. 일 실시예에 따르면, 연결 패턴(120)은 제5 콘택부들(CT5) 각각을 덮으며, 제2 발광 셀(LEC2)의 외측으로 돌출된 돌출 영역들(PT)을 가질 수 있다. 일 예로, 연결 패턴(120)의 돌출 영역들(PT)은 제2 영역의 제2 측면(SD2), 제3 측면(SD3), 및 제4 측면(SD4)에 배치될 수 있다.
일 실시예에 따르면, 제1 영역에서, 제2 콘택부들(CT2) 중에서 제1 측면(SD1)에 인접하게 배치되는 제2 콘택부들(CT2)은, 제4 콘택부들(CT4)과 제1 측면(SD1) 사이 공간에 배치될 수 있다.
도 1a, 도 1b, 도 1d, 및 도 1e에 도시된 실시예에 따르면, 제4 콘택부들(CT4)은 기판(100)의 중심을 가로지르는 가상의 수직선(VTL)에 대하여 타 측으로 치우쳐 배치될 수 있다. 일 에로, 세 개의 제4 콘택부들(CT4)이 등간격으로 서로 이격되며, 세 개의 제4 콘택부들(CT4) 중 중앙에 배치된 제4 콘택부(CT4)의 중심이 가상의 수직선(VTL)에 대하여 타 측으로 벗어날 수 있다. 도 1c에 도시된 실시예에 따르면, 제4 콘택부들(CT4)은 가상의 수직선(VTL)에 대하여 대칭으로 배치될 수 있다. 일 예로, 세 개의 제4 콘택부들(CT4)은 서로 등간격으로 이격되며, 세 개의 제4 콘택부들(CT4) 중 중앙에 배치된 제4 콘택부(CT4)의 중심이 가상의 수직선(VTL) 상에 배치될 수 있다.
도 1a 내지 도 1e를 참조하면, 연결 패턴(120)은 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이의 이격 공간을 부분적으로 덮을 수 있다. 연결 패턴(120)은 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 각각의 활성층(108)로부터 발생되는 광을 기판(100) 방향으로 반사시킬 수 있다. 일 예로, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이 이격 공간에 연결 패턴(120)뿐만 아니라 플로팅 패턴들(120)이 구비됨으로써, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이 이격 공간의 40% 이상을 반사 가능한 물질로 이루어진 패턴으로 덮음으로써, 활성층(108)으로부터 발생되는 광의 반사율을 향상시킬 수 있다.
한편, 일 실시예에 따르면, 연결 패턴(120)은 발광 소자의 가장자리 영역을 덮지 않는 구조를 가질 수 있다. 연결 패턴(120)과 기판(100) 사이는 제1 패시베이션막(114)에 의해 절연되는데, 제1 패시베이션막(114)이 외부 파티클 등으로 인해 손상되어 깨지거나 손상되는데, 제1 패시베이션막(114)이 깨지거나 손상되어 연결 패턴(120)과 제1 도전형 반도체층(102)과 접촉할 가능성이 있다. 특히, 발광 소자의 가장자리 영역에 위치한 제1 패시베이션막(114)이 외부 파티클에 더욱 취약할 수 있다. 따라서, 이러한 가능성을 최소화하기 위하여 발광 소자의 가장자리에서 연결 패턴(120)이 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이 이격 공간을 덮지 않는 구조를 가질 수 있다.
일 실시예에 따르면, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이 이격 공간에서는 발광이 미약한 부분이 형성될 수 있기 때문에 암부가 생성될 수 있다. 또한, 오믹층의 두께가 200A으로 얇아 전류 스프레딩 효과가 균일하지 않을 수 있다. 따라서, 본 실시예에서, 제2 도전형 반도체층(106)과 전기적으로 연결되는 이웃하는 두 개의 제4 콘택부들(CT4) 사이에, 제1 도전형 반도체층(102)과 전기적으로 연결되는 하나의 제2 콘택부(CT2)가 배치됨으로써, 전자 및 정공이 재결합하기 용이하여, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이 이격 공간에서도 제1 발광 셀 및 제2 발광 셀의 다른 부분들과 균일한 발광 특성을 나타낼 수 있다.
또한, 일 실시예에 따르면, 제1 영역(AR1)에서 제1 측면(SD1) 및 제4 측면(SD4)으로 정의된 모서리에 일 제1 콘택부(CT1)가 배치되며, 제1 측면(SD1) 및 제4 측면(SD4)으로 정의된 모서리 양측에 제2 콘택부들(CT2)이 배치될 수 있다. 제1 콘택부(CT1)는 제2 도전형 반도체층(106)과 전기적으로 연결되며 제2 콘택부들(CT2)은 제1 도전형 반도체층(102)과 전기적으로 연결될 수 있다. 따라서, 이웃하는 두 개의 제2 콘택부들(CT2) 사이에 제1 콘택부(CT1)이 배치되는 것으로 정공 및 전자가 이동하는 거리가 짧아져 높은 전류 스프레드 특성을 보일 수 있다. 동일하게, 제2 영역(AR2)에서 제1 측면(SD1) 및 제3 측면(SD3)으로 정의된 모서리에 일 제1 콘택부(CT1)가 배치되며, 제1 측면(SD1) 및 제3 측면(SD3)으로 정의된 모서리 양측에 제5 콘택부들(CT5)이 배치될 수 있다. 제1 콘택부(CT1)는 제2 도전형 반도체층(106)과 전기적으로 연결되며 제5 콘택부들(CT5)은 제1 도전형 반도체층(102)과 전기적으로 연결될 수 있다. 따라서, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이 이격 공간에서 발광 소자의 다른 부분들과 균일한 발광 특성을 나타낼 수 있다.
도 1a 내지 도 1e을 참조하면, 플로팅 패턴(122)은 제1 도전 패턴(116), 제2 도전 패턴(118), 및 연결 패턴(120)과 전기적으로 절연되며, 제1 및 제2 발광 셀들(LEC1, LEC2) 각각과도 전기적으로 절연될 수 있다. 일 실시예에 따르면, 평면적 관점에서 플로팅 패턴(122)은 제1 도전 패턴(118) 및 연결 패턴(120) 사이에 배치될 수 있다. 일 예로, 플로팅 패턴(122)의 일 면은 제1 도전 패턴(116)에 대응되고 플로팅 패턴(122)의 타 면은 연결 패턴(120)에 대응되는 구조를 가질 수 있다. 플로팅 패턴은 Ag 또는 Al과 같이 반사율이 높은 금속을 포함함으로써, 제1 활성층 및 제2 활성층으로부터 발생되는 광을 기판 쪽으로 반사시킬 수 있다. 또한, 금속을 포함하는 플로팅 패턴(122)이 제공됨으로써, 발광 소자에서 발생되는 열을 보다 효율적으로 방출시킬 수 있다.
제2 패시베이션막(124)이 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122) 상에 배치될 수 있다. 제2 패시베이션막(124)은 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122)이 배치된 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이를 완전하게 매립하지 않으며 균일한 두께로 증착될 수 있다. 한편, 제2 패시베이션막(124)은 실리콘산화물(SiO2) 및 티탄산화물(TiO2)이 교번 적층된 DBR, 실리콘산화물(SiO2) 또는 실리콘질화물(SiNx) 중 하나를 포함할 수 있다. 일 예로, 제1 패시베이션막(114)이 실리콘산화물(SiO2) 및 티탄산화물(TiO2)이 교번 적층된 DBR을 포함하고, 제2 패시베이션막(124)이 실리콘산화물(SiO2) 및 티탄산화물(TiO2)이 교번 적층된 DBR을 포함하는 경우, 제2 패시베이션막(124)의 실리콘산화물(SiO2) 및 티탄산화물(TiO2)의 교번 순서 및 성분비가 제1 패시베이션막(114)의 실리콘산화물(SiO2) 및 티탄산화물(TiO2)의 교번 순서 및 성분비와는 상이할 수 있다.
일 실시예에 따르면, 제2 패시베이션막(124)은 제1 도전 패턴(116)을 노출시키는 제1 개구(OP1) 및 제2 도전 패턴(118)을 노출시키는 제2 개구(OP2)를 포함할 수 있다.
제1 전극 패드(126) 및 제2 전극 패드(128)는 제2 패시베이션막(124) 상에 배치될 수 있다. 제1 전극 패드(126) 및 제2 전극 패드(128) Ni 및 Ti가 교번 적층된 구조를 가질 수 있다.
제1 전극 패드(126)는 제1 개구(OP1)를 매립하여 제1 도전 패턴(116)과 전기적으로 연결될 수 있다. 전술한 바와 같이, 제1 전극 패드(126)는 제1 도전 패턴(116)을 통해, 제1 도전 패턴(116)의 제2 콘택부들(CT2)과 전기적으로 접촉된 제1 도전형 반도체층(102)과 전기적으로 연결될 수 있다. 일 예로, 제1 도전형 반도체층(102)이 n형 반도체층일 경우, 제1 전극 패드(126)를 통해 음의 전압이 인가될 수 있다.
제2 전극 패드(128)는 제2 개구(OP2)를 매립하여 제2 도전 패턴(118)과 전기적으로 연결될 수 있다. 전술한 바와 같이, 제2 전극 패드(128)는, 제2 도전 패턴(118)의 제3 콘택부들(CT3)과 전기적으로 접촉된 반사층(112)을 통해 오믹층(108)과 전기적으로 접촉된 제2 도전형 반도체층(106)과 전기적으로 연결될 수 있다. 일 예로, 제2 도전형 반도체층(106)이 p형 반도체층일 경우, 제2 전극 패드(128)를 통해 양의 전압이 인가될 수 있다.
도 2a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 2b는 도 2a의 발광 소자를 A-A'으로 절단된 단면도이다.
도 2a 및 도 2b를 참조하면, 발광 소자는 기판(100), 복수의 발광 셀들(LEC1, LEC2), 제1 패시베이션막(114), 제1 도전 패턴(116), 제2 도전 패턴(118_1, 118_2, 118C), 연결 패턴(120), 플로팅 패턴(122), 제2 패시베이션막(124), 제1 전극 패드(126), 및 제2 전극 패드들(128_1, 128_2)을 포함할 수 있다.
제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2)은 기판(100) 상에서 서로 이격되어 배치될 수 있다. 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 각각은, 제1 도전형 반도체층(102), 활성층(104), 제2 도전형 반도체층(106), 오믹층(108), 절연층(110), 및 반사층(112)을 포함할 수 있다. 절연층(110)은 복수의 홀들을 포함할 수 있다. 또한, 반사층(112)은 절연층(110)의 복수의 홀들을 매립하는 제1 콘택부들(CT1)을 포함할 수 있다.
일 실시예에 따르면, 제2 발광 셀(LEC2)은 가장자리 부분이 식각되어 제1 도전형 반도체층(102)을 노출시키는 제1 면(S1), 및 제2 발광 셀(LEC2)의 중앙의 일부가 패터닝되어 제1 도전형 반도체층(102)을 노출시키는 제4 면(S4)을 가질 수 있다. 제1 면(S1) 및 제4 면(S4)은 동일 평면일 수 있다.
제1 패시베이션막(114)은 제1 영역(AR1)의 제1 면(S1)의 제1 도전형 반도체층(102)을 노출시키는 제1 홀들(H1), 제1 영역(AR1)의 제1 측면(SD1)에 인접하며 반사층(112)을 노출시키는 제2 홀들(H2), 제2 영역(AR2)의 제1 면(S1)의 제1 도전형 반도체층(102)을 노출시키는 제3 홀들(H3), 제2 영역(AR2)의 반사층(112)을 노출시키는 제4 홀들(H4), 및 제1 영역(AR1)의 중앙의 제4 면(S4)의 제1 도전형 반도체층(102)을 노출시키는 제6 홀(H6)을 포함할 수 있다.
제1 도전 패턴(116), 제2 도전 패턴(118_1, 118_2, 118C), 및 연결 패턴(120)은 제1 패시베이션막(114) 상에 배치될 수 있다.
제1 도전 패턴(116)은 제1 영역(AR1)에서, 제1 패시베이션막(114)의 제1 홀들(H1)을 매립하며 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제2 콘택부들(CT2)을 포함할 수 있다.
제2 도전 패턴(118_1, 118_2, 118C)은 제2 영역(AR2)에서, 제1 패시베이션막(114)의 제4 홀들(H4)을 매립하며 반사층(112)과 전기적으로 접촉하는 제3 콘택부들(CT3)을 포함할 수 있다. 일 실시예에 따르면, 제2 도전 패턴(118_1, 118_2, 118C)은 제6 홀(H6)을 덮지 않으며, 제6 홀(H6)과 이격되는 구조를 가질 수 있다. 일 예로, 평면적 관점에서, 제2 도전 패턴(118_1, 118_2, 118C)은 제6 홀(H6)을 기준으로 양쪽으로 각각 배치된 제1 패턴부(118_1) 및 제2 패턴부(118_2)를 포함하고 제1 패턴부(118_1) 및 제2 패턴부(118_2)를 연결하는 연결부(118C)를 포함할 수 있다. 제1 패턴부(118_1) 및 제2 패턴부(118_2) 각각은 제3 콘택부들(CT3)과 각각 전기적으로 접촉할 수 있다.
연결 패턴(120)은 제1 영역(AR1)에서 제1 패시베이션막(114)의 제2 홀들(H2)을 매립하며 반사층(112)과 전기적으로 접촉하는 제4 콘택부들(CT4)과, 제2 영역(AR2)에서 제1 패시베이션막(114)의 제3 홀들(H3)을 매립하며 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제5 콘택부들(CT5)과, 제2 영역(AR2)에서 제1 패시베이션막(114)의 제6 홀(H6)을 매립하며 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제7 콘택부(CT7)를 포함할 수 있다. 일 실시예에 따르면, 연결 패턴(120)은 평면적 관점에서 제2 도전 패턴(118_1, 118_2, 118C)을 감싸는 사각링 구조 가지며, 제2 영역(AR2)에서 제1 영역(AR1)으로 연장하며 제4 콘택부들(CT4)과 각각 전기적으로 접촉하는 볼록부들(120C)과, 제2 영역(AR2)의 제2 측면(SD2) 방향으로 연장하며 제7 콘택부(CT7)와 전기적으로 접촉하는 돌출부(120T)를 포함할 수 있다. 돌출부(120T)는 제1 패턴부(118_1) 및 제2 패턴부(118_2) 사이에 배치될 수 있다. 한편, 제2 도전 패턴(118_1, 118_2, 118C)은 돌출부(120T)와 이격되며, 서로 대응하는 구조를 가질 수 있다.
제2 패시베이션막(124)은 제1 도전 패턴(116)을 노출시키는 제1 개구(OP1), 제1 패턴부(118_1)를 노출시키는 제3 개구(OP3), 및 제2 패턴부(118_2)를 노출시키는 제4 개구(OP4)를 포함할 수 있다.
제1 전극 패드(126) 및 제2 전극 패드들(128_1, 128_2)은 제2 패시베이션막(124) 상에 배치될 수 있다.
제1 전극 패드(126)는 제1 개구(OP1)를 매립하여 제1 도전 패턴(116)과 전기적으로 연결될 수 있다. 제1 도전 패턴(116)의 제2 콘택부들(CT2)과 전기적으로 접촉된 제1 도전형 반도체층(102)과 전기적으로 연결될 수 있다.
제2 전극 패드들(128_1, 128_2)은 제3 개구(OP3) 및 제4 개구(OP4)를 매립하여 제1 패턴부(118_1) 및 제2 패턴부(118_2)와 전기적으로 연결될 수 있다. 제2 전극 패드들(128_1, 128_2) 각각은 제2 도전 패턴(118_1, 118_2, 118C)의 제3 콘택부들(CT3)과 전기적으로 접촉된 반사층(112)을 통해 오믹층(108)과 전기적으로 접촉된 제2 도전형 반도체층(106)과 전기적으로 연결될 수 있다.
한편, 제7 콘택부(CT7)는 제1 도전형 반도체층(102)과 전기적으로 연결되며, 제2 전극 패드들(128_1, 128_2)은 연결 패턴(120)의 제7 콘택부(CT7)와 접하는 돌출부(120T)를 덮지 않음으로써, 제2 패시베이션막(124)이 외부 파티클 등에 의해 손상되어 깨지더라도, 제2 전극 패드들(128_1, 128_2)이 제7 콘택부(CT7)과 전기적으로 접촉된 연결 패턴(120)과 접촉하는 불량을 방지할 수 있다.
본 실시예에서 상세하게 설명되지 않은 구성요소들은 도 1a 내지 도 1e에서 설명된 것과 실질적으로 동일하여 동일한 도면 부호를 사용하며, 그 상세한 설명을 생략하기로 한다.
이하에서, 도 1a 및 도 1d에 도시된 발광 소자를 제조하는 방법을 예시적으로 설명하고자 한다.
도 3a 내지 도 9a는 본 발명의 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 평면도들이고, 도 3b 내지 도 9b는 도 3a 내지 도 9a 각각의 발광 소자를 A-A'으로 절단한 단면도들이다.
도 3a 및 도 3b를 참조하면, 기판(100) 상에 예비 제1 도전형 반도체층(102P), 예비 활성층(104P), 예비 제2 도전형 반도체층(106P) 및 예비 오믹층(108P)을 순차적으로 형성할 수 있다.
기판(100) 상에 예비 제1 도전형 반도체층(102P), 예비 활성층(104P), 및 예비 제2 도전형 반도체층(106P)을 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD) 또는 분자선 증착법(Molecular Beam Epitaxy: MBE) 등의 공정을 통해 차례로 성장시킬 수 있다. 이어서, 예비 제2 도전형 반도체층(106P) 상에 예비 오믹층(108P)을 화학기상증착(Chemical Vapor Deposition: CVD) 공정을 이용하여 형성할 수 있다.
도 4a 및 도 4b를 참조하면, 예비 오믹층(108P), 예비 제2 도전형 반도체층(106P), 예비 활성층(104P), 및 예비 제1 도전형 반도체층(102P)을 식각하여, 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P)을 형성할 수 있다.
상세하게 설명하면, 예비 오믹층(108P), 예비 제2 도전형 반도체층(106P), 예비 활성층(104P), 및 예비 제1 도전형 반도체층(102P) 상에 제1 마스크 패턴(도시되지 않음)을 형성한 후, 제1 마스크 패턴을 식각 마스크로 사용하여, 기판(100)을 노출시키도록 예비 오믹층(108P), 예비 제2 도전형 반도체층(106P), 예비 활성층(104P), 및 예비 제1 도전형 반도체층(102P) 식각할 수 있다.
제1 마스크 패턴을 제거하고, 식각된 예비 오믹층들(108P) 상에 제2 마스크 패턴(도시되지 않음)을 형성한 후, 제2 마스크 패턴을 식각 마스크로 사용하여, 제1 도전형 반도체층들(102)을 노출시키도록 식각된 예비 오믹층들(108P), 예비 제2 도전형 반도체층들(106), 및 예비 활성층들(104P)을 각각 식각하여, 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P)을 형성할 수 있다. 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 각각은 제1 도전형 반도체층(102), 활성층(104), 제2 도전형 반도체층(106), 및 오믹층(108)을 포함할 수 있다.
예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 각각은 오믹층(108)을 노출시키는 제2 면(S2)과, 가장자리를 따라 제1 도전형 반도체층(102)이 노출된 제1 면(S1)을 가질 수 있다.
제2 면들(S2) 각각은 평면적 관점에서, 가장자리에 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 각각의 내부로 들어간 오목부들을 포함할 수 있다. 제1 도전형 반도체층(102)은 제2 면들(S2)의 오목부들에 의해 볼록부들(102C)이 노출될 수 있다.
일 실시예에 따르면, 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P)에 리플로우(reflow) 공정을 수행하여, 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 각각이 경사진 측벽을 가질 수 있다.
예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P)을 형성한 후, 제2 마스크 패턴은 제거될 수 있다.
도 5a 및 도 5b를 참조하면, 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 상에 절연층들(110) 각각 형성할 수 있다.
상세하게 설명하면, 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 상에 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 사이를 매립하지 않도록 예비 절연층(도시되지 않음)을 균일한 두께로 형성할 수 있다. 예비 절연층 상에 제3 마스크 패턴(도시되지 않음)을 형성하여, 복수의 홀들(HL)을 갖는 절연층들(110)을 형성할 수 있다. 복수의 홀들(HL)은 서로 등간격으로 형성되며, 규칙적이고 균일하게 형성될 수 있다. 절연층들(110)을 형성한 후, 제3 마스크 패턴은 제거될 수 있다.
일 실시예에 따르면, 절연층들(110) 각각은 오믹층(108) 상부에만 형성될 수 있다. 다른 실시예에 따르면, 절연층들(110) 각각은 오믹층(108) 상부에 형성되고, 오믹층(108) 상부로부터 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 각각의 측면으로 연장될 수 있다.
절연층들(110)을 형성한 후, 제3 마스크 패턴은 제거될 수 있다.
도 6a 및 도 6b를 참조하면, 절연층들(110) 상에 반사층들(112)을 각각 형성하여, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2)을 형성할 수 있다. 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 각각은 제1 도전형 반도체층(102), 활성층(104), 제2 도전형 반도체층(106), 오믹층(108), 절연층(110), 및 반사층(112)을 포함할 수 있다.
더욱 상세하게 설명하면, 복수의 홀들(HL)이 형성된 절연층들(110) 상에, 복수의 홀들(HL)을 매립하면서, 예비 제1 발광 셀(LEC1P) 및 예비 제2 발광 셀(LEC2P) 사이를 매립하지 않도록 예비 반사층(도시되지 않음)을 균일한 두께로 형성할 수 있다. 예비 반사층 상에 제4 마스크 패턴(도시되지 않음)을 형성한 후, 제4 마스크 패턴을 식각 마스크로 사용하여 예비 반사층을 식각하여, 반사층들(112)을 형성할 수 있다. 반사층들(112) 각각은 절연층(110)의 복수의 홀들(HL)을 매립하는 제1 콘택부들(CT1)을 포함할 수 있다. 반사층들(112)을 형성한 후, 제4 마스크 패턴은 제거될 수 있다.
도 7a 및 도 7b를 참조하면, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 상에 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이를 매립하지 않도록 예비 제1 패시베이션막(도시되지 않음)을 균일한 두께로 형성할 수 있다. 예비 제1 패시베이션막 상에 제5 마스크 패턴(도시되지 않음)을 형성한 후, 제5 마스크 패턴을 식각 마스크로 사용하여 예비 제1 패시베이션막을 패터닝하여, 제1 영역(AR1)의 제1 도전형 반도체층(102)을 노출시키는 제1 홀들(H1), 제1 영역(AR1)의 반사층(112)을 노출시키는 제2 홀들(H2), 제2 영역(AR2)의 제1 도전형 반도체층(102)을 노출시키는 제3 홀들(H3), 및 제2 영역(AR2)의 반사층(112)을 노출시키는 제4 홀들(H4)을 갖는 제1 패시베이션막(114)을 형성할 수 있다. 제1 패시베이션막(114)을 형성한 후, 제5 마스크 패턴은 제거될 수 있다.
제1 홀들(H1)은 제1 영역(AR1)의 볼록부들(102C) 각각을 노출시킬 수 있다. 평면적 관점에서, 제1 영역(AR1)의 제1 측면(SD1) 및 제2 측면(SD2)에 인접하게 배치되는 제1 홀들(H1)은 제1 방향(DR1)으로 연장하는 직사각형 구조이며, 제1 영역(AR1)의 제3 측면(SD3) 및 제4 측면(SD4)에 인접하게 배치되는 제1 홀들(H1)은 제2 방향(DR2)으로 연장하는 직사각형 구조를 가질 수 있다. 일 실시예에 따르면, 제1 홀들(H1) 각각의 크기 및 구조를 실질적으로 동일할 수 있다. 이 경우, 제1 영역(AR1)의 제1 측면(SD1)에 인접하게 배치된 제1 홀들(H1)의 수가 제2 측면(SD2)에 인접하게 배치되는 제1 홀들(H1)의 수보다 작을 수 있다. 특히, 제1 영역(AR1)의 제1 측면(SD1)에 인접하게 배치된 제1 홀들(H1)은 일 측으로 치우쳐 형성될 수 있다. 일 예로, 제1 홀들(H1)이 세 개인 경우, 중앙의 제1 홀(H1)의 중심이 기판의 중심을 가로지르는 가상의 수직선(VTL)으로부터 일 측으로 벗어나 위치할 수 있다.
제2 홀들(H2)은 제1 영역(AR1)의 제1 측면(SD1)에 인접하게 배치될 수 있다. 일 실시예에 따르면, 이웃하는 두 개의 제2 홀들(H2) 사이에 일 제1 홀(H1)이 배치될 수 있다. 또한, 제2 홀들(H2)은 타 측으로 치우쳐 형성될 수 있다. 일 예로, 제2 홀들(H2)이 세 개인 경우, 중앙의 제1 홀(H2)의 중심이 기판의 중심을 가로지르는 가상의 수직선(VTL)으로부터 타 측으로 벗어나 위치할 수 있다.
제3 홀들(H3)은 제2 발광 셀(LEC2)의 제1 면(S1)의 볼록부들(102C)을 각각 노출시킬 수 있다. 평면적 관점에서, 제2 영역(AR2)의 제1 측면(SD1) 및 제2 측면(SD2)에 인접하게 배치되는 제3 홀들(H3)은 제1 방향(DR1)으로 연장하는 직사각형 구조이며, 제2 영역(AR2)의 제3 측면(SD3) 및 제4 측면(SD4)에 인접하게 배치되는 제3 홀들(H3)은 제2 방향(DR2)으로 연장하는 직사각형 구조를 가질 수 있다. 일 실시예에 따르면, 제3 홀들(H3) 각각의 크기 및 구조를 실질적으로 동일할 수 있다. 이 경우, 제2 영역(AR2)의 제1 측면(SD1)에 인접하게 배치된 제3 홀들(H3)의 수가 제2 측면(SD2)에 인접하게 배치되는 제3 홀들(H3)의 수보다 작을 수 있다. 특히, 제2 영역(AR2)의 제1 측면(SD1)에 인접하게 배치된 제3 홀들(H3)은 일 측으로 치우쳐 형성될 수 있다. 일 예로, 제3 홀들(H3)이 세 개인 경우, 중앙의 제3 홀(H3)의 중심이 기판의 중심을 가로지르는 가상의 수직선(VTL)으로부터 타 측으로 벗어나 위치할 수 있다.
제4 홀들(H4)은 서로 등간격으로 이격되어 배치될 수 있다. 일 예로, 제4 홀들(H4) 각각은 평면적 관점에서 제1 방향(DR1)으로 연장하는 직사각형 구조를 가질 수 있다.
도 8a 및 도 8b를 참조하면, 제1 패시베이션막(114) 상에 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122)을 형성할 수 있다.
상세하게 설명하면, 제1 패시베이션막(114) 상에, 제1 패시베이션막(114)이 형성된 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이를 완전하게 매립하지 않도록 도전막(도시되지 않음)을 균일한 두께로 형성할 수 있다. 도전막 상에 제6 마스크 패턴(도시되지 않음)을 형성한 후, 제6 마스크 패턴을 식각 마스크로 사용하여 도전막을 패터닝하여, 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122)을 형성할 수 있다.
제1 도전 패턴(116)은 제1 영역(AR1)에 형성되며, 제1 패시베이션막(114)의 제1 홀들(H1)을 매립하는 제2 콘택부들(CT2)을 포함할 수 있다. 제2 콘택부들(CT2) 각각은 제1 발광 셀(LEC1)의 제2 면(S2)의 오목부들에 의해 노출된 제1 도전형 반도체층(102)의 볼록부들(102C)과 전기적으로 접촉할 수 있다. 일 실시예에 따르면, 평면적 관점에서 제1 도전 패턴(116)은 전체적으로 사각형 구조를 가지되, 제1 영역(AR1)의 제1 측면(SD1)에서 제1 발광 셀(LEC1)의 내부로 들어간 오목부들(116C)을 포함할 수 있다. 또한, 제1 도전 패턴(116)은 제2 콘택부들(CT2)을 완전하게 덮도록, 제2 콘택부들(CT2)에 위치한 부위들에 외부로 돌출된 돌출 영역들(PT)을 포함할 수 있다.
제2 도전 패턴(118)은 제2 영역(AR2)에 형성되며, 제1 패시베이션막(114)의 제4 홀들(H4)을 매립하는 제3 콘택부들(CT3)을 포함할 수 있다. 제3 콘택부들(CT3) 각각은 제2 발광 셀(LEC2)의 제2 면(S2)에 의해 노출된 반사층(112)과 전기적으로 접촉할 수 있다. 일 실시예에 따르면, 평면적 관점에서 제2 도전 패턴(118)은 사각형 구조를 가질 수 있다.
연결 패턴(120)은 제1 영역(AR1)에서 제1 패시베이션막(114)의 제2 홀들(H2)을 매립하는 제4 콘택부들(CT4)과 제2 영역(AR2)에서 제1 패시베이션막(114)의 제3 홀들(H3)을 매립하는 제5 콘택부들(CT5)을 포함할 수 있다. 제4 콘택부들(CT4)은 제1 발광 셀(LEC1)의 반사층(112)과 전기적으로 접촉하고, 제5 콘택부들(CT5)은 제2 발광 셀(LEC2)의 제1 도전형 반도체층(102)과 전기적으로 접촉할 수 있다. 일 실시예에 따르면, 연결 패턴(120)은 제2 도전 패턴(118)을 감싸는 사각링 구조를 가지되 제2 영역(AR2)의 제1 측면(SD1)으로부터 제1 영역(AR1)을 향해 돌출된 볼록부들(120C)을 포함할 수 있다. 연결 패턴(120)의 볼록부들(120C)은 제1 도전 패턴(116)의 오목부들(116C)과 이격되며, 서로 대응하는 구조를 가질 수 있다.
플로팅 패턴(122)은 제1 영역(AR1) 및 제2 영역(AR2)을 걸쳐 형성되고, 제1 도전 패턴(116) 및 연결 패턴(120) 사이에 형성될 수 있다. 평면적 관점에서, 플로팅 패턴(122)의 일 면은 제1 도전 패턴에 대응되는 구조를 가지며, 타 면은 연결 패턴에 대응되는 구조를 가질 수 있다. 플로팅 패턴(122)은 제1 도전 패턴(116), 제2 도전 패턴(118), 및 연결 패턴(120)과 전기적으로 절연되며, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2)과도 전기적으로 절연될 수 있다.
제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122)을 형성한 후, 제6 마스크 패턴은 제거될 수 있다.
이와 같이, 제1 도전 패턴(116) 및 제2 도전 패턴(118)을 형성하는 동안 플로팅 패턴(122)이 함께 형성됨으로써, 플로팅 패턴(122)을 위한 공정을 따로 진행하지 않을 수 있다. 이로써, 보다 용이하게 플로팅 패턴(122)을 형성하며, 발광 소자로부터 발생되는 열을 플로팅 패턴(122)을 통해 효과적으로 방출시킬 수 있다.
도 9a 및 도 9b를 참조하면, 제1 도전 패턴(116), 제2 도전 패턴(118), 연결 패턴(120), 및 플로팅 패턴(122) 상에, 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 사이를 완전하게 매립하지 않도록 예비 제2 패시베이션막(도시되지 않음)을 균일한 두께로 형성할 수 있다. 예비 제2 패시베이션막(124) 상에 제7 마스크 패턴(도시되지 않음)을 형성한 후, 제7 마스크 패턴을 식각 마스크로 사용하여 예비 제2 패시베이션막(124)을 식각하여, 제1 도전 패턴(116) 및 제2 도전 패턴(118) 각각을 노출시키는 제1 개구(OP1) 및 제2 개구(OP2)를 갖는 제2 패시베이션막(124)을 형성할 수 있다.
다시 도 1a 및 도 1d를 참조하면, 제2 패시베이션막(124) 상에 제1 전극 패드(126) 및 제2 전극 패드(128)를 형성할 수 있다.
상세하게 설명하면, 제2 패시베이션막(124) 상에 제1 개구(OP1) 및 제2 개구(OP2)를 매립하는 전극막(도시되지 않음)을 균일한 두께로 형성할 수 있다. 전극막 상에 제8 마스크 패턴(도시되지 않음)을 형성한 후, 제8 마스크 패턴을 식각 마스크로 이용하여 패터닝하여, 제1 개구(OP1)에 의해 노출된 제1 도전 패턴(116)과 전기적으로 연결되는 제1 전극 패드(126)와, 제2 개구(OP2)에 의해 노출된 제2 도전 패턴(118)과 전기적으로 연결되는 제2 전극 패드(128)를 형성할 수 있다. 제1 전극 패드(126) 및 제2 전극 패드(128)를 형성한 후, 제8 마스크 패턴은 제거될 수 있다.
도 10a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 10b는 도 10a의 발광 소자를 C-C'로 절단한 단면도이다.
도 10a 및 도 10b를 참조하면, 본 실시예에 따른 발광 소자는 기판(100), 복수의 발광 셀들(LEC1, LEC2), 제1 패시베이션막(114), 제1 도전 패턴(116), 제2 도전 패턴(118_1, 118_2), 연결 패턴(120), 제2 패시베이션막(124), 제1 전극 패드들(126_1, 126_2), 및 제2 전극 패드들(128_1, 128_2)을 포함할 수 있다.
제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2)은 기판(100) 상에서 서로 이격되어 배치될 수 있다. 제1 발광 셀(LEC1) 및 제2 발광 셀(LEC2) 각각은, 제1 도전형 반도체층(102), 활성층(104), 제2 도전형 반도체층(106), 오믹 반사층(212)을 포함할 수 있다. 제1 발광셀(LEC1)은 또한 제1 도전형 반도체층(102)을 공유하는 복수의 발광셀들(LEC1_1, LEC1_2, LEC1_3)로 분리될 수 있으며, 제2 발광셀(LEC2)도 제1 도전형 반도체층(102)을 공유하는 복수의 발광셀들(LEC2_1, LEC2_2)로 분리될 수 있다.
복수의 발광셀들(LEC1_1, LEC1_2, LEC1_3)은 제1 도전형 반도체층(102)을 공유하며, 각각 활성층(104), 제2 도전형 반도체층(106), 오믹 반사층(212)을 포함할 수 있다. 이에 따라, 발광셀들(LEC1_1, LEC1_2, LEC1_3) 사이의 영역들에 제1 도전형 반도체층(102)이 노출된다. 나아가, 발광셀들(LEC1_1, LEC1_2, LEC1_3)의 주위에도 제1 도전형 반도체층(102)이 노출될 수 있다.
또한, 복수의 발광셀들(LEC2_1, LEC2_2)은 제1 도전형 반도체층(102)을 공유하며, 각각 활성층(104), 제2 도전형 반도체층(106), 오믹 반사층(212)을 포함할 수 있다. 이에 따라, 발광셀들(LEC2_1, LEC2_2) 사이의 영역에 제1 도전형 반도체층(102)이 노출된다. 나아가, 발광셀들(LEC2_1, LEC2_2)의 주위에도 제1 도전형 반도체층(102)이 노출될 수 있다.
오믹 반사층(212)은 오믹 금속층 및 반사 금속층을 포함할 수 있으며, 예컨대 Al을 포함할 수 있다. Al은 오믹 특성 및 반사 특성을 모두 가지며, 따라서, 직접 제2 도전형 반도체층(106)에 오믹 접촉할 수도 있다. 이와 달리, Cr 또는 Ti와 같은 오믹 금속층이 형성되고, 그 위에 Ag나 Al과 같은 반사 금속층이 형성될 수 있다.
본 실시예에서, 오믹 반사층(212)이 제2 도전형 반도체층(106)에 오믹 접촉하는 것으로 설명하지만, 이에 한정되는 것은 아니다. 앞서 설명한 실시예들과 같이, 오믹 반사층(212) 대신에 오믹층(108), 절연층(110) 및 반사층(112)이 형성될 수도 있다.
제1 패시베이션막(114)은 제1 영역(AR1)의 오믹 반사층(212)을 노출시키는 제2 홀들(H2), 제2 영역(AR2)의 오믹 반사층(212)을 노출시키는 제4 홀들(H4)을 가지며, 아울러, 제1 영역(AR1)의 제1 도전형 반도체층(102) 및 제2 영역(AR2)의 제2 도전형 반도체층(102)을 노출시킨다.
제2 홀들(H2)은 제1 발광셀(LEC1)과 제2 발광셀(LEC2)의 경계 영역 근처에서 복수의 발광셀들(LEC1-1, LEC1-2, LEC1-3) 상에 배치되며, 제4 홀들(H4)은 발광셀들(LEC2-1, LEC2-2) 상에 배치된다.
한편, 제1 패시베이션막(114)은 제1 발광셀들(LEC1-1, LEC1-2, LEC1-3) 사이의 영역들에서 제1 도전형 반도체층(102)을 노출시키도록 형성될 수 있다. 나아가, 도 10a에 도시되듯이, 제1 패시베이션막(114)은 제1 발광셀들(LEC1-1, LEC1-2, LEC1-3) 각각의 3 측면을 따라 제1 도전형 반도체층(102)을 노출시킬 수 있으며, 제2 발광셀들(LEC2-1, LEC2-2)의 4측면을 따라 제1 도전형 반도체층(102)을 노출시킬 수 있다.
본 실시예에 있어서, 제1 패시베이션 막(114)이 각 발광셀들의 측면을 따라 연속적으로 제1 도전형 반도체층(102)을 노출시키는 것으로 도시 및 설명하지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제1 패시베이션 막(114)은 각 발광셀들의 측면을 따라 제1 도전형 반도체층(102)을 노출시키는 홀들을 포함할 수도 있다.
제1 도전 패턴(116), 제2 도전 패턴(118_1, 118_2), 및 연결 패턴(120)은 제1 패시베이션막(114) 상에 배치될 수 있다.
제1 도전 패턴(116)은 제1 영역(AR1)에서, 제1 패시베이션막(114)을 통해 노출된 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제2 콘택부들(CT2)을 포함할 수 있다. 제1 도전 패턴(116)은 특히, 발광셀들(LEC1_1, LEC1_2, LEC1_3) 각각의 3 측면을 따라 제1 도전형 반도체층(102)에 접촉하는 제2 콘택부들(CT2)를 포함할 수 있다.
제1 도전 패턴(116)은 또한 앞서 설명한 바와 같이 오목부들을 포함할 수 있으며, 이 오목부들 내에 연결 패턴(120)의 볼록부들이 배치될 수 있다. 오목부들 사이에 형성된 제1 도전 패턴(116)의 돌출부들은 발광셀들(LEC1_1, LEC1_2, LEC1_3) 사이의 영역에서 제1 도전형 반도체층(102)에 접촉할 수 있다.
제2 도전 패턴(118_1, 118_2)은 제2 영역(AR2)에서 각각 발광셀들(LEC2_1, LEC2_2) 상에 배치될 수 있으며, 제1 패시베이션막(114)의 제4 홀들(H4)을 통해 오믹 반사층(212)과 전기적으로 접촉하는 제3 콘택부들(CT3)을 포함할 수 있다. 제2 도전 패턴(118_1, 118_2)은 각각 발광셀들(LEC2_1, LEC2_2) 상에 한정되어 배치될 수 있다.
연결 패턴(120)은 제1 영역(AR1)에서 제1 패시베이션막(114)의 제2 홀들(H2)을 매립하며 오믹 반사층(212)과 전기적으로 접촉하는 제4 콘택부들(CT4)을 포함하며, 또한, 제2 영역(AR2)에서 제1 패시베이션막(114)에 의해 노출된 제1 도전형 반도체층(102)과 전기적으로 접촉하는 제5 콘택부들(CT5)을 포함할 수 있다.
일 실시예에 따르면, 연결 패턴(120)은 평면적 관점에서 제2 도전 패턴(118_1, 118_2)을 감싸는 복수의 링 구조를 가질 수 있으며, 제2 영역(AR2)에서 제1 영역(AR1)으로 연장하며 제4 콘택부들(CT4)과 각각 전기적으로 접촉하는 볼록부들을 가질 수 있다.
연결 패턴(120)의 볼록부들은 특히, 제1 발광셀(LEC1)과 제2 발광셀(LEC2) 사이의 셀 분리 영역에서 상대적으로 좁은 폭을 갖는 목부(neck, 120a)를 포함할 수 있다.
제2 패시베이션막(124)은 제1 도전 패턴(116), 제2 도전 패턴(118_1, 118_2) 및 연결 패턴(120)을 덮는다. 나아가, 제2 패시베이션막(124)은 발광셀들(LEC1, LEC2) 주위의 기판(100)을 덮을 수 있다. 한편, 제2 패시베이션막(124)은 제1 도전 패턴(116)을 노출시키는 제1 개구들(OP1), 제2 도전 패턴(118_1, 118_2)을 노출시키는 제2 개구들(OP2)을 가질 수 있다.
제1 개구들(OP1)은 발광셀들(LEC1_1, LEC1_2, LEC1_3) 중 적어도 두 개의 발광셀들(LEC1_1, LEC1_3) 상에 배치될 수 있으며, 제2 개구들(OP2)은 발광셀들(LEC2_1, LEC2_2) 중 적어도 2 개의 발광셀들 상에 배치될 수 있다.
제1 개구들(OP1) 및 제2 개구들(OP2)은 앞서 설명한 실시예들과 같이 상대적을 큰 영역에 형성될 수도 있으며, 본 실시예와 같이 작은 크기를 갖는 복수의 홀들로 형성될 수도 있다.
적어도 두 개의 제1 전극 패드들(126_1, 126_2) 및 적어도 두 개의 제2 전극 패드들(128_1, 128_2)이 제2 패시베이션막(124) 상에 배치될 수 있다.
제1 전극 패드(126_1, 126_2)는 제1 개구들(OP1)을 매립하여 제1 도전 패턴(116)과 전기적으로 연결될 수 있다. 제1 전극 패드(126_1)은 발광셀(LEC1_1) 상에 한정되어 배치될 수 있으며, 제1 전극 패드(126_2)는 발광셀(LEC1_3) 상에 한정되어 배치될 수 있다. 제1 전극 패드(126_1, 126_2)가 각각 발광셀들(LEC1_1, LEC1_3) 상에 한정되어 배치됨으로써 제1 전극 패드들(126_1, 126_2)이 상대적으로 평평한 상면을 가질 수 있다.
제1 전극 패드들(126_1, 126_2)은 제1 도전 패턴(116)을 통해 제1 발광셀(LEC1)의 제1 도전형 반도체층(102)에 전기적으로 연결될 수 있다.
제2 전극 패드들(128_1, 128_2)은 제2 개구들(OP2)를 매립하여 제2 도전 패턴(118_1, 118_2)에 각각 전기적으로 접속할 수 있다. 또한, 제2 전극 패드들(128_1, 128_2)은 각각 발광셀들(LEC2_1, LEC2_2) 상에 한정되어 배치될 수 있으며, 따라서, 상대적으로 평평한 상면을 가질 수 있다.
제2 전극 패드들(128_1, 128_2)은 각각 제2 도전 패턴들(118_1, 118_2) 및 오믹 반사층(212)을 통해 발광셀들(LEC2_1, LEC2_2)의 제2 도전형 반도체층(106)에 전기적으로 연결될 수 있다.
본 실시예에서 상세하게 설명되지 않은 구성요소들은 도 1a 내지 도 1e, 또는 도 2a 및 도 2b에서 설명된 것과 실질적으로 동일하여 동일한 도면 부호를 사용하며, 그 상세한 설명을 생략하기로 한다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 11을 참조하면, 본 실시예에 따른 발광 소자는 도 10a 및 도 10b를 참조하여 설명한 발광 소자와 대체로 동일하며, 다만, 제1 도전 패턴(116a)이 발광셀들(LEC1_1, LEC1_2, LEC1_3) 사이에서 제1 도전형 반도체층(102)에 접촉하는 부분에 차이가 있다.
우선, 복수의 발광셀들(LEC1_1, LEC1_2, LEC1_3) 사이의 영역들에 제1 도전형 반도체층(102)이 노출되되, 연결 패턴(120)의 볼록부들 사이의 영역에서 제1 도전형 반도체층(102)의 노출 영역의 폭이 확대된다.
또한, 제1 패시베이션막(114)은 발광셀들(LEC1-1, LEC1-2, LEC1-3) 사이의 영역들에서 제1 도전형 반도체층(102)을 노출시키되, 연결 패턴(120)의 볼록부들 사이의 영역에서 상대적으로 넓은 폭을 갖도록 제1 도전형 반도체층(102)을 노출시킬 수 있다.
제1 도전 패턴(116a)은 제1 영역(AR1)에서, 제1 패시베이션막(114)을 통해 노출된 제1 도전형 반도체층(102)과 전기적으로 접촉한다. 특히, 제1 도전 패턴(116a)은 오목부들 사이의 영역에서, 또는, 연결 패턴(120)의 볼록부들 사이의 영역에서 상대적으로 더 넓은 폭으로 제1 도전형 반도체층(120)에 접촉할 수 있다. 특히, 제1 도전 패턴(116a)은 연결 패턴(120)의 볼록부들 사이의 영역에서 상대적으로 더 넓은 폭을 가질 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 특히, 하나의 실시예에서 설명된 기술적 특징은 또한 다른 실시예에 적용될 수 있음을 이해할 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100:기판 114: 제1 패시베이션막
116: 제1 도전 패턴 118: 제2 도전 패턴
120: 연결 패턴 122: 플로팅 패턴
124: 제2 패시베이션막 126: 제1 전극 패드
128: 제2 전극 패드 LEC1: 제1 발광 셀
LEC2: 제2 발광쎌 SD1: 제1 측면
SD2: 제2 측면 SD3: 제3 측면
SD4: 제4 측면 CT1: 제1 콘택부
CT2: 제2 콘택부 CT3: 제3 콘택부
CT4: 제4 콘택부 CT5: 제5 콘택부

Claims (28)

  1. 기판의 제1 영역에 배치되며, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 제1 발광 셀;
    상기 기판의 제2 영역에 배치되며, 상기 제1 발광 셀과 이격되고, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 제2 발광 셀;
    상기 제1 영역에 배치되며, 상기 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들을 포함하는 제1 도전 패턴; 및
    상기 제1 발광 셀의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들과, 상기 제2 발광 셀의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들을 포함하는 연결 패턴을 포함하되,
    상기 제2 발광 셀과 마주하는 제1 영역에 가장자리에서, 상기 제1 도전 패턴의 일 콘택부는 상기 연결 패턴이, 상기 제1 발광 셀의 제2 도전형 반도체층과 전기적으로 연결하는 콘택부들 사이에 배치되고,
    상기 제1 도전 패턴의 일 콘택부는 바깥쪽으로 개방되는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 도전 패턴의 콘택부들은 상기 제1 영역의 가장자리를 따라 배치되는 발광 소자.
  3. 제1항에 있어서,
    상기 제1 도전 패턴의 각 콘택부의 일 측벽은 상기 제1 발광 셀의 활성층 및 제2 도전형 반도체층과 마주하며, 타 측벽은 상기 이격 공간과 마주하는 발광 소자.
  4. 제1항에 있어서,
    상기 제1 도전 패턴은 상기 제2 발광 셀과 마주하는 측면에서 상기 제1 도전 패턴의 내부로 들어가는 오목부들을 포함하며,
    상기 연결 패턴은 상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결된 콘택부들과 전기적으로 접촉하며 상기 제2 영역에서 상기 제1 영역으로 연장하는 볼록부들을 포함하고,
    상기 오목부들과 상기 볼록부들은 서로 이격되며 서로 대응되는 구조를 갖는 발광 소자.
  5. 제1항에 있어서,
    상기 제1 도전 패턴은 상기 제1 도전 패턴의 콘택부들에 대응하는 위치에 외측으로 돌출된 돌출 영역들을 더 포함하는 발광 소자.
  6. 제1항에 있어서,
    상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들 각각은 상기 제2 영역의 가장자리를 따라 배치되며,
    상기 연결 패턴은 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들에 대응하는 위치에 외측으로 돌출된 돌출 영역들을 더 포함하는 발광 소자.
  7. 제1항에 있어서,
    상기 제1 영역은 상기 제2 발광 셀과 마주하는 제1 측면, 상기 제 측면에 대향하는 제2 측면, 상기 제1 및 제2 측면들을 연결하는 제3 및 제4 측면들을 포함하고,
    상기 제2 영역은 상기 제1 발광 셀과 마주하는 제1 측면, 상기 제 측면에 대향하는 제2 측면, 상기 제1 및 제2 측면들을 연결하는 제3 및 제4 측면들을 포함하는 발광 소자.
  8. 제7항에 있어서,
    상기 제1 영역에서, 상기 제1 도전 패턴의 콘택부들 중 상기 제2 발광 셀에 마주하는 콘택부들은, 상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들과 상기 제1 측면 사이의 공간에 배치되는 발광 소자.
  9. 제7항에 있어서,
    상기 제1 영역에서, 상기 제1 측면에 배치되는 제1 도전 패턴의 콘택부들의 전체 면적이 상기 제2 측면에 배치되는 제1 도전 패턴의 콘택부들의 전체 면적과 동일하거나 작으며,
    상기 제2 영역에서, 상기 제1 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들의 전체 면적이 상기 제2 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들의 전체 면적과 동일하거나 작은 발광 소자.
  10. 제9항에 있어서,
    상기 제1 도전 패턴의 콘택부들 각각은 동일한 구조를 가지며, 상기 제1 영역에서 상기 제1 측면에 배치되는 제1 도전 패턴의 콘택부들의 수가 상기 제2 측면에 배치되는 제1 도전 패턴의 콘택부들의 수보다 작으며,
    상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들 각각은 동일한 구조를 가지며, 상기 제2 영역에서 상기 제1 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결된 콘택부들의 수가 상기 제2 측면에 배치되는 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결된 콘택부들의 수보다 작은 발광 소자.
  11. 제7항에 있어서,
    상기 제1 도전 패턴의 콘택부들 중에서, 상기 제1 영역의 제2 및 제3 측면들에 의해 정의되는 모서리와 상기 제1 영역의 제2 및 제4 측면들에 의해 정의되는 모서리에 배치되는 콘택부들 각각은 'L'가 구조를 가지며,
    상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들 중에서, 상기 제2 영역의 제2 및 제3 측면들에 의해 정의되는 모서리와 상기 제2 영역의 제2 및 제4 측면들에 의해 정의되는 모서리에 배치되는 콘택부들 각각은 'L'가 구조를 갖는 발광 소자.
  12. 제7항에 있어서,
    상기 제1 및 제2 발광 셀들 각각은,
    상기 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층과 전기적으로 접촉하는 오믹층;
    상기 오믹층 상에 배치되며 복수의 홀들 갖는 절연층; 및
    상기 절연층 상에 배치되며 상기 복수의 홀들을 통해 상기 오믹층에 콘택하는 콘택부들을 포함하는 반사층을 더 포함하는 발광 소자.
  13. 제12항에 있어서,
    상기 제1 영역의 제1 및 제3 측면들 또는 상기 제1 영역의 제1 및 제4 측면들로 정의되는 모서리에 배치되며 상기 제1 도전 패턴에 전기적으로 연결되는 이웃하는 두 개의 콘택부들 사이에 상기 제1 발광 셀의 반사층의 일 콘택부가 배치되며,
    상기 제2 영역의 상기 제1 및 제3 측면들 또는 상기 제2 영역의 제1 및 제4 측면들로 정의되는 모서리에 배치되며 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 이웃하는 두 개의 콘택부들 사이에 상기 제2 발광 셀의 반사층의 일 콘택부가 배치되는 발광 소자.
  14. 제1항에 있어서,
    상기 제1 및 제2 발광 셀들 사이 이격 공간과 오버랩되며, 상기 제1 및 제2 발광 셀들, 상기 제1 도전 패턴, 및 상기 연결 패턴과 절연되는 플로팅 패턴을 더 포함하는 발광 소자.
  15. 제1항에 있어서,
    상기 제2 영역에 배치되며, 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 도전 패턴을 더 포함하는 발광 소자.
  16. 제15항에 있어서,
    상기 제1 영역에서, 상기 제1 도전 패턴과 전기적으로 연결되는 제1 전극 패드; 및
    상기 제2 영역에서, 상기 제2 도전 패턴과 전기적으로 연결되는 제2 전극 패드를 더 포함하는 발광 소자.
  17. 제1항에 있어서,
    상기 제2 영역에서 상기 연결 패턴은, 상기 제2 발광 셀의 중앙 부위에 위치하며 상기 제2 발광 셀의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부와, 상기 콘택부와 전기적으로 접촉하며 상기 제1 영역에서 상기 제2 영역 방향으로 돌출된 돌출부를 더 포함하는 발광 소자.
  18. 제17항에 있어서,
    상기 제2 영역에 배치되며, 상기 제2 도전형 반도체층과 전기적으로 연결되고, 상기 연결 패턴의 돌출부에 의해 분리된 제1 패턴부, 제2 패턴부, 및 상기 제1 및 제2 패턴부들을 연결하는 연결부를 포함하는 제2 도전 패턴을 더 포함하는 발광 소자.
  19. 제18항에 있어서,
    상기 제1 영역에서, 상기 제1 도전 패턴과 전기적으로 연결되는 제1 전극 패드; 및
    상기 제2 영역에서, 상기 제2 도전 패턴의 제1 및 제2 패턴부들과 각각 전기적으로 연결되는 제2 전극 패드들을 더 포함하는 발광 소자.
  20. 제1항에 있어서,
    상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들은 상기 기판의 중심을 가로지르는 가상의 수직선에 대하여 일 측으로 치우쳐 배치되는 발광 소자.
  21. 제20항에 있어서,
    상기 제2 발광 셀에 마주하는 면에 배치된 상기 제1 도전 패턴의 콘택부들은 상기 수직선에 대하여 타 측으로 치우쳐 배치되는 발광 소자.
  22. 제20항에 있어서,
    상기 제1 발광 셀에 마주하는 면에 배치되고 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결된 콘택부들은 상기 수직선에 대하여 상기 일 측으로 치우쳐 배치되는 발광 소자.
  23. 제1항에 있어서,
    상기 연결 패턴의 제2 도전형 반도체층과 전기적으로 연결되는 콘택부들은 상기 기판의 중심을 가로지르는 가상의 수직선에 대하여 대칭이게 배치되며 발광 소자.
  24. 제23항에 있어서,
    상기 제2 발광 셀에 마주하는 면에 배치되는 제1 도전 패턴의 콘택부들은 수직선에 대하여 대칭이게 배치되며,
    상기 제1 발광 셀에 마주하는 면에 배치되며 상기 연결 패턴의 제1 도전형 반도체층과 전기적으로 연결되는 콘택부들은 상기 수직선에 대하여 대칭이게 배치되는 발광 소자.
  25. 청구항 1에 있어서,
    상기 제1 발광 셀은 제1 도전형 반도체층을 공유하는 복수의 발광셀들로 분할되고,
    상기 제1 도전 패턴의 일 콘택부는 상기 복수의 발광셀들 사이의 영역에 배치된 발광 소자.
  26. 청구항 25에 있어서,
    상기 제2 발광 셀은 제1 도전형 반도체층을 공유하는 복수의 발광셀들로 분할되고,
    상기 제2 도전 패턴은 각각 상기 제2 발광 셀의 복수의 발광 셀들 상에 배치된 발광 소자.
  27. 청구항 26에 있어서,
    상기 제1 영역에서 제1 도전 패턴에 전기적으로 접속된 복수의 제1 전극 패드들; 및
    상기 제2 영역에서 상기 제2 도전 패턴에 전기적으로 접속된 복수의 제2 전극 패드들을 더 포함하되,
    상기 제1 전극 패드들은 각각 상기 제1 발광 셀의 복수의 발광셀들 중 하나상에 배치되고,
    상기 제2 전극 패드들은 각각 상기 제2 발광 셀의 복수의 발광셀들 중 하나 상에 배치된 발광 소자.
  28. 청구항 1에 있어서,
    상기 연결 패턴은 제2 영역에서 제1 영역으로 연장하는 볼록부들을 포함하되,
    상기 볼록부들 중 적어도 하나는 상대적으로 폭이 좁은 넥(neck)을 포함하는 발광 소자.
KR1020190085111A 2018-08-09 2019-07-15 발광 소자 KR20200018243A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910727568.6A CN110828502B (zh) 2018-08-09 2019-08-07 发光元件
CN201911073468.2A CN110828503B (zh) 2018-08-09 2019-08-07 发光元件
TW108128366A TWI782222B (zh) 2018-08-09 2019-08-08 發光元件
EP19191010.8A EP3731277B8 (en) 2018-08-09 2019-08-09 Light emitting device
US16/536,819 US10937938B2 (en) 2018-08-09 2019-08-09 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180093387 2018-08-09
KR1020180093387 2018-08-09

Publications (1)

Publication Number Publication Date
KR20200018243A true KR20200018243A (ko) 2020-02-19

Family

ID=69669859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190085111A KR20200018243A (ko) 2018-08-09 2019-07-15 발광 소자

Country Status (3)

Country Link
EP (1) EP3731277B8 (ko)
KR (1) KR20200018243A (ko)
TW (1) TWI782222B (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385279B2 (en) * 2014-05-30 2016-07-05 Nichia Corporation Light-emitting device and method for manufacturing the same
CN111128987A (zh) * 2016-05-03 2020-05-08 首尔伟傲世有限公司 发光二极管
CN111129264B (zh) * 2016-09-05 2023-11-17 首尔伟傲世有限公司 芯片级封装发光二极管

Also Published As

Publication number Publication date
EP3731277B1 (en) 2023-10-11
EP3731277B8 (en) 2023-12-20
TWI782222B (zh) 2022-11-01
TW202010154A (zh) 2020-03-01
EP3731277A1 (en) 2020-10-28
EP3731277C0 (en) 2023-10-11

Similar Documents

Publication Publication Date Title
CN110828502B (zh) 发光元件
US9634061B2 (en) Light emitting diode
US10256387B2 (en) Light emitting diode
US8928015B2 (en) Semiconductor light emitting device
US8618565B2 (en) High efficiency light emitting diode
US10559720B2 (en) High-power light-emitting diode and light-emitting module having the same
CN104377218A (zh) 发光二极管
TWI766821B (zh) 發光元件
TWI782222B (zh) 發光元件
US12002842B2 (en) Light emitting device and manufacturing method thereof
CN112447892A (zh) 发光元件及其制造方法
KR20220161191A (ko) 발광 소자
CN113903761A (zh) 发光二极管及其制造工艺
KR101057770B1 (ko) 발광 소자 및 그 제조방법
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal