JP2005050879A - 積層型配線基板および電気装置並びにその実装構造 - Google Patents
積層型配線基板および電気装置並びにその実装構造 Download PDFInfo
- Publication number
- JP2005050879A JP2005050879A JP2003203414A JP2003203414A JP2005050879A JP 2005050879 A JP2005050879 A JP 2005050879A JP 2003203414 A JP2003203414 A JP 2003203414A JP 2003203414 A JP2003203414 A JP 2003203414A JP 2005050879 A JP2005050879 A JP 2005050879A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- thermal expansion
- expansion coefficient
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】Ｓｉ等の熱膨張係数の小さい電気素子とプリント基板等の熱膨張係数の大きい外部回路基板との間に介装されても高い実装信頼性の得られる積層型配線基板およびこれを用いた電気装置、並びに、その実装構造を提供する。
【解決手段】第１および第２絶縁基板１ｂ、２ｂと、前記第１および第２絶縁基板１ｂ、２ｂの少なくとも表裏面にそれぞれ配線層１ａ、２ａを具備してなる第１および第２配線基板１、２とからなり、前記第１配線基板１の裏面の配線層１ａと前記第２配線基板２の表面の配線層２ａとが接続用電極５により接続されている積層型配線基板Ａであって、前記第１配線基板１の０〜１５０℃における熱膨張係数が、前記第２配線基板２の０〜１５０℃における熱膨張係数よりも小さく、かつ第１配線基板１の表面積（Ｓ１）と、該第２配線基板２の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３である。
【選択図】図１
【解決手段】第１および第２絶縁基板１ｂ、２ｂと、前記第１および第２絶縁基板１ｂ、２ｂの少なくとも表裏面にそれぞれ配線層１ａ、２ａを具備してなる第１および第２配線基板１、２とからなり、前記第１配線基板１の裏面の配線層１ａと前記第２配線基板２の表面の配線層２ａとが接続用電極５により接続されている積層型配線基板Ａであって、前記第１配線基板１の０〜１５０℃における熱膨張係数が、前記第２配線基板２の０〜１５０℃における熱膨張係数よりも小さく、かつ第１配線基板１の表面積（Ｓ１）と、該第２配線基板２の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３である。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、積層型配線基板および電気装置、並びにその実装構造に関し、特に、異なる熱膨張係数を有する２種類の配線基板により構成され、高い実装信頼性と高速信号の伝送に適する積層型配線基板および電気装置、並びにその実装構造に関するものである。
【０００２】
【従来技術】
例えば、Ｓｉを主成分とする半導体素子に代表されるような電気素子は、極めてミクロな配線回路層を有する多数のトランジスタが高度に集積されたものであるが、トランジスタ数のさらなる増加により電気素子は大型化を余儀なくされている。また、このような電気素子においては、信号処理の高速化に対応するために、配線回路層の微細配線化、低抵抗化、および、層間絶縁膜の低誘電率化が図られ、これにより電気素子を構成するこれら配線回路層および層間絶縁膜の機械的強度は低下する傾向にある。
【０００３】
さらに、近年においては、電気素子の集積技術の発達により電気素子自体に立体構造物や可動部を有する機能部を形成することのできる工法が開発され、例えば、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）と呼ばれる微細な立体構造や可動部を有する電気素子も実用化されているが、こうした工法により作製された電気素子では立体構造部や可動部が応力により破壊されやすくなっている。
【０００４】
そして、このようにミクロな配線回路層を有する電気素子を、パソコンや携帯電話あるいは液晶表示装置などの電子機器に組み込む場合には、電子機器を作動させる電源線など、マクロな配線とのサイズの調整を図るために、電気素子を、電気素子収納用パッケージ等の配線基板やプリント基板等の外部回路基板を用いて階層的に実装する形態が採られている。
【０００５】
さらには、下記の特許文献１によれば、図４に示すように、電気素子１０１と外部回路基板１０３との間に介装される配線基板として、電気素子側にセラミックス基板を用いた配線基板（以下、セラミックス基板１０５）を配置し、その下層の外部回路基板１０３側に有機樹脂を含有する樹脂基板を用いた配線基板（以下、樹脂基板１０７）を配置させたものが提案されている。
【０００６】
【特許文献１】
特開平１０−２４７７０６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記したような実装形態では、上層側のセラミック基板１０５は絶縁層と配線層とが同時焼成できるためにビアオンビアの構造を形成できる小面積、高密度の配線基板であるものの、そのセラミック基板１０５の下層側に配置される樹脂基板１０７は、例えば、ガラスエポキシシートを用いて、メッキスルーホールを形成する必要があるために、上記のようなビアオンビア構造を形成できないことから、自ずと、上層側のセラミック基板１０５と下層側の樹脂基板１０７との面積比が大きくなる。このために、これらセラミックス基板１０５と樹脂基板１０７との熱膨張係数差による歪みがさらに増大し、接続用電極１０９が破壊されやすくなり実装信頼性が低下するという問題があった。
【０００８】
また、前述のように、電気素子１０１を大型化させたかあるいは高機能化させたために機械的強度の低くなった電気素子１０１を用いた場合には、セラミック基板１０５と樹脂基板１０７との間の歪みの影響により、電気素子１０１自体が破壊されやすいという問題があった。
【０００９】
従って、本発明は、Ｓｉ等の熱膨張係数の小さい電気素子とプリント基板等の熱膨張係数の大きい外部回路基板との間に介装されても高い実装信頼性の得られる積層型配線基板およびこれを用いた電気装置、並びに、その実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明者は、上記の課題に対して種々検討を行なった結果、Ｓｉ等を主体とする熱膨張係数の小さい電気素子とプリント基板等の熱膨張係数の大きい外部回路基板との間に介装される積層型配線基板を、熱膨張係数の異なる２つの配線基板を複数の接続用電極を介して構成する場合に、第１配線基板の０〜１５０℃における熱膨張係数が、第２の配線基板の０〜１５０℃における熱膨張係数よりも小さく、かつ該第１の配線基板の表面積（Ｓ１）と、該第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３とすることにより、高い１次実装信頼性及び２次実装信頼性を兼ね備え、かつ積層配線基板間の接続信頼性をも確保し、さらに高速信号の伝送に適した積層配線基板を得ることが出来ることを知見し本発明に至った。
【００１１】
即ち、本発明の積層型配線基板は、第１および第２絶縁基板と、前記第１および第２絶縁基板の少なくとも表裏面にそれぞれ配線層を具備してなる第１および第２配線基板とからなり、前記第１配線基板の裏面の配線層と前記第２配線基板の表面の配線層とが接続用電極により接続されている積層型配線基板であって、前記第１配線基板の０〜１５０℃における熱膨張係数が、前記第２配線基板の０〜１５０℃における熱膨張係数よりも小さく、かつ該第１配線基板の表面積（Ｓ１）と、該第２配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３であることを特徴とする。
【００１２】
そして、上記積層型配線基板では、前記接続用電極が、主成分として半田を含み、太鼓状であることが望ましく、さらに、前記接続用電極の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることが望ましい。
【００１３】
また、上記積層型配線基板では、前記第１配線基板の、０〜１５０℃における熱膨張係数が７×１０−６／℃以下で、また、前記第２配線基板の、０〜１５０℃における熱膨張係数が８×１０−６／℃以上であることが望ましく、さらに、前記配線層が、銅、銀、金のいずれかを主成分として含有すること、前記第１配線基板と、前記第２配線基板の０−１５０℃における熱膨張係数の差が、９×１０−６／℃以下であることが望ましい。
【００１４】
さらに、前述の積層型配線基板を用いて構成される本発明の電気装置は、上記の積層型配線基板を構成する第１配線基板の少なくとも一方主面に複数の接続部を介して接続された電気素子を具備してなるとともに、前記第１配線基板と前記電気素子との０〜１５０℃における熱膨張係数差が５×１０−６／℃以下であることを特徴とする。
【００１５】
そして、上記電気装置では、前記電気素子の面積をＤ１として、該Ｄ１が５０ｍｍ２以上であり、かつ第１配線基板における主面の面積をＳ１としたときの比率Ｓ１／Ｄ１が１〜１．５の範囲であることが望ましい。
【００１６】
また、上記電気装置を構成する電気素子は、０〜１５０℃における熱膨張係数が４×１０−６／℃以下であることが望ましく、また、電気素子と第１配線基板とを接続する接続部の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることが望ましい。
【００１７】
そして、本発明の電気装置に係る実装構造は、上記の電気装置を構成する第２配線基板の下層側に複数の接続用電極を介して外部回路基板を接続してなるとともに、前記外部回路基板と前記第２配線基板との０〜１５０℃における熱膨張係数差が１２×１０−６／℃以下であることを特徴とする。
【００１８】
ここで、上記電気装置のかかる実装構造では、前記接続部が主成分として半田を含み、太鼓状であることが望ましい。
【００１９】
【発明の実施の形態】
以下、本発明について実施例を示す添付図面に基づき詳細に説明する。図１は、本発明の積層型配線基板を示す概略断面図であり、望ましい応用例の一つである。
【００２０】
本発明の積層型配線基板Ａは上層側の第１配線基板１と下層側の第２配線基板２とからなり、第１配線基板１の裏面に形成された配線層１ａと第２配線基板２の表面に形成された配線層２ａとが複数の接続用電極５により接続され構成されている。そして、本発明ではこれに限定されるものではないが、接続用電極５の周囲に少なくとも有機樹脂を含有する充填剤７が付与されている。
【００２１】
そして、本発明にかかる第１配線基板１は、絶縁基板（第１絶縁基板１ｂ）の表面および内部に配線層１ａが形成され、この配線層１ａはビアホール導体１ｃにより接続されており、第２配線基板２もまた、第１配線基板１と同様、絶縁基板（第２絶縁基板２ｂ）の表面および内部に配線層２ａが形成され、これらの配線層２ａはビアホール導体２ｃにより接続されている。
【００２２】
そして、本発明の積層型配線基板Ａでは、第１配線基板１の０−１５０℃における熱膨張係数が、第２配線基板２の０−１５０℃における熱膨張係数よりも小さいことを特徴とするものである。本発明の積層型配線基板Ａを、かかる構成とすることにより、この積層型配線基板Ａの上下層側にそれぞれ配置される電気素子と外部回路基板との間の熱膨張係数差により生じる熱応力を、第１配線基板１および第２配線基板２の双方に分散させることが出来るため、積層型配線基板Ａおよびその接続用電極部５への応力集中を緩和することができる結果、電気素子と積層型配線基板Ａとの間の実装（１次実装）、及び、積層型配線基板と外部回路基板との間の実装（２次実装）の接続信頼性を確保することが可能となり、さらに、これら第１および第２の配線基板１、２間の熱応力を低減することができる結果、両配線基板間の接続信頼性を高めることが可能となる。
【００２３】
一方、第１配線基板１の熱膨張係数が、第２配線基板２の熱膨張係数よりも大きい場合には、電気素子と外部回路基板との間の熱応力は緩和されず、むしろ増幅されるため、積層型配線基板Ａの接続用電極５に亀裂が急速に伸展し、最終的に破壊に至り、接続用電極５が断線してしまうまでの時間が短くなるため、積層型配線基板Ａの接続用電極５の長期信頼性が著しく低下する。さらには、電気素子と第１配線基板１とが接続されている１次実装側、並びに、第２配線基板２と外部回路基板とが接続されている２次実装側へもさらに応力集中が生じる結果、１次実装および２次実装の接続に係る長期信頼性が損なわれる。
【００２４】
また、本発明の積層型配線基板Ａでは、第１配線基板１の表面積（Ｓ１）と、該第２配線基板２の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３であることが重要であり、特に（Ｓ１／Ｓ２）≦０．２５、最適には（Ｓ１／Ｓ２）≦０．２であることが望ましい。
【００２５】
本発明の積層型配線基板Ａを、かかる構成とすること、即ち、第１配線基板１を第２配線基板２よりも所定の比率以上小さくすることにより、両者の熱膨張係数差により発生する歪を小さくすることができる。その結果、熱応力を低減することができ、積層型配線基板Ａの長期接続信頼性を確保することが可能となる。
【００２６】
一方、該第１配線基板１の表面積（Ｓ１）と、該第２配線基板２の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）＞０．３とすると、第１配線基板１と第２配線基板２との熱膨張係数差により発生する歪が大きくなるため、熱応力が大きくなり、積層型配線基板Ａの長期接続信頼性を確保することが困難となる。
【００２７】
さらに、本発明では、第１配線基板１と第２配線基板２との間の熱膨張係数の差が９×１０−６／℃以下であることが望ましい。
【００２８】
また、本発明では、前記第１配線基板１を構成する第１絶縁基板１ｂの０−１５０℃における熱膨張係数を７×１０−６／℃以下、特に６×１０−６／℃以下、最適には４×１０−６／℃以下とすることにより、特にシリコンを主体とする電気素子と第１配線基板１の熱膨張係数とを近似させることができるため、機械的耐性に劣る電気素子を実装した場合でも、熱応力を低減することができる結果、電気素子の破壊を防止することができるため、高い１次実装信頼性を得ることが可能となる。
【００２９】
さらに、本発明では、第１配線基板１を構成する第１絶縁基板１ｂの比誘電率は７以下、特に６．５以下、最適には６以下とすることが、高速信号をより低損失で伝送するという点で好ましい。
【００３０】
ここで、第１配線基板１を構成する配線層１ａは、銅、銀、金のいずれか１種を主成分として含有せしめることにより、高速信号をより低損失で伝送することが可能となるため望ましい。そして、前記第１配線基板１として、上述したような特性を全て満足するためには、第１絶縁基板１ｂが、１０００℃以下で焼成可能な低温焼成磁器からなることが望ましく、特に、ガラス単独、あるいはガラスとセラミックフィラーとを組み合わせ、焼成して得られるガラスセラミック焼結体からなることが特性の制御が容易であるという点で望ましい。
【００３１】
さらに本発明では、第２配線基板２の、０−１５０℃における熱膨張係数は８×１０−６／℃以上、特に、９×１０−６／℃以上、最適には、１０×１０−６／℃以上とすることにより、外部回路基板と第２配線基板２との熱膨張係数差に起因して発生する熱応力を低減できる結果、高い２次実装信頼性を得ることが可能となる。また、前記第２配線基板２を構成する第２絶縁基板２ｂにおいても、前記第１配線基板１と同様の理由から、その比誘電率は７以下、特に６．５以下、最適には６以下が好ましい。
【００３２】
さらには、該第２の絶縁基板１ｂのヤング率を１５０ＧＰａ以下、特に１４５ＧＰａ以下、最適には１４０ＧＰａ以下の焼結体とすることが望ましく、例えば、ヤング率が約３００ＧＰａ程度と高いアルミナ基板と比較して基板自体が変形し易くなるため、第２の配線基板Ｂとプリント基板Ｃとの間の熱応力が緩和され、両者の間の長期接続信頼性をさらに高めることができる。
【００３３】
この第１配線基板１と同様、第２配線基板２もまた、配線層２ａは、銅、銀、金のいずれか１種を主成分として含有せしめることにより、高速信号をより低損失で伝送することが可能となるため望ましく、上述したような特性を全て満足するためには、第２絶縁基板２ｂが、１０００℃以下で焼成可能な低温焼成磁器からなることが望ましく、特に、ガラス単独、あるいはガラスとセラミックフィラーとを組み合わせて焼成して得られるガラスセラミック焼結体からなることが特性の制御が容易であるという点で望ましい。
【００３４】
また、接続用電極５は、主成分として半田を含み、その形状が太鼓状であることが望ましい。つまり、接続用電極５は半田ボール、高温半田ボール、球状の樹脂ボール表面を半田等の導電性物質にて被覆した樹脂含有導電性ボール等の各種接続用端子を用いて形成されたものであり、その形状は太鼓状であることが望ましい。こうすると、例えば、印刷により形成された薄い半田層を接続用電極５として用いる場合に比較して、接続する部位の高さを高くすることができるため、接続用電極５に集中する応力を緩和することができる結果、より高い接続信頼性を確保することが可能となる。
【００３５】
特に、上記接続端子のなかでも、低コストであるという面で、溶融、被着された半田ボールあるいは高温半田ボールを介して接続されている構造が望ましい。なお、太鼓状とは柱状体の中央部が膨らんでいる形状をいう。
【００３６】
また、本発明の積層型配線基板Ａでは、第１配線基板１と第２配線基板２との接続用電極５の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることが望ましく、これにより第１配線基板１と前記第２配線基板２とを強固に接着しつつ両配線基板１、２間の応力を緩和することができ、このことにより、さらに高い接続信頼性を得ることができる。
【００３７】
このとき、充填剤のヤング率が低いほど、応力緩和効果が大きくなり、より高い接続信頼性を得る事ができる。そのためには、充填剤中に熱膨張係数を低下させるために添加される、例えば石英ガラスのような無機フィラーの量を、極力低減されることが望ましい。
【００３８】
図２は、本発明の電気装置の望ましい応用例の一つである電気素子として半導体素子を搭載した電気装置を示す概略断面図である。本発明の電気装置Ｂは、前記詳述した積層型配線基板Ａの一方主面に複数の接続部９を介して半導体素子である電気素子１１が搭載され構成されている。この場合、第１配線基板１と電気素子１１との０−１５０℃における熱膨張係数の差が５×１０−６／℃以下であることが重要であり、特に４×１０−６／℃以下、最適には２×１０−６／℃以下であることが望ましい。本発明の電気装置を、かかる構成とすることにより、電気素子１１と積層型配線基板Ａとの間の熱膨張係数差を小さくすることができる結果、両部材にはたらく熱応力を低減させることができる。そのため、特に、電気素子１１として、誘電率の低い多孔質の絶縁膜を用いた機械的耐性に劣る電気素子１１を用いた場合でも、電気素子１１の破壊を防止することができ、１次実装の長期信頼性を確保することが可能となる。
【００３９】
一方、第１配線基板１と電気素子１１との０−１５０℃における熱膨張係数の差が５×１０−６／℃よりも大きくなると、熱応力が大きくなりすぎる結果、電気素子が破壊したり、電気素子１１と第１配線基板１との間の接続部９の長期接続信頼性が確保できなくなる。
【００４０】
そして、本発明にかかる電気素子１１は、０〜１５０℃における熱膨張係数が４×１０−６／℃以下、特に、３．５×１０−６／℃以下であることが望ましく、特に、シリコンを主体とし前記多孔質の低誘電率の絶縁膜を用いた電気素子１１であることが望ましく、このような電気素子１１とすることで、高速信号処理を行う電気装置を得ることができる。その場合、電気素子１１の機械的耐性が従来の電気素子と比較して著しく低下しているため、このような電気素子１１を、上記した本発明の積層型配線基板Ａ上に実装し電気装置Ｂを構成することにより、１次および２次実装の長期信頼性を確保することができる。
【００４１】
また、電気素子１１の第１配線基板１の面積をＤ１としたときに、Ｄ１が５０ｍｍ２以上であり、第１配線基板１における主面の面積をＳ１としたときの比率Ｓ１／Ｄ１が１〜１．５の範囲、特に、１〜１．４、さらに、１〜１．３の範囲であることが望ましい。Ｄ１が５０ｍｍ２以上であれば、電気素子１１の集積度を大きくでき、かつ電気装置Ｂの性能を向上させることできる。
【００４２】
また、Ｓ１／Ｄ１を上記の比率とすることにより、相対的に第２配線基板２に対して第１配線基板１の表面積が小さくなるため、第１配線基板１と第２配線基板２の間に発生する熱応力を更に低減することができ、このことにより積層型配線基板Ａの接続部９の長期信頼性を更に高めることができる。さらには、第１配線基板１の大きさを小さくすることができるため、コストを低減する効果も期待できる。
【００４３】
また本発明では、接続部９の応力緩和効果のために、その周囲に少なくとも有機樹脂を含有する充填剤が付与されていること、また、その接続部９は、前記第１配線基板１と第２配線基板２とを接続に用いられる接続用電極５と同様、主成分として半田を含むことが望ましい。
【００４４】
本発明の電気装置Ｂをかかる構成とすることにより、電気素子１１と積層型配線基板Ａとの間の熱膨張係数差を小さくすることができる結果、両者に働く熱応力を低減させることが出来、特に電気素子１１として、誘電率の低い多孔質の絶縁膜を用いた機械的耐性に劣る半導体素子を用いた場合でも、半導体素子の破壊を防止することができ、１次実装の長期接続信頼性を確保することが可能となる。
【００４５】
図３は本発明の電気装置の実装構造のうち望ましい応用例のひとつを示す概略断面図である。本発明の電気装置Ｂの実装構造は、前記電気装置Ｂを構成する第２配線基板２の下層側に、複数の接続用電極１５を介して外部回路基板Ｃが接続され構成されている。ここで、第２配線基板２の０−１５０℃における熱膨張係数と外部回路基板Ｃの０−１５０℃における熱膨張係数との差が１２×１０−６／℃以下であることが重要であり、特に、１０×１０−６／℃以下、最適には、８×１０−６／℃以下であることが望ましい。
【００４６】
本発明の実装構造を上記構成とすることにより、第２配線基板２と外部回路基板Ｃとの熱膨張差により発生する熱応力を低減することができる結果、２次実装の長期接続信頼性を確保することができる。一方、両者の熱膨張係数の差が１２×１０−６／℃よりも大きいと、第２配線基板２と外部回路基板Ｃとの間に発生する熱応力が大きくなりすぎる結果、両者の接続用電極１５に亀裂が伸展しやすくなり、最終的には、接続用電極１５が断線してしまい長期接続信頼性が損なわれ実用に耐えなくなる。
【００４７】
ここで、本発明の実装構造にかかる外部回路基板Ｃとしては、プリント基板が好ましい。プリント基板は、例えば、少なくとも有機樹脂を含む絶縁材料からなり、具体的には、ガラス−エポキシ系複合材料からなり、一般には０−１５０℃における線熱膨張係数が１４〜２０×１０−６／℃のプリント基板等が用いられ、この絶縁基板の表面にＣｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎなどの金属導体からなる配線１７が形成され、これに接続用電極１５が接着されている。接続用電極１５は、第１および第２配線基板１、２を接続する接続用電極５と同様、主成分として半田を含むこと、特に、高温半田であること、また、その形状は太鼓状であることが好ましく、特に、半田ボールや柱状のカラム、球状の樹脂ボール表面を半田等の導電性物質にて被覆した樹脂含有導電性ボール、さらには、金属性のピンを備えたソケットタイプの各種接続用端子等を用いることにより、例えば、印刷により形成された薄い半田層に接続される場合と比較して、接続する部位の高さを高くすることができるため、接続用電極１５と配線層２ａもしくは配線１７との界面に集中する応力を緩和することができ、より高い接続信頼性を確保することが可能となる。
【００４８】
さらに本発明では、第２配線基板２と外部回路基板Ｃとを接続する接続用電極１５の一部あるいは全部の融点が、第１配線基板１と第２配線基板２とを接続する接続用電極５の融点よりも低いことが望ましい。つまり、接続部９および接続用電極５に半田を含む場合には、第１配線基板１と第２配線基板２との間、電気素子１１と第１配線基板１との間、および第２配線基板２と外部回路基板Ｃとの間の実装工程順に、半田の融点が低くなっていることが望ましい。半田の融点をこのような傾向とすることにより、一旦固着した接続部９もしくは接続用電極５、１５の次の実装工程での再溶融による断線を防止できる。
【００４９】
以上、図１〜３を基に詳述してきたが、本発明では上記の例以外であっても、本発明を逸脱しない範囲であれば効果を発揮できるものであり、上記例に限定されるものではない。例えば、上記例では電気素子１１としてシリコンを主体とする半導体素子、１次実装としてフリップチップ実装を採用しているが、電気素子１１としては、シリコン以外の材質の半導体素子や、また半導体素子に限らず上述のＭＥＭＳ等の電気素子材質を用いてもよく、１次実装形態もワイヤボンディング実装や各種バンプ等を用いた公知の実装方法を用途に応じて選択できる。
【００５０】
【実施例】
本発明の積層配線基板の効果を確認すべく、以下のようにして評価用の積層型配線基板を作製した。
【００５１】
まず、第１配線基板となる第１絶縁基板および第２配線基板となる第２絶縁基板を表１に示すガラスセラミックを選択した。
【００５２】
そして、上記のガラスセラミックの組成を調整して、表２、表３に示す特性を有する絶縁基板とし、厚さ０．４ｍｍの第１配線基板、および厚さ１ｍｍ、表面積１６００ｍｍ２の第２配線基板を作製した。また、接続用電極として、Ｐｂ３６質量％−Ｓｎ６４質量％の共晶半田ペーストを印刷法にて印刷した。なお、接続用電極の大きさはφ０．２ｍｍ、電極の中心間距離を０．３５ｍｍとし、マトリックス状に配設した。
【００５３】
さらに、φ０．２ｍｍの共晶半田ボールを、半田を印刷した第２の配線基板の表面の印刷形成した半田上に載置し、その上に第１配線基板を位置合わせして載置し、リフロー処理を行った後、表２、表３に従い、第１配線基板と第２配線基板との間隙に充填剤を注入、硬化させることにより積層型配線基板を得た。また、接続用電極として共晶半田ペーストを印刷法にて印刷した状態で、φ０．２ｍｍの共晶半田ボールを用いない試料も作製した。
【００５４】
続いて、シリコンを主体とし低誘電率の多孔質の絶縁膜を有する、０−１５０℃における熱膨張係数が２．５×１０−６／℃、表面積が１００ｍｍ２の評価用の電気素子を準備し、厚さ０．１ｍｍの半田を介して第１配線基板上に位置合わせして載置し、リフロー処理を行った後、表２、表３に従い、これも充填剤を電気素子と第１配線基板との間隙に注入し、硬化させることにより電気素子をフリップチップ実装した。
【００５５】
さらに、第２配線基板の裏面の配線層と同様のパターンを有する配線を形成した、０−１５０℃における熱膨張係数が１６×１０−６／℃であるプリント基板を外部回路基板として用意し、このプリント基板の配線上に共晶半田ペーストを印刷法にて印刷した。なお、接続用電極を接合する配線の大きさはφ０．８ｍｍ、電極の中心間距離１．３ｍｍとした。
【００５６】
次いで、このプリント基板上に、φ０．８ｍｍの高温半田ボールを位置合わせして載置し、さらに、その上に電気素子を実装した積層配線基板を位置合わせして載置し、再度リフロー処理を行うことにより、電気素子をフリップチップ実装した積層配線基板を、プリント基板上に実装した１次及び２次実装評価用サンプルをそれぞれ２０個作製した。
【００５７】
次に、上記実装評価用サンプルを、０〜１００℃の温度範囲で温度サイクル試験を２０００サイクルまで行い、１００サイクル終了毎に電気素子の破壊の有無を確認した。さらに、１次実装側、２次実装側、および積層配線基板内の３箇所に関して抵抗値を測定した後、超音波探傷を行い、断線の有無を確認し、電気素子の破壊あるいは断線時のサイクル数を表２に示した。ここで、１０００サイクルまで電気素子の破壊あるいは断線のなきものを合格とした。
【００５８】
【表１】
【００５９】
【表２】
【００６０】
【表３】
【００６１】
表２、表３の結果から明らかなように、本発明に基づき、第１配線基板の０−１５０℃における熱膨張係数が、第２配線基板の０−１５０℃における熱膨張係数よりも小さく、かつ両者のかつ前記第１の配線基板の表面積（Ｓ１）と、前記第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３とした積層型配線基板を用い、また、前記第１配線基板と電気素子との０−１５０℃における熱膨張係数の差が５×１０−６／℃以下とした電気装置であり、また、前記第２配線基板の０−１５０℃における熱膨張係数とプリント基板の０−１５０℃における熱膨張係数との差が、１２×１０−６／℃以下とした電気装置の実装構造とした試料Ｎｏ．５〜２３では、温度サイクル数が１次実装部および積層型配線基板部で１２００サイクル以上、２次実装部でいずれも２０００サイクル以上となり、高速信号処理に適し、かつ高い１次実装信頼性及び２次実装信頼性を兼ね備え、さらに２つの配線基板間の接続信頼性をも確保できた。
【００６２】
一方、第１の配線基板の０−１５０℃における熱膨脹係数が、第２の配線基板の０−１５０℃における熱膨脹係数よりも大きい試料Ｎｏ．２、３では、積層配線基板の接続部に著しい応力集中が起こる結果、１０００サイクル以下の温度サイクル数にて接続部の断線が生じた。
【００６３】
また、第１の配線基板の表面積（Ｓ１）と、該第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）＞０．３となる試料Ｎｏ．４では、積層配線基板の接続部に過度の応力集中が起こる結果、１０００サイクル以下の温度サイクル数にて接続部の断線が生じた。
【００６４】
さらに、半導体素子と第１の配線基板との０−１５０℃における熱膨脹係数の差が、５×１０−６／℃よりも大きい試料Ｎｏ．１では、半導体素子に過度の応力集中が生じ、１０００サイクル以下の温度サイクル数にて、半導体素子の破壊を引き起こした。また、第２の配線基板とプリント基板との０−１５０℃における熱膨脹係数の差が１２×１０−６／℃よりも大きい試料Ｎｏ．２、３では、２次実装側の接続部に過度の応力集中が生じる結果、１０００サイクル以下の温度サイクル数にて接続部の断線が生じた。
【００６５】
【発明の効果】
以上、詳述したように、本発明によれば、第１の配線基板の０−１５０℃における熱膨脹係数が、第２の配線基板の０−１５０℃における熱膨脹係数よりも小さく、かつ第１の配線基板の表面積（Ｓ１）と、該第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３とした積層配線基板を用い、また、前記第１の配線基板と該半導体素子との０−１５０℃における熱膨張係数の差が５×１０−６／℃以下とした電気装置であり、また、前記第２の配線基板の０−１５０℃における熱膨脹係数と前記プリント基板の０−１５０℃における熱膨脹係数との差が、１２×１０−６／℃以下とした電気装置の実装構造とすることにより、高速信号処理に適し、かつ高い１次実装信頼性及び２次実装信頼性を兼ね備え、さらに２つの配線基板間の接続信頼性をも確保できる。
【図面の簡単な説明】
【図１】本発明の積層型配線基板を示す概略断面図である。
【図２】本発明の電気装置を示す概略断面図である。
【図３】本発明の電気装置の実装構造を示す概略断面図である。
【図４】従来の積層型配線基板を示す概略断面図である。
【符号の説明】
Ａ 積層型配線基板
Ｂ 電気装置
Ｃ 外部回路基板
１ 第１配線基板
１ａ、２ａ 配線層
１ｂ 第１絶縁基板
２ 第２配線基板
２ｂ 第２絶縁基板
５ 接続用電極
７ 充填剤
９ 接続部
１１ 電気素子
【発明の属する技術分野】
本発明は、積層型配線基板および電気装置、並びにその実装構造に関し、特に、異なる熱膨張係数を有する２種類の配線基板により構成され、高い実装信頼性と高速信号の伝送に適する積層型配線基板および電気装置、並びにその実装構造に関するものである。
【０００２】
【従来技術】
例えば、Ｓｉを主成分とする半導体素子に代表されるような電気素子は、極めてミクロな配線回路層を有する多数のトランジスタが高度に集積されたものであるが、トランジスタ数のさらなる増加により電気素子は大型化を余儀なくされている。また、このような電気素子においては、信号処理の高速化に対応するために、配線回路層の微細配線化、低抵抗化、および、層間絶縁膜の低誘電率化が図られ、これにより電気素子を構成するこれら配線回路層および層間絶縁膜の機械的強度は低下する傾向にある。
【０００３】
さらに、近年においては、電気素子の集積技術の発達により電気素子自体に立体構造物や可動部を有する機能部を形成することのできる工法が開発され、例えば、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）と呼ばれる微細な立体構造や可動部を有する電気素子も実用化されているが、こうした工法により作製された電気素子では立体構造部や可動部が応力により破壊されやすくなっている。
【０００４】
そして、このようにミクロな配線回路層を有する電気素子を、パソコンや携帯電話あるいは液晶表示装置などの電子機器に組み込む場合には、電子機器を作動させる電源線など、マクロな配線とのサイズの調整を図るために、電気素子を、電気素子収納用パッケージ等の配線基板やプリント基板等の外部回路基板を用いて階層的に実装する形態が採られている。
【０００５】
さらには、下記の特許文献１によれば、図４に示すように、電気素子１０１と外部回路基板１０３との間に介装される配線基板として、電気素子側にセラミックス基板を用いた配線基板（以下、セラミックス基板１０５）を配置し、その下層の外部回路基板１０３側に有機樹脂を含有する樹脂基板を用いた配線基板（以下、樹脂基板１０７）を配置させたものが提案されている。
【０００６】
【特許文献１】
特開平１０−２４７７０６号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記したような実装形態では、上層側のセラミック基板１０５は絶縁層と配線層とが同時焼成できるためにビアオンビアの構造を形成できる小面積、高密度の配線基板であるものの、そのセラミック基板１０５の下層側に配置される樹脂基板１０７は、例えば、ガラスエポキシシートを用いて、メッキスルーホールを形成する必要があるために、上記のようなビアオンビア構造を形成できないことから、自ずと、上層側のセラミック基板１０５と下層側の樹脂基板１０７との面積比が大きくなる。このために、これらセラミックス基板１０５と樹脂基板１０７との熱膨張係数差による歪みがさらに増大し、接続用電極１０９が破壊されやすくなり実装信頼性が低下するという問題があった。
【０００８】
また、前述のように、電気素子１０１を大型化させたかあるいは高機能化させたために機械的強度の低くなった電気素子１０１を用いた場合には、セラミック基板１０５と樹脂基板１０７との間の歪みの影響により、電気素子１０１自体が破壊されやすいという問題があった。
【０００９】
従って、本発明は、Ｓｉ等の熱膨張係数の小さい電気素子とプリント基板等の熱膨張係数の大きい外部回路基板との間に介装されても高い実装信頼性の得られる積層型配線基板およびこれを用いた電気装置、並びに、その実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明者は、上記の課題に対して種々検討を行なった結果、Ｓｉ等を主体とする熱膨張係数の小さい電気素子とプリント基板等の熱膨張係数の大きい外部回路基板との間に介装される積層型配線基板を、熱膨張係数の異なる２つの配線基板を複数の接続用電極を介して構成する場合に、第１配線基板の０〜１５０℃における熱膨張係数が、第２の配線基板の０〜１５０℃における熱膨張係数よりも小さく、かつ該第１の配線基板の表面積（Ｓ１）と、該第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３とすることにより、高い１次実装信頼性及び２次実装信頼性を兼ね備え、かつ積層配線基板間の接続信頼性をも確保し、さらに高速信号の伝送に適した積層配線基板を得ることが出来ることを知見し本発明に至った。
【００１１】
即ち、本発明の積層型配線基板は、第１および第２絶縁基板と、前記第１および第２絶縁基板の少なくとも表裏面にそれぞれ配線層を具備してなる第１および第２配線基板とからなり、前記第１配線基板の裏面の配線層と前記第２配線基板の表面の配線層とが接続用電極により接続されている積層型配線基板であって、前記第１配線基板の０〜１５０℃における熱膨張係数が、前記第２配線基板の０〜１５０℃における熱膨張係数よりも小さく、かつ該第１配線基板の表面積（Ｓ１）と、該第２配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３であることを特徴とする。
【００１２】
そして、上記積層型配線基板では、前記接続用電極が、主成分として半田を含み、太鼓状であることが望ましく、さらに、前記接続用電極の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることが望ましい。
【００１３】
また、上記積層型配線基板では、前記第１配線基板の、０〜１５０℃における熱膨張係数が７×１０−６／℃以下で、また、前記第２配線基板の、０〜１５０℃における熱膨張係数が８×１０−６／℃以上であることが望ましく、さらに、前記配線層が、銅、銀、金のいずれかを主成分として含有すること、前記第１配線基板と、前記第２配線基板の０−１５０℃における熱膨張係数の差が、９×１０−６／℃以下であることが望ましい。
【００１４】
さらに、前述の積層型配線基板を用いて構成される本発明の電気装置は、上記の積層型配線基板を構成する第１配線基板の少なくとも一方主面に複数の接続部を介して接続された電気素子を具備してなるとともに、前記第１配線基板と前記電気素子との０〜１５０℃における熱膨張係数差が５×１０−６／℃以下であることを特徴とする。
【００１５】
そして、上記電気装置では、前記電気素子の面積をＤ１として、該Ｄ１が５０ｍｍ２以上であり、かつ第１配線基板における主面の面積をＳ１としたときの比率Ｓ１／Ｄ１が１〜１．５の範囲であることが望ましい。
【００１６】
また、上記電気装置を構成する電気素子は、０〜１５０℃における熱膨張係数が４×１０−６／℃以下であることが望ましく、また、電気素子と第１配線基板とを接続する接続部の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることが望ましい。
【００１７】
そして、本発明の電気装置に係る実装構造は、上記の電気装置を構成する第２配線基板の下層側に複数の接続用電極を介して外部回路基板を接続してなるとともに、前記外部回路基板と前記第２配線基板との０〜１５０℃における熱膨張係数差が１２×１０−６／℃以下であることを特徴とする。
【００１８】
ここで、上記電気装置のかかる実装構造では、前記接続部が主成分として半田を含み、太鼓状であることが望ましい。
【００１９】
【発明の実施の形態】
以下、本発明について実施例を示す添付図面に基づき詳細に説明する。図１は、本発明の積層型配線基板を示す概略断面図であり、望ましい応用例の一つである。
【００２０】
本発明の積層型配線基板Ａは上層側の第１配線基板１と下層側の第２配線基板２とからなり、第１配線基板１の裏面に形成された配線層１ａと第２配線基板２の表面に形成された配線層２ａとが複数の接続用電極５により接続され構成されている。そして、本発明ではこれに限定されるものではないが、接続用電極５の周囲に少なくとも有機樹脂を含有する充填剤７が付与されている。
【００２１】
そして、本発明にかかる第１配線基板１は、絶縁基板（第１絶縁基板１ｂ）の表面および内部に配線層１ａが形成され、この配線層１ａはビアホール導体１ｃにより接続されており、第２配線基板２もまた、第１配線基板１と同様、絶縁基板（第２絶縁基板２ｂ）の表面および内部に配線層２ａが形成され、これらの配線層２ａはビアホール導体２ｃにより接続されている。
【００２２】
そして、本発明の積層型配線基板Ａでは、第１配線基板１の０−１５０℃における熱膨張係数が、第２配線基板２の０−１５０℃における熱膨張係数よりも小さいことを特徴とするものである。本発明の積層型配線基板Ａを、かかる構成とすることにより、この積層型配線基板Ａの上下層側にそれぞれ配置される電気素子と外部回路基板との間の熱膨張係数差により生じる熱応力を、第１配線基板１および第２配線基板２の双方に分散させることが出来るため、積層型配線基板Ａおよびその接続用電極部５への応力集中を緩和することができる結果、電気素子と積層型配線基板Ａとの間の実装（１次実装）、及び、積層型配線基板と外部回路基板との間の実装（２次実装）の接続信頼性を確保することが可能となり、さらに、これら第１および第２の配線基板１、２間の熱応力を低減することができる結果、両配線基板間の接続信頼性を高めることが可能となる。
【００２３】
一方、第１配線基板１の熱膨張係数が、第２配線基板２の熱膨張係数よりも大きい場合には、電気素子と外部回路基板との間の熱応力は緩和されず、むしろ増幅されるため、積層型配線基板Ａの接続用電極５に亀裂が急速に伸展し、最終的に破壊に至り、接続用電極５が断線してしまうまでの時間が短くなるため、積層型配線基板Ａの接続用電極５の長期信頼性が著しく低下する。さらには、電気素子と第１配線基板１とが接続されている１次実装側、並びに、第２配線基板２と外部回路基板とが接続されている２次実装側へもさらに応力集中が生じる結果、１次実装および２次実装の接続に係る長期信頼性が損なわれる。
【００２４】
また、本発明の積層型配線基板Ａでは、第１配線基板１の表面積（Ｓ１）と、該第２配線基板２の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３であることが重要であり、特に（Ｓ１／Ｓ２）≦０．２５、最適には（Ｓ１／Ｓ２）≦０．２であることが望ましい。
【００２５】
本発明の積層型配線基板Ａを、かかる構成とすること、即ち、第１配線基板１を第２配線基板２よりも所定の比率以上小さくすることにより、両者の熱膨張係数差により発生する歪を小さくすることができる。その結果、熱応力を低減することができ、積層型配線基板Ａの長期接続信頼性を確保することが可能となる。
【００２６】
一方、該第１配線基板１の表面積（Ｓ１）と、該第２配線基板２の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）＞０．３とすると、第１配線基板１と第２配線基板２との熱膨張係数差により発生する歪が大きくなるため、熱応力が大きくなり、積層型配線基板Ａの長期接続信頼性を確保することが困難となる。
【００２７】
さらに、本発明では、第１配線基板１と第２配線基板２との間の熱膨張係数の差が９×１０−６／℃以下であることが望ましい。
【００２８】
また、本発明では、前記第１配線基板１を構成する第１絶縁基板１ｂの０−１５０℃における熱膨張係数を７×１０−６／℃以下、特に６×１０−６／℃以下、最適には４×１０−６／℃以下とすることにより、特にシリコンを主体とする電気素子と第１配線基板１の熱膨張係数とを近似させることができるため、機械的耐性に劣る電気素子を実装した場合でも、熱応力を低減することができる結果、電気素子の破壊を防止することができるため、高い１次実装信頼性を得ることが可能となる。
【００２９】
さらに、本発明では、第１配線基板１を構成する第１絶縁基板１ｂの比誘電率は７以下、特に６．５以下、最適には６以下とすることが、高速信号をより低損失で伝送するという点で好ましい。
【００３０】
ここで、第１配線基板１を構成する配線層１ａは、銅、銀、金のいずれか１種を主成分として含有せしめることにより、高速信号をより低損失で伝送することが可能となるため望ましい。そして、前記第１配線基板１として、上述したような特性を全て満足するためには、第１絶縁基板１ｂが、１０００℃以下で焼成可能な低温焼成磁器からなることが望ましく、特に、ガラス単独、あるいはガラスとセラミックフィラーとを組み合わせ、焼成して得られるガラスセラミック焼結体からなることが特性の制御が容易であるという点で望ましい。
【００３１】
さらに本発明では、第２配線基板２の、０−１５０℃における熱膨張係数は８×１０−６／℃以上、特に、９×１０−６／℃以上、最適には、１０×１０−６／℃以上とすることにより、外部回路基板と第２配線基板２との熱膨張係数差に起因して発生する熱応力を低減できる結果、高い２次実装信頼性を得ることが可能となる。また、前記第２配線基板２を構成する第２絶縁基板２ｂにおいても、前記第１配線基板１と同様の理由から、その比誘電率は７以下、特に６．５以下、最適には６以下が好ましい。
【００３２】
さらには、該第２の絶縁基板１ｂのヤング率を１５０ＧＰａ以下、特に１４５ＧＰａ以下、最適には１４０ＧＰａ以下の焼結体とすることが望ましく、例えば、ヤング率が約３００ＧＰａ程度と高いアルミナ基板と比較して基板自体が変形し易くなるため、第２の配線基板Ｂとプリント基板Ｃとの間の熱応力が緩和され、両者の間の長期接続信頼性をさらに高めることができる。
【００３３】
この第１配線基板１と同様、第２配線基板２もまた、配線層２ａは、銅、銀、金のいずれか１種を主成分として含有せしめることにより、高速信号をより低損失で伝送することが可能となるため望ましく、上述したような特性を全て満足するためには、第２絶縁基板２ｂが、１０００℃以下で焼成可能な低温焼成磁器からなることが望ましく、特に、ガラス単独、あるいはガラスとセラミックフィラーとを組み合わせて焼成して得られるガラスセラミック焼結体からなることが特性の制御が容易であるという点で望ましい。
【００３４】
また、接続用電極５は、主成分として半田を含み、その形状が太鼓状であることが望ましい。つまり、接続用電極５は半田ボール、高温半田ボール、球状の樹脂ボール表面を半田等の導電性物質にて被覆した樹脂含有導電性ボール等の各種接続用端子を用いて形成されたものであり、その形状は太鼓状であることが望ましい。こうすると、例えば、印刷により形成された薄い半田層を接続用電極５として用いる場合に比較して、接続する部位の高さを高くすることができるため、接続用電極５に集中する応力を緩和することができる結果、より高い接続信頼性を確保することが可能となる。
【００３５】
特に、上記接続端子のなかでも、低コストであるという面で、溶融、被着された半田ボールあるいは高温半田ボールを介して接続されている構造が望ましい。なお、太鼓状とは柱状体の中央部が膨らんでいる形状をいう。
【００３６】
また、本発明の積層型配線基板Ａでは、第１配線基板１と第２配線基板２との接続用電極５の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることが望ましく、これにより第１配線基板１と前記第２配線基板２とを強固に接着しつつ両配線基板１、２間の応力を緩和することができ、このことにより、さらに高い接続信頼性を得ることができる。
【００３７】
このとき、充填剤のヤング率が低いほど、応力緩和効果が大きくなり、より高い接続信頼性を得る事ができる。そのためには、充填剤中に熱膨張係数を低下させるために添加される、例えば石英ガラスのような無機フィラーの量を、極力低減されることが望ましい。
【００３８】
図２は、本発明の電気装置の望ましい応用例の一つである電気素子として半導体素子を搭載した電気装置を示す概略断面図である。本発明の電気装置Ｂは、前記詳述した積層型配線基板Ａの一方主面に複数の接続部９を介して半導体素子である電気素子１１が搭載され構成されている。この場合、第１配線基板１と電気素子１１との０−１５０℃における熱膨張係数の差が５×１０−６／℃以下であることが重要であり、特に４×１０−６／℃以下、最適には２×１０−６／℃以下であることが望ましい。本発明の電気装置を、かかる構成とすることにより、電気素子１１と積層型配線基板Ａとの間の熱膨張係数差を小さくすることができる結果、両部材にはたらく熱応力を低減させることができる。そのため、特に、電気素子１１として、誘電率の低い多孔質の絶縁膜を用いた機械的耐性に劣る電気素子１１を用いた場合でも、電気素子１１の破壊を防止することができ、１次実装の長期信頼性を確保することが可能となる。
【００３９】
一方、第１配線基板１と電気素子１１との０−１５０℃における熱膨張係数の差が５×１０−６／℃よりも大きくなると、熱応力が大きくなりすぎる結果、電気素子が破壊したり、電気素子１１と第１配線基板１との間の接続部９の長期接続信頼性が確保できなくなる。
【００４０】
そして、本発明にかかる電気素子１１は、０〜１５０℃における熱膨張係数が４×１０−６／℃以下、特に、３．５×１０−６／℃以下であることが望ましく、特に、シリコンを主体とし前記多孔質の低誘電率の絶縁膜を用いた電気素子１１であることが望ましく、このような電気素子１１とすることで、高速信号処理を行う電気装置を得ることができる。その場合、電気素子１１の機械的耐性が従来の電気素子と比較して著しく低下しているため、このような電気素子１１を、上記した本発明の積層型配線基板Ａ上に実装し電気装置Ｂを構成することにより、１次および２次実装の長期信頼性を確保することができる。
【００４１】
また、電気素子１１の第１配線基板１の面積をＤ１としたときに、Ｄ１が５０ｍｍ２以上であり、第１配線基板１における主面の面積をＳ１としたときの比率Ｓ１／Ｄ１が１〜１．５の範囲、特に、１〜１．４、さらに、１〜１．３の範囲であることが望ましい。Ｄ１が５０ｍｍ２以上であれば、電気素子１１の集積度を大きくでき、かつ電気装置Ｂの性能を向上させることできる。
【００４２】
また、Ｓ１／Ｄ１を上記の比率とすることにより、相対的に第２配線基板２に対して第１配線基板１の表面積が小さくなるため、第１配線基板１と第２配線基板２の間に発生する熱応力を更に低減することができ、このことにより積層型配線基板Ａの接続部９の長期信頼性を更に高めることができる。さらには、第１配線基板１の大きさを小さくすることができるため、コストを低減する効果も期待できる。
【００４３】
また本発明では、接続部９の応力緩和効果のために、その周囲に少なくとも有機樹脂を含有する充填剤が付与されていること、また、その接続部９は、前記第１配線基板１と第２配線基板２とを接続に用いられる接続用電極５と同様、主成分として半田を含むことが望ましい。
【００４４】
本発明の電気装置Ｂをかかる構成とすることにより、電気素子１１と積層型配線基板Ａとの間の熱膨張係数差を小さくすることができる結果、両者に働く熱応力を低減させることが出来、特に電気素子１１として、誘電率の低い多孔質の絶縁膜を用いた機械的耐性に劣る半導体素子を用いた場合でも、半導体素子の破壊を防止することができ、１次実装の長期接続信頼性を確保することが可能となる。
【００４５】
図３は本発明の電気装置の実装構造のうち望ましい応用例のひとつを示す概略断面図である。本発明の電気装置Ｂの実装構造は、前記電気装置Ｂを構成する第２配線基板２の下層側に、複数の接続用電極１５を介して外部回路基板Ｃが接続され構成されている。ここで、第２配線基板２の０−１５０℃における熱膨張係数と外部回路基板Ｃの０−１５０℃における熱膨張係数との差が１２×１０−６／℃以下であることが重要であり、特に、１０×１０−６／℃以下、最適には、８×１０−６／℃以下であることが望ましい。
【００４６】
本発明の実装構造を上記構成とすることにより、第２配線基板２と外部回路基板Ｃとの熱膨張差により発生する熱応力を低減することができる結果、２次実装の長期接続信頼性を確保することができる。一方、両者の熱膨張係数の差が１２×１０−６／℃よりも大きいと、第２配線基板２と外部回路基板Ｃとの間に発生する熱応力が大きくなりすぎる結果、両者の接続用電極１５に亀裂が伸展しやすくなり、最終的には、接続用電極１５が断線してしまい長期接続信頼性が損なわれ実用に耐えなくなる。
【００４７】
ここで、本発明の実装構造にかかる外部回路基板Ｃとしては、プリント基板が好ましい。プリント基板は、例えば、少なくとも有機樹脂を含む絶縁材料からなり、具体的には、ガラス−エポキシ系複合材料からなり、一般には０−１５０℃における線熱膨張係数が１４〜２０×１０−６／℃のプリント基板等が用いられ、この絶縁基板の表面にＣｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎなどの金属導体からなる配線１７が形成され、これに接続用電極１５が接着されている。接続用電極１５は、第１および第２配線基板１、２を接続する接続用電極５と同様、主成分として半田を含むこと、特に、高温半田であること、また、その形状は太鼓状であることが好ましく、特に、半田ボールや柱状のカラム、球状の樹脂ボール表面を半田等の導電性物質にて被覆した樹脂含有導電性ボール、さらには、金属性のピンを備えたソケットタイプの各種接続用端子等を用いることにより、例えば、印刷により形成された薄い半田層に接続される場合と比較して、接続する部位の高さを高くすることができるため、接続用電極１５と配線層２ａもしくは配線１７との界面に集中する応力を緩和することができ、より高い接続信頼性を確保することが可能となる。
【００４８】
さらに本発明では、第２配線基板２と外部回路基板Ｃとを接続する接続用電極１５の一部あるいは全部の融点が、第１配線基板１と第２配線基板２とを接続する接続用電極５の融点よりも低いことが望ましい。つまり、接続部９および接続用電極５に半田を含む場合には、第１配線基板１と第２配線基板２との間、電気素子１１と第１配線基板１との間、および第２配線基板２と外部回路基板Ｃとの間の実装工程順に、半田の融点が低くなっていることが望ましい。半田の融点をこのような傾向とすることにより、一旦固着した接続部９もしくは接続用電極５、１５の次の実装工程での再溶融による断線を防止できる。
【００４９】
以上、図１〜３を基に詳述してきたが、本発明では上記の例以外であっても、本発明を逸脱しない範囲であれば効果を発揮できるものであり、上記例に限定されるものではない。例えば、上記例では電気素子１１としてシリコンを主体とする半導体素子、１次実装としてフリップチップ実装を採用しているが、電気素子１１としては、シリコン以外の材質の半導体素子や、また半導体素子に限らず上述のＭＥＭＳ等の電気素子材質を用いてもよく、１次実装形態もワイヤボンディング実装や各種バンプ等を用いた公知の実装方法を用途に応じて選択できる。
【００５０】
【実施例】
本発明の積層配線基板の効果を確認すべく、以下のようにして評価用の積層型配線基板を作製した。
【００５１】
まず、第１配線基板となる第１絶縁基板および第２配線基板となる第２絶縁基板を表１に示すガラスセラミックを選択した。
【００５２】
そして、上記のガラスセラミックの組成を調整して、表２、表３に示す特性を有する絶縁基板とし、厚さ０．４ｍｍの第１配線基板、および厚さ１ｍｍ、表面積１６００ｍｍ２の第２配線基板を作製した。また、接続用電極として、Ｐｂ３６質量％−Ｓｎ６４質量％の共晶半田ペーストを印刷法にて印刷した。なお、接続用電極の大きさはφ０．２ｍｍ、電極の中心間距離を０．３５ｍｍとし、マトリックス状に配設した。
【００５３】
さらに、φ０．２ｍｍの共晶半田ボールを、半田を印刷した第２の配線基板の表面の印刷形成した半田上に載置し、その上に第１配線基板を位置合わせして載置し、リフロー処理を行った後、表２、表３に従い、第１配線基板と第２配線基板との間隙に充填剤を注入、硬化させることにより積層型配線基板を得た。また、接続用電極として共晶半田ペーストを印刷法にて印刷した状態で、φ０．２ｍｍの共晶半田ボールを用いない試料も作製した。
【００５４】
続いて、シリコンを主体とし低誘電率の多孔質の絶縁膜を有する、０−１５０℃における熱膨張係数が２．５×１０−６／℃、表面積が１００ｍｍ２の評価用の電気素子を準備し、厚さ０．１ｍｍの半田を介して第１配線基板上に位置合わせして載置し、リフロー処理を行った後、表２、表３に従い、これも充填剤を電気素子と第１配線基板との間隙に注入し、硬化させることにより電気素子をフリップチップ実装した。
【００５５】
さらに、第２配線基板の裏面の配線層と同様のパターンを有する配線を形成した、０−１５０℃における熱膨張係数が１６×１０−６／℃であるプリント基板を外部回路基板として用意し、このプリント基板の配線上に共晶半田ペーストを印刷法にて印刷した。なお、接続用電極を接合する配線の大きさはφ０．８ｍｍ、電極の中心間距離１．３ｍｍとした。
【００５６】
次いで、このプリント基板上に、φ０．８ｍｍの高温半田ボールを位置合わせして載置し、さらに、その上に電気素子を実装した積層配線基板を位置合わせして載置し、再度リフロー処理を行うことにより、電気素子をフリップチップ実装した積層配線基板を、プリント基板上に実装した１次及び２次実装評価用サンプルをそれぞれ２０個作製した。
【００５７】
次に、上記実装評価用サンプルを、０〜１００℃の温度範囲で温度サイクル試験を２０００サイクルまで行い、１００サイクル終了毎に電気素子の破壊の有無を確認した。さらに、１次実装側、２次実装側、および積層配線基板内の３箇所に関して抵抗値を測定した後、超音波探傷を行い、断線の有無を確認し、電気素子の破壊あるいは断線時のサイクル数を表２に示した。ここで、１０００サイクルまで電気素子の破壊あるいは断線のなきものを合格とした。
【００５８】
【表１】
【表２】
【表３】
表２、表３の結果から明らかなように、本発明に基づき、第１配線基板の０−１５０℃における熱膨張係数が、第２配線基板の０−１５０℃における熱膨張係数よりも小さく、かつ両者のかつ前記第１の配線基板の表面積（Ｓ１）と、前記第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３とした積層型配線基板を用い、また、前記第１配線基板と電気素子との０−１５０℃における熱膨張係数の差が５×１０−６／℃以下とした電気装置であり、また、前記第２配線基板の０−１５０℃における熱膨張係数とプリント基板の０−１５０℃における熱膨張係数との差が、１２×１０−６／℃以下とした電気装置の実装構造とした試料Ｎｏ．５〜２３では、温度サイクル数が１次実装部および積層型配線基板部で１２００サイクル以上、２次実装部でいずれも２０００サイクル以上となり、高速信号処理に適し、かつ高い１次実装信頼性及び２次実装信頼性を兼ね備え、さらに２つの配線基板間の接続信頼性をも確保できた。
【００６２】
一方、第１の配線基板の０−１５０℃における熱膨脹係数が、第２の配線基板の０−１５０℃における熱膨脹係数よりも大きい試料Ｎｏ．２、３では、積層配線基板の接続部に著しい応力集中が起こる結果、１０００サイクル以下の温度サイクル数にて接続部の断線が生じた。
【００６３】
また、第１の配線基板の表面積（Ｓ１）と、該第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）＞０．３となる試料Ｎｏ．４では、積層配線基板の接続部に過度の応力集中が起こる結果、１０００サイクル以下の温度サイクル数にて接続部の断線が生じた。
【００６４】
さらに、半導体素子と第１の配線基板との０−１５０℃における熱膨脹係数の差が、５×１０−６／℃よりも大きい試料Ｎｏ．１では、半導体素子に過度の応力集中が生じ、１０００サイクル以下の温度サイクル数にて、半導体素子の破壊を引き起こした。また、第２の配線基板とプリント基板との０−１５０℃における熱膨脹係数の差が１２×１０−６／℃よりも大きい試料Ｎｏ．２、３では、２次実装側の接続部に過度の応力集中が生じる結果、１０００サイクル以下の温度サイクル数にて接続部の断線が生じた。
【００６５】
【発明の効果】
以上、詳述したように、本発明によれば、第１の配線基板の０−１５０℃における熱膨脹係数が、第２の配線基板の０−１５０℃における熱膨脹係数よりも小さく、かつ第１の配線基板の表面積（Ｓ１）と、該第２の配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３とした積層配線基板を用い、また、前記第１の配線基板と該半導体素子との０−１５０℃における熱膨張係数の差が５×１０−６／℃以下とした電気装置であり、また、前記第２の配線基板の０−１５０℃における熱膨脹係数と前記プリント基板の０−１５０℃における熱膨脹係数との差が、１２×１０−６／℃以下とした電気装置の実装構造とすることにより、高速信号処理に適し、かつ高い１次実装信頼性及び２次実装信頼性を兼ね備え、さらに２つの配線基板間の接続信頼性をも確保できる。
【図面の簡単な説明】
【図１】本発明の積層型配線基板を示す概略断面図である。
【図２】本発明の電気装置を示す概略断面図である。
【図３】本発明の電気装置の実装構造を示す概略断面図である。
【図４】従来の積層型配線基板を示す概略断面図である。
【符号の説明】
Ａ 積層型配線基板
Ｂ 電気装置
Ｃ 外部回路基板
１ 第１配線基板
１ａ、２ａ 配線層
１ｂ 第１絶縁基板
２ 第２配線基板
２ｂ 第２絶縁基板
５ 接続用電極
７ 充填剤
９ 接続部
１１ 電気素子
Claims (13)
- 第１および第２絶縁基板と、前記第１および第２絶縁基板の少なくとも表裏面にそれぞれ配線層を具備してなる第１および第２配線基板とからなり、前記第１配線基板の裏面の配線層と前記第２配線基板の表面の配線層とが接続用電極により接続されている積層型配線基板であって、前記第１配線基板の０〜１５０℃における熱膨張係数が、前記第２配線基板の０〜１５０℃における熱膨張係数よりも小さく、かつ該第１配線基板の表面積（Ｓ１）と、該第２配線基板の表面積（Ｓ２）との比率が（Ｓ１／Ｓ２）≦０．３であることを特徴とする積層型配線基板。
- 前記接続用電極が、主成分として半田を含み、太鼓状であることを特徴とする請求項１に記載の積層型配線基板。
- 前記接続用電極の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることを特徴とする請求項１または２に記載の積層型配線基板。
- 前記第１配線基板の、０〜１５０℃における熱膨張係数が７×１０−６／℃以下、誘電率が７以下であることを特徴とする請求項１乃至３のうちいずれか記載の積層型配線基板。
- 前記第２配線基板の、０〜１５０℃における熱膨張係数が８×１０−６／℃以上、誘電率が７以下であることを特徴とする請求項１乃至４のうちいずれか記載の積層型配線基板。
- 前記配線層が、銅、銀、金のいずれかを主成分として含有することを特徴とする請求項１乃至５のうちいずれか記載の積層型配線基板。
- 前記第１配線基板と、前記第２配線基板の０〜１５０℃における熱膨張係数の差が、９×１０−６／℃以下であることを特徴とする請求項１乃至６のうちいずれか記載の積層型配線基板。
- 請求項１乃至７のうちいずれか記載の積層型配線基板を構成する第１の配線基板の少なくとも一方主面に複数の接続部を介して接続された電気素子を具備してなるとともに、前記第１配線基板と前記電気素子との０〜１５０℃における熱膨張係数差が５×１０−６／℃以下であることを特徴とする電気装置。
- 前記電気素子の面積をＤ１として、該Ｄ１が５０ｍｍ２以上であり、かつ第１配線基板における主面の面積をＳ１としたときの比率Ｓ１／Ｄ１が１〜１．５の範囲であることを特徴とする請求項７に記載の電気装置。
- 前記電気素子は、０〜１５０℃における熱膨張係数が４×１０−６／℃以下であることを特徴とする請求項８または９に記載の電気装置。
- 前記接続部の周囲に少なくとも有機樹脂を含有する充填剤が付与されていることを特徴とする請求項８乃至１０のうちいずれか記載の電気装置。
- 請求項８乃至１１のうちいずれか記載の電気装置を構成する第２配線基板の下層側に複数の接続用電極を介して外部回路基板を接続してなるとともに、前記外部回路基板と前記第２配線基板との０〜１５０℃における熱膨張係数差が１２×１０−６／℃以下であることを特徴とする電気装置の実装構造。
- 外部回路基板がプリント基板であることを特徴とする請求項１２に記載の電気装置の実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203414A JP2005050879A (ja) | 2003-07-29 | 2003-07-29 | 積層型配線基板および電気装置並びにその実装構造 |
| US10/902,677 US7226654B2 (en) | 2003-07-29 | 2004-07-28 | Laminated wiring board and its mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203414A JP2005050879A (ja) | 2003-07-29 | 2003-07-29 | 積層型配線基板および電気装置並びにその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005050879A true JP2005050879A (ja) | 2005-02-24 |
Family
ID=34262765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003203414A Pending JP2005050879A (ja) | 2003-07-29 | 2003-07-29 | 積層型配線基板および電気装置並びにその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005050879A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006257358A (ja) * | 2005-03-18 | 2006-09-28 | Somar Corp | 被着体の加工方法及びこれに用いられる粘着シート |
| JP2011071315A (ja) * | 2009-09-25 | 2011-04-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
-
2003
- 2003-07-29 JP JP2003203414A patent/JP2005050879A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006257358A (ja) * | 2005-03-18 | 2006-09-28 | Somar Corp | 被着体の加工方法及びこれに用いられる粘着シート |
| JP2011071315A (ja) * | 2009-09-25 | 2011-04-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI232712B (en) | Intermediate board, intermediate board with a semiconductor device, substrate board with an intermediate board, structural member including a semiconductor device, an intermediate board and a substrate board, and method of producing an intermediate board | |
| JP4858538B2 (ja) | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 | |
| JP4310467B2 (ja) | 複合多層基板及びその製造方法 | |
| TWI257832B (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
| JP2001068857A (ja) | 多層セラミック基板およびその製造方法 | |
| TW200303588A (en) | Semiconductor device and its manufacturing method | |
| JP2008021883A (ja) | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 | |
| JP2004304159A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP2004266074A (ja) | 配線基板 | |
| CN112908943A (zh) | 一种埋入式封装结构及其制备方法、终端设备 | |
| JP2005050878A (ja) | 積層型配線基板および電気装置並びにその実装構造 | |
| JP2005050879A (ja) | 積層型配線基板および電気装置並びにその実装構造 | |
| JP2004221388A (ja) | 電子部品搭載用多層基板及びその製造方法 | |
| JP2005050882A (ja) | 積層型配線基板および電気装置並びにその実装構造 | |
| JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP2005050883A (ja) | 積層型配線基板および電気装置並びにその実装構造 | |
| JP2005191075A (ja) | 中継基板及びその製造方法、中継基板付き基板 | |
| JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
| JP2007201106A (ja) | 半導体素子接続バンプ及び半導体装置 | |
| JP4383113B2 (ja) | 積層型配線基板の製造方法 | |
| JP2000036648A (ja) | 電子部品実装回路基板 | |
| JP2005072326A (ja) | 積層型配線基板およびその製造方法、並びに電気装置とその実装構造 | |
| JP2006324390A (ja) | 配線基板および半導体装置 | |
| JP2004356619A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP4566105B2 (ja) | 電子部品およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |