CN1181716C - 带锚定焊盘的多层陶瓷衬底及其制造方法 - Google Patents

带锚定焊盘的多层陶瓷衬底及其制造方法 Download PDF

Info

Publication number
CN1181716C
CN1181716C CNB001204009A CN00120400A CN1181716C CN 1181716 C CN1181716 C CN 1181716C CN B001204009 A CNB001204009 A CN B001204009A CN 00120400 A CN00120400 A CN 00120400A CN 1181716 C CN1181716 C CN 1181716C
Authority
CN
China
Prior art keywords
ceramic
hole
layer
metal
ceramics substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001204009A
Other languages
English (en)
Other versions
CN1281331A (zh
Inventor
B・V・法萨诺
B·V·法萨诺
盖布里尔斯
D·H·盖布里尔斯
因戴克
R·F·因戴克
卡玛斯
S·M·卡玛斯
朗根索
S·I·朗根索
N・莱迪
S·S·N·莱迪
维拉博汉耐尼
R·V·维拉博汉耐尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23403624&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1181716(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1281331A publication Critical patent/CN1281331A/zh
Application granted granted Critical
Publication of CN1181716C publication Critical patent/CN1181716C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

所公开的是多层陶瓷衬底，具有外部焊盘，例如I/O焊盘，该外部焊盘借助于多个贯通孔或一个大的贯通孔锚定到多层陶瓷衬底的内部焊盘上。该外部焊盘和贯通孔，由高金属含量材料，理想地说由100%金属制作，以便它们不能很好地粘接到陶瓷衬底上。内部焊盘是一种复合金属/陶瓷材料，该材料将很好地粘着到陶瓷衬底上。

Description

带锚定焊盘的多层陶瓷衬底及其制造方法
发明领域
本发明涉及多层陶瓷衬底的制造，特别是涉及导电性表面焊盘的形成，该焊盘的形成应用厚膜技术并改善了机械和电可靠性。
背景技术
多层陶瓷衬底典型地说用来在诸如计算机、控制系统、电路板之类的信息处理系统中使用的集成电路器件之间进行的布线，传统上说用两种方法制造。老的制造方法是一种叠层方法，该方法从一个烧制好了的陶瓷层开始，在该陶瓷层上边，借助于丝网漏印操作，按照顺序交替淀积已图形化的介电材料和金属导电层以形成多层结构。这些层可以在每一次淀积之后进行烧结或在所有的层都淀积之后进行烧结。在足够高的温度下进行的烧结使金属、陶瓷和玻璃微粒固结成一个致密的、不可渗透的独石结构，该结构对在陶瓷介电材料中形成的电连续电路布线提供机械支持。
制造多层陶瓷衬底的另外的方法牵涉到使用流延方法在带上形成介电材料，同时对该带穿孔以形成孔或贯通孔，在该贯通孔内淀积导电性的金属膏，同时该贯通孔内还有用做导线的布线。使若干这样的已穿孔且已进行金属涂敷的带对准、进行叠层并加工成一个接着将被烧结的层压体。这样一种方法是一种共同烧制加工，在共同烧制中，用一种但是实际上常常是多种加热处理使陶瓷和金属粉末进行固结。
烧结处理的一个关键因素牵涉到导电性表面元件的形成，该表面上可以淀积诸如镍和金的金属镀层，有时候为备下边还要进行的加上焊料的处理。这些表面元件，在陶瓷之内提供连接到别的电导体上的互连且它们的机械和电性能，对于多层陶瓷衬底和整个信息处理系统的可靠性非常重要。
传统的陶瓷衬底用氧化铝(即氧化铝)形成，典型地说，在烧结后氧化铝与熔化后的玻璃粉末结合到了一起。这样的氧化铝陶瓷衬底的烧结通常是需要1500℃以上的高温处理过程。钼和钨被用做导电体，因为它们提供高的电导率，同时可以忍受这样的高温而不会熔化。这些金属，在从烧结到低温试验的温度范围(典型地说分别为1600℃到-150℃)内与氧化铝具有良好的热膨胀匹配(CTE)。氧化铝、钼和钨的热膨胀系数是相似的，分别约为7、5和4ppm。
用这些金属制作的表面元件，典型地说，借助于采用使玻璃粉末混合到用来形成图形化的表面元件的厚膜膏中去的办法进行共同烧制的工序，会很好地固结到陶瓷上。该表面元件被很好地粘接上去，而且因为在表面元件和陶瓷之间具有紧密地CTE匹配，以及氧化铝陶瓷很牢固，故在热循环期间不会在下面的陶瓷中产生应力。
在表面金属元件和陶瓷之间的固结强度，当表面元件(典型地说被作为一个阵列提供)被用诸如陶瓷球栅阵列(CBGA)和陶瓷柱栅阵列(CCGA)之类的焊接工艺电连到印制电路板上的时候，是重要的。在放置CBGA工艺中，一个焊料球被用做衬底和印制电路板之间的间隙器。该焊料球具有比用来把球放置到陶瓷衬底和电路板上的焊料的高的熔化温度。同样，在CCGA放置工艺中，一个焊料柱导线可以用做在陶瓷衬底和电路板之间的互连布线。
在陶瓷衬底和电路板之间的电互连的可靠性，受许多参数的影响，其中包括在陶瓷衬底和电路板之间的CTE之差、两者的粘接性、焊料阵列的大小和焊料接合的高度等。在热循环期间，电路板的膨胀和缩短必须大于陶瓷衬底。这种变化在电路板和陶瓷衬底之间的焊料互连方面将产生大的应力，在最外边的互连上将产生最大的拉伸力，而在焊料阵列的中心将产生最小的拉伸力。反复的热循环，最终将使焊料互连疲劳从而导致失效，这将在陶瓷衬底和电路板之间的电通路内产生开路。
典型地说，焊料柱越长则使焊料疲劳的阻力就越大。在所有的其它参数相等的情况下，与CBGA比较，CCGA将能够经受更多的循环才能达到疲劳，但是，由于CCGA与CBGA比在处理中易于受到破坏，而且其增加后的焊料长度会增加足以损害其电性能的电感，故是不理想的。
信息处理系统日益向着更高的速度、更大的功率和更高的可靠性前进。作为这种变化的一部分，在供半导体器件用的元件封装中更高性能的陶瓷介电材料的应用日益扩展。特别是当与其它的陶瓷氧化物进行适度的组合时，具有不断增加量的二氧化硅的陶瓷衬底的应用，将产生一种更低的介电常数材料以降低电子电路中的传播延时，所以是理想的。与传统的高氧化铝陶瓷不同，这些陶瓷衬底具有更小的强度，因而在由于加进焊料的影响的负载下，似乎更易于破碎。
这种高性能陶瓷的典型例子是低温共同烧制的陶瓷系统，该系统把银或铜用做导体。这些高性能陶瓷，包括氧化铝与低软化点玻璃的粘着物和玻璃陶瓷系统。与高温共同烧制系统不同，在这些陶瓷和金属之间的CTE差值常常是高的。例如，这种陶瓷的绝大部分都具有低于6ppm的CTE，而银和铜的CTE分别是20和17ppm。企图在这些低CTE陶瓷的表面上烧制含有金属的表面元件，常常会招致在陶瓷和表面元件之间的弱的界面，这种弱的界面在处理中或应用中进行热循环期间会变成为使两者分离开来。
在共同烧制期间，这些金属只有采用混合进大量的比较低的CTE补偿填埋剂材料的办法粘着到陶瓷上才能形成高强度接合，这种陶瓷或玻璃常常用来产生介电材料。在表面元件中的这些非导电性填埋剂材料，可以强烈地影响元件的电导率，并使得在产生一种供岛栅阵列(LGA，Land Grid array)使用的易于电镀的表面元件或借助于CBGA或CCGA来放置焊料时碰到巨大的困难，因为焊盘的非导电性的部分典型地说将不能用常规的电镀浴槽进行电镀。
在进行热循环期间，归因于大的CTE不匹配，用高金属含量制作的表面元件常常使在其中的陶瓷遭受严重的应力。由于高性能陶瓷并不象高温烧结氧化铝那么牢固，故将有一种使陶瓷断裂的大的倾向而且最终将使在表面元件之下的电互连遭受破坏。
在高金属表面元件和其下的陶瓷材料之间的粘接性的缺乏已经被别人注意到。例如，Yokoyama等人在U.S专利5549778上，和Herron等人在IBM Technlcal Disclosure Bulletin，27，No.8，page4765(January 1985)上(这些文献均被引入本文作为参考)提出了‘虚设’贯通孔以把表面元件锚定到其下边的陶瓷上的方案。这些虚设贯通孔是非功能性的且在表面元件的锚定中很少用做机械上的辅助物。
理想的是具有一种经过改善的方法来锚定表面元件，同时还提供得到增强的电和机械可靠性。
发明内容
本发明的这种和其它的特征，在参阅附图阅读了下边的说明后会了解得更为清楚。
根据本发明的第1方面，所公开的带锚定焊盘的多层陶瓷衬底包括：
第1陶瓷层，具有多个已被填埋的贯通孔和外表面；
至少一个与上述第1陶瓷层相邻的外部焊盘，该至少一个外部焊盘被粘接到在第1陶瓷层中的多个已被填埋的贯通孔上；
与第1陶瓷层相邻的第2陶瓷层，至少具有一个与第1陶瓷层的至少一个已被填埋的贯通孔接触的已被填埋的贯通孔；
至少一个内部焊盘，插入在第1和第2陶瓷层之间且和在第1陶瓷层中的多个已被填埋的贯通孔接触，同时在第1陶瓷层中的多个已被填埋的贯通孔中的每一个都与在第2陶瓷层中的贯通孔或内部焊盘接触。
根据本发明的第2方面，所公开的带锚定焊盘的多层陶瓷衬底包括：
第1陶瓷层，具有已被填埋的贯通孔和外表面；
与上述第1陶瓷层的外部表面相邻的外部焊盘，该外部焊盘被粘接到至少一个已被填埋的贯通孔上；
与第1陶瓷层相邻的第2陶瓷层，至少具有一个与第1陶瓷层的已被填埋的贯通孔接触的已被填埋的贯通孔；
一个内部焊盘，插入在第1和第2陶瓷层之间且与在第1和第2层的已被填埋的贯通孔接触；
其特征是：第1陶瓷层中的贯通孔截面大于第2陶瓷层中的贯通孔，且第1陶瓷层比第2陶瓷层厚。
根据本发明的第3方面，所公开的带锚定焊盘的多层陶瓷衬底具备：
第1陶瓷层，具有多个已被填埋的贯通孔和外表面；
第2陶瓷层，与第1陶瓷层相邻且具有至少一个已被填埋的贯通孔；
至少一个内部焊盘，插入在第1和第2陶瓷层之间且和在第1陶瓷层中的多个已被填埋的贯通孔和在第2陶瓷层中的至少一个已被填埋的贯通孔接触；
从第1陶瓷层的外部表面延伸出来的多个贯通孔柱，该多个贯通孔柱与第1陶瓷层的多个已被填埋的贯通孔接触；
粘接到多个贯通孔柱上的至少一个外部焊盘。
根据本发明的第4方面，所公开的带锚定焊盘的多层陶瓷衬底具备：
第1陶瓷层，具有至少一个已被填埋的贯通孔和外表面；
内部焊盘，粘接到第1陶瓷层的外部表面上且与在第1陶瓷层中的至少一个已被填埋的贯通孔接触；
从内部焊盘上延伸出来的多个贯通孔柱；
粘接到多个贯通孔柱上的外部焊盘。
根据本发明的第5方面，所公开的带锚定焊盘的多层陶瓷衬底的制造方法具备下述步骤：
形成一个具有多个贯通孔的第1陶瓷坯料薄片；
把一种金属膏材料丝网漏印到至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料至少包括80体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷衬底坯料薄片上以形成外部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第2陶瓷坯料薄片；
把金属膏材料丝网漏印到第2陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1或第2陶瓷坯料薄片上以形成内部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
对第1和第2坯料薄片进行叠层以形成未烧结的多层陶瓷衬底，在该衬底中外部焊盘在未烧结的多层陶瓷衬底的外边，内部焊盘插入到第1和第2陶瓷坯料薄片之间，在第1陶瓷坯料薄片中的多个贯通孔中的每一个贯通孔都与第2陶瓷坯料薄片的贯通孔或内部焊盘进行接触；
烧结该未烧结的多层陶瓷衬底，使得烧结后的多层陶瓷衬底具有外部焊盘，该外部焊盘被粘接到第1陶瓷层的至少一个贯通孔上，但却不粘接到多层陶瓷衬底的陶瓷材料上。
根据本发明的第6方面，所公开的形成带锚定焊盘的多层陶瓷衬底的方法具备下述步骤：
形成具有至少一个贯通孔的第1陶瓷坯料薄片，该第1陶瓷坯料薄片具有被选择为不在多层陶瓷衬底预定的烧结温度下进行烧结的陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片上以形成外部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第2陶瓷坯料薄片；
把金属膏材料丝网漏印到第2陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第3陶瓷坯料薄片；
把金属膏材料丝网漏印到第3陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第2或第3陶瓷坯料薄片上以形成内部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
对第1、第2、第3陶瓷坯料薄片进行叠层以形成未烧结的多层陶瓷衬底，其中，外部焊盘在未烧结多层陶瓷衬底的外边，内部焊盘插入到第2和第3陶瓷坯料薄片之间；
在预定的温度下烧结未烧结的多层陶瓷衬底，从而使得第1陶瓷坯料薄片不进行烧结而第2和第3陶瓷坯料薄片进行烧结；
除去在烧结之前构成第1陶瓷坯料薄片的未烧结的陶瓷材料，留下第1陶瓷坯料薄片的至少一个贯通孔以便使烧结后的多层陶瓷衬底具有一个焊盘，该焊盘仅仅被粘接到第1陶瓷坯料薄片的至少一个贯通孔上，且与多层陶瓷衬底的陶瓷材料分隔开来。
根据本发明的第7方面，所公开的形成带锚定焊盘的多层陶瓷衬底的方法具备下述步骤：
形成具有至少一个贯通孔的第1陶瓷坯料薄片，该第1陶瓷坯料薄片具有被选择为不在多层陶瓷衬底预定的烧结温度下进行烧结的陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片上以形成外部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第2陶瓷坯料薄片；
把金属膏材料丝网漏印到第2陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1或第2陶瓷坯料薄片的至少一个贯通孔内以形成内部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
对第1、第2陶瓷坯料薄片进行叠层以形成未烧结的多层陶瓷衬底，其中，外部焊盘在未烧结多层陶瓷衬底的外边，内部焊盘插入到第1和第2陶瓷坯料薄片之间；
在预定的温度下烧结未烧结的多层陶瓷衬底，从而使得第1陶瓷坯料薄片不进行烧结而第2陶瓷坯料薄片进行烧结；
除去在烧结之前构成第1陶瓷坯料薄片的未烧结的陶瓷材料，留下第1陶瓷坯料薄片的至少一个贯通孔以便使烧结后的多层陶瓷衬底具有一个外部焊盘，该外部焊盘仅仅被粘接到第1陶瓷坯料薄片的至少一个贯通孔上，且与内部焊盘和多层陶瓷衬底的陶瓷材料分隔开来。
附图说明
在所附权利要求中，详细地叙述了本发明的新的特征和本发明的元件特性。附图是仅仅用于进行说明的目的，因而并未按比例画。但是发明本身，其构成和操作方法，借助于参照下述附图来阅读详细说明，将会了解得很清楚。这些附图是：
图1示出了本发明的实施方案1和用来制造实施方案1的方法。
图2示出了本发明的实施方案2和用来制造实施方案2的方法。
图3示出了本发明的实施方案3和用来制造实施方案3的方法。
图4示出了本发明的实施方案4和用来制造实施方案4的方法。
图5示出了本发明的实施方案5和用来制造实施方案5的方法。
图6示出了本发明的实施方案6和用来制造实施方案6的方法。
图7示出了本发明的实施方案7。
具体实施方式
本发明人等开发了一种被设计为改善表面安装器件(如焊盘)的机械的和更为重要的是改善电学可靠性的冶金构造，该表面安装器件用来把在陶瓷衬底内的电路连接到别的器件上。这种互连典型地说是借助于低温焊料来完成的，但是，就如用LGA插座所做的那样也可以应用压力辅助接触来完成。
这种新颖的冶金构造提供许多对于产生高可靠性互连来说至关重要的功能。第1，它提供了把多个导电性表面元件放置到陶瓷上的工具，不然，就不可能把上述表面元件可靠地放置到陶瓷上。例如，在加热和冷却循环期间或在应用中，归因于在陶瓷和表面元件金相之间的CTE上的大的差异而产生的应力和/或由电镀工艺形成的很高的应力，足够使表面元件从陶瓷上脱层甚或使陶瓷在接合处断裂。我们的发明所建议的构造使这些应力与陶瓷表面层隔离开来并把它们转移到能够经受这些应力的下边的层上去。
第2，该构造在陶瓷衬底之内在表面元件和冶金元件之间提供高度灵活的电互连，而且，还给表面元件提供冗余的改善陶瓷封装的电可靠性的电互连，该陶瓷封装借助于焊料被接合到典型地说具有比陶瓷更大的CTE的印制电路基板上。在把陶瓷衬底焊料装配到印制电路板上并在组装之后，在电源循环地ON(接通)和OFF(关断)时，反复进行热循环以模拟实际现场应用中所遇到的应力，该构造的电可靠性优于任何单独根据CTE估计的可靠性。
第3，本发明的冶金构造还提供一种借助于焊料球高度把陶瓷衬底连接到电路板上的更为强有力的方法，而通常为了改善热循环可靠性，这里都需要使用焊料柱。这将允许应用电感更低的焊料球以满足高性能封装的需要。
最后，本发明的冶金构造允许使用高电导金属组合物，这些组合物借助于常用的电镀化学过程易于进行电镀，以提供高金属含量(高达100％)表面元件。这些高金属含量表面元件允许完全的焊料湿润性以改善焊料接合可靠性和电流载带能力。
更为详细地参看附图，特别是参看图1，在图1中示出了本发明的实施方案1。如图1a所示，在第1坯料薄片10上已形成了多个贯通孔12。这些贯通孔12通常被配置为使得把尽可能多贯通孔包括在紧接着的表面元件或就如这里所示的焊盘的区域之内。典型地说，这些贯通孔，对于近似于850微米的所谓的输入/输出(I/O)焊盘直径来说，其直径在50到150微米之间，上述I/O焊盘应用于50密尔节距CBGA焊料互连。贯通孔的孔口的形状是重要的，因为紧接着的用厚膜膏进行的贯通孔的填埋将提供导电性贯通孔对第2个内部厚膜焊盘的机械锚定和电互连。就如用激光打孔工艺或其它的打孔工艺所得到的那样的直立侧壁，是不理想的，因为这些将把来自于贯通孔拉伸的应变集中到贯通孔和内部焊盘的交界面上。理想地说，在贯通孔的孔口的里边存在着锥形，用来增加贯通孔孔口与其将烧结到的内部焊盘之间的接触面积。因此，贯通孔穴12的锥形化的孔口11大于贯通孔穴12的孔口15。这样的锥形化穴典型地说是在第1坯料薄片10机械穿孔期间产生的。
贯通孔12用金属膏14填埋，如图1(b)所示，金属膏理想的是具有高的金属含量以提供高的电导率和延展性。
理想的金属是铜，但是镍、铜、银之类的合金也可以使用。贯通孔和表面焊盘的金属含量，按体积说至少应为80％而理想的是100％。自始至终应当明白：基于膏的固体含量，高金属含量膏应该含有按体积计算80到100体积％的金属。
然后，如图1(b)所示，把表面焊盘16丝网漏印到第1坯料薄片10的外表面17上。表面焊盘16的尺寸由后边要烧结到表面上的所希望的I/O焊盘的尺寸决定。
其次，如图1(c)所示，第2坯料薄片20也被穿孔并用金属膏填埋以形成金属填埋贯通孔22。内部焊盘24被丝网漏印到第2坯料薄片20上边。应当明白，内部焊盘24的漏印，可如同丝网漏印到第1坯料薄片10的背面一侧19上边那样容易地进行。金属填埋贯通孔22和内部焊盘24用于提供对陶瓷的良好的粘着使得膏的金属含量应是适度的，例如是30到70体积％，而更为理想的是40到50体积％，其余的是陶瓷材料。应当明白，这些体积量值是基于膏的固体含量而言的，不包括粘着剂、增塑剂和其它的在烧结期间被挥发的膏组分。还应当知道，当调节膏的金属含量时，该膏意味着具有30到70体积％和更为理想地说是40到50体积％的基于膏的固体含量而言的材料。再说一次，该金属理想的是铜但是也可以是镍、铜、银之类的合金。
组装的最后一个步骤是进行叠层和按照图1(d)所示的顺序对第1和第2坯料薄片10、20进行层压以形成多层坯料薄片层压体40，该层压体40在外表面上带有表面焊盘16。内部焊盘24与贯通孔14毗连以把贯通孔锚定到层压体40上。在第1坯料薄片10上的一个贯通孔14与在第2坯料薄片20上的贯通孔22必须对准以提供电连接性。通常，至少要有一个附加的坯料薄片层30(而且常常有许多这样的附加的坯料薄片层30)，该坯料薄片层30具有贯通孔32用来完成坯料薄片层压体40。通常由100体积％的金属制作的贯通孔32，为了得到电连接性要与贯通孔22对准。坯料薄片层压体40然后被烧结以形成基本上与在图1(d)中所示的相同的那种多层陶瓷衬底。
应当懂得具有高金属含量的表面焊盘16和贯通孔14不会很好地粘接到多层陶瓷衬底的陶瓷上。具有高陶瓷含量的焊盘24和贯通孔22则会很好地粘接到陶瓷上。表面焊盘16对多层陶瓷衬底的连接和机械可靠性是通过贯通孔14和内部焊盘24之间的粘接来实现的。
组成陶瓷衬底的陶瓷更为理想的是先前曾提到过的高性能、低温共同烧制的陶瓷。但是，应当指出本发明对所有的那些考虑过表面焊盘可靠性的陶瓷系统都具有优越性。
现在参看图2，图中示出了本发明的实施方案2。本发明的实施方案2，除去如图2(d)所示还具有陶瓷层34之外，与先前参照图1讲述过的实施方案1是一样的。陶瓷层34具有至少一个开孔36，该开孔36与表面焊盘16是恰好重合但是却稍微小一点。在进行叠层和层压期间，如图2(e)所示，开口要和表面焊盘16对准。作为形成单独陶瓷层34的一种替代，该层可以直接丝网漏印到坯料薄片层压体50上边。陶瓷层34用于两个目的。第1个目的是在进行烧结期间，陶瓷层34进行收缩并使表面焊盘16的周边保持到陶瓷上。第2个目的是使陶瓷层34在接合期间作为一个焊料阻挡器来控制焊料的流动并使得焊料远离表面焊盘16的周边。
现在参看图3，该图示出了本发明的实施方案3。参看图3(a)，第1坯料薄片110被形成为具有已用高金属含量(即80-100体积％的金属)膏填埋好的贯通孔112以形成金属填埋孔114，如图3(a)所示。表面焊盘116被丝网漏印到第1坯料薄片110的将成为外表面117的部位上。第1坯料薄片110与前边讨论过的第1坯料薄片10基本上是一样的。
其次，如图3(c)所示，第2坯料薄片120也被穿孔以形成然后被用金属膏填埋以便如图3(d)所示形成金属填埋贯通孔122。这些贯通孔122与在第1坯料薄片110上边的焊盘116的位置对准，并且当层110和120被叠层到一起的时候，完全被捕获于焊盘116之内。用来丝网漏印贯通孔112的金属膏被选择为提供良好的贯通孔112对陶瓷的粘着。典型地说，就象前边所讨论的那样，这些膏适度地掺入了金属。就象也在图3(d)中所示的那样，焊盘124被淀积到与第2坯料薄片120上的贯通孔122对准并将其捕获。焊盘124虽然被示出为淀积到第2坯料薄片120的上边但是也可以淀积到第1坯料薄片110的背面表面上。焊盘124是用金属膏丝网漏印的，该金属膏对于金属填埋孔122和第2坯料薄片120的陶瓷都提供良好的粘着和电连接性。典型地说，它们也已经适度地掺入了金属。
然后，两者皆已金属化的第1和第2坯料薄片110和120进行叠层和层压以形成如图3(e)所示的多层坯料薄片层压体140，特别注意使内部焊盘124与在第1坯料薄片110上的金属化后的贯通孔114对准。在进行叠层和层压步骤期间，具有金属填埋贯通孔132的附加的介电材料层130，被包括进来，该填埋贯通孔的金属理想地说是100体积％的铜，以提供金属连线。第1和第2坯料薄片层110和120的贯通孔114、112和焊盘116、124都是完全致密的金属构造。高金属含量焊盘116和贯通孔114仅仅松散地被粘接到(即便是有也很少)陶瓷上。但是，焊盘116却通过高金属含量贯通孔114被锚定到内部焊盘124上。含有适度的金属含量的内部焊盘124被很好地粘着到陶瓷上。因此，每一个贯通孔114都在内部焊盘124和外部焊盘116之间提供备用的电互连和机械互连。
本发明的实施方案4示于图4。在该实施方案中，在进行层压之前，在第1坯料薄片层110的外边加上了一个附加的陶瓷层134，该层有助于使金属焊盘在烧结后保持在陶瓷上边。从图4(a)到图4(f)的处理与从图3(a)到图3(e)的处理是一样的。采用在坯料薄片层134上进行穿孔或切开一个开口区域136的办法，准备一个附加的坯料薄片层134，开口区域136与位于第1坯料薄片层110上的焊盘116的位置是一致的。这些开口区域136比焊盘116的直径稍小。在进行层压和把每一个焊盘116的边缘环绕着其周边密封到陶瓷上的期间，第1坯料薄片层134上的开口区域136与在第1坯料薄片层110上的焊盘116要进行位置对准。在烧结期间，层134进行收缩并使焊盘116的周边粘着到陶瓷上以改善焊盘116的粘接。如果希望的话，层134可以以能进行丝网漏印的介电材料膏的形式加上去。
图5示出了本发明的实施方案5。如图5(a)所示，先形成有金属填埋贯通孔212和表面焊盘216的第1坯料薄片层210。接着，形成有金属填埋贯通孔222和内部焊盘224的第2坯料薄片层220。内部焊盘224可以在第2坯料薄片层220上边形成，或者在下边要说的备选坯料薄片层230上边形成。金属填埋贯通孔212和表面焊盘216具有高的金属含量然而却对陶瓷粘接性不好，而内部焊盘224具有适度的金属含量和对陶瓷的良好的粘接性。然后，使第1和第2坯料薄片层210、220，以及任选的具有金属填埋贯通孔(理想地说用100体积％金属来填埋)的附加的坯料薄片层230，进行叠层和层压，以形成多层坯料薄片层层压体240。接着，对多层坯料薄片层层压体240用一种常用的形式进行烧结。供第1坯料薄片层210使用的陶瓷材料应选择为它在烧结期间不收缩，在烧结后为了形成多层陶瓷衬底242，第1坯料薄片层210的陶瓷要用超声波清洗之类的不会伤及金属表面的工艺除去。剩下的是具有开口区域234的贯通孔212，开口区域中原来有陶瓷材料。然后，对金属元件进行电镀，外部焊盘216的已经露出来的表面通常与焊料球或焊料柱接合，这些球或柱用于接下来把衬底放置到电路板或别的装置上。再说一遍，这样可以借助于已经很好地粘着到陶瓷上的贯通孔212、222和内部焊盘224，使表面焊盘216锚定到多层陶瓷衬底242上。
图6示出了本发明的实施方案6，在该实施方案中，金属表面焊盘已经很好地粘着到陶瓷衬底上。首先，形成生料薄片层210，通过穿孔并用高金属含量膏填埋该贯通孔的办法形成金属填埋贯通孔212。第1坯料薄片层210的陶瓷是这样选择的：在烧结期间，它不产生明显致密化。然后，应用高金属含量膏，在该坯料薄片层上形成焊盘216。理想的是在烧结之后贯通孔212和焊盘216的金属含量为100体积％的金属。第2坯料薄片层220被穿孔且用适当的金属进行丝网漏印以形成金属填埋贯通孔222，然后焊盘224被丝网漏印到第2坯料薄片层220上边。焊盘224金属成分和陶瓷填埋物要选择为使得在烧结后焊盘良好地粘着到陶瓷上。焊盘224可以如图6(b)所示丝网漏印到第2坯料薄片层220上边，或事先已经丝网漏印到第1坯料薄片层210的一侧219上。贯通孔212和焊盘216使用高金属含量膏，该膏将被烧结为使其密度大于90％。附加的金属化坯料薄片230与第1和第2坯料薄片层210和220对准，然后，进行叠层和层压以形成多层坯料薄片层压体250。对坯料薄片叠层进行层压和烧结以形成多层陶瓷衬底。在进行烧结以形成多层陶瓷衬底252之后，用诸如超声波清洗之类的不会伤及金属元件的工艺除去第1坯料薄片层210。剩下的是具有开口区域234的贯通孔212，开口区域中原来有陶瓷材料。然后，对金属元件进行电镀，外部焊盘216的已经露出来的表面通常与焊料球或焊料柱接合，这些球或柱用于接下来把衬底放置到电路板或别的装置上。在这种情况下，在陶瓷表面上边的焊盘224被很好地粘着。如果愿意的话，在外部焊盘216和焊盘224之间的空间234可以用聚合物填埋以提供焊盘216对陶瓷的附加的粘接并支持该构造和使操作损伤降低到最小限度。可以用于本目的的聚合物包括聚酰亚胺、环氧树脂等等。
本发明的最后一个实施方案可以用以前参照附图1到4讨论的任何一个实施方案来实现，以提供在可靠性方面的更大的改善。现在参看图7，该图示出了包括具有单个的大的金属填埋贯通孔314和外部焊盘316的第1层310和具有金属填埋贯通孔322的第2层320的多层陶瓷衬底340。内部焊盘324被插入到第1层310和第2层320之间。另外，还有一个备选层或具有金属填埋贯通孔332的层。供大的贯通孔314和外部焊盘316使用的金属掺入量是高的，理想地说是100体积％的金属。该大的贯通孔314的直径比焊盘316和324的直径小，层310的厚度则比大的贯通孔314的厚度厚2倍以上。焊盘324和贯通孔322具有适度的金属含量并被选择为使得对多层陶瓷衬底340的提供良好的粘着。贯通孔332，就象通常那样典型地说是100体积％含量的金属。
在前边所讲述的构造的形成中有几个至关重要的参数，这些参数是必须强调以提供最好的性能和可靠性的改善。
具有高金属含量的贯通孔的长度在组件的限制之内应尽可能地长。贯通孔越长，则疲劳阻力就越大。贯通孔长度可以借助于更厚的介电材料层和/或借助于把多个贯通孔叠层到一起以形成长的贯通孔柱的办法来增加长度。
应该使用可以放到表面IO焊盘之内的贯通孔的最高的数目。焊盘的电学功能由至少连接到焊盘上的一个贯通孔来决定。连接到焊盘上的贯通孔的数目越大则电互连将维持得越长，同时还将增加电可靠性。
锚定贯通孔的延展性和疲劳阻力越大，则当贯通孔经受热循环时可靠性越大。因此象Cu、Ag、Au和它们的合金之类的延展金属将能承受更多的应变循环。
陶瓷和CTE匹配不合适的金属涂敷物一起使用时，诸如应用铜、镍、金和银的金属涂敷物和诸如具有2-6ppm的CTE的玻璃陶瓷之类的低CTE陶瓷的系统的地方，在介电材料层(即图1中的层10)内或上边的金属不可能粘着到陶瓷上。在这种金属和相邻的陶瓷表面之间可以存在着一个很小的间隙(典型地说1-10微米)。因为在外层中该金属并不化学性地粘着到陶瓷上，故在外陶瓷层内只产生一个很小的应力。外层的贯通孔则化学性良好地粘着和电连接到第2层(即图1中的层20)的金属涂敷物上。第2层(即层20)的金属涂敷物典型地说良好地粘着到陶瓷上且常常是借助于添加大量的介电物质的办法完成的。这种介电填埋物典型地说与在陶瓷坯料薄片层在6所用的介电物质是同一种或非常相似的介电物质。
上边所讨论的构造可以在许多连接方法中应用。这些连接方法包括LGA、BGA和CGA对陶瓷的2级互连。在图1到4和7中讨论的构造对于那些在可靠地粘着表面金属方面碰到了问题的陶瓷来说特别有用，且可以用于LGA应用项目，在这些应用中，在把器件插入到管座中去的期间或在使用中可能要把有压力的负载加到焊盘上。同样，在图5和图6中所示的那种借助于接下来的工艺把介电材料填埋到的表面焊盘之间的空间内的构造，也可以在有压力的LGA应用中使用。在图1到图7中所讨论的那些构造可以在BGA和CGA应用中使用，在那些应用中，焊料被用做使陶瓷衬底接合到电路板或别的陶瓷上，并且提供附加的应变释放，这些应变产生于热循环期间陶瓷和电路板之间的接合。在图5和6中所讨论的构造和成分可以用来增加传统的陶瓷的第2级附加热循环可靠性，传统的陶瓷借助于所提供的表面元件具有可很好地粘着的表面焊盘(诸如先前讨论过的氧化铝系统)，这些表面元件将增加诸如共晶式、焊料球和焊料柱放置等等传统的焊料放置方法的疲劳阻力。
实施例
作为相对于传统的结合方法的改善可靠性的实施例，用具有3ppm的CTE的32mm见方、厚度约为1.9mm的玻璃陶瓷衬底和铜涂敷物准备了几个菊花链电测试装置。在进行了烧结和电镀之后，每一种测试装置都用与共晶式铅-锡焊料连接的90％的铅+10％的锡的焊料球来准备，接着，再次使用共晶式铅-锡焊料，连接到一个具有大约18ppm的CTE的FR4印制电路板上。然后该衬底和电路板在大约每小时2个循环的速率进行从-55℃到+110℃的热循环。第1次出现失效的循环次数(循环总是在衬底的周边以菊花链互连的形式进行)被记录下来。在该测试中包括由高氧化铝陶瓷制作的对比陶瓷衬底，该陶瓷衬底具有大约6ppm的CTE，厚度与可以很好地粘着的钼金属焊盘的厚度相同。要想制作可以很好地连接到低CTE陶瓷上且可以进行电镀和焊接的表面金属焊盘的企图，将给出高度地可变性，但是一般地说不能令人满意的结果。表面金属焊盘在不到100个热循环之后常常与陶瓷分开。
使用90％的铜和10％的镍的金属作为贯通孔114和外部焊盘116和使用由50％的铜+50％的介电材料的金属复合材料作为贯通孔112和内部焊盘124准备的与图3所示的构造相同的测试装置，典型地说，在大约450到500次热循环之后发生第1次电失效。这一结果与在大约350到400次热循环之后出现第1次电失效的氧化铝对比衬底比是令人满意的。
在热循环期间，归因于3ppm的陶瓷对18ppm的电路板的CTE不匹配，锚定贯通孔将经受相当可观的应变。根据本发明，每一个焊料连接的电连续性都会被维持到一直到最后一个导电性锚定贯通孔失效为止，在这一时刻菊花链式电路断开，衬底被认为是产生了电失效。
对那些注意到这一公开的本行业的技术人员来说，他们明白除去在这里特别说明的那些方案之外还可以有其它的改变而不偏离本发明的宗旨。因此，这些改变也认为在权利要求所限定的本发明的范围之内。

Claims (35)

1.一种带锚定焊盘的多层陶瓷衬底，其特征是包括：
第1陶瓷层，具有多个已被填埋的贯通孔和外表面；
至少一个与上述第1陶瓷层相邻的外部焊盘，该至少一个外部焊盘被粘接到在第1陶瓷层中的多个已被填埋的贯通孔上；
与第1陶瓷层相邻的第2陶瓷层，至少具有一个与第1陶瓷层的至少一个已被填埋的贯通孔接触的已被填埋的贯通孔；
至少一个内部焊盘，插入在第1和第2陶瓷层之间且和在第1陶瓷层中的多个已被填埋的贯通孔接触，同时在第1陶瓷层中的多个已被填埋的贯通孔中的每一个都与在第2陶瓷层中的贯通孔或内部焊盘接触。
2.权利要求1所述的多层陶瓷衬底，其特征是：还具备一个陶瓷覆盖层，覆盖第1陶瓷层和所述的至少一个外部焊盘的圆周线。
3.权利要求1所述的多层陶瓷衬底，其特征是：在第1陶瓷层上的多个已被填埋的贯通孔含有至少80体积百分比的金属材料，其余的是陶瓷材料。
4.权利要求3所述的多层陶瓷衬底，其特征是：金属材料从由铜和铜合金、镍和银组成的群体中选择。
5.权利要求1所述的多层陶瓷衬底，其特征是：至少一个外部焊盘含有至少80体积百分比的金属材料，其余的是陶瓷材料。
6.权利要求5所述的多层陶瓷衬底，其特征是：金属材料从由铜和铜合金、镍和银组成的群体中选择。
7.权利要求1所述的多层陶瓷衬底，其特征是：在第2层上的至少一个已被填埋的贯通孔含有30到70体积百分比的金属材料，其余的是陶瓷材料。
8.权利要求1所述的多层陶瓷衬底，其特征是：内部焊盘含有30到70体积百分比的金属材料，其余的是陶瓷材料。
9.权利要求1所述的多层陶瓷衬底，其特征是：在第2层上有多个与至少一个内部焊盘接触的已被填埋的贯通孔。
10.权利要求1所述的多层陶瓷衬底，其特征是：对于每一个外部焊盘有多个内部焊盘。
11.权利要求10所述的多层陶瓷衬底，其特征是：在第1陶瓷层上与多个内部焊盘之一进行接触的多个贯通孔中的至少一个贯通孔不履行电功能。
12.权利要求1所述的多层陶瓷衬底，其特征是：在第1陶瓷层上的多个贯通孔履行电功能。
13.权利要求1所述的多层陶瓷衬底，其特征是：第1陶瓷层中的贯通孔截面大于第2陶瓷层中的贯通孔，且第1陶瓷层比第2陶瓷层厚。
14.权利要求13所述的多层陶瓷衬底，其特征是：在第1陶瓷层上的已被填埋的贯通孔含有至少80体积百分比的金属材料，其余的是陶瓷材料。
15.权利要求14所述的多层陶瓷衬底，其特征是：金属材料从由铜和铜合金、镍和银组成的群体中选择。
16.权利要求13所述的多层陶瓷衬底，其特征是：外部焊盘含有至少80体积百分比的金属材料，其余的是陶瓷材料。
17.权利要求16所述的多层陶瓷衬底，其特征是：金属材料从由铜和铜合金、镍和银组成的群体中选择。
18.权利要求13所述的多层陶瓷衬底，其特征是：在第2陶瓷层上有多个与第1陶瓷层上的贯通孔接触的贯通孔。
19.一种带锚定焊盘的多层陶瓷衬底，其特征是包括：
第1陶瓷层，具有多个已被填埋的贯通孔和一个外表面；
第2陶瓷层，与第1陶瓷层相邻且具有至少一个已被填埋的贯通孔；
至少一个内部焊盘，插入在第1和第2陶瓷层之间且和在第1陶瓷层中的多个已被填埋的贯通孔和在第2陶瓷层中的至少一个已被填埋的贯通孔接触；
从第1陶瓷层的外部表面延伸出来的多个贯通孔柱，该多个贯通孔柱与第1陶瓷层的多个已被填埋的贯通孔接触；
粘接到多个贯通孔柱上的至少一个外部焊盘。
20.权利要求19所述的多层陶瓷衬底，其特征是：贯通孔柱含有至少80体积百分比的金属材料，其余的是陶瓷材料。
21.权利要求20所述的多层陶瓷衬底，其特征是：金属材料从由铜和铜合金、镍和银组成的群体中选择。
22.权利要求19所述的多层陶瓷衬底，其特征是：粘接到多个贯通孔柱上的外部焊盘含有至少80体积百分比的金属材料，其余的是陶瓷材料。
23.权利要求19所述的多层陶瓷衬底，其特征是：已被填埋的多个贯通孔含有30到70体积百分比的金属材料，其余的是陶瓷材料。
24.权利要求19所述的多层陶瓷衬底，其特征是：内部焊盘含有30到70体积百分比的金属材料，其余的是陶瓷材料。
25.权利要求19所述的多层陶瓷衬底，其特征是：在第1陶瓷层和被粘接到多个贯通孔柱上的至少一个外部焊盘之间的空间内没有陶瓷材料。
26.一种带锚定焊盘的多层陶瓷衬底，其特征是包括：
第1陶瓷层，具有至少一个已被填埋的贯通孔和外表面；
内部焊盘，粘接到第1陶瓷层的外部表面上且与在第1陶瓷层中的至少一个已被填埋的贯通孔接触；
从内部焊盘上延伸出来的多个贯通孔柱；
粘接到多个贯通孔柱上的外部焊盘。
27.权利要求26所述的多层陶瓷衬底，其特征是：贯通孔柱含有至少80体积百分比的金属材料，其余的是陶瓷材料。
28.权利要求27所述的多层陶瓷衬底，其特征是：金属材料从由铜和铜合金、镍和银组成的群体中选择。
29.权利要求26所述的多层陶瓷衬底，其特征是：外部焊盘含有至少80体积百分比的金属材料，其余的是陶瓷材料。
30.权利要求26所述的多层陶瓷衬底，其特征是：在第1陶瓷层上的至少一个被填埋的贯通孔含有30到70体积百分比的金属材料，其余的是陶瓷材料。
31.权利要求26所述的多层陶瓷衬底，其特征是：内部焊盘含有30到70体积百分比的金属材料，其余的是陶瓷材料。
32.权利要求26所述的多层陶瓷衬底，其特征是：在内部和外部焊盘之间的空间内没有陶瓷材料。
33.一种带锚定焊盘的多层陶瓷衬底的制造方法，其特征是包括下述步骤：
形成具有多个贯通孔的第1陶瓷坯料薄片；
把金属膏材料丝网漏印到至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料至少包括80体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片上以形成外部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第2陶瓷坯料薄片；
把金属膏材料丝网漏印到第2陶瓷坯料薄片的至少一个贯通孔上，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1或第2陶瓷坯料薄片上以形成内部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
对第1和第2坯料薄片进行叠层以形成未烧结的多层陶瓷衬底，在该衬底中外部焊盘在未烧结的多层陶瓷衬底的外边，内部焊盘插入到第1和第2陶瓷坯料薄片之间，在第1陶瓷坯料薄片中的多个贯通孔中的每一个贯通孔都与第2陶瓷坯料薄片的贯通孔或内部焊盘进行接触；
烧结该未烧结的多层陶瓷衬底，使得烧结后的多层陶瓷衬底具有外部焊盘，该外部焊盘被粘接到第1陶瓷层的至少一个贯通孔上，但却不粘接到多层陶瓷衬底的陶瓷材料上。
34.一种带锚定焊盘的多层陶瓷衬底的制造方法，其特征是包括下述步骤：
形成具有至少一个贯通孔的第1陶瓷坯料薄片，该第1陶瓷坯料薄片具有被选择为不在多层陶瓷衬底预定的烧结温度下进行烧结的陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片上以形成外部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第2陶瓷坯料薄片；
把金属膏材料丝网漏印到第2陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第3陶瓷坯料薄片；
把金属膏材料丝网漏印到第3陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第2或第3陶瓷坯料薄片上以形成内部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
对第1、第2、第3陶瓷坯料薄片进行叠层以形成未烧结的多层陶瓷衬底，其中，外部焊盘在未烧结多层陶瓷衬底的外边，内部焊盘插入到第2和第3陶瓷坯料薄片之间；
在预定的温度下烧结未烧结的多层陶瓷衬底，从而使得第1陶瓷坯料薄片不进行烧结而第2和第3陶瓷坯料薄片进行烧结；
除去在烧结之前构成第1陶瓷坯料薄片的未烧结的陶瓷材料，留下第1陶瓷坯料薄片的至少一个贯通孔以便使烧结后的多层陶瓷衬底具有一个焊盘，该焊盘仅仅被粘接到第1陶瓷坯料薄片的至少一个贯通孔上，且与多层陶瓷衬底的陶瓷材料分隔开来。
35.一种带锚定焊盘的多层陶瓷衬底的制造方法，其特征是包括下述步骤：
形成具有至少一个贯通孔的第1陶瓷坯料薄片，该第1陶瓷坯料薄片具有被选择为不在多层陶瓷衬底预定的烧结温度下进行烧结的陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1陶瓷坯料薄片上以形成外部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括至少80体积百分比的金属材料，其余的是陶瓷材料；
形成具有至少一个贯通孔的第2陶瓷坯料薄片；
把金属膏材料丝网漏印到第2陶瓷坯料薄片的至少一个贯通孔内，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
把金属膏材料丝网漏印到第1或第2陶瓷坯料薄片以形成内部焊盘，基于膏材料的固体的含量来说，该金属膏材料包括30到70体积百分比的金属材料，其余的是陶瓷材料；
对第1、第2陶瓷坯料薄片进行叠层以形成未烧结的多层陶瓷衬底，其中，外部焊盘在未烧结多层陶瓷衬底的外边，内部焊盘插入到第1和第2陶瓷坯料薄片之间；
在预定的温度下烧结未烧结的多层陶瓷衬底，从而使得第1陶瓷坯料薄片不进行烧结而第2陶瓷坯料薄片进行烧结；
除去在烧结之前构成第1陶瓷坯料薄片的未烧结的陶瓷材料，留下第1陶瓷坯料薄片的至少一个贯通孔以便使烧结后的多层陶瓷衬底具有一个外部焊盘，该外部焊盘仅仅被粘接到第1陶瓷坯料薄片的至少一个贯通孔上，且与内部焊盘和多层陶瓷衬底的陶瓷材料分隔开来。
CNB001204009A 1999-07-19 2000-07-18 带锚定焊盘的多层陶瓷衬底及其制造方法 Expired - Fee Related CN1181716C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/356,944 US6187418B1 (en) 1999-07-19 1999-07-19 Multilayer ceramic substrate with anchored pad
US09/356,944 1999-07-19

Publications (2)

Publication Number Publication Date
CN1281331A CN1281331A (zh) 2001-01-24
CN1181716C true CN1181716C (zh) 2004-12-22

Family

ID=23403624

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001204009A Expired - Fee Related CN1181716C (zh) 1999-07-19 2000-07-18 带锚定焊盘的多层陶瓷衬底及其制造方法

Country Status (4)

Country Link
US (2) US6187418B1 (zh)
JP (1) JP3401767B2 (zh)
CN (1) CN1181716C (zh)
SG (1) SG93244A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US6492254B2 (en) * 2001-01-31 2002-12-10 Bae Systems Information And Electronic Systems Integration, Inc. Ball grid array (BGA) to column grid array (CGA) conversion process
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4291615B2 (ja) * 2002-05-28 2009-07-08 株式会社巴川製紙所 光学素子ウエハ及びその製造方法、光学素子の製造方法
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US6900395B2 (en) * 2002-11-26 2005-05-31 International Business Machines Corporation Enhanced high-frequency via interconnection for improved reliability
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
JP4054269B2 (ja) * 2003-03-20 2008-02-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
US20050047106A1 (en) * 2003-08-29 2005-03-03 Martino Peter Miguel Substrate reinforcing in an LGA package
KR20030074582A (ko) * 2003-09-03 2003-09-19 학교법인 한국정보통신학원 초고주파 다층회로 구조 및 제작 방법
US20050104374A1 (en) * 2003-11-17 2005-05-19 Steur Gunnar V.D. Pull-out resistant compression fitting for fluid lines
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
JP2006013272A (ja) * 2004-06-29 2006-01-12 Hitachi Ltd 多層セラミック基板の製造方法
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
US20080136041A1 (en) * 2006-01-24 2008-06-12 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP4600065B2 (ja) * 2005-02-03 2010-12-15 富士電機システムズ株式会社 半導体装置及びその製造方法
US7387758B2 (en) * 2005-02-16 2008-06-17 Siemens Power Generation, Inc. Tabbed ceramic article for improved interlaminar strength
JP4683269B2 (ja) * 2005-03-23 2011-05-18 Ｔｄｋ株式会社 多層セラミック基板の製造方法
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate
US7648847B2 (en) * 2006-06-26 2010-01-19 Hamilton Sundstrand Corporation In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
US7573115B2 (en) * 2006-11-13 2009-08-11 International Business Machines Corporation Structure and method for enhancing resistance to fracture of bonding pads
JP2009032992A (ja) * 2007-07-27 2009-02-12 Kuroda Techno Co Ltd 多層回路基板
US8242593B2 (en) 2008-01-27 2012-08-14 International Business Machines Corporation Clustered stacked vias for reliable electronic substrates
TWI434640B (zh) * 2008-01-30 2014-04-11 Murata Manufacturing Co Electronic parts and their construction methods
US8186051B2 (en) * 2008-03-28 2012-05-29 Intel Corporation Method for fabricating package substrate and die spacer layers having a ceramic backbone
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP5278371B2 (ja) * 2010-05-17 2013-09-04 富士電機株式会社 半導体装置の製造方法
US8759691B2 (en) * 2010-07-09 2014-06-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101153492B1 (ko) * 2010-08-24 2012-06-11 삼성전기주식회사 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
KR20130077477A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 파워 반도체 소자 및 그 제조 방법
WO2014020975A1 (ja) * 2012-07-31 2014-02-06 株式会社村田製作所 積層基板
US9758858B2 (en) 2012-10-05 2017-09-12 Tyco Electronics Corporation Methods of manufacturing a coated structure on a substrate
US20140097002A1 (en) 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
JP6142831B2 (ja) * 2014-03-27 2017-06-07 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
US10291231B2 (en) 2016-07-20 2019-05-14 Microsoft Technology Licensing, Llc Superconducting device with dummy elements
JP2018045212A (ja) 2016-09-16 2018-03-22 株式会社フジクラ 撮像モジュール及びその製造方法
EP3322267A1 (en) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
DE112020004962T5 (de) * 2019-11-14 2022-06-30 Murata Manufacturing Co., Ltd. Leiterplatte und verfahren zur herstellung einer leiterplatte
JP7449076B2 (ja) * 2019-11-26 2024-03-13 Ｎｇｋエレクトロデバイス株式会社 セラミック配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070518A (en) * 1976-10-15 1978-01-24 E. I. Du Pont De Nemours And Company Copper metallizations
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
US5293504A (en) * 1992-09-23 1994-03-08 International Business Machines Corporation Multilayer ceramic substrate with capped vias
JP2783751B2 (ja) 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer

Also Published As

Publication number Publication date
CN1281331A (zh) 2001-01-24
JP2001068857A (ja) 2001-03-16
JP3401767B2 (ja) 2003-04-28
SG93244A1 (en) 2002-12-17
US6312791B1 (en) 2001-11-06
US6187418B1 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
CN1181716C (zh) 带锚定焊盘的多层陶瓷衬底及其制造方法
CN1282404C (zh) 叠层用双面电路板的制法及用其的多层印刷电路板
CN1577813A (zh) 电路模块及其制造方法
CN1337145A (zh) 多层印刷电路板及其制造方法
US20050269287A1 (en) Multilayer electronic component and method for producing the same
CN103117264A (zh) 布线基板及其制造方法
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
CN1212601A (zh) 多层布线衬底及其制造方法
JP2008124459A (ja) ハンダペースト接続部を有する回路基板の製造方法
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN101331605A (zh) 电子部件内置模块和其制造方法
JP2008004733A (ja) セラミック基板の製造方法
CN85109678A (zh) 电子器件的封装
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP4385782B2 (ja) 複合多層基板及びその製造方法
JP4735018B2 (ja) 多層セラミック基板およびその製造方法
JP2005268672A (ja) 基板
CN1702863A (zh) 电路装置
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
CN2662455Y (zh) 电气封装体
JP4613410B2 (ja) セラミック回路基板の製造方法
JP4003011B2 (ja) キャビティ付き多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1064631

Country of ref document: HK

TR01 Transfer of patent right

Effective date of registration: 20171120

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171120

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20190718

CF01 Termination of patent right due to non-payment of annual fee