CN106505058A - 半导体多芯片模块系统 - Google Patents

半导体多芯片模块系统 Download PDF

Info

Publication number
CN106505058A
CN106505058A CN201611103017.5A CN201611103017A CN106505058A CN 106505058 A CN106505058 A CN 106505058A CN 201611103017 A CN201611103017 A CN 201611103017A CN 106505058 A CN106505058 A CN 106505058A
Authority
CN
China
Prior art keywords
conducting element
contact
semiconductor
semiconductor devices
welding disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611103017.5A
Other languages
English (en)
Inventor
吴斌
李明劼
沈堂芹
钮友华
陈武伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carsem Semiconductor Suzhou Co Ltd
Original Assignee
Carsem Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carsem Semiconductor Suzhou Co Ltd filed Critical Carsem Semiconductor Suzhou Co Ltd
Priority to CN201611103017.5A priority Critical patent/CN106505058A/zh
Publication of CN106505058A publication Critical patent/CN106505058A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

一种半导体多芯片模块系统，包括：设置有第一导电焊盘、第二导电焊盘、第三导电焊盘的衬底；第一半导体器件，下表面设置有第一接触件，上表面设置有第二接触件；第一接触件连接至第一导电焊盘；第二半导体器件，上表面设置有第一接触件，下表面设置有第二接触件；第二接触件连接至所述第二导电焊盘；第一导电元件，下表面连接至所述第一半导体器件的第二接触件；第二导电元件，下表面连接至第一半导体器件的第二接触件及所述第二半导体器件的第一接触件；其中，第一导电元件及第二导电元件中的至少一个连接至所述第三导电焊盘。本发明的半导体多芯片模块系统中包括导电元件，可以降低电阻值，提高导电性能。

Description

半导体多芯片模块系统
技术领域
本发明涉及多芯片模块封装技术，特别是关于一种半导体多芯片模块系统。
背景技术
随着对功率半导体和功率模块的节能要求，封装在产品的整体性能中起着重要的作用。传统的引线键合的方法被广泛应用于各种封装。目前，引线键合技术成熟，成本低，可适用于多种封装。但是，在功率半导体和功率模块封装中若采用引线键合方法，则需要较多的引线来连接源极以降低导通电阻RDS(ON)或增加功率密度，这种方式一方面仍然无法显著降低整个封装产品的RDS(ON，另一方面多条引线会增加电感，同时影响生产效率及增加材料成本(Au丝)。
发明内容
本发明实施例提供了一种半导体多芯片模块系统，以提高导电性能，提高散热能力，降低电感，从而提高整个封装体性能。
为了实现上述目的，本发明实施例提供了一种半导体多芯片模块系统，包括：
衬底，所述衬底上设置有第一导电焊盘、第二导电焊盘、第三导电焊盘；
第一半导体器件和第二半导体器件，每个半导体器件具有设置在其下表面的第一接触件和设置在其上表面的第二接触件；其中所述第一半导体器件的第一接触件连接至第一导电焊盘，所述第二半导体器件的第二接触件连接至所述第二导电焊盘；
第一导电元件，所述第一导电元件的下表面连接至所述第一半导体器件的第二接触件；
第二导电元件，所述第二导电元件的下表面连接至所述第一半导体器件的第二接触件及所述第二半导体器件的第一接触件；
其中，所述第一导电元件及第二导电元件中的至少一个连接至所述第三导电焊盘。
一实施例中，所述第一导电元件及第二导电元件的至少之一具有连接器，所述连接器通过导电层连接至所述第三导电焊盘。
一实施例中，所述第一导电元件与所述第二导电元件间隔设置于同一水平面上，通过导电层连接。
一实施例中，所述第一导电元件与所述第二导电元件叠放在一起，接触部分通过导电层连接。
一实施例中，所述第一导电元件与所述第二导电元件部分重叠或者全部重叠。
一实施例中，所述第一导电元件与所述第二导电元件通过卡锁部件连接。
一实施例中，所述第一导电元件或第二导电元件具有一连接器，所述连接器从所述第一导电元件或第二导电元件的一端向下伸出。
一实施例中，所述第一导电元件及第二导电元件分别具有一连接器，所述第一导电元件的连接器从所述第一导电元件的一端向下伸出；所述第二导电元件的连接器从所述第二导电元件的一端向下伸出。
一实施例中，所述连接器相对的两个端部分别设有卡固部件，用于卡在所述衬底上。
一实施例中，所述卡固部件具有两个支撑脚。
一实施例中，所述第一功率半导体器件的第一接触件通过导电层连接至第一导电焊盘。
一实施例中，所述第二功率半导体器件的第二接触件通过导电层连接至所述第二导电焊盘。
一实施例中，所述第一导电元件的下表面通过导电层连接至所述第一半导体器件的第二接触件。
一实施例中，所述第二导电元件的下表面分别通过导电层分别连接至所述第一功率半导体器件的第二接触件及所述第二功率半导体器件的第一接触件。
一实施例中，所述导电层为焊料或导电环氧树脂。
本发明的半导体多芯片模块系统中包括导电元件，可以降低电阻值，提高导电性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例的半导体多芯片模块系统的结构示意图；
图2为本发明一实施例的导电元件之间的位置关系示意图；
图3为本发明一实施例的导电元件之间的位置关系示意图；
图4为本发明一实施例的导电元件之间的位置关系示意图；
图5为本发明一实施例的导电元件之间的位置关系示意图；
图6至图11为本发明实施例的连接器示意图；
图12为本发明实施例的连接器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明一实施例的半导体多芯片模块系统的结构示意图，如图1所示，该半导体多芯片模块系统包括：衬底40，半导体器件42，半导体器件30，导电元件60及导电元件59等。
半导体器件42及半导体器件30均可以为功率半导体器件(MOSFET)，其中一个可以为倒装的功率半导体器件(MOSFET)，本发明仅以半导体器件为功率半导体器件进行说明，并非用于限定。
衬底40上设置有导电焊盘50、导电焊盘38及至少一导电焊盘66。
功率半导体器件42的下表面设置有接触件46，功率半导体器件42的上表面设置有接触件44。功率半导体器件42的接触件46连接至导电焊盘50。功率半导体器件42的接触件46及接触件44可以分别为源极接触件及漏极接触件，本发明仅以功率半导体器件42的接触件46及接触件44分别为源极接触件及漏极接触件进行说明。
功率半导体器件30的上表面设置有接触件32，功率半导体器件30的下表面设置有接触件36。功率半导体器件的接触件36连接至导电焊盘38。功率半导体器件30的接触件32、接触件36可以分别为源极接触件及漏极接触件，本发明仅以功率半导体器件42的接触件32、接触件36分别为源极接触件及漏极接触件进行说明。
导电元件60的下表面连接至功率半导体器件42的漏极接触件44。
导电元件59的下表面连接至功率半导体器件42的漏极接触件44及功率半导体器件30的源极接触件32。
需要说明的是，本发明要求保护导电元件60及导电元件59与功率半导体器件42及功率半导体器件30的所有连接方式，即其中一个导电元件的下表面的任何部位均可连接至功率半导体器件42的漏极接触件44，另一个导电元件的下表面的任何部位均可连接至功率半导体器件42的漏极接触件44及功率半导体器件30的源极接触件32。也可以，一个导电元件的下表面的任何部位均可连接至功率半导体器件42的漏极接触件44及功率半导体器件30的源极接触件32，另一个导电元件的下表面的任何部位均可连接至功率半导体器件30的源极接触件32，不限于图1所示的连接方式。
图1所示的实施例中，衬底40上还可以设置导电焊盘52，功率半导体器件42的下表面还可以设置有栅极接触件48，栅极接触件48可以通过导电层62连接至导电焊盘52。本发明中，栅极接触件48及导电焊盘52均为可选的部件，图1所示的栅极接触件48及导电焊盘52仅用于说明本实施例，并非用于限定本发明。
其中，导电元件60及导电元件59中的至少一个连接至导电焊盘66。
具体实施时，导电元件60与导电元件59可以相互电连接，也可以不相互电连接。
导电元件60及导电元件59的至少之一具有连接器，连接器通过导电层连接至电焊盘66。
导电元件60与导电元件59的位置关系有多种，一实施例中，如图1及图2所示，导电元件60与导电元件59间隔设置于同一水平面上。导电元件60与导电元件59可以通过导电层61电连接，并且导电元件60通过导电层61连接至功率半导体器件42的漏极接触件44，导电元件59的下表面通过导电层61连接至功率半导体器件42的漏极接触件44，如图1所示。
一实施例中，如图3所示，导电元件60与导电元件59叠放在一起，接触部分通过导电层67连接。导电元件60与导电元件59可以是部分重叠，(如图3所示)，也可以是全部重叠。
一实施例中，导电元件60与导电元件59通过卡锁部件连接。具体实施例时，卡锁部件包括凸起部及卡合部，如图4及图5所示，导电元件59设置有凸起部82，导电元件60设置有卡合部80，当凸起部82插入卡合部80时，可以被卡合部80卡锁住。
本发明具体实施时，可以不设置连接器，可以设置1个连接器，可以设置2个连接器，也可以设置多个连接器。一实施例中，导电元件60或导电元件59具有一连接器，连接器从导电元件或导电元件的一端向下伸出，如图6至图9所示。连接器可以与导电元件60或导电元件59连接，或者与导电元件60或导电元件59一体成型。具体实施时，如图1所示，可以在导电元件60的一端设置连接器64，连接器64通过导电层62连接至导电焊盘66。
一实施例中，导电元件60及导电元件59分别具有至少一个连接器，导电元件的每一连接器从导电元件的一端向下伸出；导电元件的每一连接器从导电元件的一端向下伸出，如图10及图11所示。
一较佳实施例中，连接器相对的两个端部分别设有卡固部件70，卡固部件70可以卡在衬底40上，使导电元件固定。具体实施例时，每一卡固部件70可以具有两个支撑脚72及74，如图12所示。
本发明具体实施时，多个部件之间可以通过导电层连接，具体地，功率半导体器件42的源极接触件46分别通过导电层62连接至导电焊盘50，功率半导体器件30的漏极接触件36通过导电层62连接至导电焊盘38，导电元件60的下表面通过导电层62连接至半导体器件42的漏极接触件44，导电元件59的下表面分别通过导电层62分别连接至功率半导体器件42的漏极接触件44及功率半导体器件30的源极接触件32。导电层可以为焊料或导电环氧树脂等材料。
本发明的半导体多芯片模块系统中包括导电元件，可以降低电阻值，提高导电性能。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种半导体多芯片模块系统，其特征在于，包括：
衬底，所述衬底上设置有第一导电焊盘、第二导电焊盘、第三导电焊盘；
第一半导体器件和第二半导体器件，每个半导体器件具有设置在其下表面的第一接触件和设置在其上表面的第二接触件；其中所述第一半导体器件的第一接触件连接至第一导电焊盘，所述第二半导体器件的第二接触件连接至所述第二导电焊盘；
第一导电元件，所述第一导电元件的下表面连接至所述第一半导体器件的第二接触件；
第二导电元件，所述第二导电元件的下表面连接至所述第一半导体器件的第二接触件及所述第二半导体器件的第一接触件；
其中，所述第一导电元件及第二导电元件中的至少一个连接至所述第三导电焊盘。
2.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第一导电元件及第二导电元件的至少之一具有连接器，所述连接器通过导电层连接至所述第三导电焊盘。
3.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第一导电元件与所述第二导电元件间隔置于同一水平面上，通过导电层连接。
4.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第一导电元件与所述第二导电元件叠放在一起，接触部分通过导电层连接。
5.根据权利要求4所述的半导体多芯片模块系统，其特征在于，所述第一导电元件与所述第二导电元件部分重叠或者全部重叠。
6.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第一导电元件与所述第二导电元件通过卡锁部件连接。
7.根据权利要求2所述的半导体多芯片模块系统，其特征在于，所述第一导电元件或第二导电元件具有一连接器，所述连接器从所述第一导电元件或第二导电元件的一端向下伸出。
8.根据权利要求2所述的半导体多芯片模块系统，其特征在于，所述第一导电元件及第二导电元件分别具有一连接器，所述第一导电元件的连接器从所述第一导电元件的一端向下伸出；所述第二导电元件的连接器从所述第二导电元件的一端向下伸出。
9.根据权利要求2、7、8中任一项所述的半导体多芯片模块系统，其特征在于，所述连接器相对的两个端部分别设有卡固部件，用于卡在所述衬底上。
10.根据权利要求9所述的半导体多芯片模块系统，其特征在于，所述卡固部件具有两个支撑脚。
11.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第一半导体器件的第一接触件通过导电层连接至第一导电焊盘。
12.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第二半导体器件的第二接触件通过导电层连接至所述第二导电焊盘。
13.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第一导电元件的下表面通过导电层连接至所述第一半导体器件的第二接触件。
14.根据权利要求1所述的半导体多芯片模块系统，其特征在于，所述第二导电元件的下表面通过导电层分别连接至所述第一半导体器件的第二接触件及所述第二半导体器件的第一接触件。
15.根据权利要求1-4、6、11-13中任一项所述的半导体多芯片模块系统，其特征在于，所述导电层为焊料或导电环氧树脂。
CN201611103017.5A 2016-12-05 2016-12-05 半导体多芯片模块系统 Pending CN106505058A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611103017.5A CN106505058A (zh) 2016-12-05 2016-12-05 半导体多芯片模块系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611103017.5A CN106505058A (zh) 2016-12-05 2016-12-05 半导体多芯片模块系统

Publications (1)

Publication Number Publication Date
CN106505058A true CN106505058A (zh) 2017-03-15

Family

ID=58330360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611103017.5A Pending CN106505058A (zh) 2016-12-05 2016-12-05 半导体多芯片模块系统

Country Status (1)

Country Link
CN (1) CN106505058A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675765A (zh) * 2002-07-15 2005-09-28 国际整流器公司 高功率mcm封装
US20070063216A1 (en) * 2005-09-21 2007-03-22 International Rectifier Corporation Semiconductor package
CN204102895U (zh) * 2014-10-03 2015-01-14 力祥半导体股份有限公司 半导体封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675765A (zh) * 2002-07-15 2005-09-28 国际整流器公司 高功率mcm封装
US20070063216A1 (en) * 2005-09-21 2007-03-22 International Rectifier Corporation Semiconductor package
CN204102895U (zh) * 2014-10-03 2015-01-14 力祥半导体股份有限公司 半导体封装结构

Similar Documents

Publication Publication Date Title
JP4625012B2 (ja) ワイヤ・ボンドの位置付けを最適化した半導体パッケージ
TWI429050B (zh) 堆疊式晶片封裝
TWI411098B (zh) 功率半導體封裝結構及其製造方法
US8154108B2 (en) Dual-leadframe multi-chip package and method of manufacture
US9054040B2 (en) Multi-die package with separate inter-die interconnects
US10971437B2 (en) Chip package structure and method for manufacturing the same
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN104733413A (zh) 一种mosfet封装结构
CN203721707U (zh) 芯片封装结构
CN102693965B (zh) 封装堆迭结构
TWI406376B (zh) 晶片封裝構造
US20140291849A1 (en) Multi-Level Semiconductor Package
KR100621547B1 (ko) 멀티칩 패키지
TWI534983B (zh) Voltage regulator stack packaging method and the corresponding laminated packaging device
CN102842549B (zh) 四方扁平无引脚的功率mosfet封装体
CN105489578B (zh) 叠层芯片封装结构
CN103715161A (zh) 芯片装置，芯片封装和用于制作芯片装置的方法
CN206349358U (zh) 半导体多芯片模块系统
CN203707108U (zh) 一种硅基圆片级扇出封装结构
CN106505058A (zh) 半导体多芯片模块系统
US8519546B2 (en) Stacked multi-die electronic device with interposed electrically conductive strap
CN212113711U (zh) 一种引线框架及to封装结构
CN205122576U (zh) 用于无引脚封装结构的引线框架及封装结构
CN205282470U (zh) 叠层芯片封装结构
CN208923119U (zh) 一种功率半导体贴片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170315