JP2022146269A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022146269A JP2022146269A JP2021047148A JP2021047148A JP2022146269A JP 2022146269 A JP2022146269 A JP 2022146269A JP 2021047148 A JP2021047148 A JP 2021047148A JP 2021047148 A JP2021047148 A JP 2021047148A JP 2022146269 A JP2022146269 A JP 2022146269A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor device
- thickness direction
- edge
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 247
- 229920005989 resin Polymers 0.000 claims abstract description 147
- 239000011347 resin Substances 0.000 claims abstract description 147
- 238000003825 pressing Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/495—Material
- H01L2224/49505—Connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】高性能化および高品質化を図った半導体装置を提供する。【解決手段】半導体装置A1は、半導体素子1、ダイパッド3、複数のリード4、複数の接続部材7および樹脂部材2を備える。ダイパッド3は、半導体素子1が搭載される。複数のリード4は、第1リード5および第2リード6を含み、厚さ方向zに見てダイパッド3の周囲に配置される。複数の接続部材7は、第1接続部材71および第2接続部材72を含み、半導体素子1の複数の主面電極11と複数のリード4とを電気的に接続する。複数のリード4は、各々の全体が厚さ方向zに見て樹脂部材2に重なり、且つ、厚さ方向zに見て樹脂部材2の外縁20に沿って配置されている。第1リード5は第1接続部材71が接合される第1パッド面50aを有し、第2リード6は第2接続部材72が接合される第2パッド面60aを有する。第1パッド面50aは、厚さ方向zに見て第2パッド面60aよりも大きい。【選択図】図3
Description
本開示は、半導体装置に関する。
半導体装置を配線基板上に高密度に実装するために、配線基板上への表面実装を可能とした表面実装型パッケージがある。この表面実装型パッケージとしては、たとえば、MAP(Mold Array Package)タイプのSON(Small Outlined Non-leaded Package)およびQFN(Quad Flat Non-leaded Package)などが知られている。特許文献1には、MAPタイプのQFNが適用された半導体装置が開示されている。特許文献1に記載の半導体装置は、半導体チップと、ダイパッドと、リードと、ボンディングワイヤと、封止樹脂と、を備えている。前記半導体チップは、前記ダイパッドにボンディングされている。前記リードは、前記ダイパッドの周囲に配置される。前記ボンディングワイヤは、前記半導体チップと前記リードとを電気的に接続する。前記封止樹脂は、前記半導体チップ、前記ダイパッド、前記リードおよび前記ボンディングワイヤを封止する。
半導体装置の高性能化および高品質化は、半導体チップの高性能化および高品質化だけでなく、半導体装置のパッケージ構造の改変が求められる。
本開示は、上記事情に鑑みて考え出されたものであり、その目的は、半導体装置の高性能化および高品質化を図った半導体装置を提供することにある。
本開示の半導体装置は、厚さ方向に離間する素子主面および素子裏面を有し、前記素子主面に複数の主面電極が配置された半導体素子と、前記半導体素子が搭載されたダイパッドと、第1リードおよび第2リードを含み、前記厚さ方向に見て前記ダイパッドの周囲に配置された複数のリードと、第1接続部材および第2接続部材を含み、前記複数の主面電極と前記複数のリードとを電気的に接続する複数の接続部材と、前記半導体素子、前記ダイパッドの一部、前記複数のリードの一部ずつ、および前記複数の接続部材を封止し、前記厚さ方向に見て矩形状の樹脂部材と、を備えており、前記複数のリードは、各々の全体が前記厚さ方向に見て前記樹脂部材に重なり、且つ前記厚さ方向に見て前記樹脂部材の外縁に沿って配置されており、前記第1リードは、前記第1接続部材が接合される第1パッド面を有し、前記第2リードは、前記第2接続部材が接合される第2パッド面を有し、前記第1パッド面は、前記厚さ方向に見て前記第2パッド面よりも大きい。
本開示の半導体装置によれば、半導体装置の高性能化および高品質化を図ることができる。
本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の要素については、同じ符号を付して重複する説明を省略する。本開示における「第1」、「第2」、「第3」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B(の)上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B(の)上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B(の)上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B(の)上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B(の)上に位置していること」を含む。また、「ある方向に見てある物Aがある物Bに重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。
図1~図15は、第1実施形態にかかる半導体装置A1を示している。半導体装置A1は、半導体素子1、樹脂部材2、ダイパッド3、複数のリード4、複数の第3リード43および複数の接続部材7を備えている。複数のリード4は、複数の第1側方リード41および複数の第2側方リード42を含みつつ、第1リード5および第2リード6を含む。複数の接続部材7は、複数の第1接続部材71および複数の第2接続部材72を含む。図6においては、半導体素子1を想像線で示している。図3~図6においては、樹脂部材2を想像線で示している。
説明の便宜上、半導体素子1、樹脂部材2、ダイパッド3および複数のリード4の各々の厚さ方向を「厚さ方向z」という。厚さ方向zの一方を上方といい、他方を下方ということがある。また、以下の説明において、「平面視」とは、厚さ方向zに沿って見たときをいう。厚さ方向zに対して直交する方向を「第1方向y」という。第1方向yは、半導体装置A1の平面図(図2および図3参照)における上下方向である。厚さ方向zおよび第1方向yに直交する方向を「第2方向x」という。第2方向xは、半導体装置A1の平面図(図2および図3参照)における左右方向である。
半導体装置A1は、表面実装型パッケージである。半導体装置A1のパッケージ構造は、たとえばMAPタイプのQFNである。半導体装置A1は、平面視矩形状である。半導体装置A1は、第1方向yの寸法がたとえば3mm以上12mm以下であり、第2方向xの寸法がたとえば3mm以上12mm以下である。また、半導体装置A1は、厚さ方向zの寸法がたとえば0.5mm以上1.5mm以下である。
半導体素子1は、半導体装置A1の電気的機能を発揮する要素である。半導体素子1は、平面視矩形状である。半導体素子1は、たとえば集積回路素子であるが、能動機能素子あるいは受動機能素子などであってもよい。本実施形態では、半導体素子1は、電力用ICであり、図3に示すように、パワー部101および制御回路部102を含む。パワー部101は、トランジスタなどのパワー素子を含む。制御回路部102は、パワー部101のパワー素子を制御するための制御回路である。図3に示す例では、平面視において、パワー部101は、制御回路部102よりも第1方向yの一方側(図3における下側)に配置されている。半導体素子1は、パワー部101および制御回路部102を備える構成に限定されず、パワー部101および制御回路部102のいずれかのみを備えていてもよい。
半導体素子1は、図10~図12に示すように、素子主面10aおよび素子裏面10bを有する。素子主面10aおよび素子裏面10bは、厚さ方向zに離間しており、且つ、互いに反対側を向く。素子主面10aは、厚さ方向z上方を向き、素子裏面10bは、厚さ方向z下方を向く。
半導体素子1は、図10および図11に示すように、素子主面10aに複数の主面電極11が配置されている。図3に示すように、複数の主面電極11は、複数の第1主面電極12および複数の第2主面電極13を含む。複数の第1主面電極12はそれぞれ、パワー部101に導通する。複数の第2主面電極13はそれぞれ、制御回路部102に導通する。複数の主面電極11(複数の第1主面電極12および複数の第2主面電極13)の数、配置、形状および平面視寸法は、図3に示す例示に限定されず、用いられる半導体素子1に応じて、適宜変化する。
半導体素子1は、たとえば接合材(図示略)によって、ダイパッド3に接合されている。この接合材は、絶縁性であってもよいし、導電性であってもよい。ただし、半導体素子1の素子裏面10bに電極が配置されている場合には、半導体素子1は、導電性の接合材によってダイパッド3に接合され、当該導電性の接合材を介して、素子裏面10bに配置された電極とダイパッド3とが導通する。
樹脂部材2は、半導体素子1を保護する封止材である。樹脂部材2は、絶縁性の樹脂材料により構成される。当該樹脂材料は、たとえば黒色のエポキシ樹脂である。樹脂部材2は、たとえば、半導体素子1、ダイパッド3の一部、複数のリード4の一部ずつ、複数の第3リード43の一部ずつ、および、複数の接続部材7を覆っている。樹脂部材2は、平面視において矩形状である。樹脂部材2は、樹脂主面21、樹脂裏面22、一対の第1樹脂側面23および一対の第2樹脂側面24を有する。
樹脂主面21および樹脂裏面22は、図8~図12に示すように、厚さ方向zに離間しており、且つ、互いに反対側を向く。樹脂主面21は、厚さ方向z上方を向き、樹脂裏面22は、厚さ方向z下方を向く。
一対の第1樹脂側面23および一対の第2樹脂側面24はそれぞれ、樹脂主面21および樹脂裏面22の両方に繋がっており、厚さ方向zにおいてこれらに挟まれている。一対の第1樹脂側面23および一対の第2樹脂側面24はそれぞれ、樹脂裏面22から起立しており、図示された例では直立している。一対の第1樹脂側面23は、第1方向yに離間しており、略平行に配置される。一対の第1樹脂側面23は、互いに反対側を向く。一対の第2樹脂側面24は、第2方向xに離間しており、略平行に配置される。一対の第2樹脂側面24は、互いに反対側を向く。図2および図3に示すように、平面視における樹脂部材2の外縁20は、一対の第1樹脂側面23および一対の第2樹脂側面24に重なる。
ダイパッド3は、半導体素子1が搭載される。ダイパッド3は、平面視矩形状である。ダイパッド3は、平面視において、半導体装置A1の中央に位置する。ダイパッド3は、たとえば銅または銅合金により構成される。
ダイパッド3は、図10~図12に示すように、ダイパッド主面30aを有する。また、ダイパッド3は、図6、図7および図10~図12に示すように、第1部31、第2部32、第3部33および第4部34を含む。
ダイパッド主面30aは、図10~図12に示すように、厚さ方向zの一方(上方)を向く。つまり、ダイパッド主面30aは、素子主面10aと同じ方向を向く。ダイパッド主面30aは、半導体素子1が搭載されており、素子裏面10bに対向する。図6および図10~図12から理解されるように、ダイパッド主面30aは、第1部31、第2部32、第3部33および第4部34に跨っている。ダイパッド主面30aは、第1部31の上面、第2部32の上面、第3部33の上面および第4部34の上面により構成されている。ダイパッド主面30aには、たとえば素地上にNi層およびAg層の順にめっき処理が施されているが、これらのめっき処理が施されていなくてもよいし、他の導電性材料によるめっき処理が施されていてもよい。
図6および図7に示すように、平面視におけるダイパッド主面30aの外縁301は、一対の端縁301aおよび一対の端縁301bを有する。一対の端縁301aは、第1方向yに離間し、互いに略平行である。一対の端縁301aは、各々が第2方向xに延びる。一対の端縁301bは、第2方向xに離間し、互いに略平行である。一対の端縁301bは、各々が第1方向yに延びる。
図6および図10に示すように、ダイパッド主面30aは、一対の開口部302を含む。一対の開口部302の一方(第2方向xの一方側の開口部302)は、たとえば、平面視において第1部31と第3部33との境界に重なるように形成されている。なお、当該開口部302は、第1部31と第3部33との境界ではなく、第2方向xにおいてこの境界から第1部31側または第3部33側のいずれかにずれていてもよい。一対の開口部302の他方(第2方向xの他方側の開口部302)は、たとえば、平面視において第1部31と第4部34との境界に重なるように形成されている。なお、当該開口部302は、第1部31と第4部34との境界ではなく、第2方向xにおいてこの境界から第1部31側または第4部34側のいずれかにずれていてもよい。図6などに示す例では、各開口部302は、平面視において、第1方向yに延びる線状に形成されている。この例とは異なり、各開口部302は、第1部31と第3部33との境界および第1部31と第4部34との境界のそれぞれにおいて、ドット状に形成された複数の開口部302が第1方向yに沿って配置されていてもよい。
第1部31は、半導体素子1が搭載される部位である。図3および図6などに示すように、第1部31は、平面視において半導体素子1に重なる。第1部31は、平面視矩形状である。第1部31は、平面視において、ダイパッド3の中央に位置する。第1部31は、平面視において、図7および図10~図12に示すように、第1部31は、裏面31aを有する。裏面31aは、厚さ方向zにおいて、ダイパッド主面30aと反対側を向く。図10~図12に示すように、裏面31aは、樹脂裏面22と面一であり、樹脂部材2(樹脂裏面22)から露出する。第1部31は、平面視において矩形状である。第1部31の厚さ方向zの寸法、つまり、厚さ方向zに沿うダイパッド主面30aから裏面31aまでの距離は、たとえば0.15mm以上0.25mm以下である。
図6および図7に示すように、平面視における第1部31の外縁310は、一対の端縁310aおよび一対の端縁310bを含む。一対の端縁310aは、第1方向yに離間し、互いに略平行である。一対の端縁310aは、各々が第2方向xに延びる。一対の端縁310aは、一対の端縁301a(ダイパッド主面30a)に平行する。一対の端縁310bは、第2方向xに離間し、互いに略平行である。一対の端縁310bは、各々が第1方向yに延びる。一対の端縁310bは、一対の端縁301b(ダイパッド主面30a)に平行する。
第2部32は、図6および図7に示すように、平面視において、第1部31の周囲に配置され、第1部31の外縁310に繋がる。図11および図12に示すように、第2部32は、裏面32aを有する。裏面32aは、ダイパッド主面30aと反対側を向く。図11および図12に示すように、裏面32aは、厚さ方向zにおいて、裏面31aよりもダイパッド主面30a側に位置する。また、裏面32aは、樹脂部材2に覆われている。第2部32の裏面32aが樹脂部材2で覆われていることにより、樹脂部材2からのダイパッド3の抜けが抑制される。第2部32は、ダイパッド3の厚さ方向zの他方(下方)から薄肉化された部位である。この薄肉化は、たとえばエッチング(ハーフエッチング)により処理されるが、プレス加工であってもよい。第2部32の厚み(厚さ方向zの寸法)は、たとえば第1部31の厚み(厚さ方向zの寸法)の半分程度である。第2部32の厚さ方向zの寸法、つまり、厚さ方向zに沿うダイパッド主面30aから裏面32aまでの距離は、たとえば0.075mm以上0.125mm以下である。
第3部33および第4部34はそれぞれ、図6および図7に示すように、平面視において、第1部31の周囲に配置され、第1部31の外縁310から延びる。第3部33および第4部34は、たとえば図6に示すように、平面視における第3部33の中心と平面視における第4部34との中心とを結ぶ線分L1が半導体素子1に重なるように、第1部31の周囲に配置される。当該線分L1は、平面視における半導体素子1の中心に重なることが好ましい。
第3部33は、第1部31の一対の端縁310bの一方から延びており、ダイパッド主面30aの一対の端縁301bの一方まで延びている。図示された例では、第3部33は、一対の端縁310bの一方の第1方向y中央部に繋がっている。図10に示すように、第3部33は、裏面33aを有する。裏面33aは、ダイパッド主面30aと反対側を向く。図10に示すように、裏面33aは、厚さ方向zにおいて、裏面31aと面一である。また、裏面33aは、樹脂裏面22と面一であり、樹脂部材2(樹脂裏面22)から露出する。第3部33の厚さ方向zの寸法、つまり、厚さ方向zに沿うダイパッド主面30aから裏面33aまでの距離は、第1部31の厚さ方向zの寸法と同じである。
第4部34は、第1部31の一対の端縁310bの他方から延びており、ダイパッド主面30aの一対の端縁301bの他方まで延びている。図示された例では、第4部34は、一対の端縁310bの他方の第1方向y中央部に繋がっている。図10に示すように、第4部34は、裏面34aを有する。裏面34aは、ダイパッド主面30aと反対側を向く。図10に示すように、裏面34aは、厚さ方向zにおいて、裏面31aと面一である。また、裏面34aは、樹脂裏面22と面一であり、樹脂部材2(樹脂裏面22)から露出する。第4部34の厚さ方向zの寸法、つまり、厚さ方向zに沿うダイパッド主面30aから裏面34aまでの距離は、第1部31の厚さ方向zの寸法および第3部33の厚さ方向zの寸法と同じである。
図6および図7に示すように、第3部33は、テーパー部331および帯状部332を含み、第4部34は、テーパー部341および帯状部342を含む。テーパー部331,341は、第1部31の外縁310(一対の端縁310b)に繋がる。帯状部332,342は、テーパー部331,341からダイパッド主面30aの外縁301(一対の端縁301b)まで延びる。帯状部332,342は、たとえば平面視矩形状である。平面視において第3部33および第4部34が一対の端縁310bから延びる例では、各開口部302の第1方向yの両端は、第2方向xに見て、帯状部332,342に重なる。平面視における各開口部302の長さd302(図6参照)は、たとえば0.3mm以上4.0mm以下である。当該長さd302は、一対の端縁310aが延びる方向(第1方向y)における各開口部302の寸法である。当該長さd302は、たとえば各帯状部332,342の幅(一対の端縁310aが延びる方向の寸法)以下である。テーパー部331,341は、平面視において、一対の端縁310aから各帯状部332、342に向かうほど、幅が狭くなる。半導体装置A1における当該幅は、第1方向yに沿う寸法である。なお、図6および図7などに示す例とは異なり、第3部33は、テーパー部331を含まず、帯状部332により構成されていてもよい。この場合、平面視において、帯状部332が第1部31の外縁310(一対の端縁310bの一方)からダイパッド主面30aの外縁301(一対の端縁301bの一方)まで延びる。同様に、第4部34は、テーパー部341を含まず帯状部342により構成されていてもよい。この場合、平面視において、帯状部342が第1部31の外縁310(一対の端縁310bの他方)からダイパッド主面30aの外縁301(一対の端縁301bの他方)まで延びる。
ダイパッド3は、複数の凹部35を含む。図10に示すように、各凹部35は、ダイパッド主面30aから厚さ方向zに窪んでいる。図10に示すように、各凹部35は、一対の開口部302のいずれかを含んでおり、一対の開口部302のいずれかから厚さ方向zの他方(下方)に延びる。複数の凹部35および一対の開口部302はそれぞれ、たとえばエッチングにより形成される。これらは、エッチングではなく、スタンピングと呼ばれるプレス加工で形成されてもよいし、レーザ加工により形成されてもよい。たとえば、スタンピングで形成された場合、各凹部35は、図10に示すようなU字状の窪みではなく、V字状の窪みとなることもある。
ダイパッド3は、一対のクランプ痕39が形成されている。一対のクランプ痕39はそれぞれ、ダイパッド主面30aから厚さ方向zに窪んでいる。各クランプ痕39は、後述するクランプ部材による押圧痕であり、ダイパッド主面30aからわずかに凹む傷状の形態を呈する。一対のクランプ痕39は、第3部33上および第4部34上のそれぞれに1つ形成されている。たとえば、一対のクランプ痕39は、平面視における第3部33の中心、および、平面視における第4部34の中心にそれぞれ形成されている。なお、ダイパッド3にクランプ痕39が形成されていなくてもよい。
複数のリード4はそれぞれ、図1および図2に示すように、厚さ方向zに見て、その全体が樹脂部材2に重なる。複数のリード4は、図2に示すように、厚さ方向zに見て、樹脂部材2の外縁20に沿って配置されている。複数のリード4はそれぞれ、図1に示すように、樹脂裏面22から露出する。複数のリード4はそれぞれ、たとえば銅または銅合金により構成される。ダイパッド3と複数のリード4とは、たとえば1つのリードフレームから形成される。半導体装置A1において、複数のリード4は、図1および図2に示すように、複数の第1側方リード41および複数の第2側方リード42を含む。
複数の第1側方リード41は、図1~図3、図6および図7に示すように、第1方向yにおいてダイパッド3を挟んで配置される。複数の第1側方リード41は、ダイパッド3に対して、第1方向yの一方(図2および図3の上側)に配置されたものと第1方向yの他方(図2および図3の下側)に配置されたものとがある。複数の第1側方リード41は、ダイパッド3の第1方向yの両側のそれぞれにおいて、第2方向xに沿って配列されている。複数の第1側方リード41はそれぞれ、一対の第1樹脂側面23のいずれかから露出する。複数の第1側方リード41は、一方の第1樹脂側面23から露出するものと他方の第1樹脂側面23から露出するものとがある。複数の第1側方リード41はそれぞれ、一部が樹脂裏面22から露出する。
複数の第2側方リード42は、図1~図3、図6および図7に示すように、第2方向xにおいてダイパッド3を挟んで配置される。複数の第2側方リード42は、ダイパッド3に対して、第2方向xの一方(図2および図3の右側)に配置されたものと第2方向xの他方(図2および図3の左側)に配置されたものとがある。複数の第2側方リード42は、ダイパッド3の第2方向xの両側のそれぞれにおいて、第1方向yに沿って配列されている。複数の第2側方リード42はそれぞれ、一対の第2樹脂側面24のいずれかから露出する。複数の第2側方リード42は、一方の第2樹脂側面24から露出するものと他方の第2樹脂側面24から露出するものとがある。複数の第2側方リード42はそれぞれ、一部が樹脂裏面22から露出する。
複数のリード4(複数の第1側方リード41および複数の第2側方リード42)は、第1リード5および第2リード6を含む。半導体装置A1では、図3および図6に示すように、複数の第1側方リード41は、2つの第1リード5および複数の第2リード6を含んでおり、複数の第2側方リード42は、複数の第2リード6を含んでいる。
各第1リード5は、図2~図4および図11に示すように、接続部材7(第1接続部材71)を介して、半導体素子1の第1主面電極12に導通する。図3に示すように、半導体装置A1では、各第1リード5は、第1方向yにおいて、制御回路部102よりもパワー部101に近い側に配置されている。図4、図11および図13などに示すように、各第1リード5は、第1パッド面50aを有するとともに、複数の第1部51および第2部52を含む。
各第1リード5において、第1パッド面50aは、図11に示すように、厚さ方向zの一方(上方)を向いており、素子主面10aと同じ方向を向く。第1パッド面50aには、接続部材7(第1接続部材71)が接合されている。第1パッド面50aは、複数の第1部51および第2部52に跨っている。第1パッド面50aは、複数の第1部51の各上面および第2部52の上面により構成される。第1パッド面50aには、たとえば素地上にNiめっきが施されているが、めっき処理が施されていなくてもよい。第1パッド面50aは、図4に示すように、端縁501および端縁502を有する。
端縁501は、図4に示すように、厚さ方向zに見て、樹脂部材2の外縁20(第1樹脂側面23)に重なる。端縁501が延びる方向を「第1幅方向」という。複数の第1側方リード41に含まれる各第1リード5では、第1幅方向は、第2方向xに一致する。なお、第1リード5が複数の第2側方リード42に含まれる場合、この第2側方リード42の第1リード5では、第1幅方向は、第1方向yに一致する。端縁501が、特許請求の範囲に記載の「第1端縁」に相当する。
端縁502は、図4に示すように、厚さ方向zに見て、端縁501に直交しつつ、端縁501からダイパッド3に向かって延びる。端縁502が延びる方向を「第1長さ方向」という。複数の第1側方リード41に含まれる各第1リード5では、第1長さ方向は、第1方向yに一致する。なお、第1リード5が複数の第2側方リード42に含まれる場合、この第2側方リード42の第1リード5では、第1長さ方向は、第2方向xに一致する。端縁502が、特許請求の範囲に記載の「第3端縁」に相当する。
半導体装置A1では、図4に示すように、各第1リード5の第1パッド面50aにおいて、端縁501は、端縁502よりも長い。端縁501の長さd11は、たとえば0.75mm以上2.0mm以下であり、端縁502の長さd12は、たとえば0.3mm以上1.2mm以下である。端縁501の長さd11および端縁502の長さd12は、これらの値に限定されず、各第1リード5に接合する接続部材7(第1接続部材71)の数に応じて適宜変更されうる。
第1パッド面50aは、図3、図4および図6に示すように、複数の開口部503を含む。図4などに示す例では、複数の開口部503はそれぞれ、平面視において線状に形成されている。この構成とは異なり、線状の開口部503の代わりに、ドット状の複数の開口部503が線状に配列された構成でもよい。複数の開口部503は、図4に示すように、一対の第1開口部503aおよび複数の第2開口部503bを含む。
図4に示すように、一対の第1開口部503aは、複数の開口部503のうち、第1幅方向(本実施形態では第2方向x)の一方側および他方側のそれぞれにおいて、最も外側に位置する。一対の第1開口部503aは、平面視において第1長さ方向(本実施形態では第1方向y)に延びる線状である。複数の第2開口部503bは、第1幅方向(本実施形態では第2方向x)において、一対の第1開口部503aの間に位置する。複数の第2開口部503bは、平面視において第1幅方向(本実施形態では第2方向x)に延びる線状である。
各第1リード5において、複数の第1部51はそれぞれ、第1幅方向に配列されている。図7および図13に示すように、複数の第1部51はそれぞれ、裏面51aを有する。裏面51aは、第1パッド面50aと反対側を向く。裏面51aは、樹脂裏面22と面一であり、樹脂部材2(樹脂裏面22)から露出する。各第1部51の厚さ方向zの寸法、つまり、厚さ方向zに沿う第1パッド面50aから裏面51aまでの距離は、たとえば0.15mm以上0.25mm以下である。ダイパッド3と複数のリード4とが1つのリードフレームから形成される例では、各第1部51の厚み(厚さ方向zの寸法)は、第1部31の厚み(厚さ方向z)と同じであることが望ましい。
各第1リード5において、複数の第1部51は、図4に示すように、一対の外方部511および1つ以上の内方部512(半導体装置A1では2つの内方部512)を含む。一対の外方部511は、第1幅方向(本実施形態では第2方向x)の両端に位置する。内方部512は、第1幅方向において、一対の外方部511に挟まれている。接続部材7(第1接続部材71)は内方部512に接合されている。平面視において、各内方部512の面積は、一対の外方部511の各面積よりも大きい。各内方部512の幅(第1幅方向に沿う寸法であり、本実施形態では第2方向xの寸法)は、たとえば、後述の第1接続部材71の線径(直径)以上であり、1.0mm以下である。各内方部512の幅を第1接続部材71の線径以上にすることで、平面視において第1接続部材71の接合部分が内方部512からはみ出ることを抑制し、第1接続部材71がぐらつくことを抑制できる。一方、各内方部512の幅を1.0mm以下にすることで、第2部52の縮小化を抑制して、樹脂部材2からの各第1リード5の抜けを抑制できる。好ましくは、各内方部512の幅は、第1接続部材71の線径の2倍程度である。内方部512の裏面51aが、特許請求の範囲に記載の「第1露出面」に相当する。
図4に示すように、半導体装置A1では、上記する一対の第1開口部503aの各々は、一対の外方部511の各々における第1パッド面50aに形成されている。各第1開口部503aは、各外方部511のうち、第1幅方向(第2方向x)において内方部512に近い側に形成されている。各第1開口部503aは、平面視において、外方部511と第2部52(たとえば後述の接続部521)との境界に形成されていてもよい。
各第1リード5において、第2部52は、複数の第1部51のそれぞれに繋がる。図13に示すように、第2部52は、第1リード5の裏面側から窪んでおり、第1部51よりも薄い。第2部52は、各第1リード5の厚さ方向zの他方(下方)から薄肉化された部位である。この薄肉化は、たとえばエッチング(ハーフエッチング)により処理されるが、プレス加工であってもよい。第2部52は、裏面52aを有する。裏面52aは、第1パッド面50aと反対側を向く。裏面52aは、第1パッド面50aに対して略平行する面である。裏面52aは、厚さ方向zにおいて、裏面51aよりも第1パッド面50a側に位置する。裏面52aは、樹脂部材2に覆われている。第2部52の裏面52aが樹脂部材2で覆われていることにより、樹脂部材2からの各第1リード5の抜けが抑制される。各第2部52の厚さ方向zの寸法、つまり、厚さ方向zに沿う第1パッド面50aから裏面52aまでの距離は、たとえば0.075mm以上0.125mm以下である。ダイパッド3と複数のリード4とが1つのリードフレームから形成される例では、各第1部51の厚みが第1部31の厚みと同じとき、各第2部52の厚み(厚さ方向zの寸法)は、各第1部51の厚みの半分程度であることが望ましい。
各第1リード5において、第2部52は、図4に示すように、複数の接続部521および連結部522を含む。複数の接続部521はそれぞれ、複数の第1部51のうちの第1幅方向(本実施形態では第2方向x)に隣り合う2つに、それぞれ繋がり、これらに挟まれている。半導体装置A1では、図4に示すように、複数の接続部521は、一方の外方部511とこれに隣接する内方部512との間、2つの内方部512の間、他方の外方部511とこれに隣接する内方部512との間のそれぞれに位置する。連結部522は、複数の接続部521に繋がる。連結部522は、平面視において帯状であり、第1幅方向に延びる。連結部522は、第1長さ方向(本実施形態では第1方向y)において、複数の接続部521よりもダイパッド3側に位置する。なお、第2部52は、連結部522を含まず、複数の接続部521により構成されてもよい。
図4に示すように、半導体装置A1では、上記する複数の第2開口部503bの各々は、第2部52における第1パッド面50aに形成されている。図4に示す例では、各第2開口部503bは、たとえば、平面視において、各接続部521と連結部522との境界に重なるように形成されている。この例と異なり、各第2開口部503bは、平面視において、各接続部521と連結部522との境界よりも、第1長さ方向(第1方向y)のいずれかにずれていてもよい。
各第1リード5は、複数の凹部55を含む。複数の凹部55はそれぞれ、図13および図14に示すように、第1パッド面50aから厚さ方向zに窪んでいる。複数の凹部55はそれぞれ、図13および図14に示すように、複数の開口部503(複数の第1開口部503aおよび複数の第2開口部503b)のいずれかを含んでおり、各開口部503から厚さ方向zに延びる。複数の凹部55および複数の開口部503はそれぞれ、たとえばエッチングにより形成される。これらは、エッチングではなく、スタンピングと呼ばれるプレス加工で形成されてもよいし、レーザ加工により形成されてもよい。たとえば、スタンピングで形成された場合、各凹部55は、図13および図14に示すようなU字状の窪みではなく、V字状の窪みとなることもある。
半導体装置A1では、各第1リード5は、図4に示すように、切り欠き505が形成されている。平面視おいて、切り欠き505は、隣接する第3リード43に沿って形成されており、且つ、隣接する第3リード43に略平行である。
各第1リード5は、一対のクランプ痕59が形成されている。一対のクランプ痕59はそれぞれ、第1パッド面50aから厚さ方向zに窪んでいる。クランプ痕59は、後述するクランプ部材による押圧痕であり、第1パッド面50aからわずかに凹む傷状の形態を呈する。一対のクランプ痕59は、一対の外方部511にそれぞれ1つずつ形成されている。好ましくは、図4に示すように、各第1リード5において、各第1接続部材71の接合部分は、平面視において、一対のクランプ痕59を結ぶ線分L2に重なる。なお、各第1リード5にクランプ痕59が形成されていなくてもよい。
第2リード6は、接続部材7(第2接続部材72)を介して、半導体素子1の第2主面電極13に導通する。図5、図11および図15などに示すように、各第2リード6は、第2パッド面60aを有するとともに、第1部61および第2部62を含む。
各第2リード6において、第2パッド面60aは、第1パッド面50aと同じ方向を向く。よって、第2パッド面60aは、厚さ方向zの一方(上方)を向く。第2パッド面60aには、接続部材7(第2接続部材72)が接合されている。第2パッド面60aは、たとえば素地上にNi層およびAg層の順にめっき処理が施されているが、これらのめっき処理が施されていなくてもよいし、他の導電性材料によるめっき処理が施されていてもよい。第2パッド面60aは、図5に示すように、端縁601および端縁602を有する。
端縁601は、厚さ方向zに見て、樹脂部材2の外縁20に重なる。端縁601が延びる方向を「第2幅方向」という。複数の第1側方リード41における各第2リード6では、第2幅方向が第2方向xに一致し、複数の第2側方リード42における各第2リード6では、第2幅方向が第1方向yに一致する。端縁601が、特許請求の範囲に記載の「第2端縁」に相当する。
端縁602は、厚さ方向zに見て、端縁601に直交しつつ、端縁601からダイパッド3に向かって延びる。端縁602が延びる方向を「第2長さ方向」という。複数の第1側方リード41における各第2リード6では、第2長さ方向が第1方向yに一致し、複数の第2側方リード42における各第2リード6では、第2長さ方向が第2方向xに一致する。図5に示すように、端縁601は、端縁602よりも短い。端縁601の長さd21は、たとえば0.15mm以上0.3mm以下であり、端縁602の長さd22は、たとえば0.5mm以上1.0mm以下である。端縁602が、特許請求の範囲に記載の「第4端縁」に相当する。
各第2リード6において、第1部61は、図5および図11に示すように、接続部材7(第2接続部材72)が接合される。図11に示すように、第1部61は、裏面61aを有する。裏面61aは、第2パッド面60aと反対側を向く。裏面61aは、樹脂裏面22と面一であり、樹脂部材2(樹脂裏面22)から露出する。裏面61aが、特許請求の範囲に記載の「第2露出面」に相当する。裏面61aの面積は、第1リード5の各内方部512の裏面51aの面積よりも小さい。第1部61の厚さ方向zの寸法、つまり、厚さ方向zに沿う第2パッド面60aから裏面61aまでの距離は、たとえば0.15mm以上0.25mm以下である。ダイパッド3と複数のリード4とが1つのリードフレームから形成される例では、各第1部61の厚み(厚さ方向zの寸法)は、第1部31の厚みと同じであることが望ましい。
各第2リード6において、第2部62は、図5および図11に示すように、第1部61に繋がる。第2部62は、図11に示すように、第2リード6の裏面側から窪んでおり、第1部61よりも薄い。第2部62は、各第2リード6の厚さ方向zの他方(下方)から薄肉化された部位である。この薄肉化は、たとえばエッチング(ハーフエッチング)により処理されるが、プレス加工であってもよい。図11に示すように、第2部62は、裏面62aを有する。裏面62aは、第2パッド面60aと反対側を向く。裏面62aは、第2パッド面60aに略平行する面である。裏面62aは、厚さ方向zにおいて、裏面61aよりも第2パッド面60a側に位置する。裏面62aは、樹脂部材2に覆われている。第2部62の裏面62aが樹脂部材2で覆われていることにより、樹脂部材2からの各第2リード6の抜けが抑制される。第2部62の厚さ方向zの寸法、つまり、厚さ方向zに沿う第2パッド面60aから裏面62aまでの距離は、たとえば0.075mm以上0.125mm以下である。ダイパッド3と複数のリード4とが1つのリードフレームから形成される例では、第1部61の厚みが第1部31の厚みと同じとき、第2部62の厚み(厚さ方向zの寸法)は、第1部61の厚みの半分程度であることが望ましい。
図3および図6に示すように、第1パッド面50aの面積は、第2パッド面60aの面積よりも大きい。本実施形態では、端縁502の長さd12は、端縁602の長さd22と略同じであり、端縁501の長さd11は、端縁601の長さd21よりも大きい。たとえば、端縁501の長さd11は、端縁601の長さd21の3倍以上20倍以下である。
複数の第3リード43は、図2、図3、図6および図7に示すように、平面視において、ダイパッド3の外縁(ダイパッド主面30aの外縁301)から樹脂部材2の外縁20に向かって延びる。半導体装置A1では、複数の第3リード43はそれぞれ、平面視において、ダイパッド3の四隅から延び、樹脂部材2の四隅に向かって延びている。複数の第3リード43はそれぞれ、ダイパッド3と一体的に形成されている。複数の第3リード43はそれぞれ、ダイパッド3よりも厚さ方向zに沿う寸法が小さい。複数の第3リード43はそれぞれ、厚さ方向zにおける両面が樹脂部材2に覆われている。複数の第3リード43はそれぞれ、いわゆる吊りリードである。図12および図15に示すように、複数の第3リード43はそれぞれ、厚さ方向zの両面が樹脂部材2に覆われている。各第3リード43の上面(厚さ方向zの一方を向く面)は、ダイパッド主面30aと面一であり、各第3リード43の下面(厚さ方向zの他方を向く面)は、第2部32の裏面32aと面一である。各第3リード43は、平面視において、樹脂部材2の外縁20(一対の第1樹脂側面23および一対の第2樹脂側面24)に重なる端面が樹脂部材2から露出する。複数の第3リード43はそれぞれ、たとえば銅または銅合金により構成される。
複数の接続部材7は、離間する2つの部位間を導通させる。複数の接続部材7はそれぞれ、複数の主面電極11のいずれかと、複数のリード4のいずれかとをそれぞれ電気的に接続する。複数の接続部材7は、複数の第1接続部材71および複数の第2接続部材72を含む。
複数の第1接続部材71はそれぞれ、たとえばボンディングワイヤであり、構成材料にアルミニウムまたはアルミニウム合金を含む。複数の第1接続部材71はそれぞれ、複数の第1主面電極12のいずれかと複数の第1リード5のいずれかとに接合され、これらを導通させる。各第1接続部材71は、たとえばウェッジボンディングによって接合される。なお、各第1接続部材71の材料および接合方法は、上述した例に限定されない。たとえば、各第1部61の構成材料は、アルミニウムまたはアルミニウム合金ではなく、金もしくは金合金、または、銅もしくは銅合金を含んでいてもよい。また、各第1接続部材71は、ボールボンディングによって接合されてもよい。さらに、複数の第1接続部材71はそれぞれ、たとえばボンディングワイヤではなくボンディングリボンであってもよい。
複数の第2接続部材72はそれぞれ、たとえばボンディングワイヤであり、構成材料に金もしくは金合金、または、銅もしくは銅合金を含む。複数の第2接続部材72はそれぞれ、複数の第2主面電極13のいずれかと複数の第2リード6のいずれかとに接合され、これらを導通させる。各第2接続部材72は、たとえばボールボンディングによって接合される。なお、各第2接続部材72の材料および接合方法は、上述した例に限定されない。
図2、図3および図11に示す例では、複数の第1接続部材71の各々は、たとえば複数の第2接続部材72の各々よりも線径が大きいが、これに限定されない。
半導体装置A1では、上述の通り、各第1接続部材71は、ウェッジボンディングにより接合されている。当該ウェッジボンディングでは、第1接続部材71を被接合対象(第1主面電極12および第1リード5)に押し付けつつ、超音波振動を加えることで、第1接続部材71と被接合対象とを接合する。このときの押圧力および超音波振動による被接合対象の揺動を抑制するために、クランプ部材で被接合対象を固定する。クランプ部材は、細い棒状に形成された先端部分があり、この先端部分で被接合対象を押さえることで、被接合対象を固定する。本実施形態では、各第1接続部材71を、第1主面電極12と第1リード5とに接合するので、上記クランプ部材により、ダイパッド3と第1リード5とを固定する。このとき、クランプ部材(の先端部分)でダイパッド3を押さえることで、クランプ部材の押圧力によって、一対のクランプ痕39が形成される。また、クランプ部材(の先端部分)で第1リード5を押さえることで、クランプ部材の押圧力によって、一対のクランプ痕59が形成される。なお、第2接続部材72の接合時においても、第2接続部材72を被接合対象(主面電極11および第2リード6)に押し付けつつ、超音波振動を加えることがある。しかしながら、そのときの押圧力および超音波振動は、第1接続部材71の接合に必要な押圧力および超音波振動よりも弱く、第2接続部材72の接合時に、上記クランプ部材を用いる必要はない。なお、各第2接続部材72の接合は、各第1接続部材71の接合後に行われる。
半導体装置A1の作用および効果は、次の通りである。
半導体装置A1では、複数のリード4は、第1リード5および第2リード6を含む。第1リード5は、第1接続部材71が接合される第1パッド面50aを有し、第2リード6は、第2接続部材72が接合される第2パッド面60aを有する。そして、厚さ方向zに見て、第1パッド面50aは、第2パッド面60aよりも大きい。この構成によると、第1リード5に、より多くの第1接続部材71を接合したり、線径の大きい接続部材7を接合したりすることが可能となる。したがって、半導体素子1により大きな電流を流すことが可能となる。また、第1リード5は、第2リード6よりも大きくなることから、導電性が良好となる。よって、半導体装置A1は、高性能化を図る上で好ましいパッケージ構造である。
半導体装置A1では、半導体素子1は、パワー部101および制御回路部102を含んでいる。パワー部101は、制御回路部102よりも相対的に大きな電流で動作することが多い。したがって、半導体装置A1において、複数のリード4に第1リード5を設けることは、このような半導体素子1を搭載する上で、好ましいパッケージ構造である。
半導体装置A1では、第1リード5は、制御回路部102よりもパワー部101に近い位置に配置されている。この構成によると、半導体素子1の第1主面電極12と第1リード5との距離を短くすることができるので、第1接続部材71を接合する上で、好ましい配置となる。
半導体装置A1では、複数の第1側方リード41は第1リード5を含み、複数の第2側方リード42は第1リード5を含んでいない。また、各第1接続部材71は、各第1リード5と半導体素子1(各第1主面電極12)とに、ウェッジボンディングにより接合されている。複数の第1側方リード41の第1リード5と、半導体素子1(第1主面電極12)とに、第1接続部材71をウェッジボンディングする際、たとえばダイパッド3の第2方向xの両側の端部をクランプ部材で押さえる。このとき、クランプ部材は、たとえば、ダイパッド3の第2方向xの一方側の端部を、当該端部よりも第2方向xの一方側から押さえ、ダイパッド3の第2方向xの他方側の端部を、当該端部よりも第2方向xの他方側から押さえる。半導体装置A1では、ダイパッド3の第2方向xの一方側の端部は、第3部33であり、ダイパッド3の第2方向xの他方側の端部は、第4部34である。このような押さえ方では、クランプ部材の配置よって、半導体素子1と複数の第2側方リード42とを、第1接続部材71で接続することが困難となる。そこで、半導体装置A1では、複数の第2側方リード42が第1リード5を含まない構成とすることで、各第1接続部材71を複数の第2側方リード42に接合する必要がなく、上記のような複数の第2側方リード42への第1接続部材71の接合が困難となる問題を抑制することが可能となる。換言すれば、このような問題を抑制するために、第3部33および第4部34は、第1部31に対して、第1リード5を含まない複数の第2側方リード42が配置された側に配置されている。
半導体装置A1では、第1リード5は、各々が厚さ方向zにおいて第1パッド面50aと反対側を向き、且つ各々が樹脂裏面22から露出する複数の第1露出面を有する。半導体装置A1では、第1露出面は、各内方部512における裏面51aである。また、第2リード6は、厚さ方向zにおいて第2パッド面60aと反対側を向き、且つ樹脂裏面22から露出する第2露出面を有する。半導体装置A1では、第2露出面は、第1部61の裏面61aである。そして、厚さ方向zに見て、各内方部512における裏面51a(各第1露出面)は、裏面61a(第2露出面)よりも大きい。この構成によると、半導体装置A1を電子機器などの回路基板に実装した際、第1部51の各内方部512の裏面51aと回路基板との接合面積が、第2リード6の裏面61aと回路基板との接合面積よりも大きくなる。したがって、半導体装置A1は、第1リード5から回路基板への導電性を、第2リード6から回路基板への導電性よりも良好にすることができる。また、半導体装置A1では、上述するように、第1リード5の第1パッド面50aが、第2リード6の第2パッド面60aよりも大きいことから、各内方部512における裏面51aを各裏面61aよりも大きくすることが容易となる。
半導体装置A1では、ダイパッド3は、ダイパッド主面30aを有し、且つ、第1部31、第2部32、第3部33および第4部34を含む。ダイパッド主面30aは、第1部31、第2部32、第3部33および第4部34に跨っている。第1部31の裏面31a、第3部33の裏面33aおよび第4部34の裏面34aは、面一であり、第2部32の裏面32aは、裏面31aよりも厚さ方向zにおいてダイパッド主面30a側に位置する。この構成では、第2部32は、第1部31よりも薄くなっており、第3部33および第4部34は、第1部31と同じ厚さである。第1接続部材71の接合時において、たとえばクランプ部材でダイパッド3(およびこれに搭載された半導体素子1)を固定することがある。このとき、クランプ部材は、半導体素子1が搭載された第1部31の周囲を押さえることになる。半導体装置A1と異なり、ダイパッド3に第3部33および第4部34がない半導体装置では、第1部31の全周に第2部32が配置されることになるが、この場合、ダイパッド3の固定に第2部32をクランプ部材で押さえることになる。しかしながら、第2部32は第1部31よりも薄いことから、クランプ部材の押圧力により、ダイパッド3に変形および割れが生じる虞がある。このクランプ部材の押圧力によりダイパッド3が変形すると、ダイパッド3に搭載された半導体素子1が剥がれる可能性がある。そこで、半導体装置A1では、第1部31と同じ厚さの第3部33および第4部34を第1部31の周囲に設けておくことで、第3部33および第4部34をクランプ部材で押さえることができる。したがって、半導体装置A1は、ダイパッド3の変形および割れを抑制できるので、高品質化を図る上で好ましいパッケージ構造である。
半導体装置A1では、ダイパッド3のダイパッド主面30aは、一対の開口部302が形成されている。一対の開口部302は、第1部31と第3部33との境界および第1部31と第4部34との境界に形成されている。この構成によると、一対の開口部302を参考に、第3部33および第4部34の位置を判断することが可能となる。たとえば、図6に示す例では、一対の開口部302を参考に、当該開口部302よりも外側の部分が、第3部33および第4部34の位置、つまり、クランプ可能な領域であると判断できる。
半導体装置A1では、第1リード5は、第1パッド面50aを有し、且つ、第1部51および第2部52を含む。第1パッド面50aは、第1部51および第2部52に跨っている。第2部52の裏面52aは、厚さ方向zにおいて、第1部51の裏面51aよりも第1パッド面50a側に位置する。この構成では、第2部52は、第1部51よりも薄くなっている。そのため、第2部52に第1接続部材71を接合すると、第1リード5に変形および割れが生じる虞がある。これは、第1接続部材71を接合する際、第1接続部材71を第1リード5に押し付けるため、この押圧力が第1リード5に加わり、第1リード5に応力が発生するからである。また、第1接続部材71の接合時に、クランプ部材で第1リード5を押さえつけ、第1リード5を固定することがある。このとき、クランプ部材で第2部52を押さえると、クランプ部材の押圧力により、第1リード5に変形および割れが生じる虞がある。このクランプ部材の押圧力により第1リード5が変形すると、第1接続部材71の接合に適度な接合強度を確保できない可能性がある。そこで、半導体装置A1では、第1パッド面50aに複数の開口部503を形成することで、複数の開口部503を参考に、第1部51の位置を判断することが可能となる。つまり、半導体装置A1は、第1接続部材71の接合に適した位置およびクランプ部材でのクランプに適した位置判断することができる。したがって、半導体装置A1は、第1リード5の変形および割れを抑制できるので、高品質化を図る上で好ましいパッケージ構造である。
半導体装置A1では、複数の開口部503は、複数の第1開口部503aおよび複数の第2開口部503bを含む。この構成によると、複数の第1開口部503aによって、クランプ部材で押さえる領域(一対の外方部511の位置)を判断し、複数の第2開口部503bによって、第1接続部材71を接合する領域(内方部512の位置)を判断することができる。たとえば、図4などに示す例では、一対の第1開口部503aを参考に、当該一対の第1開口部503aの両外側の部分が、一対の外方部511の位置、つまり、クランプ可能な領域であると判断できる。また、たとえば、図4などに示す例では、複数の第2開口部503bを参考に、当該第2開口部503bよりも外側の部分が、接続部521(第2部52)の位置、つまり、第1接続部材71の接合が不適切な領域であると判断できる。
次に、本開示の半導体装置の他の実施の形態について、説明する。
図16は、第2実施形態にかかる半導体装置A2を示している。同図に示すように、半導体装置A2は、複数の第1側方リード41が第2リード6を含まず、複数の第1側方リード41のすべてが第1リード5により構成されている。図16に示す例では、複数の第1側方リード41は、ダイパッド3の第1方向yの一方側において、2つの第1リード5を含み、ダイパッド3の第1方向yの他方側において、2つの第1リード5を含んでいる。
半導体装置A2においても、半導体装置A1と同様の効果を奏する。また、半導体装置A2における各第1リード5の配置は、たとえば、図16に示すように、第1主面電極12が半導体素子1の第1方向yの両側にそれぞれ配置されている際に、各第1主面電極12から各第1リード5までの距離を短くできる。なお、図16に示す半導体素子1の構成は、一例である。つまり、パワー部101の数および配置、制御回路部102の数および配置、各主面電極11(各第1主面電極12および各第2主面電極13)の数および配置などは、適宜変更される。
図17は、第3実施形態にかかる半導体装置A3を示している。同図に示すように、半導体装置A3は、半導体装置A2と同様に、複数の第1側方リード41が第2リード6を含まず、複数の第1側方リード41のすべてが第1リード5により構成されている。ただし、半導体装置A3は、半導体装置A2と異なり、ダイパッド3の第1方向yの一方側(図中上側)では3つの第1リード5が配列され、ダイパッド3の第1方向yの他方側(図中下側)では、1つの第1リード5が配列されている。
半導体装置A3においても、半導体装置A1と同様の効果を奏する。また、半導体装置A3に示すように、本開示の半導体装置において、各第1リード5の数および大きさは、各第1リード5に流れる電流の大きさを考慮して、適宜変更することができる。たとえば、流れる電流が大きい程、第1リード5の平面視面積を大きくし、流れる電流が小さい程、第1リード5の平面視面積を小さくしてもよい。
図18は、第4実施形態にかかる半導体装置A4を示している。同図に示すように、半導体装置A4は、複数の第1側方リード41だけでなく、複数の第2側方リード42も第1リード5を含んでいる。
半導体装置A4においても、半導体装置A1と同様の効果を奏する。また、半導体装置A4における各第1リード5の配置は、たとえば、図18に示すように、複数の第1主面電極12が、平面視における半導体素子1の第1方向yの他方側(図中下側)に集約されて配置されている際に、各第1主面電極12から各第1リード5までの距離を短くすることができる。なお、図18に示す半導体素子1の構成は、一例である。
以上、半導体装置A1~A4から理解されるように、本開示の半導体装置は、半導体素子1の構成に応じて、複数のリード4における第1リード5および第2リード6の数、配置、および、大きさなどを適宜変更される。
図19は、第5実施形態にかかる半導体装置A5を示している。同図に示すように、半導体装置A5は、半導体装置A1と異なり、複数の半導体素子1を備えている。図19に示す例では、半導体装置A5は、2つの半導体素子1を備えている。2つの半導体素子1は、パワー部101を含む半導体素子1Aと、制御回路部102を含む半導体素子1Bとを含む。半導体素子1Aは、たとえばトランジスタなどのパワー素子である。半導体素子1Bは、半導体素子1Aのスイッチング動作を制御するドライバICである。なお、図19に示す半導体装置は、図示されたように、半導体素子1Aと半導体素子1Bとを導通させる第3接続部材73を備えている。第3接続部材73は、たとえばボンディングワイヤである。半導体素子1Aから半導体素子1Bへの検出信号、および、半導体素子1Bから半導体素子1Aへの、スイッチング動作を制御するための駆動信号は、当該第3接続部材73を介して伝送される。
半導体装置A5においても、半導体装置A1と同様の効果を奏する。また、半導体装置A5に示す例から理解されるように、本開示の半導体装置は、1つの半導体素子1を備える構成に限定されず、複数の半導体素子1を備えることも可能である。
図20は、第6実施形態にかかる半導体装置A6を示している。同図に示すように、半導体装置A6は、半導体装置A1と異なり、パッケージ構造が、たとえばMAPタイプのSONである。したがって、半導体装置A2は、図20に示すように、複数のリード4が第2側方リード42を含まない。
半導体装置A6においても、半導体装置A1と同様の効果を奏する。また、半導体装置A6に示す例から理解されるように、本開示の半導体装置は、QFNに限定されず、様々なパッケージ構造に適用することが可能である。なお、半導体装置A6においても、半導体装置A1~A4に示す例と同様に、半導体素子1の構成に応じて、第1リード5の数および配置を適宜変更できる。たとえば、図21は、半導体素子1の構成に応じて、第1リード5の配置を変更した例を示している。図21に示す半導体装置では、半導体素子1は、平面視においてパワー部101と制御回路部102とが第2方向xに並んでいる。また、半導体装置A6においても、半導体装置A5に示す例と同様に、複数の半導体素子1を備えた構成とすることも可能である。
半導体装置A6において、複数の第3リード43は、図20に示すように、平面視においてダイパッド3の四隅から樹脂部材2の四隅に延びる例に限定されない。たとえば、複数の第3リード43は、図22および図23に示すような構成であってもよい。図22に示す例では、各第3リード43がダイパッド3の四隅から第2方向xに沿って延びている。図23に示す例では、2つの第3リード43がダイパッド3の第3部33および第4部34からそれぞれ第2方向xに延びている。
第1実施形態ないし第6実施形態では、各半導体装置A1~A6は、複数の第3リード43を備えていたが、この構成とは異なり、各半導体装置A1~A6が第3リード43を備えていなくてもよい。たとえば、半導体装置A1において、第3リード43を備えない構成とした例を、図24に示す。図24に示すように、本開示の半導体装置は、第3リード43を備えない構成とすることも可能である。
第1実施形態ないし第6実施形態では、第1リード5は、切り欠き505が形成されている例を示したが、この構成とは異なり、第1リード5に切り欠き505がなくてもよい。たとえば、図25は、第1リード5に切り欠き505がない例を示している。図25は、要部拡大平面図であり、図4に対応する。なお、図25において、切り欠き505がある第1リード5の外形を想像線(二点鎖線)で重ねて記載している。図25に示す例では、第1リード5は、切り欠き505がないことから、平面視矩形状である。このように平面視矩形状の第1リード5は、隣接する第3リード43との絶縁距離を確保するために、端縁501の長さ、つまり、上記第1幅方向の寸法が小さくなる。したがって、第1リード5の平面視面積が小さくなるので、第1リード5の平面視面積を大きくする上で、切り欠き505があることが望ましい。
第1実施形態ないし第6実施形態において、ダイパッド3の第3部33および第4部34の配置および数は、図示された例に限定されず、適宜変更可能である。たとえば、ダイパッド3は、第1方向yに配列された複数の第3部33を含んでいてもよい。第4部34においても同様に、ダイパッド3は、第1方向yに配列された複数の第4部34を含んでいてもよい。また、図示された例では、第3部33および第4部34はそれぞれ、各端縁310bの第1方向y中央部に繋がっているが、第1方向yの一方側または他方側にそれぞれずれていてもよい。ただし、ダイパッド3をクランプ部材でクランプして半導体素子1を適切に固定する上で、第3部33と第4部34とは、平面視においてこれらの中心を結ぶ線分が半導体素子1に重なるように配置することが好ましい。また、ダイパッド3は、第3部33および第4部34を含んでいなくてもよい。
第1実施形態ないし第6実施形態では、ダイパッド3に複数の凹部35が形成された例を示したが、各凹部35の代わりに貫通孔が形成されていてもよい。当該貫通孔は、ダイパッド主面30aに形成された各開口部302を含んで構成され、ダイパッド3を厚さ方向zに貫通する。
同様に、第1実施形態ないし第6実施形態では、第1リード5に複数の凹部55が形成された例を示したが、各凹部55の代わりに貫通孔が形成されていてもよい。当該貫通孔は、第1パッド面50aに形成された各開口部503(第1開口部503aまたは第2開口部503b)を含んで構成され、第1リード5を厚さ方向zに貫通する。たとえば、図26は、第2開口部503bを含む貫通孔56が、第1リード5に形成された例を示している。図26は、要部拡大断面図であって、図14の断面に対応する。第2部52は、第1リード5において厚さ方向zの下面からのハーフエッチングにより形成される。そのため、第1パッド面50aからのハーフエッチングによって、第2部52に第2開口部503bを形成すると、図26に示すように、第2部52を貫通する貫通孔56が形成されやすい。
第1実施形態ないし第6実施形態では、各第1リード5において、第1接続部材71の接合が不適切な領域を示すように複数の第2開口部503bを配置した例を示したが、この例とは反対に、第1接続部材71への接合が適切な領域を示すように複数の第2開口部503bを配置してもよい。たとえば、内方部512と連結部522との境界に複数の第2開口部503bを配置してもよいし、内方部512と連結部522との境界に複数の第2開口部503bを配置してもよい。
第1実施形態ないし第6実施形態では、ダイパッド3のダイパッド主面30aには、一対の開口部302が形成されていたが、開口部302が形成されていなくてもよい。また、第1リード5の第1パッド面50aには、複数の開口部503が形成されていたが、開口部503が形成されていなくてよい。
本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示の半導体装置は、以下の付記に関する実施形態を含む。
〔付記1〕
厚さ方向に離間する素子主面および素子裏面を有し、前記素子主面に複数の主面電極が配置された半導体素子と、
前記半導体素子が搭載されたダイパッドと、
第1リードおよび第2リードを含み、前記厚さ方向に見て前記ダイパッドの周囲に配置された複数のリードと、
第1接続部材および第2接続部材を含み、前記複数の主面電極と前記複数のリードとを電気的に接続する複数の接続部材と、
前記半導体素子、前記ダイパッドの一部、前記複数のリードの一部ずつ、および前記複数の接続部材を封止し、前記厚さ方向に見て矩形状の樹脂部材と、
を備えており、
前記複数のリードは、各々の全体が前記厚さ方向に見て前記樹脂部材に重なり、且つ前記厚さ方向に見て前記樹脂部材の外縁に沿って配置されており、
前記第1リードは、前記第1接続部材が接合される第1パッド面を有し、
前記第2リードは、前記第2接続部材が接合される第2パッド面を有し、
前記第1パッド面は、前記厚さ方向に見て前記第2パッド面よりも大きい、半導体装置。
〔付記2〕
前記第1パッド面は、前記厚さ方向に見て前記樹脂部材の外縁に重なる第1端縁を有し、
前記第2パッド面は、前記厚さ方向に見て前記樹脂部材の外縁に重なる第2端縁を有し、
前記第1端縁は、前記第2端縁よりも長い、付記1に記載の半導体装置。
〔付記3〕
前記第1端縁の長さは、前記第2端縁の長さの3倍以上20倍以下である、付記2に記載の半導体装置。
〔付記4〕
前記第1パッド面は、前記厚さ方向に見て前記第1端縁に直交しつつ前記第1端縁から前記ダイパッドに向かって延びる第3端縁を有し、
前記第2パッド面は、前記厚さ方向に見て前記第2端縁に直交しつつ前記第2端縁から前記ダイパッドに向かって延びる第4端縁を有し、
前記第3端縁と前記第4端縁とは、同じ長さである、付記2または付記3のいずれかに記載の半導体装置。
〔付記5〕
前記第1端縁は、前記第3端縁よりも長く、
前記第2端縁は、前記第4端縁よりも短い、付記4に記載の半導体装置。
〔付記6〕
前記樹脂部材は、樹脂裏面、一対の第1樹脂側面および一対の第2樹脂側面を有し、
前記樹脂裏面は、前記厚さ方向に前記素子裏面と同じ方向を向き、
前記一対の第1樹脂側面は、前記厚さ方向に直交する第1方向に離間し、
前記一対の第2樹脂側面は、前記厚さ方向および前記第1方向に直交する第2方向に離間し、
前記複数のリードの各々は、前記樹脂裏面から露出する、付記1ないし付記5のいずれかに記載の半導体装置。
〔付記7〕
前記複数のリードは、前記第1方向において前記ダイパッドを挟んで配置され、且つ、前記一対の第1樹脂側面のいずれかからそれぞれ露出する複数の第1側方リードを含み、
前記複数の第1側方リードは、少なくとも1つ以上の前記第1リードを含む、付記6に記載の半導体装置。
〔付記8〕
前記複数の第1側方リードは、少なくとも1つ以上の前記第2リードを含む、付記7に記載の半導体装置。
〔付記9〕
前記複数のリードは、前記第2方向において前記ダイパッドを挟んで配置され、且つ、前記一対の第2樹脂側面のいずれかからそれぞれ露出する複数の第2側方リードを含み、
前記複数の第2側方リードは、少なくとも1つ以上の前記第2リードを含む、付記7または付記8のいずれかに記載の半導体装置。
〔付記10〕
前記複数の第2側方リードは、前記第1リードを含まない、付記9に記載の半導体装置。
〔付記11〕
前記第1リードは、各々が前記厚さ方向において前記第1パッド面と反対側を向き、且つ各々が前記樹脂裏面から露出する複数の第1露出面を有し、
前記第2リードは、前記厚さ方向において前記第2パッド面と反対側を向き、且つ前記樹脂裏面から露出する第2露出面を有する、付記6ないし付記10のいずれかに記載の半導体装置。
〔付記12〕
前記複数の第1露出面の各々は、前記厚さ方向に見て前記第2露出面よりも大きい、付記11に記載の半導体装置。
〔付記13〕
前記半導体素子は、パワー素子を含むパワー部と、前記パワー素子の制御回路を構成する制御回路部とを含み、
前記複数の主面電極は、前記パワー部に導通する第1主面電極と、前記制御回路部に導通する第2主面電極とを含み、
前記第1主面電極は、前記第1接続部材を介して前記第1リードに導通し、
前記第2主面電極は、前記第2接続部材を介して前記第2リードに導通する、付記1ないし付記12のいずれかに記載の半導体装置。
〔付記14〕
前記第1接続部材は、ウェッジボンディングにより接合されるボンディングワイヤである、付記1ないし付記13のいずれかに記載の半導体装置。
〔付記15〕
前記ダイパッドは、前記厚さ方向において前記半導体素子が搭載された面と反対側の面が前記樹脂部材から露出する、付記1ないし付記14のいずれかに記載の半導体装置。
〔付記16〕
前記厚さ方向に見て、前記ダイパッドの外縁から前記樹脂部材の外縁に向かって延びる複数の第3リードをさらに備える、付記1ないし付記15のいずれかに記載の半導体装置。
〔付記17〕
前記ダイパッドは、前記厚さ方向に見て矩形状であり、
前記複数の第3リードは、前記厚さ方向に見て、前記ダイパッドの四隅のそれぞれから延び出ている、付記16に記載の半導体装置。
〔付記18〕
前記複数の第3リードの各々は、前記厚さ方向に見て、前記樹脂部材の四隅に向かって延びている、付記17に記載の半導体装置。
〔付記19〕
前記複数の第3リードの各々は、前記ダイパッドよりも前記厚さ方向に沿う寸法が小さく、且つ、前記厚さ方向の両面が前記樹脂部材に覆われている、付記18に記載の半導体装置。
〔付記1〕
厚さ方向に離間する素子主面および素子裏面を有し、前記素子主面に複数の主面電極が配置された半導体素子と、
前記半導体素子が搭載されたダイパッドと、
第1リードおよび第2リードを含み、前記厚さ方向に見て前記ダイパッドの周囲に配置された複数のリードと、
第1接続部材および第2接続部材を含み、前記複数の主面電極と前記複数のリードとを電気的に接続する複数の接続部材と、
前記半導体素子、前記ダイパッドの一部、前記複数のリードの一部ずつ、および前記複数の接続部材を封止し、前記厚さ方向に見て矩形状の樹脂部材と、
を備えており、
前記複数のリードは、各々の全体が前記厚さ方向に見て前記樹脂部材に重なり、且つ前記厚さ方向に見て前記樹脂部材の外縁に沿って配置されており、
前記第1リードは、前記第1接続部材が接合される第1パッド面を有し、
前記第2リードは、前記第2接続部材が接合される第2パッド面を有し、
前記第1パッド面は、前記厚さ方向に見て前記第2パッド面よりも大きい、半導体装置。
〔付記2〕
前記第1パッド面は、前記厚さ方向に見て前記樹脂部材の外縁に重なる第1端縁を有し、
前記第2パッド面は、前記厚さ方向に見て前記樹脂部材の外縁に重なる第2端縁を有し、
前記第1端縁は、前記第2端縁よりも長い、付記1に記載の半導体装置。
〔付記3〕
前記第1端縁の長さは、前記第2端縁の長さの3倍以上20倍以下である、付記2に記載の半導体装置。
〔付記4〕
前記第1パッド面は、前記厚さ方向に見て前記第1端縁に直交しつつ前記第1端縁から前記ダイパッドに向かって延びる第3端縁を有し、
前記第2パッド面は、前記厚さ方向に見て前記第2端縁に直交しつつ前記第2端縁から前記ダイパッドに向かって延びる第4端縁を有し、
前記第3端縁と前記第4端縁とは、同じ長さである、付記2または付記3のいずれかに記載の半導体装置。
〔付記5〕
前記第1端縁は、前記第3端縁よりも長く、
前記第2端縁は、前記第4端縁よりも短い、付記4に記載の半導体装置。
〔付記6〕
前記樹脂部材は、樹脂裏面、一対の第1樹脂側面および一対の第2樹脂側面を有し、
前記樹脂裏面は、前記厚さ方向に前記素子裏面と同じ方向を向き、
前記一対の第1樹脂側面は、前記厚さ方向に直交する第1方向に離間し、
前記一対の第2樹脂側面は、前記厚さ方向および前記第1方向に直交する第2方向に離間し、
前記複数のリードの各々は、前記樹脂裏面から露出する、付記1ないし付記5のいずれかに記載の半導体装置。
〔付記7〕
前記複数のリードは、前記第1方向において前記ダイパッドを挟んで配置され、且つ、前記一対の第1樹脂側面のいずれかからそれぞれ露出する複数の第1側方リードを含み、
前記複数の第1側方リードは、少なくとも1つ以上の前記第1リードを含む、付記6に記載の半導体装置。
〔付記8〕
前記複数の第1側方リードは、少なくとも1つ以上の前記第2リードを含む、付記7に記載の半導体装置。
〔付記9〕
前記複数のリードは、前記第2方向において前記ダイパッドを挟んで配置され、且つ、前記一対の第2樹脂側面のいずれかからそれぞれ露出する複数の第2側方リードを含み、
前記複数の第2側方リードは、少なくとも1つ以上の前記第2リードを含む、付記7または付記8のいずれかに記載の半導体装置。
〔付記10〕
前記複数の第2側方リードは、前記第1リードを含まない、付記9に記載の半導体装置。
〔付記11〕
前記第1リードは、各々が前記厚さ方向において前記第1パッド面と反対側を向き、且つ各々が前記樹脂裏面から露出する複数の第1露出面を有し、
前記第2リードは、前記厚さ方向において前記第2パッド面と反対側を向き、且つ前記樹脂裏面から露出する第2露出面を有する、付記6ないし付記10のいずれかに記載の半導体装置。
〔付記12〕
前記複数の第1露出面の各々は、前記厚さ方向に見て前記第2露出面よりも大きい、付記11に記載の半導体装置。
〔付記13〕
前記半導体素子は、パワー素子を含むパワー部と、前記パワー素子の制御回路を構成する制御回路部とを含み、
前記複数の主面電極は、前記パワー部に導通する第1主面電極と、前記制御回路部に導通する第2主面電極とを含み、
前記第1主面電極は、前記第1接続部材を介して前記第1リードに導通し、
前記第2主面電極は、前記第2接続部材を介して前記第2リードに導通する、付記1ないし付記12のいずれかに記載の半導体装置。
〔付記14〕
前記第1接続部材は、ウェッジボンディングにより接合されるボンディングワイヤである、付記1ないし付記13のいずれかに記載の半導体装置。
〔付記15〕
前記ダイパッドは、前記厚さ方向において前記半導体素子が搭載された面と反対側の面が前記樹脂部材から露出する、付記1ないし付記14のいずれかに記載の半導体装置。
〔付記16〕
前記厚さ方向に見て、前記ダイパッドの外縁から前記樹脂部材の外縁に向かって延びる複数の第3リードをさらに備える、付記1ないし付記15のいずれかに記載の半導体装置。
〔付記17〕
前記ダイパッドは、前記厚さ方向に見て矩形状であり、
前記複数の第3リードは、前記厚さ方向に見て、前記ダイパッドの四隅のそれぞれから延び出ている、付記16に記載の半導体装置。
〔付記18〕
前記複数の第3リードの各々は、前記厚さ方向に見て、前記樹脂部材の四隅に向かって延びている、付記17に記載の半導体装置。
〔付記19〕
前記複数の第3リードの各々は、前記ダイパッドよりも前記厚さ方向に沿う寸法が小さく、且つ、前記厚さ方向の両面が前記樹脂部材に覆われている、付記18に記載の半導体装置。
A1~A6:半導体装置
1,1A,1B:半導体素子
10a :素子主面
10b :素子裏面
101 :パワー部
102 :制御回路部
11 :主面電極
12 :第1主面電極
13 :第2主面電極
2 :樹脂部材
20 :外縁
21 :樹脂主面
22 :樹脂裏面
23 :第1樹脂側面
24 :第2樹脂側面
3 :ダイパッド
30a :ダイパッド主面
301 :外縁
301a,301b:端縁
302 :開口部
31 :第1部
31a :裏面
310 :外縁
310a,310b:端縁
32 :第2部
32a :裏面
33 :第3部
33a :裏面
331 :テーパー部
332 :帯状部
34 :第4部
34a :裏面
341 :テーパー部
342 :帯状部
35 :凹部
39 :クランプ痕
4 :リード
41 :第1側方リード
42 :第2側方リード
43 :第3リード
5 :第1リード
50a :第1パッド面
501,502:端縁
503 :開口部
503a :第1開口部
503b :第2開口部
505 :切り欠き
51 :第1部
51a :裏面
511 :外方部
512 :内方部
52 :第2部
52a :裏面
521 :接続部
522 :連結部
55 :凹部
56 :貫通孔
59 :クランプ痕
6 :第2リード
60a :第2パッド面
601,602:端縁
61 :第1部
61a :裏面
62 :第2部
62a :裏面
7 :接続部材
71 :第1接続部材
72 :第2接続部材
73 :第3接続部材
1,1A,1B:半導体素子
10a :素子主面
10b :素子裏面
101 :パワー部
102 :制御回路部
11 :主面電極
12 :第1主面電極
13 :第2主面電極
2 :樹脂部材
20 :外縁
21 :樹脂主面
22 :樹脂裏面
23 :第1樹脂側面
24 :第2樹脂側面
3 :ダイパッド
30a :ダイパッド主面
301 :外縁
301a,301b:端縁
302 :開口部
31 :第1部
31a :裏面
310 :外縁
310a,310b:端縁
32 :第2部
32a :裏面
33 :第3部
33a :裏面
331 :テーパー部
332 :帯状部
34 :第4部
34a :裏面
341 :テーパー部
342 :帯状部
35 :凹部
39 :クランプ痕
4 :リード
41 :第1側方リード
42 :第2側方リード
43 :第3リード
5 :第1リード
50a :第1パッド面
501,502:端縁
503 :開口部
503a :第1開口部
503b :第2開口部
505 :切り欠き
51 :第1部
51a :裏面
511 :外方部
512 :内方部
52 :第2部
52a :裏面
521 :接続部
522 :連結部
55 :凹部
56 :貫通孔
59 :クランプ痕
6 :第2リード
60a :第2パッド面
601,602:端縁
61 :第1部
61a :裏面
62 :第2部
62a :裏面
7 :接続部材
71 :第1接続部材
72 :第2接続部材
73 :第3接続部材
Claims (19)
- 厚さ方向に離間する素子主面および素子裏面を有し、前記素子主面に複数の主面電極が配置された半導体素子と、
前記半導体素子が搭載されたダイパッドと、
第1リードおよび第2リードを含み、前記厚さ方向に見て前記ダイパッドの周囲に配置された複数のリードと、
第1接続部材および第2接続部材を含み、前記複数の主面電極と前記複数のリードとを電気的に接続する複数の接続部材と、
前記半導体素子、前記ダイパッドの一部、前記複数のリードの一部ずつ、および前記複数の接続部材を封止し、前記厚さ方向に見て矩形状の樹脂部材と、
を備えており、
前記複数のリードは、各々の全体が前記厚さ方向に見て前記樹脂部材に重なり、且つ前記厚さ方向に見て前記樹脂部材の外縁に沿って配置されており、
前記第1リードは、前記第1接続部材が接合される第1パッド面を有し、
前記第2リードは、前記第2接続部材が接合される第2パッド面を有し、
前記第1パッド面は、前記厚さ方向に見て前記第2パッド面よりも大きい、
半導体装置。 - 前記第1パッド面は、前記厚さ方向に見て前記樹脂部材の外縁に重なる第1端縁を有し、
前記第2パッド面は、前記厚さ方向に見て前記樹脂部材の外縁に重なる第2端縁を有し、
前記第1端縁は、前記第2端縁よりも長い、
請求項1に記載の半導体装置。 - 前記第1端縁の長さは、前記第2端縁の長さの3倍以上20倍以下である、
請求項2に記載の半導体装置。 - 前記第1パッド面は、前記厚さ方向に見て前記第1端縁に直交しつつ前記第1端縁から前記ダイパッドに向かって延びる第3端縁を有し、
前記第2パッド面は、前記厚さ方向に見て前記第2端縁に直交しつつ前記第2端縁から前記ダイパッドに向かって延びる第4端縁を有し、
前記第3端縁と前記第4端縁とは、同じ長さである、
請求項2または請求項3のいずれかに記載の半導体装置。 - 前記第1端縁は、前記第3端縁よりも長く、
前記第2端縁は、前記第4端縁よりも短い、
請求項4に記載の半導体装置。 - 前記樹脂部材は、樹脂裏面、一対の第1樹脂側面および一対の第2樹脂側面を有し、
前記樹脂裏面は、前記厚さ方向に前記素子裏面と同じ方向を向き、
前記一対の第1樹脂側面は、前記厚さ方向に直交する第1方向に離間し、
前記一対の第2樹脂側面は、前記厚さ方向および前記第1方向に直交する第2方向に離間し、
前記複数のリードの各々は、前記樹脂裏面から露出する、
請求項1ないし請求項5のいずれか一項に記載の半導体装置。 - 前記複数のリードは、前記第1方向において前記ダイパッドを挟んで配置され、且つ、前記一対の第1樹脂側面のいずれかからそれぞれ露出する複数の第1側方リードを含み、
前記複数の第1側方リードは、少なくとも1つ以上の前記第1リードを含む、
請求項6に記載の半導体装置。 - 前記複数の第1側方リードは、少なくとも1つ以上の前記第2リードを含む、
請求項7に記載の半導体装置。 - 前記複数のリードは、前記第2方向において前記ダイパッドを挟んで配置され、且つ、前記一対の第2樹脂側面のいずれかからそれぞれ露出する複数の第2側方リードを含み、
前記複数の第2側方リードは、少なくとも1つ以上の前記第2リードを含む、
請求項7または請求項8のいずれかに記載の半導体装置。 - 前記複数の第2側方リードは、前記第1リードを含まない、
請求項9に記載の半導体装置。 - 前記第1リードは、各々が前記厚さ方向において前記第1パッド面と反対側を向き、且つ各々が前記樹脂裏面から露出する複数の第1露出面を有し、
前記第2リードは、前記厚さ方向において前記第2パッド面と反対側を向き、且つ前記樹脂裏面から露出する第2露出面を有する、
請求項6ないし請求項10のいずれか一項に記載の半導体装置。 - 前記複数の第1露出面の各々は、前記厚さ方向に見て前記第2露出面よりも大きい、
請求項11に記載の半導体装置。 - 前記半導体素子は、パワー素子を含むパワー部と、前記パワー素子の制御回路を構成する制御回路部とを含み、
前記複数の主面電極は、前記パワー部に導通する第1主面電極と、前記制御回路部に導通する第2主面電極とを含み、
前記第1主面電極は、前記第1接続部材を介して前記第1リードに導通し、
前記第2主面電極は、前記第2接続部材を介して前記第2リードに導通する、
請求項1ないし請求項12のいずれか一項に記載の半導体装置。 - 前記第1接続部材は、ウェッジボンディングにより接合されるボンディングワイヤである、
請求項1ないし請求項13のいずれか一項に記載の半導体装置。 - 前記ダイパッドは、前記厚さ方向において前記半導体素子が搭載された面と反対側の面が前記樹脂部材から露出する、
請求項1ないし請求項14のいずれか一項に記載の半導体装置。 - 前記厚さ方向に見て、前記ダイパッドの外縁から前記樹脂部材の外縁に向かって延びる複数の第3リードをさらに備える、
請求項1ないし請求項15のいずれか一項に記載の半導体装置。 - 前記ダイパッドは、前記厚さ方向に見て矩形状であり、
前記複数の第3リードは、前記厚さ方向に見て、前記ダイパッドの四隅のそれぞれから延び出ている、
請求項16に記載の半導体装置。 - 前記複数の第3リードの各々は、前記厚さ方向に見て、前記樹脂部材の四隅に向かって延びている、
請求項17に記載の半導体装置。 - 前記複数の第3リードの各々は、前記ダイパッドよりも前記厚さ方向に沿う寸法が小さく、且つ、前記厚さ方向の両面が前記樹脂部材に覆われている、
請求項18に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021047148A JP2022146269A (ja) | 2021-03-22 | 2021-03-22 | 半導体装置 |
US17/697,789 US20220301991A1 (en) | 2021-03-22 | 2022-03-17 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021047148A JP2022146269A (ja) | 2021-03-22 | 2021-03-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022146269A true JP2022146269A (ja) | 2022-10-05 |
Family
ID=83284177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021047148A Pending JP2022146269A (ja) | 2021-03-22 | 2021-03-22 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20220301991A1 (ja) |
JP (1) | JP2022146269A (ja) |
-
2021
- 2021-03-22 JP JP2021047148A patent/JP2022146269A/ja active Pending
-
2022
- 2022-03-17 US US17/697,789 patent/US20220301991A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220301991A1 (en) | 2022-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
JP3572628B2 (ja) | 半導体装置及びその製造方法 | |
US11742264B2 (en) | Semiconductor device | |
US8399970B2 (en) | Semiconductor device attached to island having protrusion | |
US8502360B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and resin sealing type electronic device | |
JPH09260550A (ja) | 半導体装置 | |
JP7260224B2 (ja) | 半導体装置 | |
JP7137955B2 (ja) | 半導体装置 | |
JP2018022772A (ja) | リードフレーム | |
JP2013219132A (ja) | 半導体デバイス | |
JP2021158317A (ja) | 半導体装置 | |
JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
JP2022146269A (ja) | 半導体装置 | |
JP2022146271A (ja) | 半導体装置 | |
JP2022146270A (ja) | 半導体装置 | |
US20230105834A1 (en) | Semiconductor device | |
JP2004228166A (ja) | 半導体装置及びその製造方法 | |
JP2022143167A (ja) | 半導体装置 | |
WO2022209663A1 (ja) | 半導体装置 | |
JP2012015203A (ja) | 半導体装置およびその製造方法 | |
WO2024029249A1 (ja) | 半導体装置 | |
WO2023100659A1 (ja) | 半導体装置 | |
WO2023140046A1 (ja) | 半導体装置 | |
WO2022259809A1 (ja) | 半導体装置 | |
JP2022143168A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240206 |