JP2023015278A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023015278A
JP2023015278A JP2022181139A JP2022181139A JP2023015278A JP 2023015278 A JP2023015278 A JP 2023015278A JP 2022181139 A JP2022181139 A JP 2022181139A JP 2022181139 A JP2022181139 A JP 2022181139A JP 2023015278 A JP2023015278 A JP 2023015278A
Authority
JP
Japan
Prior art keywords
resin
terminal
semiconductor device
lead
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022181139A
Other languages
English (en)
Other versions
JP7450006B2 (ja
Inventor
光俊 齊藤
Mitsutoshi Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2023015278A publication Critical patent/JP2023015278A/ja
Priority to JP2024032255A priority Critical patent/JP2024059956A/ja
Application granted granted Critical
Publication of JP7450006B2 publication Critical patent/JP7450006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Figure 2023015278000001
【課題】半導体装置の、高耐電圧化を図る。
【解決手段】半導体装置Ａ１は、半導体素子、第１リード１、第２リード２及び封止樹脂８を備える。半導体素子は、第１電極および第２電極を備える。第１リードは、第１電極が接合される搭載部主面及び搭載部裏面を有する搭載部１１０と、第１電極と導通する第１端子１２０と、を有する。第２リードは、第２電極と導通する第２端子２２０を有する。封止樹脂は、互いに反対側を向く樹脂主面および樹脂裏面と、各端子が突出する方向を向く樹脂端面と、を備える。搭載部裏面は、樹脂裏面から露出する。封止樹脂は、樹脂裏面側において、第２端子と樹脂端面との境界と、搭載部裏面との間に、樹脂裏面から凹む裏面溝部８７を備える。
【選択図】図２

Description

本開示は、半導体装置に関する。
従来、半導体装置は、様々な構成が提案されている。たとえば特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、ダイパッド（表面にＮｉめっき膜）、複数のリード（ドレインリード、ソースリード、ゲートリード）および封止樹脂を備えている。半導体素子の主面にはソース電極およびゲート電極が形成されており、裏面にはドレイン電極が形成されている。半導体素子は、ドレイン電極がダイパッドと導通した状態で、当該ダイパッドの主面に搭載されている。ドレインリードは、ダイパッドと一体形成されており、ドレイン電極に導通している。ソースリードおよびゲートリードは、それぞれソース電極およびゲート電極に対しワイヤを介して接続されている。封止樹脂は、各リードの一部および半導体素子を覆っている。ダイパッドの裏面は、封止樹脂から露出している。
上述したような構成を有する半導体装置において、ドレインリードとソースリードとの間に高電圧（たとえば数千Ｖ）が印加されると、封止樹脂の表面で且つダイパッドの露出裏面とソースリードとの間において放電が起こり、ドレインリードとソースリードとが短絡する場合がある。そのため従来の半導体装置は、高耐電圧化を図るという側面において、未だ改善の余地があった。
特開２０１４-１７９５４１号公報
上記した事情のもとにおいて、本開示は、高耐電圧化を図ることができる半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、半導体素子、第１リード、第２リード、および封止樹脂を備える。前記半導体素子は、厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された第１電極と、前記素子主面に配置された第２電極とを有する。前記第１リードは、前記半導体素子の前記第１電極が接合される搭載部主面、および、前記厚さ方向において前記搭載部主面とは反対側を向く搭載部裏面を有する搭載部と、前記搭載部を介して前記第１電極と導通する第１端子とを有する。前記第２リードは、前記第２電極と導通する第２端子を有する。前記封止樹脂は、前記第１リードおよび前記第２リードの各々の一部と、前記半導体素子とを覆う。前記第１端子および前記第２端子は、前記封止樹脂から突出している。前記封止樹脂は、前記厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、前記樹脂主面および前記樹脂裏面を繋ぎ、かつ、前記第１端子および前記第２端子が突出する方向を向く樹脂端面と、前記樹脂主面および前記樹脂裏面を繋ぎ、かつ、前記樹脂端面に繋がる１対の樹脂側面とを備える。前記搭載部裏面は前記樹脂裏面から露出する。前記封止樹脂は、前記樹脂裏面側において、前記第２端子と前記樹脂端面との境界と、前記搭載部裏面との間に、前記樹脂裏面から前記厚さ方向に離れた部分を有する裏面変位部を備える。
上記半導体装置において、前記封止樹脂は、前記樹脂裏面側において、前記第２端子と前記樹脂端面との境界と、前記搭載部裏面との間に、前記樹脂裏面から前記厚さ方向に離れた部分を有する裏面変位部を備える。これにより、前記第２端子の前記封止樹脂からの露出部分と前記搭載部裏面とを前記封止樹脂の表面に沿って結んだ距離である沿面距離を延長させることができる。この沿面距離が長いほど、耐電圧を高めることが可能である。したがって、本開示にかかる半導体装置は、高耐電圧化を図ることができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態にかかる半導体装置を示す斜視図である。 図１に示す半導体装置の反対側を示す斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の平面図であり、封止樹脂を透過している。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 第２実施形態にかかる半導体装置を示す底面図である。 第３実施形態にかかる半導体装置を示す右側面図である。 第４実施形態にかかる半導体装置を示す底面図である。 第５実施形態にかかる半導体装置を示す右側面図である。 第６実施形態にかかる半導体装置を示す底面図である。 第７実施形態にかかる半導体装置を示す底面図である。 第８実施形態にかかる半導体装置を示す平面図であり、封止樹脂を透過している。 第８実施形態にかかる半導体装置を示す底面図である。 第８実施形態にかかる半導体装置の変形例を示す底面図である。 第９実施形態にかかる半導体装置を示す平面図であり、封止樹脂を透過している。 第９実施形態にかかる半導体装置を示す底面図である。 第９実施形態にかかる半導体装置の変形例を示す底面図である。 第１０実施形態にかかる半導体装置を示す底面図である。
以下、本開示の好ましい実施形態につき、添付図面を参照して具体的に説明する。まず、図１～図８に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。図４に示すように、半導体装置Ａ１は、複数のリード、半導体素子５、ボンディングワイヤ７１、および封止樹脂８を備える。本実施形態において、複数のリードは、２つのリード、すなわち、第１リード１および第２リード２であるが、本開示がこれに限定されるわけではない。リードの本数は、たとえば、半導体素子５の種類（具体的にはたとえば電極の数）によって定まり、本数を３または４、あるいは５以上とすることも可能である。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す斜視図であり、底面側を示している。図３は、半導体装置Ａ１を示す平面図である。図４は、半導体装置Ａ１を示す平面図であり、理解の便宜上、封止樹脂８（二点鎖線参照）を透過している。図５は、半導体装置Ａ１を示す底面図である。図６は、半導体装置Ａ１を示す右側面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。
半導体装置Ａ１は、たとえば、電子機器を構成する回路基板に実装される装置であるが、本開示がこれに限定されるわけではない。説明の便宜上、互いに直交する３つの方向、すなわちｘ方向、ｙ方向およびｚ方向を参照する。ｚ方向は、半導体装置Ａ１の厚さ方向に対応する。ｙ方向は、半導体装置Ａ１の各端子（１２０、２２０）が延びる方向に対応する。封止樹脂８のｚ方向視の形状は略矩形状である。半導体装置Ａ１の大きさは特に限定されない。一例として、本実施形態においては、封止樹脂８のｘ方向寸法が１５ｍｍ程度、ｙ方向寸法が２０ｍｍ程度、ｚ方向寸法が５ｍｍ程度である。封止樹脂８から突出した各端子の長さは２０ｍｍ程度である。
第１リード１および第２リード２は、半導体素子５と導通し、半導体装置Ａ１が回路基板に実装されたときに、半導体素子５と回路配線との導通経路を構成する。第１リード１および第２リード２は、たとえば、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。リード１～３は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、第１リード１および第２リード２が、Ｃｕからなる場合を例に説明する。本実施形態においては、第１リード１および第２リード２の厚さは、たとえば０．５～１ｍｍ程度である。
第１リード１は、半導体素子５を支持するとともに、半導体素子５と導通している。第１リード１は、搭載部１１０、第１端子１２０、および連結部１３０を備える。
搭載部１１０は、半導体素子５を搭載する部分であり、ｚ方向視略矩形状である。搭載部１１０は、搭載部主面１１１および搭載部裏面１１２を有する。搭載部主面１１１および搭載部裏面１１２は、ｚ方向において互いに反対側を向いている。搭載部主面１１１は、図６～図８の左側を向く面である。搭載部主面１１１は、半導体素子５が搭載される面である。搭載部裏面１１２は、図６～図８の右側を向く面である。搭載部裏面１１２は、封止樹脂８から露出して、裏面端子になる。また、搭載部１１０は、搭載部主面１１１から搭載部裏面１１２までｚ方向に平行に貫通する搭載部貫通孔１１３を有する。搭載部貫通孔１１３は、搭載部１１０のｘ方向中央で、かつ、ｙ方向の一方端寄り（図４においては上側寄り）に配置され、ｚ方向視円形状である。搭載部貫通孔１１３の位置および形状は、図示の例には限定されない。
第１端子１２０は、ｙ方向に延び、一部が封止樹脂８から露出する。第１端子１２０は、連結部１３０および搭載部１１０を介して半導体素子５に導通している。
連結部１３０は、搭載部１１０および第１端子１２０に繋がっており、搭載部１１０と第１端子１２０とを連結する。図８に示すように、搭載部１１０と第１端子１２０とはｚ方向での位置が異なり、第１端子１２０は搭載部１１０より、図８における左側に位置する。したがって、連結部１３０は、搭載部１１０および第１端子１２０に対して傾斜している。搭載部主面１１１と、第１端子１２０の搭載部主面１１１と同じ側の面とで、ｚ方向での位置が同じであれば、連結部１３０は傾斜する必要はない。連結部１３０は、全体にわたって封止樹脂８に覆われている。
第１端子１２０および連結部１３０の厚さ（ｚ方向の寸法）は同じであり、搭載部１１０の厚さより薄い。第１端子１２０および連結部１３０は、たとえばハーフエッチング処理により形成される。搭載部１１０の厚さは、第１端子１２０および連結部１３０の厚さと同じであってもよい。図４に示すように、連結部１３０および第１端子１２０は、搭載部１１０のｙ方向下側で、ｘ方向左寄りに配置されている。図４に示すように、本実施形態においては、第１端子１２０の中心線をｙ方向に延長した仮想線Ｃ１（一点鎖線）は、半導体素子５および搭載部貫通孔１１３とは交差しない。第１端子１２０のｘ方向での位置は、図示の例に限定されない。
第２リード２は、半導体素子５と導通している。第２リード２は、第１リード１から離間して配置され、図４に示すように、第１リード１の搭載部１１０のｙ方向下側で、ｘ方向右寄りに配置されている。第２リード２は、ワイヤボンディング部２１０および第２端子２２０を備える。
ワイヤボンディング部２１０は、ボンディングワイヤ７１がボンディングされる部分であり、ｚ方向視においてｘ方向に長い矩形状である。図７に示すように、ワイヤボンディング部２１０は、ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２を有する。ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面２１１は、図６～図８の左側を向く面である。ワイヤボンディング部主面２１１は、ボンディングワイヤ７１がボンディングされる面である（図４参照）。ワイヤボンディング部裏面２１２は、図６～図８の右側を向く面である。ワイヤボンディング部２１０は、全体にわたって封止樹脂８に覆われている。
第２端子２２０は、ワイヤボンディング部２１０に繋がっており、ｙ方向に延びて一部が封止樹脂８から露出する。第２端子２２０は、ワイヤボンディング部２１０およびボンディングワイヤ７１を介して半導体素子５に導通している。
ワイヤボンディング部２１０および第２端子２２０の厚さ（ｚ方向の寸法）は同じであり、第１リード１の第１端子１２０および連結部１３０の厚さと同じである。第１端子１２０の封止樹脂８から露出した部分と、第２端子２２０の封止樹脂８から露出した部分とは同様の形状になっており、第１端子１２０の先端（連結部１３０に繋がる部分とは反対側の端部）と、第２端子２２０の先端（ワイヤボンディング部２１０に繋がる部分とは反対側の端部）とは、ｙ方向において同様の位置にある。図４に示すように、本実施形態においては、第２端子２２０の中心線をｙ方向に延長した仮想線Ｃ２（一点鎖線）は、半導体素子５および搭載部貫通孔１１３とは交差しない。第２端子２２０のｘ方向での位置は、図示の例に限定されない。第１端子１２０と第２端子２２０とは、ｘ方向において離れている方が望ましい。
半導体素子５は、半導体装置Ａ１の電気的機能を発揮する要素である。本実施形態では、半導体素子５は、ダイオードである。半導体素子５は、素子本体５０、素子主面５１、素子裏面５２、第１電極５３および第２電極５４を備える。
図８に示すように、素子主面５１および素子裏面５２は、ｚ方向において互いに反対側を向いている。素子主面５１は、図６～図８の左側を向く面である。素子裏面５２は、図６～図８の右側を向く面である。第１電極５３は、素子裏面５２に配置されている。第２電極５４は、素子主面５１に配置されている。本実施形態においては、第１電極５３はカソード電極であり、第２電極５４はアノード電極である。
図４に示すように、半導体素子５は、搭載部主面１１１のｘ方向中央で、かつ、ｚ方向視において搭載部貫通孔１１３にかからない位置に搭載されている。図８に示すように、半導体素子５は、素子裏面５２を搭載部主面１１１に向けて、導電性の接合材５９を介して、搭載部主面１１１に搭載される。これにより、半導体素子５の第１電極５３は、接合材５９によって搭載部主面１１１に接合され、第１リード１に電気的に接続されている。接合材５９としては、たとえばＴｉＮｉＡｇ系はんだやＳｎＡｇＣｕ系はんだ、焼成Ａｇを用いて形成された導電性接合材などがあげられる。図４に示すように、ボンディングワイヤ７１は、半導体素子５の第２電極５４と、第２リード２のワイヤボンディング部２１０とに接続されている。これにより、半導体素子５の第２電極５４は、第２リード２に電気的に接続されている。ボンディングワイヤ７１の材質は特に限定されず、本実施形態においては、たとえばＡｌからなるワイヤが用いられている。また、ボンディングワイヤ７１の数は限定されない。第１電極５３に導通する第１リード１の第１端子１２０が半導体装置Ａ１のカソード端子として機能し、第２電極５４に導通する第２リード２の第２端子２２０が半導体装置Ａ１のアノード端子として機能する。
封止樹脂８は、第１リード１および第２リード２の一部ずつと、半導体素子５と、ボン ディングワイヤ７１とを覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂からなる。
封止樹脂８は、樹脂主面８１、樹脂裏面８２、樹脂側面８３、および樹脂端面８４を有する。樹脂主面８１と樹脂裏面８２とは、ｚ方向において互いに反対側を向いている。樹脂主面８１は、図６～図８の左側を向く面であり、樹脂裏面８２は、図６～図８の右側を向く面である。図２、図５、図７および図８に示すように、第１リード１の搭載部裏面１１２は、全体にわたって樹脂裏面８２から露出しており、樹脂裏面８２と搭載部裏面１１２とは互いに面一になっている。
樹脂側面８３は、樹脂主面８１および樹脂裏面８２を繋ぐ面であり、ｘ方向を向く一対の面である。一対の樹脂側面８３は互いに反対側を向いている。各樹脂側面８３は、第１側面８３１および第２側面８３２を備える。図１および図２に示すように、各第１側面８３１は、樹脂主面８１に繋がっており、樹脂主面８１に向かうほど互いに近づくように傾斜している。各第２側面８３２は、樹脂裏面８２に繋がっており、樹脂裏面８２に向かうほど互いに近づくように傾斜している。本実施形態では、第１側面８３１と第２側面８３２との境界は、樹脂裏面８２寄りである。
樹脂端面８４は、樹脂主面８１および樹脂裏面８２を繋ぐ面であり、第１端子１２０および第２端子２２０が突出する方向を向く面(図３においてはｙ方向下側を向く面）である。樹脂端面８４は、一対の樹脂側面８３にそれぞれ繋がっている。樹脂端面８４は、第１端面８４１および第２端面８４２を備える。図１、図２および図６に示すように、樹脂端面８４の第１端面８４１は、樹脂主面８１に繋がっており、樹脂主面８１に向かうほど封止樹脂８の中心に近づくように傾斜している。また、第２端面８４２は、樹脂裏面８２に繋がっており、樹脂裏面８２に向かうほど封止樹脂８の中心に近づくように傾斜している。つまり、封止樹脂８のうち１対の第１側面８３１および第１端面８４１に囲まれる部分は、ｘｙ平面での断面積が樹脂主面８１に向かうほど小さくなるテーパ形状であり、１対の第２側面８３２および第２端面８４２に囲まれる部分は、ｘｙ平面での断面積が樹脂裏面８２に向かうほど小さくなるテーパ形状である。
本実施形態では、封止樹脂８は、樹脂貫通孔８９１、側面凹部８９２、端面凸部８５，８６、および裏面溝部８７を備える。
樹脂貫通孔８９１は、樹脂主面８１から樹脂裏面８２までｚ方向に平行に貫通する貫通孔である。樹脂貫通孔８９１は、封止樹脂８のｘ方向中央で、かつ、ｙ方向の一方端寄り（図３においては上側寄り）に配置され、ｚ方向視円形状である。本実施形態においては、樹脂貫通孔８９１の中心は、搭載部貫通孔１１３の中心と同一である。樹脂貫通孔８９１の直径は、搭載部貫通孔１１３の直径よりも小さい。したがって、図２および図５に示すように、樹脂貫通孔８９１は搭載部貫通孔１１３の内側に位置し、樹脂貫通孔８９１の孔壁は、全て封止樹脂８によって形成されている。つまり、樹脂貫通孔８９１の孔壁からは搭載部１１０が露出しない。樹脂貫通孔８９１は、ねじなどの締結部材を挿通させて、半導体装置Ａ１に放熱部材を取り付けるためなどに用いられる。搭載部裏面１１２が、電気絶縁シートなどを介して、放熱部材に接続されることで、半導体素子５から発生した熱が搭載部１１０および放熱部材を介して放出される。
側面凹部８９２は、樹脂側面８３の第１側面８３１および樹脂主面８１から凹む凹部であり、各第１側面８３１にそれぞれ形成されている。本実施形態では、各側面凹部８９２は、ｚ方向視半円形状であり、樹脂貫通孔８９１を挟むように形成されている。図１および図３に示すように、第１リード１の搭載部主面１１１の一部は、側面凹部８９２によって、封止樹脂８から露出している。図６および図７に示すように、各側面凹部８９２は、 ｘｙ平面での断面積が樹脂主面８１に向かうほど大きくなる形状である。側面凹部８９２の形状および配置位置は、図示の例に限定されない。
端面凸部８５，８６は、樹脂端面８４からｙ方向に突出した部位であり、略直方体形状である。端面凸部８５，８６の形状は特に限定されず、たとえば円柱形状などであってもよい。端面凸部８５と端面凸部８６とは、ｘ方向に互いに離間して配置されている。端面凸部８５からは第１リード１の第１端子１２０が突出し、端面凸部８６からは、第２リード２の第２端子２２０が突出している。端面凸部８６が本開示の「端面凸部」の一例であり、端面凸部８５が本開示の「第２の端面凸部」の一例である。
裏面溝部８７は、樹脂裏面８２から凹むように形成された、ｘ方向に沿って延びる溝であり、ｙｚ平面での断面は四角形状である。第１側面８３１または第２側面８３２に平行な断面も四角形状である。図２、図５および図６に示すように、裏面溝部８７は、溝部底面８７１および一対の溝部側面８７２を備える。溝部底面８７１は、樹脂裏面８２に平行な面であり、樹脂裏面８２より樹脂主面８１側に位置している。一対の溝部側面８７２は、それぞれ溝部底面８７１および樹脂裏面８２に繋がっており、互いに向かい合う面である。裏面溝部８７は、ｘｙ平面での断面積が樹脂裏面８２に向かうほど大きくなる形状である。一対の溝部側面８７２は、それぞれ、ｘｚ平面に対して３～５°程度傾斜している。溝部側面８７２の傾斜度合いは図示の例に限定されず、傾斜していなくてもよい。裏面溝部８７の深さ（ｚ方向の寸法）はたとえば１ｍｍ程度であり、裏面溝部８７の幅（ｙ方向の寸法）はたとえば１ｍｍ程度である。
裏面溝部８７は、ｚ方向視において、樹脂裏面８２のｙ方向の一方端縁（図５においては下方端縁）と搭載部裏面１１２との間に配置されている。裏面溝部８７は、一方端が第２端子２２０側の樹脂側面８３まで延びており、当該樹脂側面８３に開口している。裏面溝部８７の他方端は、樹脂裏面８２のｘ方向中央付近まで延びている。図示の例では、裏面溝部８７は、ｘ方向にそって長状であるが、第１リード１の手前で終端している。本実施形態において、裏面溝部８７は、第２端子２２０と樹脂端面８４との境界と、搭載部裏面１１２との間に配置されている。裏面溝部８７は、ｚ方向視において、第１リード１に重ならない。裏面溝部８７は、ｚ方向の位置が樹脂裏面８２から樹脂主面８１側に離間した溝部底面８７１を有している。裏面溝部８７は、本開示の「裏面変位部」の一例である。
次に、半導体装置Ａ１の作用効果について説明する。
本実施形態によると、封止樹脂８は、樹脂裏面８２から凹む裏面溝部８７を備えている。これにより、第２端子２２０の封止樹脂８からの露出部分と搭載部裏面１１２との間の沿面距離（封止樹脂８の表面に沿って測った距離）を、裏面溝部８７が無い場合よりも長くすることができる。この沿面距離が長いほど、第２端子２２０と搭載部裏面１１２との間の耐電圧を高めることが可能である。したがって、半導体装置Ａ１は、高耐電圧化を図ることができる。
本実施形態によると、封止樹脂８は樹脂端面８４から突出した端面凸部８６を備え、第２端子２２０は端面凸部８６から突出している。これにより、第２端子２２０の封止樹脂８からの露出部分と搭載部裏面１１２との沿面距離を、端面凸部８６のｙ方向の寸法だけ延長させることができる。したがって、第２端子２２０と搭載部裏面１１２との間の耐電圧をさらに高めることが可能である。また、端面凸部８６は、第１端子１２０と第２端子２２０との沿面距離も延長させることができる。これにより、第１端子１２０と第２端子２２０との間の耐電圧を高めることが可能である。さらに、本実施形態によると、封止樹脂８は樹脂端面８４から突出した端面凸部８５を備え、第１端子１２０は端面凸部８５から突出している。これにより、第１端子１２０と第２端子２２０との沿面距離を、端面凸部８５のｙ方向の寸法だけさらに延長させることができる。したがって、第１端 子１２０と第２端子２２０との間の耐電圧をさらに高めることが可能である。
図９に基づき、第２実施形態にかかる半導体装置Ａ２について説明する。図９において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図９は、半導体装置Ａ２を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図５に対応する。
半導体装置Ａ２は、裏面溝部８７の形状が半導体装置Ａ１と異なる。本実施形態では、裏面溝部８７のｘ方向の寸法が小さい。裏面溝部８７の一方端は、第２端子２２０側の樹脂側面８３まで延びておらず、裏面溝部８７は当該樹脂側面８３に開口していない。裏面溝部８７の他方端は、樹脂裏面８２のｘ方向中央付近まで延びておらず、第１実施形態と比べて、第２端子２２０側の樹脂側面８３寄りの位置までしか伸びていない。裏面溝部８７は、第２端子２２０から裏面溝部８７を迂回して搭載部裏面１１２に至る（図９において破線で示す）沿面距離が、裏面溝部８７を横断した場合（図９において一点鎖線で示す）の沿面距離より長くなるように形成されている。
本実施形態においても、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、本実施形態においても、第１実施形態と同様の効果を奏することができる。なお、第２端子２２０から裏面溝部８７を迂回して搭載部裏面１１２に至る沿面距離が、裏面溝部８７を横断した場合の沿面距離より短くなる場合でも、裏面溝部８７が形成されていない場合と比べて、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、このような場合でも、裏面溝部８７は、半導体装置Ａ２の高耐電圧化に寄与する。
図１０に基づき、第３実施形態にかかる半導体装置Ａ３について説明する。図１０において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１０は、半導体装置Ａ３を示す右側面図であり、第１実施形態にかかる半導体装置Ａ１の図６に対応する。
半導体装置Ａ３は、裏面溝部８７の形状が半導体装置Ａ１と異なる。本実施形態では、裏面溝部８７のｙｚ平面での断面は三角形状である。本実施形態においても、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、本実施形態においても、第１実施形態と同様の効果を奏することができる。裏面溝部８７のｙｚ平面での断面形状は図示の例に限定されず、他の形状であってもよい。例えば半円形状であってもよい。
図１１に基づき、本開示の第４実施形態にかかる半導体装置Ａ４について説明する。図１１において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１１は、半導体装置Ａ４を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図５に対応する。
半導体装置Ａ４は、裏面溝部８７を２個備えている点で半導体装置Ａ１と異なる。本実施形態では、封止樹脂８が、ｙ方向に並ぶように配置された２個の裏面溝部８７を備えている。本実施形態によると、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を、裏面溝部８７が１個の場合よりさらに延長させることができる。したがって、本実施形態においても、第１実施形態と同様の効果を奏 することができる。裏面溝部８７の数は限定されず、３個以上であってもよい。
図１２に基づき、第５実施形態にかかる半導体装置Ａ５について説明する。図１２において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１２は、半導体装置Ａ５を示す右側面図であり、第１実施形態にかかる半導体装置Ａ１の図６に対応する。
半導体装置Ａ５は、裏面溝部８７に代えて、裏面凸部８８を備えている点で半導体装置Ａ１と異なる。
裏面凸部８８は、樹脂裏面８２から突出するように形成されており、ｘ方向に長く延びる形状である。裏面凸部８８は、ｙｚ平面での断面が四角形状である。また、裏面凸部８８は、第１側面８３１または第２側面８３２に平行な断面形状も四角形である。裏面凸部８８は、凸部主面８８１および一対の凸部側面８８２を備える。凸部主面８８１は、樹脂裏面８２に平行な面であり、樹脂裏面８２を基準として樹脂主面８１の反対側に位置している。一対の凸部側面８８２は、それぞれ凸部主面８８１および樹脂裏面８２に繋がっており、互いに反対側を向く面である。裏面凸部８８は、ｘｙ平面での断面積が樹脂裏面８２から離れるほど小さくなるテーパ形状である。一対の凸部側面８８２は、それぞれ、ｘｚ平面に対して３～５°程度傾斜している。凸部側面８８２の傾斜度合いは、図示の例に限定されず、傾斜していなくてもよい。裏面凸部８８の高さ（ｚ方向の寸法）はたとえば１ｍｍ程度であり、裏面凸部８８の幅（たとえば、ｙ方向の寸法の平均値、最大値、または最小値）は、たとえば１ｍｍ程度である。
裏面凸部８８のｘ方向の寸法およびｚ方向視における配置位置は、第１実施形態の裏面溝部８７と同様である。すなわち、裏面凸部８８は、ｚ方向視において、樹脂裏面８２のｙ方向の一方端縁と搭載部裏面１１２との間に配置されている。裏面凸部８８は、一方端が第２端子２２０側の樹脂側面８３まで延びており、他方端が樹脂裏面８２のｘ方向中央付近まで延びている。すなわち、裏面凸部８８は、第２端子２２０と樹脂端面８４との境界と、搭載部裏面１１２との間に配置されている。裏面凸部８８は、ｚ方向視において第１リード１に重ならない。裏面凸部８８は、ｚ方向の位置が樹脂裏面８２から樹脂主面８１とは反対側に離間した凸部主面８８１を有している。裏面凸部８８は、本開示の「裏面変位部」の一例である。
本実施形態によると、封止樹脂８は、樹脂裏面８２から突出するように形成された裏面凸部８８を備えている。これにより、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、本実施形態においても、第１実施形態と同様の効果を奏することができる。
裏面凸部８８のｙｚ平面での断面形状は限定されず、他の形状であってもよい。例えば、三角形状であってもよいし、半円形状であってもよい。封止樹脂８は、ｙ方向に並ぶように配置された複数の裏面凸部８８を備えていてもよい。
図１３に基づき、本開示の第６実施形態にかかる半導体装置Ａ６について説明する。図１３において、半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１３は、半導体装置Ａ６を示す底面図であり、半導体装置Ａ１の図５に対応する。
半導体装置Ａ６は、端面凸部８５，８６を備えていない点で、半導体装置Ａ１と異なる。本実施形態において、第１端子１２０および第２端子２２０は、樹脂端面８４から突出している。
本実施形態においても、封止樹脂８は裏面溝部８７を備えているので、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、半導体装置Ａ６も、高耐電圧化を図ることができる。
図１４に基づき、第７実施形態にかかる半導体装置Ａ７について説明する。図１４において、半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１４は、半導体装置Ａ７を示す底面図であり、半導体装置Ａ１の図５に対応する。
半導体装置Ａ７は、端面凸部８５を備えていない点で、半導体装置Ａ１と異なる。本実施形態において、第１端子１２０は、樹脂端面８４から突出している。
本実施形態においても、封止樹脂８は裏面溝部８７を備えているので、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、半導体装置Ａ６も、高耐電圧化を図ることができる。また、本実施形態においても、封止樹脂８は端面凸部８６を備えているので、第２端子２２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、第２端子２２０と搭載部裏面１１２との間の耐電圧をさらに高めることが可能である。端面凸部８６は、第１端子１２０と第２端子２２０との沿面距離も延長させることができる。これにより、第１端子１２０と第２端子２２０との間の耐電圧を高めることが可能である。
図１５および図１６に基づき、第８実施形態にかかる半導体装置Ａ８について説明する。図１５および図１６において、半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１５は、半導体装置Ａ８を示す要部平面図であり、第１実施形態にかかる半導体装置Ａ１の図４に対応する。図１６は、半導体装置Ａ８を示す底面図であり、半導体装置Ａ１の図５に対応する。
半導体装置Ａ８は、半導体素子５に代えて、半導体素子６を備えている点で、半導体装置Ａ１と異なる。また、半導体装置Ａ８は、半導体素子６の電極の数に合わせて、３つの端子を備えている。半導体装置Ａ８は、第１リード１、第２リード２、第３リード３、半導体素子６、ボンディングワイヤ７１，７２、および封止樹脂８を備える。
第１リード１および第２リード２は、第１実施形態にかかる第１リード１および第２リード２と同様のものであり、半導体素子６と導通し、半導体装置Ａ８が回路基板に実装されたときに、半導体素子６と回路配線との導通経路を構成する。本実施形態にかかる第１リード１の連結部１３０および第１端子１２０は、図１５に示すように、搭載部１１０のｙ方向下側で、ｘ方向中央に配置されている。本実施形態においては、第１端子１２０の中心線をｙ方向に延長した仮想線Ｃ１（一点鎖線）は、半導体素子５および搭載部貫通孔１１３と交差する。また、本実施形態にかかる第２リード２は、図１５に示すように、第１リード１の搭載部１１０のｙ方向下側で、ｘ方向右寄りに配置されている。第２端子２２０の中心線をｙ方向に延長した仮想線Ｃ２（一点鎖線）は、半導体素子５および搭載部貫通孔１１３とは交差しない。
第３リード３も、第１リード１および第２リード２と同様、半導体素子６と導通し、半導体装置Ａ８が回路基板に実装されたときに、半導体素子６と回路配線との導通経路を構成する。第３リード３の材質、寸法および形状は、第２リード２と同様である。
第３リード３は、第１リード１および第２リード２から離間して配置され、図１５に示すように、第１リード１の搭載部１１０のｙ方向下側で、ｘ方向左寄りに配置されている。第３リード３は、ワイヤボンディング部３１０および第３端子３２０を備える。
ワイヤボンディング部３１０は、ボンディングワイヤ７２がボンディングされる部分であり、ｚ方向視においてｘ方向に長い矩形状である。ワイヤボンディング部３１０は、ワイヤボンディング部主面３１１およびワイヤボンディング部裏面３１２を有する。ワイヤボンディング部主面３１１およびワイヤボンディング部裏面３１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面３１１は、図１５の手前側を向く面である。ワイヤボンディング部主面３１１は、ボンディングワイヤ７２がボンディングされる面である。ワイヤボンディング部裏面３１２は、図１５の奥側を向く面である。ワイヤボンディング部３１０は、全体にわたって封止樹脂８に覆われている。
第３端子３２０は、ワイヤボンディング部３１０に繋がっており、ｙ方向に延びて一部が封止樹脂８から露出する。第３端子３２０は、ワイヤボンディング部３１０およびボンディングワイヤ７２を介して半導体素子５に導通している。
ワイヤボンディング部３１０および第３端子３２０の厚さ（ｚ方向の寸法）は同じであり、第２リード２のワイヤボンディング部２１０および第２端子２２０と同じである。第３端子３２０の封止樹脂８から露出した部分は、第１端子１２０および第２端子２２０の封止樹脂８から露出した部分と同様の形状になっている。第３端子３２０の先端（ワイヤボンディング部３１０に繋がる部分とは反対側の端部）は、ｙ方向において、第１端子１２０および第２端子２２０の先端と同様の位置にある。図１５に示すように、本実施形態においては、第３端子３２０の中心線をｙ方向に延長した仮想線Ｃ３（一点鎖線）は、半導体素子５および搭載部貫通孔１１３とは交差しない。
半導体素子６は、半導体装置Ａ８の電気的機能を発揮する要素である。本実施形態では、半導体素子６は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのトランジスタである。半導体素子６は、素子本体６０、素子主面６１、素子裏面（図８における素子裏面５２に対応）、第１電極（図８における第１電極５３に対応）、第２電極６４および第３電極６５を有する。
素子主面６１および素子裏面は、ｚ方向において互いに反対側を向いている。素子主面６１は、図１５の手前側を向く面である。素子裏面は、図１５の奥側を向く面である。第１電極は、素子裏面に配置されている。第２電極６４および第３電極６５は、素子主面６１に配置されている。本実施形態においては、第１電極はドレイン電極であり、第２電極６４はソース電極であり、第３電極６５はゲート電極である。
図１５に示すように、半導体素子６は、搭載部主面１１１のｘ方向中央で、かつ、ｚ方向視において搭載部貫通孔１１３にかからない位置に搭載されている。半導体素子６は、素子裏面を搭載部主面１１１に向けて、導電性の接合材５９を介して、搭載部主面１１１に搭載される。これにより、半導体素子６の第１電極は、接合材５９によって搭載部主面１１１に接合され、第１リード１に電気的に接続されている。ボンディングワイヤ７１は、半導体素子６の第２電極６４と、第２リード２のワイヤボンディング部主面２１１とに接続されている。これにより、半導体素子６の第２電極６４は、第２リード２に電気的に接続されている。ボンディングワイヤ７２は、半導体素子６の第３電極６５と、第３リード３のワイヤボンディング部主面３１１とに接続されている。これにより、半導体素子６の第３電極６５は、第３リード３に電気的に接続されている。ボンディングワイヤ７１，７２の材質や太さ、数は限定されない。第１電極に導通する第１リード１の第１端子１２０が半導体装置Ａ８のドレイン端子として機能し、第２電極６４に導通する第２リード２の第２端子２２０が半導体装置Ａ８のソース端子として機能し、第３電極６５に導通する第３リード３の第３端子３２０が半導体装置Ａ８のゲート端子として機能する。
本実施形態にかかる封止樹脂８は、第１実施形態にかかる封止樹脂８と同様であり、さらに端面凸部８６'および裏面溝部８７'を備える。
端面凸部８６'は、端面凸部８５，８６と同様、樹脂端面８４からｙ方向に突出した部位であり、略直方体形状である。図１６に示すように、本実施形態では、第１端子１２０、第２端子２２０および第３端子３２０の配置に合わせて、端面凸部８５がｘ方向中央に配置され、端面凸部８６が端面凸部８５から離間してｘ方向左寄りに配置され、端面凸部８６'が端面凸部８５から離間してｘ方向右寄りに配置されている。端面凸部８６'からは第３リード３の第３端子３２０が突出している。
裏面溝部８７'は、裏面溝部８７と同様、樹脂裏面８２から凹むように形成された、ｘ方向に延びる溝である。裏面溝部８７'の形状および構成は、裏面溝部８７と同様である。裏面溝部８７'は、ｚ方向視において、樹脂裏面８２のｙ方向の一方端縁（図１６においては下方端縁）と搭載部裏面１１２との間に配置されている。裏面溝部８７'は、一方端が第３端子３２０側の樹脂側面８３まで延びており、当該樹脂側面８３に開口している。また、裏面溝部８７'の他方端は、樹脂裏面８２のｘ方向中央手前まで延びている。なお、本実施形態では、裏面溝部８７の他方端も、樹脂裏面８２のｘ方向中央手前までになっている。すなわち、裏面溝部８７'は、第３端子３２０と樹脂端面８４との境界と、搭載部裏面１１２との間に配置されている。また、裏面溝部８７'は、ｚ方向視において、第１リード１に重ならない。裏面溝部８７'は、ｚ方向の位置が樹脂裏面８２から樹脂主面８１側に離れるように移動した溝部底面を有しており、本開示の「第２の裏面変位部」の一例である。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、封止樹脂８は、樹脂裏面８２から凹むように形成された裏面溝部８７'をさらに備えている。これにより、第３端子３２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、第３端子３２０と搭載部裏面１１２との間の耐電圧を高めることが可能である。
また、本実施形態によると、封止樹脂８は樹脂端面８４から突出した端面凸部８６'をさらに備え、第３端子３２０は端面凸部８６'から突出している。これにより、第３端子３２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を、端面凸部８６のｙ方向の寸法だけ延長させることができる。したがって、第３端子３２０と搭載部裏面１１２との間の耐電圧をさらに高めることが可能である。また、端面凸部８６'は、第１端子１２０と第３端子３２０との沿面距離も延長させることができる。これにより、第１端子１２０と第３端子３２０との間の耐電圧を高めることが可能である。
図１７に示す変形例のように、裏面溝部８７'が設けられるのではなく、裏面溝部８７の他方端が延長されて、第３端子３２０側の樹脂側面８３まで延びていてもよい。
図１８および図１９に基づき、第９実施形態にかかる半導体装置Ａ９について説明する。図１８および図１９において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１８は、半導体装置Ａ９を示す要部平面図であり、第１実施形態にかかる半導体装置Ａ１の図４に対応する。図１９は、半導体装置Ａ９を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図５に対応する。
本実施形態にかかる半導体装置Ａ９は、第１端子１２０および第３端子３２０の配置が、第８実施形態にかかる半導体装置Ａ８と異なる。
本実施形態にかかる第１リード１の連結部１３０および第１端子１２０の配置と、第２リード２の配置とは、第１実施形態にかかる半導体装置Ａ１と同様である。すなわち、第１リード１の連結部１３０および第１端子１２０は、図１８に示すように、搭載部１１０のｙ方向下側で、ｘ方向左寄りに配置されている。第１端子１２０の中心線をｙ方向に延長した仮想線Ｃ１（一点鎖線）は、半導体素子５および搭載部貫通孔１１３と交差しない。また、第２リード２は、図１８に示すように、第１リード１の搭載部１１０のｙ方向下側で、ｘ方向右寄りに配置されている。第２端子２２０の中心線をｙ方向に延長した仮想線Ｃ２（一点鎖線）は、半導体素子５および搭載部貫通孔１１３とは交差しない。本実施形態にかかる第３リード３は、第１リード１および第２リード２から離間して配置され、図１８に示すように、第１リード１の搭載部１１０のｙ方向下側で、ｘ方向中央に配置されている。
本実施形態にかかる封止樹脂８は、端面凸部８６の形状が第８実施形態の場合と異なり、端面凸部８６'を備えていない。また、端面凸部８５，８６の配置も第８実施形態の場合と異なっている。図１９に示すように、本実施形態では、第１端子１２０、第２端子２２０および第３端子３２０の配置に合わせて、端面凸部８５がｘ方向右側に配置され、端面凸部８６が端面凸部８５から離間してｘ方向左側に配置されている。端面凸部８６は、ｘ方向の寸法が第８実施形態の場合より大きく、ｘ方向左端から端面凸部８５の近くまで延びている。端面凸部８６からは第２リード２の第２端子２２０および第３リード３の第３端子３２０が突出している。
本実施形態にかかる封止樹脂８は、裏面溝部８７'を備えていない。裏面溝部８７のｘ方向の寸法は、第８実施形態の場合より大きく、裏面溝部８７の他方端は、端面凸部８５と端面凸部８６との間まで延びている。すなわち、裏面溝部８７は、第３端子３２０と樹脂端面８４との境界と、搭載部裏面１１２との間まで延びている。また、裏面溝部８７は、ｚ方向視において、第１リード１に重ならない。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、裏面溝部８７が端面凸部８５と端面凸部８６との間まで延びている。これにより、第３端子３２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を延長させることができる。したがって、第３端子３２０と搭載部裏面１１２との間の耐電圧を高めることが可能である。
本実施形態によると、第３端子３２０が端面凸部８６から突出している。これにより、第３端子３２０の封止樹脂８からの露出部分と、搭載部裏面１１２との沿面距離を、端面凸部８６のｙ方向の寸法だけ延長させることができる。したがって、第３端子３２０と搭載部裏面１１２との間の耐電圧をさらに高めることが可能である。端面凸部８６は、第１端子１２０と第３端子３２０との沿面距離も延長させることができる。これにより、第１端子１２０と第３端子３２０との間の耐電圧を高めることが可能である。
図２０に示す変形例のように、裏面溝部８７が延長されるのではなく、裏面溝部８７が第２端子２２０と樹脂端面８４との境界と、搭載部裏面１１２との間に配置され、裏面溝部８７'が第３端子３２０と樹脂端面８４との境界と、搭載部裏面１１２との間に配置されてもよい。この場合、裏面溝部８７'は、ｚ方向の位置が樹脂裏面８２から樹脂主面８１側に離間した溝部底面を有している。裏面溝部８７'は、本開示の「第２の裏面変位部」の一例である。
図２１に基づき、第１０実施形態にかかる半導体装置Ａ１０について説明する。図２１において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２１は、半導体装置Ａ１０を示す底面図であり、第１実施形態にかかる半導体装置Ａ１の図５に対応する。
本実施形態の半導体装置Ａ１０は、第９実施形態の半導体装置Ａ９に対し、以下の点が異なっている。すなわち、半導体装置Ａ１０は、４つの電極を有する半導体素子７を備えている。また、半導体装置Ａ１０は、これら４つの電極とそれぞれ導通する４つのリードを備えている。具体的には、半導体素子７は、ドレイン電極Ｄ、ゲート電極Ｇ、ドライバソース電極ＤＳおよびパワーソース電極ＰＳを備えている。図２１に示すように、ドレイン電極Ｄは、リード１に導通する。同様に、ゲート電極Ｇはリード２に、ドライバソース電極ＤＳはリード３に、パワーソース電極ＰＳはリード４にそれぞれ導通している。リード１～３は、それぞれ端子１２０、２２０、３２０を有している。同様に、リード４は、端子４２０を有している。図示の例では、端子２２０、３２０、４２０は、ｘ方向において互いに等間隔に離間している。一方、端子１２０（ドレイン端子）と端子４２０（パワーソース端子）との離間距離は、端子３２０（ドライバソース端子）と端子４２０（パワーソース端子）との離間距離よりも大きい。もちろんこのような配置は一例であり、本開示がこれに限定されるわけではない。
半導体装置Ａ１０においても、半導体装置Ａ９（図１９参照）と同様に、封止樹脂８には、ｘ方向に延びる裏面溝部８７が形成されている。図に示す例では、裏面溝部８７は、封止樹脂８の左側の縁部から連続的に延び、ドレイン端子１２０の手前で（端面凸部８５と端面凸部８６との間で）終端している。もちろん、本開示がこの例に限定されるわけではない。たとえば、図１７に示すように、裏面溝部８７は、封止樹脂８の左側縁部から右側縁部まで延びていてもよいし、図２０に示すように、互いに離間した複数の部分（図２０の符号８７、８７'参照）からなるように構成されていてもよい。また、図２１に示す裏面溝部８７に加えて、追加の裏面溝部（図１１参照）を封止樹脂８に形成してもよい。あるいは、裏面溝部８７に代えて、樹脂裏面８２からｚ方向に突出する裏面凸部（図１２の符号８８参照）を設けてもよい。いずれにせよ、４つのリードを有する半導体装置Ａ１０においても、封止樹脂８の所定箇所に少なくとも１つの溝部あるいは凸部を設けることにより、上述した各実施形態と同様の効果を奏することができる。
本開示にかかる半導体装置は、上述した実施形態に限定されるものではない。本開示にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。
付記１．
厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された第１電極と、前記素子主面に配置された第２電極とを有する半導体素子と、
前記半導体素子の前記第１電極が接合される搭載部主面、および、前記厚さ方向において前記搭載部主面とは反対側を向く搭載部裏面を有する搭載部と、前記搭載部を介して前記第１電極と導通する第１端子とを有する第１リードと、
前記第２電極と導通する第２端子を有する第２リードと、
前記第１リードおよび前記第２リードの一部ずつと、前記半導体素子とを覆う封止樹脂と、を備え、
前記第１端子および前記第２端子は、前記封止樹脂から突出し、
前記封止樹脂は、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、前記樹脂主面および前記樹脂裏面を繋ぎ、かつ、前記第１端子および前記第２端子が突出する方向を向く樹脂端面と、前記樹脂主面および前記樹脂裏面を繋ぎ、かつ、前記樹脂端面に繋がる１対の樹脂側面とを備え、
前記搭載部裏面は前記樹脂裏面から露出し、
前記封止樹脂は、前記樹脂裏面側において、前記第２端子と前記樹脂端面との境界と、前記搭載部裏面との間に、前記樹脂裏面から前記厚さ方向に離れた部分を有する裏面変位部を備える、半導体装置。
付記２．
前記裏面変位部は、前記厚さ方向視において、前記第１リードに重ならない、付記１に記載の半導体装置。
付記３．
前記裏面変位部は、前記第２端子側の前記樹脂側面まで延びている、付記１または２に記載の半導体装置。
付記４．
前記裏面変位部は、前記樹脂側面に平行な断面が四角形状の溝である、付記１ないし３のいずれか１つに記載の半導体装置。
付記５．
前記裏面変位部は、前記樹脂裏面から突出しており、前記樹脂側面に平行な断面が四角形状である、付記１ないし３のいずれか１つに記載の半導体装置。
付記６．
前記裏面変位部は複数の裏面変位部を含む、付記１ないし５のいずれか１つに記載の半導体装置。
付記７．
前記第１リードは、前記搭載部と前記第１端子とに繋がる連結部をさらに備え、前記連結部は、前記搭載部および前記第１端子に対して傾斜している、付記１ないし６のいずれか１つに記載の半導体装置。
付記８．
前記封止樹脂は、前記樹脂主面から前記樹脂裏面まで貫通する樹脂貫通孔を備え、前記搭載部は、前記搭載部主面から前記搭載部裏面まで貫通する搭載部貫通孔を備え、前記樹脂貫通孔は前記搭載部貫通孔の内側に位置する、付記１ないし７のいずれか１つに記載の半導体装置。
付記９．
前記封止樹脂は、前記樹脂端面から突出する端面凸部を備え、前記第２端子は、前記端面凸部から突出する、付記１ないし８のいずれか１つに記載の半導体装置。
付記１０．
前記封止樹脂は、前記端面凸部から離間し、かつ、前記樹脂端面から突出する第２の端面凸部を備え、前記第１端子は、前記第２の端面凸部から突出する、付記９に記載の半導体装置。
付記１１．
前記半導体素子は、ダイオードである、付記１ないし１０のいずれか１つに記載の半導体装置。
付記１２．
第３リードをさらに備える構成において、
前記半導体素子は、前記素子主面に配置された第３電極を備えており、前記第３リードは、前記第３電極と導通する第３端子を備えている、付記１ないし１０のいずれか１つに記載の半導体装置。
付記１３．
前記封止樹脂は、前記樹脂裏面側において、前記第３端子と前記樹脂端面との境界と、前記搭載部裏面との間に、前記樹脂裏面から前記厚さ方向に離れた部分を有する第２の裏面変位部を備える、付記１２に記載の半導体装置。
付記１４．
前記裏面変位部は、前記第３端子と前記樹脂端面との境界と、前記搭載部裏面との間まで延びる、付記１２に記載の半導体装置。
付記１５．
前記半導体素子は、トランジスタである、付記１１ないし１４のいずれか１つに記載の半導体装置。
付記１６．
第４リードをさらに備える構成において、
前記半導体素子は、第４電極を備え、前記第４リードは、前記第４電極と導通する第４端子を備える、付記１２に記載の半導体装置。

Claims (16)

  1. 厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された第１電極と、前記素子主面に配置された第２電極とを有する半導体素子と、
    前記半導体素子の前記第１電極が接合される搭載部主面、および、前記厚さ方向において前記搭載部主面とは反対側を向く搭載部裏面を有する搭載部と、前記搭載部を介して前記第１電極に電流を流す第１端子とを有する第１リードと、
    前記第２電極と導通する第２端子を有する第２リードと、
    前記第１リードおよび前記第２リードの各々の一部と、前記半導体素子とを覆う封止樹脂と、
    を備え、
    前記第１端子および前記第２端子は、前記封止樹脂から突出し、
    前記封止樹脂は、前記厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、前記樹脂主面および前記樹脂裏面を繋ぎ、かつ、前記第１端子および前記第２端子が突出する方向を向く樹脂端面と、前記樹脂主面および前記樹脂裏面を繋ぎ、かつ、前記樹脂端面に繋がる１対の樹脂側面とを備え、
    前記搭載部裏面は前記樹脂裏面から露出し、
    前記封止樹脂は、前記樹脂裏面側において、前記第１端子の前記封止樹脂から露出した部分と前記封止樹脂との境界と、前記搭載部裏面との間に、凹部を備える、半導体装置。
  2. 前記封止樹脂は、前記樹脂端面とは反対側を向く樹脂第２端面をさらに備え、
    前記第１リードは、前記樹脂第２端面から露出しない、請求項１に記載の半導体装置。
  3. 前記凹部は、前記厚さ方向視において、前記第１リードに重ならない、請求項１または２に記載の半導体装置。
  4. 前記凹部は、前記１対の樹脂側面の一方にのみ達している、請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記凹部は、前記樹脂側面に平行な断面が四角形状である、請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記凹部は、平坦な単一の底面を含む、請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記第１リードは、前記搭載部と前記第１端子とに繋がる連結部を備え、前記連結部は、前記搭載部および前記第１端子に対して傾斜している、請求項１ないし６のいずれか１つに記載の半導体装置。
  8. 前記封止樹脂は、前記樹脂主面から前記樹脂裏面まで貫通する樹脂貫通孔を備え、前記搭載部は、前記搭載部主面から前記搭載部裏面まで貫通する搭載部貫通孔を備え、前記樹脂貫通孔は前記搭載部貫通孔の内側に位置する、請求項１ないし７のいずれか１つに記載の半導体装置。
  9. 前記封止樹脂は、前記樹脂端面から突出する端面凸部を備え、前記第２端子は、前記端面凸部から突出する、請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 前記封止樹脂は、前記端面凸部から離間し、かつ、前記樹脂端面から突出する第２の端面凸部を備え、前記第１端子は、前記第２の端面凸部から突出する、請求項９に記載の半導体装置。
  11. 前記半導体素子は、ダイオードである、請求項１ないし１０のいずれか１つに記載の半導体装置。
  12. 第３リードをさらに備える構成において、
    前記半導体素子は、前記素子主面に配置された第３電極を備え、前記第３リードは、前記第３電極と導通する第３端子を備える、請求項１ないし１０のいずれか１つに記載の半導体装置。
  13. 前記封止樹脂は、前記樹脂裏面側において、前記第３端子と前記樹脂端面との境界と、前記搭載部裏面との間に、第２の凹部を備え、前記凹部と前記第２の凹部とは、前記１対の樹脂側面が並ぶ方向において離間している、請求項１２に記載の半導体装置。
  14. 前記凹部は、前記第３端子と前記樹脂端面との境界と、前記搭載部裏面との間まで延びる、請求項１２に記載の半導体装置。
  15. 前記半導体素子は、トランジスタである、請求項１２ないし１４のいずれか１つに記載の半導体装置。
  16. 第４リードをさらに備える構成において、
    前記半導体素子は、第４電極を備え、前記第４リードは、前記第４電極と導通する第４端子を備える、請求項１２に記載の半導体装置。
JP2022181139A 2018-09-19 2022-11-11 半導体装置 Active JP7450006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024032255A JP2024059956A (ja) 2018-09-19 2024-03-04 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018174815 2018-09-19
JP2018174815 2018-09-19
PCT/JP2019/036556 WO2020059751A1 (ja) 2018-09-19 2019-09-18 半導体装置
JP2020548551A JPWO2020059751A1 (ja) 2018-09-19 2019-09-18 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020548551A Division JPWO2020059751A1 (ja) 2018-09-19 2019-09-18 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024032255A Division JP2024059956A (ja) 2018-09-19 2024-03-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2023015278A true JP2023015278A (ja) 2023-01-31
JP7450006B2 JP7450006B2 (ja) 2024-03-14

Family

ID=69887237

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020548551A Pending JPWO2020059751A1 (ja) 2018-09-19 2019-09-18 半導体装置
JP2022181139A Active JP7450006B2 (ja) 2018-09-19 2022-11-11 半導体装置
JP2024032255A Pending JP2024059956A (ja) 2018-09-19 2024-03-04 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020548551A Pending JPWO2020059751A1 (ja) 2018-09-19 2019-09-18 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024032255A Pending JP2024059956A (ja) 2018-09-19 2024-03-04 半導体装置

Country Status (5)

Country Link
US (3) US11502014B2 (ja)
JP (3) JPWO2020059751A1 (ja)
CN (1) CN112703594A (ja)
DE (2) DE212019000110U1 (ja)
WO (1) WO2020059751A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100659A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置
WO2023100759A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置
WO2024029235A1 (ja) * 2022-08-01 2024-02-08 ローム株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
JP2932785B2 (ja) * 1991-09-20 1999-08-09 富士通株式会社 半導体装置
JPH0897333A (ja) * 1994-09-29 1996-04-12 Tokin Corp 半導体モールドパッケージ
DE69627643D1 (de) * 1996-06-28 2003-05-28 St Microelectronics Srl Verfahren zur Herstellung einer Plastikpackung für eine elektronische Anordnung mit vollständig isolierter Wärmesenke
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
CN102804428B (zh) * 2010-03-30 2016-09-21 大日本印刷株式会社 Led用引线框或基板、半导体装置和led用引线框或基板的制造方法
JP5975911B2 (ja) 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
JP6817777B2 (ja) * 2015-12-16 2021-01-20 ローム株式会社 半導体装置
JP6517682B2 (ja) 2015-12-17 2019-05-22 トヨタ自動車株式会社 半導体装置
JP6973730B2 (ja) 2016-07-08 2021-12-01 ローム株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
DE212019000110U1 (de) 2020-03-05
US11502014B2 (en) 2022-11-15
US20230030063A1 (en) 2023-02-02
DE112019005278T5 (de) 2021-07-29
US11854923B2 (en) 2023-12-26
JP2024059956A (ja) 2024-05-01
WO2020059751A1 (ja) 2020-03-26
CN112703594A (zh) 2021-04-23
US20230282535A1 (en) 2023-09-07
JP7450006B2 (ja) 2024-03-14
JPWO2020059751A1 (ja) 2021-08-30
US20210320044A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
JP2023015278A (ja) 半導体装置
JP7441287B2 (ja) 半導体装置
JP7137558B2 (ja) 半導体装置
US11894281B2 (en) Semiconductor device including lead with varying thickness
JP7137955B2 (ja) 半導体装置
JP2005142189A (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP2023171571A (ja) 半導体装置
US11043443B2 (en) Electric device and heat radiator
CN110520987B (zh) 半导体器件和半导体器件的制造方法
JP4228525B2 (ja) 電子部品の組み付け構造
CN115668488A (zh) 半导体模块的安装结构
US20200267840A1 (en) Switching device and electronic device
WO2023021938A1 (ja) 半導体装置
WO2023136074A1 (ja) 半導体装置
WO2023100659A1 (ja) 半導体装置
US20230011627A1 (en) Semiconductor device
JP7299751B2 (ja) 半導体装置
US20200358211A1 (en) Semiconductor module
JP4096831B2 (ja) 半導体装置の実装構造
JP2007027403A (ja) 半導体装置
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP2007027402A (ja) 半導体装置
JP2007027405A (ja) 半導体装置
JP2009194268A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7450006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150