JP2009194268A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009194268A
JP2009194268A JP2008035417A JP2008035417A JP2009194268A JP 2009194268 A JP2009194268 A JP 2009194268A JP 2008035417 A JP2008035417 A JP 2008035417A JP 2008035417 A JP2008035417 A JP 2008035417A JP 2009194268 A JP2009194268 A JP 2009194268A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
die pad
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008035417A
Other languages
English (en)
Inventor
Nobuhiro Urakawa
宣浩 浦川
Junichi Ueno
順一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008035417A priority Critical patent/JP2009194268A/ja
Publication of JP2009194268A publication Critical patent/JP2009194268A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】面積の大きいダイパッドを用いることなく、樹脂強度を維持しながら、放熱性の高い半導体装置を提供することを目的とする。
【解決手段】半導体素子上に金属バンプを形成し、半導体装置の外部に突出する電気的に接続されない外部端子となるリードと接続されたダイパッド２ａに、金属バンプを介して半導体素子１ａを接続することにより、面積の大きいダイパッドを用いることなく、放熱性を確保することができる。
【選択図】図１

Description

本発明は、リードフレームのダイパッドに半導体素子を搭載し、樹脂封止して形成される半導体装置に関する。
近年の電子機器の多機能化および小型化に伴い、半導体装置においても多機能化および薄型化が進んでいる。これに伴い、半導体装置の内部に構成される半導体素子の微細化が進行して、半導体素子の発熱が課題となり、これに対応するための高い放熱特性を有する半導体装置が必要となっている。このような目的を達成するための半導体装置として、図８の従来の半導体装置の構成を例示する図に示すような、リードフレームのダイパッド１５の半導体素子搭載面と反対となる側を封止樹脂の表面から露出した構造や、半導体装置の表面に熱伝導率の高い金属板を貼り付けた構造、あるいは、図９の従来の半導体装置の構成を例示する図に示すような、半導体素子搭載部１４の面積を大きくした構造の半導体装置が従来から知られている。
以下、図７を用いて、従来の半導体装置としてＱＦＰパッケージを例に詳細に説明する。図７は従来の半導体装置（ＱＦＰパッケージ）の構成を示す図であり、図７（ａ）は該半導体装置を上面側から見た平面図、図７（ｂ）は該半導体装置の側面図、図７（ｃ）は該半導体装置の内部構成を示す概略断面図である。
図７に示すように、該半導体装置（ＱＦＰパッケージ）は、リードフレームのダイパッド２ｂ上に四辺形の半導体素子１ｂが載置されている。また、ダイパッド２ｂには、対角線方向に沿って外方に伸びる４本の吊りリード９ｂが接続されている。
また、隣り合う吊りリード９ｂの間には、一端が半導体素子１ｂの辺に対向して配置されたリードフレームのインナーリード４ｂが設けられている。また、半導体素子１ｂとインナーリード４ｂとは金属細線３ｂにより電気的に接続されている。
また、半導体素子１ｂ、ダイパッド２ｂ、金属細線３ｂ、インナーリード４ｂ、および吊りリード９ｂはモールド樹脂体６ｂにより樹脂封止されており、このモールド樹脂体６ｂにより該半導体装置の外形が構成されている。また、リードフレームのアウターリード５ｂは、モールド樹脂体６ｂの側方に突出しており、ガルウィング状に折り曲げられている。
次に、該半導体装置（ＱＦＰパッケージ）の製造方法について説明する。
まず、導電性板状部材をエッチング加工またはプレス加工して、ダイパッド２ｂと、４本の吊りリード９ｂと、複数本のリード部とを一体として形成し、リードフレームを作製する。次に、吊りリード９ｂの曲げ部を形成するためのプレス加工を行う。次に、ダイパッド２ｂの素子搭載面に半導体素子１ｂを載置し、導電性接着剤を用いて固定する。
次に、半導体素子１ｂの電極パッド７ｂとインナーリード４ｂとを金属細線３ｂを用いて接続する。次に、半導体素子１ｂ、ダイパッド２ｂ、金属細線３ｂ、インナーリード４ｂ、および吊りリード９ｂを、モールド樹脂体６ｂを用いて樹脂封止する。次に、アウターリード５ｂの先端部を切り離し、ガルウィング状に折り曲げて、ＱＦＰパッケージを得る。
以上のように、半導体素子を樹脂パッケージの中に搭載することにより、半導体素子を外部の環境から保護して、電気的な接続を構成することにより半導体素子を機能させることが可能となる。
しかしながら、昨今の半導体装置の発熱量増加に伴い、このような半導体装置では、半導体素子の動作時に発する熱を外部へ効率よく放散することが必要となる。
そこで、該半導体装置のダイパッドの面積を大きくすることで半導体素子が発する熱をダイパッドから効率よく封止樹脂へ伝達して放熱させ、半導体装置の外部に金属板を貼り付けて放熱性を向上させる高コストな構造や、半導体装置の封止樹脂面にダイパッドを露出させるような電気的な絶縁性を損なう構造をとる必要が生じる。
しかしながら、この従来のダイパッド面積を半導体素子よりも大きくした半導体装置は、熱的ストレスや機械的なストレスを受けた際に封止樹脂とリードフレームの界面に発生するせん断などの応力に対して、ダイパッドの端部において大きな応力集中が発生して、ダイパッド端部や近接するインナーリード端部の状態が不安定となってしまう。ダイパッドと封止樹脂の密着性を向上させるようにダイパッドの端部の形状を折り曲げるなどした場合でも、ダイパッドとインナーリードの距離が近い場合には、ダイパッド端部とインナーリードの間の封止樹脂にクラックが発生する可能性がある（例えば、特許文献１参照）。
また、半導体装置を薄くするために半導体素子搭載部を半導体素子の回路形成面に固定する方法が考えられているが、半導体素子の回路形成面の大部分をリードフレームの半導体素子搭載部とテープで固定しており、効率的に発熱を半導体装置の外部へ伝導することが難しい（例えば、特許文献２参照）。
特開平５−３２６８１３号公報 特開平７−１８３４４７号公報
本発明は、上記問題点に鑑み、面積の大きいダイパッドを用いることなく、樹脂強度を維持しながら、放熱性の高い半導体装置を提供することを目的とする。
前記目的を達成するために、請求項１記載の半導体装置は、回路形成面上に複数の金属バンプが形成される半導体素子と、前記半導体素子を搭載するダイパッドを備えるリードフレームと、前記ダイパッドから独立して形成されて前記半導体素子と電気的に接続される複数の第１のリードと、前記ダイパッドと接続されて形成される１または複数の第２のリードと、前記第１のリードおよび第２のリードのインナーリード部分，前記ダイパッドならびに前記半導体素子を樹脂封止する封止樹脂とを有し、前記半導体素子は前記金属バンプを介して前記ダイパッドに接続され、前記第２のリードは前記封止樹脂の角部から突出することを特徴とする。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記金属バンプが前記半導体素子の発熱部上に形成されることを特徴とする。
請求項３記載の半導体装置は、請求項２記載の半導体装置において、前記発熱部が、１００ｍＷ／ｍｍ２以上の電力を消費する回路ブロックであることを特徴とする。
請求項４記載の半導体装置は、請求項２または請求項３のいずれかに記載の半導体装置において、前記金属バンプが前記半導体素子の非発熱部上にも形成されることを特徴とする。
請求項５記載の半導体装置は、請求項４記載の半導体装置において、前記非発熱部が、消費電力が１０ｍＷ／ｍｍ２以下の回路ブロックであることを特徴とする。
請求項６記載の半導体装置は、請求項１〜請求項５のいずれかに記載の半導体装置において、前記第２のリードが前記封止樹脂の４つの角部全てから突出することを特徴とする。
請求項７記載の半導体装置は、請求項１〜請求項６のいずれかに記載の半導体装置において、前記第２のリードのいずれかまたは全てが前記第１のリードより幅が広いことを特徴とする。
請求項８記載の半導体装置は、請求項１〜請求項７のいずれかに記載の半導体装置において、前記封止樹脂上の表面に放熱板を備え、前記第２のリードを前記放熱板に接続することを特徴とする。
請求項９記載の半導体装置は、請求項１〜請求項７のいずれかに記載の半導体装置において、前記ダイパッドと前記半導体素子の回路形成面の間に熱伝導性の高いフィラーを含有した絶縁性樹脂材料を介在させることを特徴とする。
以上により、面積の大きいダイパッドを用いることなく、放熱性を確保することができる。
以上のように、半導体素子上に金属バンプを形成し、半導体装置の外部に突出する電気的に接続されない外部端子となるリードと接続されたダイパッドに、金属バンプを介して半導体素子を接続することにより、面積の大きいダイパッドを用いることなく、放熱性を確保することができる。
本発明の実施の形態に係る半導体装置について、図面に基づいて説明する。
図１は本発明の半導体装置の構成を示す図であり、図１（ａ）は該半導体装置を上面側から見た平面図、図１（ｂ）は該半導体装置の側面図、図１（ｃ）は該半導体装置の内部構成を示す概略断面図、図１（ｄ）は図１（ｃ）の該半導体装置におけるＡ−Ａ’断面の構成を示す概略断面図、図１（ｅ）は図１（ｃ）の該半導体装置におけるＢ−Ｂ’断面の構成を示す概略断面図である。また、図２は本発明の半導体装置における半導体素子を金属バンプを介してダイパッドに接続した様子を示す要部概略図、図３は本発明の半導体装置における半導体素子を発熱部に形成された金属バンプを介してダイパッドに接続した様子を示す要部概略図、図４は本発明の半導体装置における半導体素子を発熱部および非発熱部に形成された金属バンプを介してダイパッドに接続した様子を示す要部概略図、図５は本発明の半導体装置における半導体素子とダイパッドとの間に伝熱製樹脂を設けた様子を示す要部概略図である。
図１（ａ）、図１（ｂ）に示すように、該半導体装置は、外形を構成するモールド樹脂体の側面から側方に突出し、外部端子となるリードフレームのアウターリード５ａが、パッケージ底面側にガルウィング状に折り曲げられたＱＦＰパッケージの構成を例示している。また、外形を構成するモールド樹脂体６ａの側面から側方に突出するリードフレームのアウターリード５ａの一部を他の前記アウターリード５ａの幅より太くし放熱効果を上げる構成をしている。また、この太いアウターリード５ａは、素子搭載部から延在し、樹脂成形された４辺の角部から電気的に接続されない外部端子を構成している。図１においては、この電気的に接続されない外部端子は、半導体装置の各角部において、他のアウターリード５ａと平行に形成される２本の外部端子と、角部から半導体装置の対角方向に形成される１本の外部端子とが形成される場合を例示している。ただし、ここでは、各角部に３本の外部端子を形成する例を示したが、３本とは限らず、放熱効率を確保できる範囲で１または複数の外部端子を形成する構成とすることもできる。また、全ての角部に形成する必要もなく、いずれかの角部に形成する構成でもかまわない。同様に、外部端子の太さも、全ての外部端子を太くする必要はなく、放熱効率を確保できる範囲でその内のいずれか、あるいは全部が他の外部端子と同じ太さでもかまわない。
図１（ｃ）に示すように、半導体素子１ａは、従来の半導体装置のように吊リードで保持されたダイパッド上に搭載されず、半導体素子１ａの上部をダイパッド２ａに接合して保持される。つまり、該半導体装置は、半導体素子１ａの上部にダイパッド２ａを接合しており、半導体素子上の電極パッド７ａとリードフレームのインナーリード４ａを金属細線３ａで接続された構成をしている。
また、前記半導体素子１ａの半導体素子発熱部上に金属バンプ８を形成し、半導体素子１ａの半導体素子発熱部に金属バンプ８を形成した半導体素子１ａとリードフレームの複数本の吊りリード９ａに支持されているダイパッド２ａとを金属バンプ８を介して接合させ、半導体素子１ａの半導体素子発熱部１０で発生した熱を、直接、前記半導体素子１ａの金属バンプ８を介してリードフレームのダイパッド２ａから外部へ放熱させるときに、電気的に接続されない外部放熱リード１２を他のアウターリード５の幅より太くする構成とすることにより、半導体素子１ａの半導体素子発熱部１０からの発熱を外部放熱リード１２から外部へ容易に放熱が可能となる。
また、半導体素子１ａの半導体素子発熱部上に金属バンプ８を形成し、半導体素子１ａの半導体素子発熱部上に金属バンプ８を形成した半導体素子１ａとリードフレームの複数本の吊りリード９ａに支持されているダイパッド２ａとを金属バンプ８を介して接合させ、半導体素子１ａの半導体素子発熱部から直接、前記半導体素子１ａの金属バンプ８を介してリードフレームのダイパッド２ａから複数の本の吊りリード９ａが延在し樹脂成形された４辺の角部から電気的に接続されない吊りリード９ａを３方向に分散させ半導体素子１ａの半導体素子発熱部１０からの発熱を外部放熱リード１２から外部へ容易に放熱させることが可能となる。
図１（ｄ），図１（ｅ）に示すように、本発明の半導体装置において、半導体素子１ａは金属バンプ８を介してリードフレームのダイパッド２ａに接合され、前記ダイパッド２ａは４方向に広がる吊りリード９ａとつながっている。半導体素子１ａは、前記半導体素子上の電極パッド７ａに金属細線３ａと接続されリードフレームのインナーリード４ａを介在し、半導体装置のアウターリード５ａへつながっている。また、外形を構成するモールド樹脂体６ａの側面から側方に突出するリードフレームのアウターリード５ａが、パッケージ底面側にガルウィング状に折り曲げられたＱＦＰパッケージの構成をしている。
すなわち、該半導体装置は、半導体素子１ａと、半導体素子上に形成された金属バンプ８を介して、図示しない複数本の吊りリード９ａにより支持されているダイパッド２ａとが接合されている。また、隣り合う吊りリード９ａの間には、一端が半導体素子１ａの辺に対向して配置されたリードフレームのインナーリード４ａが設けられている。また、半導体素子上に形成されている図示しない電極部とインナーリード４ａとは金属細線３ａにより電気的に接続されている。また、半導体素子１ａ、ダイパッド２ａ、金属細線３ａ、インナーリード４ａ、および吊りリード９ａはモールド樹脂体６ａにより樹脂封止されており、このモールド樹脂体６ａにより半導体装置の外形が構成されている。
また、上述したように、インナーリード４ａと一体形成されているアウターリード５ａは、モールド樹脂体６ａの側面から側方に突出しており、パッケージ底面側にガルウィング状に折り曲げられている。
また、リードフレームのダイパッド２ａ、吊りリード９ａ、インナーリード４ａ、およびアウターリード５ａは導電性部材からなる。また、半導体素子１ａは、金属バンプ８を用いてダイパッド２ａの下面に固着されている。
続いて、半導体素子１ａとリードフレームのダイパッド２ａの接合部について説明をする。
まず、半導体素子発熱部１０について説明をする。半導体素子発熱部１０は半導体回路の発熱部が１００ｍＷ／ｍｍ２以上の電力を消費する半導体回路ブロック上の部分の事を半導体素子発熱部１０とし半導体素子１ａの多機能化に伴う半導体素子１ａの微細化によって発生し、半導体回路に影響を与える半導体素子部である。
また、半導体素子非発熱部１１については、半導体回路の発熱部が１０ｍＷ／ｍｍ２以下の電力を消費する半導体回路ブロック上の部分を半導体素子非発熱部１１とし、半導体回路の発熱が半導体回路に影響を与えない半導体素子部である。
図２に示すように、半導体素子１ａに金属性の金属バンプ８を形成し、前記半導体素子１ａと半導体素子１ａの発熱回路上に金属バンプ８を形成した半導体素子１ａとリードフレームの複数本の吊りリード９ａに支持されているダイパッド２ａとを接合させ、前記半導体素子１ａの発熱回路から発熱する熱を金属バンプ８からリードフレームのダイパッド２ａを介して、電気的に接続されない外部端子から外部へ放熱する構造である。
半導体素子１ａの発熱回路部に形成する、金属バンプ８の材質は金、はんだなどの金属を使用することが望ましい。
図３に示す実施例では、半導体素子１ａの半導体素子発熱部１０上に金属バンプ８を形成し、半導体素子１ａの半導体素子発熱部１０に金属バンプ８を形成した半導体素子１ａとリードフレームの複数本の吊りリードに支持されているダイパッド２ａとを接合させ、半導体素子１ａの半導体素子発熱部１０から直接、前記半導体素子１ａの金属バンプ８を通じてリードフレームのダイパッド２ａを介して、電気的に接続されない外部端子から外部へ放熱させる構造である。このような構成により、半導体素子１ａの半導体素子発熱部１０から直接、放熱させることができる。
図４に示す実施例では、半導体素子１ａの半導体素子発熱部１０の発熱回路上および半導体素子非発熱部１１上に金属バンプ８を形成し、半導体素子１ａの半導体素子発熱部に金属バンプ８を形成した半導体素子１ａとリードフレームの複数本の吊りリード９ａに支持されているダイパッド２ａとを接合させ、半導体素子１ａの半導体素子発熱部１０から直接、前記半導体素子１ａの金属バンプ８を通じてリードフレームのダイパッド２ａへ熱を伝道し、ダイパッド２ａから外部および半導体素子１ａの半導体素子非発熱部１１に放熱させる構造である。このような構成により、外部に放熱すると共に、半導体素子１ａの半導体素子発熱部１０から周辺へ熱を分散させるのに有効である。
図５に示す実施例では、半導体素子１ａ上に形成した金属バンプ８とリードフレームの複数本の吊りリード９ａに支持されているダイパッド２ａとを接合させ、さらに、半導体素子１ａの回路形成面とダイパッド２ａとの間にダイパッド２ａの面積と同等の面積で伝熱性をもったフィラーを内在した絶縁性の樹脂１３を介在させる構造としている。この構造により、半導体素子１ａの半導体素子発熱部１０から直接、前記半導体素子１ａの金属バンプ８及び伝熱性をもった樹脂層を通じ、リードフレームのダイパッド２ａを経由して半導体装置の外部へ放熱させることができる。
以上説明したように、半導体素子１ａに金属バンプ８を形成し、外部に突出する吊りリード９ａに支持されているダイパッドと接合することにより、面積の大きいダイパッドを用いることなく、樹脂強度を維持しながら、半導体素子１ａから出る発熱を半導体装置の外部に放熱させることができる。
以上の説明では、ＱＦＰ構造の半導体装置を例に説明したが、ＰＧＡその他の構造の半導体装置においても、ダイパッドとつながったリードを樹脂等の外部に突出させることにより放熱効率を向上させることが可能となる。また、突出したリードの形状もガルウィング状に限らず、直線状や段差状等任意の形状にすることができる。
続いて、本発明の実施の形態に係る半導体装置の変形例について、図面に基づいて説明する。図６は本発明の半導体装置における放熱板を設けた例を示す図であり、図１、ないし図２に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
図６に示すように、前記半導体装置において、リードフレームのダイパッド２ａから複数本の吊りリード９ａを延在させ、樹脂成形された４辺の角部から電気的に接続されないように導出された外部放熱リード１２を形成する。外部放熱リード１２の内、いずれかまたは全てを電気的に接続されたアウターリード５ａと逆方向に折り曲げて、半導体装置の表面に貼り付けられた放熱板１６に接続し、前記放熱板１６を介して半導体素子１ａからの発熱を前記放熱板１６より容易に放熱させることが可能となる。
本発明は、面積の大きいダイパッドを用いることなく、放熱性を確保することができ、リードフレームのダイパッドに半導体素子を搭載し、樹脂封止して形成される半導体装置等に有用である。
本発明の半導体装置の構成を示す図 本発明の半導体装置における半導体素子を金属バンプを介してダイパッドに接続した様子を示す要部概略図 本発明の半導体装置における半導体素子を発熱部に形成された金属バンプを介してダイパッドに接続した様子を示す要部概略図 本発明の半導体装置における半導体素子を発熱部および非発熱部に形成された金属バンプを介してダイパッドに接続した様子を示す要部概略図 本発明の半導体装置における半導体素子とダイパッドとの間に伝熱製樹脂を設けた様子を示す要部概略図 本発明の半導体装置における放熱板を設けた例を示す図 従来の半導体装置の構成を示す図 従来の半導体装置の構成を例示する図 従来の半導体装置の構成を例示する図
符号の説明
１ａ 半導体素子
１ｂ 半導体素子
２ａ ダイパッド
２ｂ ダイパッド
３ａ 金属細線
３ｂ 金属細線
４ａ インナーリード
４ｂ インナーリード
５ａ アウターリード
５ｂ アウターリード
６ａ モールド樹脂体
６ｂ モールド樹脂体
７ａ 電極パッド
７ｂ 電極パッド
８ 金属バンプ
９ａ 吊りリード
９ｂ 吊りリード
１０ 半導体素子発熱部
１１ 半導体素子非発熱部
１２ 外部放熱リード
１３ 樹脂
１４ 搭載部
１５ ダイパッド
１６ 放熱板

Claims (9)

  1. 回路形成面上に複数の金属バンプが形成される半導体素子と、
    前記半導体素子を搭載するダイパッドを備えるリードフレームと、
    前記ダイパッドから独立して形成されて前記半導体素子と電気的に接続される複数の第１のリードと、
    前記ダイパッドと接続されて形成される１または複数の第２のリードと、
    前記第１のリードおよび第２のリードのインナーリード部分，前記ダイパッドならびに前記半導体素子を樹脂封止する封止樹脂と
    を有し、前記半導体素子は前記金属バンプを介して前記ダイパッドに接続され、前記第２のリードは前記封止樹脂の角部から突出することを特徴とする半導体装置。
  2. 前記金属バンプが前記半導体素子の発熱部上に形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記発熱部が、１００ｍＷ／ｍｍ２以上の電力を消費する回路ブロックであることを特徴とする請求項２記載の半導体装置。
  4. 前記金属バンプが前記半導体素子の非発熱部上にも形成されることを特徴とする請求項２または請求項３のいずれかに記載の半導体装置。
  5. 前記非発熱部が、消費電力が１０ｍＷ／ｍｍ２以下の回路ブロックであることを特徴とする請求項４記載の半導体装置。
  6. 前記第２のリードが前記封止樹脂の４つの角部全てから突出することを特徴とする請求項１〜請求項５のいずれかに記載の半導体装置。
  7. 前記第２のリードのいずれかまたは全てが前記第１のリードより幅が広いことを特徴とする請求項１〜請求項６のいずれかに記載の半導体装置。
  8. 前記封止樹脂上の表面に放熱板を備え、前記第２のリードを前記放熱板に接続することを特徴とする請求項１〜請求項７のいずれかに記載の半導体装置。
  9. 前記ダイパッドと前記半導体素子の回路形成面の間に熱伝導性の高いフィラーを含有した絶縁性樹脂材料を介在させることを特徴とする請求項１〜請求項７のいずれかに記載の半導体装置。
JP2008035417A 2008-02-18 2008-02-18 半導体装置 Pending JP2009194268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008035417A JP2009194268A (ja) 2008-02-18 2008-02-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008035417A JP2009194268A (ja) 2008-02-18 2008-02-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2009194268A true JP2009194268A (ja) 2009-08-27

Family

ID=41076000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008035417A Pending JP2009194268A (ja) 2008-02-18 2008-02-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2009194268A (ja)

Similar Documents

Publication Publication Date Title
JP4338620B2 (ja) 半導体装置及びその製造方法
US6650006B2 (en) Semiconductor package with stacked chips
KR100752239B1 (ko) 전력 모듈 패키지 구조체
JPH09260550A (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
JP5446302B2 (ja) 放熱板とモジュール
JP2005197435A (ja) 電力半導体装置
JP2003031744A (ja) 半導体装置
TW201740528A (zh) 樹脂密封型半導體裝置
JP4614107B2 (ja) 半導体装置
KR100598652B1 (ko) 반도체장치
JP5898575B2 (ja) 半導体装置
JP5477157B2 (ja) 半導体装置
JP3169578B2 (ja) 電子部品用基板
JP5009956B2 (ja) 半導体装置
TWI660471B (zh) 晶片封裝
JP4375299B2 (ja) パワー半導体装置
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP2009164511A (ja) 半導体装置およびその製造方法
JP2006294729A (ja) 半導体装置
JP4810898B2 (ja) 半導体装置
JP2009194268A (ja) 半導体装置
JP4237116B2 (ja) 半導体装置およびその製造方法
JP2016004792A (ja) 半導体装置とその製造方法および機器
KR20190085587A (ko) 고열전도성 반도체 패키지