CN113287195A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113287195A
CN113287195A CN202080008651.9A CN202080008651A CN113287195A CN 113287195 A CN113287195 A CN 113287195A CN 202080008651 A CN202080008651 A CN 202080008651A CN 113287195 A CN113287195 A CN 113287195A
Authority
CN
China
Prior art keywords
pair
semiconductor device
heat dissipation
layers
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080008651.9A
Other languages
English (en)
Other versions
CN113287195B (zh
Inventor
神田泽水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN113287195A publication Critical patent/CN113287195A/zh
Application granted granted Critical
Publication of CN113287195B publication Critical patent/CN113287195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置，其具备绝缘基板、多个配线层、多个散热层、半导体元件以及密封树脂。上述多个配线层分别具有在上述绝缘基板的厚度方向上彼此朝向相反侧的第一主面及第一背面。上述多个配线层各自的上述第一背面接合于上述绝缘基板。上述多个散热层分别具有在上述厚度方向上与上述第一主面朝向相同的侧的第二主面和朝向与上述第二主面相反的侧的第二背面。上述多个散热层在上述厚度方向上相对于上述绝缘基板位于与上述多个配线层相反的侧。上述多个散热层各自的上述第二主面接合于上述绝缘基板。半导体元件接合于上述多个配线层的上述第一主面的任一个。上述密封树脂覆盖上述绝缘基板、上述多个配线层以及上述半导体元件。沿着上述厚度方向观察，上述多个配线层与上述多个散热层个别地重叠。

Description

半导体装置
技术领域
本公开涉及一种具备半导体元件的半导体装置，特别涉及一种半导体元件是开关元件的半导体装置。
背景技术
目前，搭载了MOSFET、IGBT等半导体元件的半导体装置广为人知。在专利文献1中公开了这样的搭载了半导体元件的半导体装置的一例。在该半导体装置中，在绝缘基板的表面设有多个配线层(专利文献1中的金属图案4a、4b)，在绝缘基板的背面设有散热层(专利文献1中的金属图案4c)。散热层遍及绝缘基板的整个背面设置。因此，散热层的体积大于多个配线层的体积。因此，在某预定的温度，散热层的热膨胀量大于多个配线层整体的热膨胀量。此外，在多个配线层接合有半导体元件(专利文献1中的IGBT)。
在这样的半导体装置中，为了进一步提高散热性，正在探讨使多个配线层及散热层双方的厚度更大的对策。如果在半导体装置中采取本对策，则两者的热膨胀量的差变得更大，存在在对绝缘基板赋予热的半导体装置的制造时(主要是半导体元件的接合工序、密封树脂的形成工序)及使用时，绝缘基板产生的翘曲变得更显著的担忧。如果该翘曲变得更明显，则可能导致半导体装置的生产性及使用时的可靠性的降低，因此，期望对这一点进行改善。
现有技术文献
专利文献
专利文献1：日本特开2009－158787号公报
发明内容
发明所要解决的课题
本公开鉴于上述情况，其课题在于提供一种半导体装置，能够避免散热性的降低，并且实现在绝缘基板产生的翘曲的抑制。
用于解决课题的方案
由本公开提供的半导体装置具备：绝缘基板；多个配线层，其具有在厚度方向上彼此朝向相反侧的第一主面及第一背面，且上述第一背面接合于上述绝缘基板；多个散热层，其具有在上述厚度方向上与上述第一主面朝向相同的侧的第二主面及朝向与上述第二主面相反的侧的第二背面，并且在上述厚度方向上相对于上述绝缘基板位于与上述多个配线层相反的侧，且上述第二主面接合于上述绝缘基板；半导体元件，其接合于上述多个配线层的上述第一主面的任一个；以及密封树脂，其覆盖上述绝缘基板、上述多个配线层以及上述半导体元件，沿着上述厚度方向观察，上述多个配线层相对于上述多个散热层个别地重叠。
通过以下基于附图进行的详细的说明，本公开的结构及优点将更明了。
附图说明
图1是本公开的第一实施方式的半导体装置的立体图。
图2是图1所示的半导体装置的俯视图。
图3是图1所示的半导体装置的俯视图，且透过了密封树脂。
图4是图1所示的半导体装置的仰视图。
图5是图1所示的半导体装置的右侧视图。
图6是图1所示的半导体装置的左侧视图。
图7是图1所示的半导体装置的主视图。
图8是沿着图3的VIII－VIII线的剖视图。
图9是沿着图3的IX－IX线的剖视图。
图10是沿着图3的X－X线的剖视图。
图11是沿着图3的XI－XI线的剖视图。
图12是图3的局部放大图。
图13是沿着图12的XIII－XIII线的剖视图。
图14是本公开的第一实施方式的变形例的半导体装置的俯视图，且透过了密封树脂。
图15是图14所示的半导体装置的仰视图。
图16是沿着图14的XVI－XVI线的剖视图。
图17是本公开的第二实施方式的半导体装置的俯视图，且透过密封树脂。
图18是图17所示的半导体装置的仰视图。
图19是沿着图17的XIX－XIX线的剖视图。
图20是沿着图17的XX－XX线的剖视图。
图21是沿着图17的XXI－XXI线的剖视图。
图22是沿着图17的XXII－XXII线的剖视图。
图23是图19的局部放大图。
图24是图21的局部放大图。
图25是本公开的第三实施方式的半导体装置的俯视图，且透过了密封树脂。
图26是图25所示的半导体装置的仰视图。
图27是沿着图25的XXVII－XXVII线的剖视图。
图28是沿着图25的XXVIII－XXVIII线的剖视图。
图29是沿着图25的XXIX－XXIX线的剖视图。
图30是沿着图25的XXX－XXX线的剖视图。
图31是图27的局部放大图。
图32是图29的局部放大图。
具体实施方式
基于附图对用于实施本公开的方式进行说明。
〔第一实施方式〕
基于图1～图13，对本公开的第一实施方式的半导体装置A10进行说明。半导体装置A10具备绝缘基板10、多个配线层21、多个散热层22、一对输入端子31、一对输出端子32、多个栅极端子33、多个检测端子34、多个半导体元件40以及密封树脂60。此外，半导体装置A10还具备多个第一导线501、多个第二导线502、多个栅极导线503、多个检测导线504、第一导通部件51、第二导通部件52、第三导通部件53以及一对第四导通部件54。这些图示出的半导体装置A10是多个半导体元件40为例如MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)的电力转换装置(功率模块)。半导体装置A10用于马达的驱动源、各种电器的逆变器装置以及DC/DC转换器等。在此，为了便于理解，图3透过了密封树脂60。用假想线(双点划线)示出了透过的密封树脂60。在图3中，用点划线分别示出了VIII－VIII线、IX－IX线以及X－X线。
在半导体装置A10的说明中，为了方便，将绝缘基板10的厚度方向称为“第一方向x”。将与厚度方向z正交的方向称为“第一方向x”。将与厚度方向z及第一方向x双方正交的方向称为“第二方向y”。如图1及图2所示，沿着厚度方向z观察，半导体装置A10为矩形状。第一方向x对应于半导体装置A10的短边方向。第二方向y对应于半导体装置A10的长边方向。另外，在半导体装置A10的说明中，为了方便，将在第一方向x上一对输入端子31所在的侧称为“第一方向x的一侧”。将在第一方向x上一对输出端子32所在的侧称为“第一方向x的另一侧”。此外，“厚度方向z”、“第一方向x”、“第二方向y”、“第一方向x的一侧”以及“第一方向x的另一侧”也应用于后述的半导体装置A20及半导体装置A30的说明。
如图8～图11所示，在绝缘基板10接合有多个配线层21及多个散热层22。期望的是，绝缘基板10由热导率较高的材料构成。在半导体装置A10表示的例子中，绝缘基板10是包含氮化硅(Si3N4)的陶瓷。此外，绝缘基板10也可以是例如包含氮化铝(AlN)的陶瓷。绝缘基板10被密封树脂60覆盖。
如图8～图11所示，多个配线层21在厚度方向z上与绝缘基板10的一方的面接合。多个配线层21与图3所示的一对输入端子31、一对输出端子32、第一导通部件51、第二导通部件52、第三导通部件53以及一对第四导通部件54一起构成了半导体装置A10的外部与多个半导体元件40的导电路径。多个配线层21是包含铜(Cu)的金属层。图13所示的多个配线层21各自的厚度t1大于绝缘基板10的厚度t0。厚度t1例如为0.8mm以上。在多个配线层21各自的表面也可以实施例如银(Ag)镀覆或依次层叠了铝(Al)层、镍(Ni)层、银层的多种金属镀覆。沿着厚度方向z观察，多个配线层21均位于比绝缘基板10的周缘靠内方。多个配线层21均被密封树脂60覆盖。
如图8～图11所示，多个配线层21分别具有第一主面211、第一背面212以及多个第一端面213。第一主面211及第一背面212在厚度方向z上彼此朝向相反侧。其中，第一背面212与绝缘基板10接合。多个第一端面213与第一主面211及第一背面212双方相连，且朝向与厚度方向z正交的方向。多个第一端面213包括一对第一面213A及一对第三面213B。一对第一面213A在第一方向x上彼此分开。一对第三面213B在第二方向y上彼此分开。
如图8～图11所示，一对第一面213A及一对第三面213B分别为相对于多个配线层21的任一个向其内方凹陷的弯曲面。在多个配线层21的任一个中，一对第一面213A及一对第三面213B分别形成相对于厚度方向z从第一主面211到第一背面212逐渐向外方扩展的锥形。因此，在多个配线层21的每一个中，第一主面211的面积小于第一背面212的面积。这样的一对第一面213A及一对第三面213B各自的形状起因于多个配线层21是对与绝缘基板10接合的金属层实施了湿蚀刻的层。
如图3所示，在半导体装置A10表示的例子中，多个配线层21包括一对第一配线层21A、一对第二配线层21B以及第三配线层21C。此外，多个配线层21的结构不限于本实施方式，能够根据多个半导体元件40的个数及配置方式自由地设定。
如图3所示，一对第一配线层21A在绝缘基板10上位于第一方向x的一侧。一对第一配线层21A在第二方向y上彼此分开。一对第二配线层21B在绝缘基板10上位于第一方向x的另一侧。一对第二配线层21B在第二方向y上彼此分开。一对第二配线层21B在第一方向x上位于一对第一配线层21A的旁边。第三配线层21C在绝缘基板10上位于第一方向x的一侧，且位于一对第一配线层21A之间。
如图8～图11所示，多个散热层22在厚度方向z上与绝缘基板10的另一方的面接合。即，多个散热层22在厚度方向z上相对于绝缘基板10位于与多个配线层21相反的侧。多个散热层22是包含铜的金属层。图13所示的多个散热层22各自的厚度t2大于绝缘基板10的厚度t0。厚度t2例如为0.8mm以上。也可以在多个配线层21各自的表面实施例如镍镀覆。沿着厚度方向z观察，多个散热层22均位于比绝缘基板10的周缘靠内方。就多个散热层22而言，均为一部分被密封树脂60覆盖。
如图8～图11所示，多个散热层22分别具有第二主面221、第二背面222以及多个第二端面223。第二主面221在厚度方向z上与多个配线层21的第一主面211朝向相同的侧。第二主面221与绝缘基板10接合。第二背面222朝向与第二主面221相反的侧。第二背面222从密封树脂60露出。多个第二端面223与第二主面221及第二背面222双方相连，且朝向与厚度方向z正交的方向。多个第二端面223包括一对第二面223A及一对第四面223B。一对第二面223A在第一方向x上彼此分开。一对第四面223B在第二方向y上彼此分开。
如图8～图11所示，一对第二面223A及一对第四面223B分别为相对于多个散热层22中的任一个向其内方凹陷的弯曲面。在多个散热层22的任一个中，一对第二面223A及一对第四面223B分别形成相对于厚度方向z从第二背面222到第二主面221逐渐向外方扩展的锥形。因此，在多个散热层22的每一个中，第二主面221的面积大于第二背面222的面积。这样的一对第二面223A及一对第四面223B各自的形状起因于多个散热层22是对与绝缘基板10接合的金属层实施了湿蚀刻的层。
如图4所示，在半导体装置A10表示的例子中，多个散热层22包括一对第一散热层22A、一对第二散热层22B以及第三散热层22C。一对第一散热层22A在绝缘基板10上位于第一方向x的一侧。一对第一散热层22A在第二方向y上彼此分开。如图3、图4以及图8～图10所示，沿着厚度方向z观察，一对第一散热层22A与一对第一配线层21A个别地重叠。一对第二散热层22B在绝缘基板10上位于第一方向x的另一侧。一对第二散热层22B在第二方向y上彼此分开。如图3、图4、图8、图9以及图11所示，沿着厚度方向z观察，一对第二散热层22B与一对第二配线层21B个别地重叠。第三散热层22C在绝缘基板10上位于第一方向x的一侧，且位于一对第一散热层22A之间。如图3、图4以及图10所示，沿着厚度方向z观察，第三散热层22C与第三配线层21C重叠。这样，沿着厚度方向z观察，多个配线层21与多个散热层22个别地重叠。沿着厚度方向z观察，互相重叠的多个配线层21各自的形状和多个散热层22各自的形状均相同。在半导体装置A10中，沿着厚度方向z观察，在互相重叠的多个配线层21的每一个和多个散热层22的每一个中，多个第二端面223的位置与多个第一端面213的位置相同。
如图2～图4所示，一对输入端子31在半导体装置A10中位于第一方向x的一侧。一对输入端子31在第二方向y上相互分开。向一对输入端子31供给来自外部的直流电源。在半导体装置A10表示的例子中，一对输入端子31与一对输出端子32、多个栅极端子33以及多个检测端子34一起由统一的引线框构成。该引线框包含铜或铜合金。一对输入端子31包括第一输入端子31A及第二输入端子31B。第一输入端子31A形成一对输入端子31的正极(P端子)。第二输入端子31B形成一对输入端子31的负极(N端子)。第一输入端子31A及第二输入端子31B分别具有焊盘部311及端子部312。
如图3所示，焊盘部311与绝缘基板10在厚度方向z上分开，且被密封树脂60覆盖。由此，一对输入端子31支撑于密封树脂60。此外，也可以在焊盘部311的表面实施例如银镀覆。
如图3所示，端子部312与焊盘部311相连，且从密封树脂60露出。端子部312在将半导体装置A10装配于配线基板时使用。端子部312具有基部312A及起立部312B。基部312A与焊盘部311相连，且从位于第一方向x的一侧的密封树脂60的第一侧面63A(详情后述)沿第一方向x延伸。如图6所示，起立部312B从基部312A的第一方向x上的前端朝向在厚度方向z上多个配线层21的第一主面211朝向的侧延伸。由此，如图7～图9所示，沿着第二方向y观察，端子部312形成L字状。此外，也可以在端子部312的表面实施例如镍镀覆。
如图2～图4所示，一对输出端子32在半导体装置A10中位于第一方向x的另一侧。一对输出端子32在第二方向y上相互分开。通过多个半导体元件40进行了电力转换的交流电力(电压)从一对输出端子32输出。一对输出端子32分别具有焊盘部321及端子部322。此外，输出端子32的个数不限于本实施方式，能够根据半导体装置A10要求的性能自由地设定。
如图3所示，焊盘部321与绝缘基板10在厚度方向z上分开，且被密封树脂60覆盖。由此，一对输出端子32支撑于密封树脂60。此外，也可以在焊盘部321的表面实施例如银镀覆。
如图3所示，端子部322与焊盘部321相连，且从密封树脂60露出。端子部322在将半导体装置A10装配于配线基板时使用。端子部322具有基部322A及起立部322B。基部322A与焊盘部321相连，且从位于第一方向x的另一侧的密封树脂60的第一侧面63A(详情后述)沿第一方向x延伸。如图5所示，起立部322B从基部322A的第一方向x上的前端朝向在厚度方向z上多个配线层21的第一主面211朝向的侧延伸。由此，如图7～图9所示，沿着第二方向y观察，端子部322形成L字状。此外，端子部322的形状与一对输入端子31的端子部312的形状相同。此外，也可以在端子部322的表面实施例如镍镀覆。
如图3、图8、图9以及图11所示，多个半导体元件40分别与多个配线层21的第一主面211的任一个接合。沿着厚度方向z观察，多个半导体元件40分别为矩形状(在半导体装置A10中为正方形状)。多个半导体元件40均为使用以碳化硅(SiC)为主的半导体材料构成的MOSFET。此外，多个半导体元件40不限于MOSFET，也可以是包含MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor)的场效应晶体管、IGBT(Insulated GateBipolar Transistor)这样的双极性晶体管等开关元件。而且，多个半导体元件40不仅是开关元件，也可以是肖特基势垒二极管这样的整流元件。此外，在半导体装置A10的说明中，以多个半导体元件40均为n沟道型的MOSFET的情况作为对象。
如图3所示，在半导体装置A10表示的例子中，多个半导体元件40包括一对第一元件40A及一对第二元件40B。一对第一元件40A与一对第一配线层21A的第一主面211个别地接合。一对第一元件40A构成了半导体装置A10的上臂电路(高电压区域)。一对第二元件40B与一对第二配线层21B的第一主面211个别地接合。一对第二元件40B构成了半导体装置A10的下臂电路(低电压区域)。此外，多个半导体元件40的个数不限于本实施方式，能够根据半导体装置A10要求的性能自由地设定。
如图12及图13所示，多个半导体元件40分别具有第一电极41、第二电极42、栅极电极43以及绝缘膜44。
如图13所示，第一电极41在厚度方向z上位于最远离多个配线层21的第一主面211的位置。在多个半导体元件40的每一个中，在第一电极41，源极电流从该半导体元件40的内部流通。如图12所示，在半导体装置A10表示的例子中，第一电极41为被分割成四个的结构。
如图13所示，第二电极42在厚度方向z上位于最接近多个配线层21的第一主面211的位置。因此，在多个半导体元件40的每一个中，第二电极42位于与第一电极41相反的侧。在多个半导体元件40的每一个中，在第二电极42，漏极电流朝向该半导体元件40的内部流通。第二电极42利用具有导电性的接合层49接合于多个配线层21的第一主面211的任一个。即，一对半导体元件40的第二电极42利用接合层49接合于一对第一配线层21A的第一主面211。一对半导体元件40的第二电极42利用接合层49接合于一对第二配线层21B的第一主面211。由此，一对第一元件40A的第二电极42与一对第一配线层21A个别地导通。一对第二元件40B的第二电极42与一对第二配线层21B个别地导通。接合层49例如是以锡(Sn)为主成分的无铅焊料或烧成银。
如图12所示，栅极电极43在厚度方向z上位于与第一电极41大致相同的位置。在多个半导体元件40的每一个中，在栅极电极43施加用于使该半导体元件40驱动的栅极电压。栅极电极43的大小设为小于被分割成四个的第一电极41的一个部分的大小。
如图12及图13所示，绝缘膜44在厚度方向z上位于与第一电极41及栅极电极43大致相同的位置。沿着厚度方向z观察，绝缘膜44将第一电极41及栅极电极43分别包围。绝缘膜44随着远离多个配线层21的第一主面211依次层叠有例如二氧化硅(SiO2)层、氮化硅层、聚苯并恶唑(PBO)层。此外，在绝缘膜44中，也可以取代该聚苯并恶唑层而是聚酰亚胺层。
如图3及图8所示，多个第一导线501与一对第一元件40A的第一电极41和一对第二配线层21B的第一主面211接合。在半导体装置A10表示的例子中，多个第一导线501由八个构成。其中，四个第一导线501与一方的第一元件40A的第一电极41和在第二方向y上位于与该第一元件40A相邻的位置的一方的第二配线层21B的第一主面211接合。剩余的四个第一导线501与另一方的第一元件40A的第一电极41和在第二方向y上位于与该第一元件40A相邻的位置的另一方的第二配线层21B的第一主面211接合。由此，一对第一元件40A的第一电极41与一对第二配线层21B个别地导通。多个第一导线501例如由包含铝的金属构成。
如图3及图9所示，多个第二导线502与一对第二元件40B的第一电极41和第三配线层21C的第一主面211接合。在半导体装置A10表示的例子中，多个第二导线502由八个构成。其中的四个第二导线502与一方的第二元件40B的第一电极41和第三配线层21C的第一主面211接合。剩余的四个第二导线502与另一方的半导体元件40的第一电极41和第三配线层21C的第一主面211接合。由此，一对第二元件40B的第一电极41与第三配线层21C导通。多个第二导线502例如由包含铝的金属构成。
如图2～图4所示，多个栅极端子33在半导体装置A10中位于第一方向x的两侧。在半导体装置A10表示的例子中，多个栅极端子33的个数对应于多个半导体元件40的个数。在多个栅极端子33分别施加用于使多个半导体元件40的任一个驱动的栅极电压。多个栅极端子33分别具有焊盘部331及端子部332。
如图3所示，焊盘部331相对于绝缘基板10在厚度方向z上分开，且被密封树脂60覆盖。由此，多个栅极端子33支撑于密封树脂60。此外，也可以在焊盘部331的表面实施例如银镀覆。
如图3所示，端子部332与焊盘部331相连，且从密封树脂60露出。端子部332在将半导体装置A10装配于配线基板时使用。端子部332具有基部332A及起立部332B。基部332A与焊盘部331相连，且从密封树脂60的一对第一侧面63A(详情后述)的任一个沿第一方向x延伸。基部332A的第一方向x上的尺寸小于一对输入端子31的基部312A及一对输出端子32的基部322A各自的第一方向x上的尺寸。如图5及图6所示，起立部332B从基部332A的第一方向x上的前端朝向在厚度方向z上多个配线层21的第一主面211朝向的侧延伸。由此，如图7～图9所示，沿着第二方向y观察，端子部332形成L字状。此外，也可以在端子部332的表面实施例如镍镀覆。
如图3及图12所示，多个栅极导线503与多个半导体元件40的栅极电极43和多个栅极端子33的焊盘部331个别地接合。由此，多个栅极端子33与多个半导体元件40的栅极电极43个别地导通。多个栅极导线503例如由包含金或铝的金属构成。
如图3所示，与一对第一元件40A的栅极电极43导通的一对栅极端子33在半导体装置A10中位于第一方向x的另一侧。该一对栅极端子33在第二方向y上位于一对输出端子32之间。与一对第二元件40B的栅极电极43导通的一对栅极端子33在半导体装置A10中位于第一方向x的一侧。该一对栅极端子33在第二方向y上位于一对输入端子31之间。
如图2～图4所示，多个检测端子34在半导体装置A10中位于第一方向x的两侧。在半导体装置A10表示的例子中，多个检测端子34的个数对应于多个半导体元件40的个数。对多个检测端子34的每一个施加与在多个半导体元件40的任何一个的第一电极41流通的源极电流对应的电压。基于在多个检测端子34的每一个所施加的电压，在构成于装配半导体装置A10的配线基板的电路中检测在多个半导体元件40各自的第一电极41流通的源极电流。多个检测端子34分别具有焊盘部341及端子部342。
如图3所示，焊盘部341相对于绝缘基板10在厚度方向z上分开，且被密封树脂60覆盖。由此，多个检测端子34支撑于密封树脂60。此外，也可以在焊盘部341的表面实施例如银镀覆。
如图3所示，端子部342与焊盘部341相连，且从密封树脂60露出。端子部342在将半导体装置A10装配于配线基板时使用。端子部342具有基部342A及起立部342B。基部342A与焊盘部341相连，且从密封树脂60的一对第一侧面63A(详情后述)的任一个沿第一方向x延伸。基部342A的第一方向x上的尺寸小于一对输入端子31的基部312A及一对输出端子32的基部322A各自的第一方向x上的尺寸。如图5及图6所示，起立部342B从基部342A的第一方向x上的前端朝向在厚度方向z上多个配线层21的第一主面211朝向的侧延伸。由此，如图7～图9所示，沿着第二方向y观察，端子部342形成L字状。此外，也可以在端子部342的表面实施例如镍镀覆。
如图3及图12所示，多个检测导线504与多个半导体元件40的第一电极41和多个检测端子34的焊盘部341个别地接合。由此，多个检测端子34与多个半导体元件40的第一电极41个别地导通。多个检测导线504例如由包含铝的金属构成。
如图3所示，多个检测端子34分别位于与其导通的多个半导体元件40的任一个对应配置的多个栅极端子33的旁边。这两个端子在第二方向y上彼此相邻。这样，在半导体装置A10中，这两个端子为一组，与多个半导体元件40的任一个对应配置。
如图3及图10所示，第一导通部件51与一对第一配线层21A的第一主面211接合。由此，一对第一配线层21A相互导通。沿着厚度方向z观察，第一导通部件51沿第二方向y延伸，且横跨第三配线层21C。在半导体装置A10表示的例子中，第一导通部件51由多个导线构成。该多个导线例如由包含铝的金属构成。此外，第一导通部件51也可以取代该多个导线而是例如包含铜的引线。
如图3及图8所示，第二导通部件52与第一输入端子31A的焊盘部311和一方的第一配线层21A的第一主面211接合。由此，第一输入端子31A经由一对第一配线层21A及第一导通部件51与一对第一元件40A的第二电极42导通。在半导体装置A10表示的例子中，第二导通部件52由多个导线构成。该多个导线由例如包含铝的金属构成。
如图3所示，第三导通部件53与第二输入端子31B的焊盘部311和第三配线层21C的第一主面211接合。由此，第二输入端子31B经由第三配线层21C及多个第二导线502与一对第二元件40B的第一电极41导通。在半导体装置A10表示的例子中，第三导通部件53由多个导线构成。该多个导线由例如包含铝的金属构成。
如图3及图4所示，一对第四导通部件54与一对输出端子32的焊盘部321和一对第二配线层21B的第一主面211个别地接合。由此，一对输出端子32经由一对第二配线层21B与一对第二元件40B的第二电极42个别地导通。在半导体装置A10表示的例子中，一对第四导通部件54分别由多个导线构成。该多个导线由例如包含铝的金属构成。
如图8～图11所示，密封树脂60覆盖多个散热层22各自的一部分、绝缘基板10、多个配线层21以及多个半导体元件40。密封树脂60还覆盖多个第一导线501、多个第二导线502、多个栅极导线503、多个检测导线504、第一导通部件51、第二导通部件52、第三导通部件53以及一对第四导通部件54。密封树脂60由将环氧树脂作为主成分的材料构成。如图2～图7(除了图3)所示，密封树脂60具有顶面61、底面62、一对第一侧面63A、一对第二侧面63B以及一对安装孔64。
如图8～图11所示，顶面61在厚度方向z上与多个配线层21的第一主面211朝向相同侧。底面62朝向与顶面61相反的侧。如图4所示，多个散热层22的第二背面222从底面62露出。底面62包围多个散热层22的第二背面222的周围。
如图2～图6(除了图3)所示，一对第一侧面63A与顶面61及底面62双方相连，且在第一方向x上彼此分开。一对输入端子31的端子部312和与一对第二元件40B对应配置的一对栅极端子33的端子部332及一对检测端子34的端子部342从在半导体装置A10中位于第一方向x的一侧的一方的第一侧面63A露出。一对输出端子32的输出端子32和与一对第一元件40A对应配置的一对栅极端子33的端子部332及一对检测端子34的端子部342从在半导体装置A10中位于第一方向x的另一侧的另一方的第一侧面63A露出。如图2、图4以及图7所示，一对第二侧面63B与顶面61及底面62双方相连，且在第二方向y上彼此分开。一对第二侧面63B的每一个与一对第一侧面63A相连。
如图2、图4以及图10所示，一对安装孔64在厚度方向z上从顶面61到底面62贯通密封树脂60。沿着厚度方向z观察，一对安装孔64的孔缘为圆形状。一对安装孔64位于绝缘基板10的第二方向y的两侧。一对安装孔64在将半导体装置A10安装于散热器时使用。
〔第一实施方式的变形例〕
基于图14～图16，对本公开的第一实施方式的变形例的半导体装置A11进行说明。在此，为了便于理解，图14透过了密封树脂60。用假想线示出透过的密封树脂60。
半导体装置A10的具备多个连结层23的情况与上述的半导体装置A10的结构不同。
如图14～图16所示，多个连结层23在厚度方向z上相对于绝缘基板10位于与多个配线层21相反的侧。多个连结层23与绝缘基板10接合。多个连结层23是与多个散热层22相同的金属层。
如图15所示，多个连结层23的每一个将多个散热层22的至少两个相互连结。在多个连结层23的每一个中，与厚度方向z及将多个散热层22相互连结的方向双方正交的方向(以下称为“宽度方向”。)的尺寸小于与其连结的多个散热层22的该宽度方向的尺寸。
接下来，对半导体装置A10的作用效果进行说明。
半导体装置A10具备绝缘基板10、第一背面212接合于绝缘基板10的多个配线层21、第二主面221接合于绝缘基板10的多个散热层22、以及接合于多个配线层21的第一主面211的任一个的半导体元件40。沿着厚度方向z观察，多个配线层21相对于多个散热层22个别地重叠。在半导体装置A10的制造时及使用时，热传递至多个配线层21及多个散热层22。此时，绝缘基板10与多个配线层21的界面处的热变形和绝缘基板10与多个散热层22的界面处的热变形的差进一步变小。因此，能够抑制在绝缘基板10产生的翘曲。因此，根据半导体装置A10，能够避免散热性的降低，并且实现在绝缘基板10产生的翘曲的抑制。
多个配线层21各自的厚度t1大于绝缘基板10的厚度t0。由此，能够使相对于多个配线层21的厚度方向z正交的方向上的热阻降低。
多个散热层22各自的厚度t2大于绝缘基板10的厚度t0。由此，能够使相对于多个散热层22的厚度方向z正交的方向上的热阻降低。
沿着厚度方向z观察，互相重叠的多个配线层21各自的形状和多个散热层22各自的形状均相同。由此，相对于绝缘基板10与多个配线层21的界面处的热变形的分布，能够抑制绝缘基板10与多个散热层22的界面处的热变形的分布的不均。
在半导体装置A10中，沿着厚度方向z观察，多个散热层22的第二端面223的位置与多个配线层21的第一端面213的位置相同。由此，能够使绝缘基板10与多个配线层21的界面处的热变形的分布和绝缘基板10与多个散热层22的界面处的热变形的分布大致一致。
半导体装置A10还具备覆盖多个散热层22的一部分、绝缘基板10、多个配线层21以及半导体元件40的密封树脂60。多个散热层22的第二背面222从密封树脂60露出。由此，能够避免半导体装置A10的散热性的降低。
沿着厚度方向z观察，多个配线层21及多个散热层22均位于比绝缘基板10的周缘靠内方。由此，绝缘基板10的周缘及其附近为被密封树脂60覆盖的结构。因此，即使在多个散热层22的第二背面222从密封树脂60露出的状态下，也能够更有效地防止绝缘基板10从密封树脂60脱落。
在半导体装置A11中，还具备在厚度方向z上相对于绝缘基板10位于与多个配线层21相反的侧的连结层23。连结层23与绝缘基板10接合，且将多个散热层22的至少两个相互连结。由此，能够使多个散热层22的热分布更加均匀。
〔第二实施方式〕
基于图17～图24，对本公开的第二实施方式的半导体装置A20进行说明。在这些图中，对上述的半导体装置A10的相同或类似的要素标注相同的符号，并省略重复的说明。在此，为了便于理解，图17透过了密封树脂60。用假想线示出了透过的密封树脂60。
就半导体装置A20而言，多个配线层21及多个散热层22的结构与上述的半导体装置A10中的它们的结构不同。
如图19～图22所示，多个散热层22的多个第二端面223的至少任一个位于比多个配线层21的多个第一端面213的至少任一个靠外方。在半导体装置A20表示的例子中，一对第一散热层22A及一对第二散热层22B各自的多个第二端面223的至少任一个位于比与它们对应的一对第一配线层21A及一对第二配线层21B各自的多个第一端面213的至少任一个靠外方。此外，在一对第一配线层21A及一对第二配线层21B接合有多个半导体元件40。
如图19及图20所示，在一对第一配线层21A及一对第二配线层21B和与它们对应的一对第一散热层22A及一对第二散热层22B中，多个第二端面223包含的一对第二面223A的至少任一个位于比多个第一端面213包含的一对第一面213A的至少任一个靠外方。如图23所示，在半导体装置A20中，沿着厚度方向z观察，一对第二面223A的一方的位置与最接近该第二面223A的一对第一面213A的任一个的位置相同。同时，一对第二面223A的另一方位于比最接近该第二面223A的一对第一面213A的任一个靠外方。
图23所示的一对第一面213A的任一个与相对于该面位于外方的一对第二面223A的任一个的第一方向x的最小距离Lx具有以下的关系。最小距离Lx为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第二面223A的散热层的厚度t2相加得到的值以上。即，Lx≥t0+t2。此外，最小距离Lx为从一对第一面213A的任一个与第一背面212的边界214A至相对于该第一面213A位于外方的一对第二面223A的任一个与第二背面222的边界224A的第一方向x上的距离。由此，相对于从边界214A向斜下方延伸且与第一背面212所成的角度为45°的倾斜面S1，边界224A整体通过倾斜面S1，或者位于比倾斜面S1靠外方。
如图21及图22所示，在一对第一配线层21A及一对第二配线层21B和与它们对应的一对第一散热层22A及一对第二散热层22B中，多个第二端面223含有的一对第四面223B的至少任一个位于比多个第一端面213含有的一对第三面213B的至少任一个靠外方。如图24所示，在半导体装置A20中，沿着厚度方向z观察，一对第四面223B的一方的位置与最接近该第四面223B的一对第三面213B的任一个的位置相同。同时，一对第四面223B的另一方位于比最接近该第四面223B的一对第三面213B的任一个靠外方。
图24所示的一对第三面213B的任一个与相对于该面位于外方的一对第四面223B的任一个的第二方向y上的最小距离Ly具有以下的关系。最小距离Ly为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第四面223B的散热层的厚度t2相加得到的值以上。即，Ly≥t0+t2。此外，最小距离Ly为从一对第三面213B的任一个与第一背面212的边界214B至相对于该第三面213B位于外方的一对第四面223B的任一个与第二背面222的边界224B的第二方向y上的距离。由此，相对于从边界214B向斜下方延伸且与第一背面212所成的角度为45°的倾斜面S2，边界224B整体通过倾斜面S2，或者位于比倾斜面S2靠外方。
接下来，对半导体装置A20的作用效果进行说明。
半导体装置A20具备绝缘基板10、第一背面212接合于绝缘基板10的多个配线层21、第二主面221接合于绝缘基板10的多个散热层22、以及接合于多个配线层21的第一主面211的任一个的半导体元件40。沿着厚度方向z观察，多个配线层21相对于多个散热层22个别地重叠。因此，通过半导体装置A20，也能够避免散热性的降低，并且实现在绝缘基板10产生的翘曲的抑制。
多个配线层21的第一端面213包括在第一方向x上彼此分开的一对第一面213A。多个散热层22的第二端面223包括在第一方向x上彼此分开的一对第二面223A。在半导体装置A20中，沿着厚度方向z观察，一对第二面223A的一方的位置与最接近该第二面223A的一对第一面213A的任一个的位置相同。同时，一对第二面223A的另一方位于比最接近该第二面223A的一对第一面213A的任一个靠外方。
在此，参照图23，沿着第二方向y观察，从多个配线层21经由绝缘基板10传递到多个散热层22的第二主面221的热在多个散热层22的内部以大致沿着倾斜面S1的状态扩散。在半导体装置A20中，最接近该另一方的第二面223A的一对第一面213A的任一个与位于比该面靠外方的该另一方的第二面223A的第一方向x上的最小距离Lx为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第二面223A的散热层的厚度t2相加得到的值以上。由此，能够使多个散热层22的第一方向x上的热阻更有效地降低。
多个配线层21的第一端面213包括在第二方向y上彼此分开的一对第三面213B。多个散热层22的第二端面223包括在第二方向y上彼此分开的一对第四面223B。在半导体装置A20中，沿着厚度方向z观察，一对第四面223B的一方的位置与最接近该第四面223B的一对第三面213B的任一个的位置相同。同时，一对第四面223B的另一方位于比最接近该第四面223B的一对第三面213B的任一个靠外方。
在此，参照图24，沿着第一方向x观察，从多个配线层21经由绝缘基板10传递到多个散热层22的第二主面221的热在多个散热层22的内部以大致沿着倾斜面S2的状态扩散。在半导体装置A20中，最接近该另一方的第四面223B的一对第三面213B的任一个与位于比该面靠外方的该另一方的第四面223B的第二方向y上的最小距离Ly为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第四面223B的散热层的厚度t2相加得到的值以上。由此，能够使多个散热层22的第二方向y上的热阻更有效地降低。
〔第三实施方式〕
基于图25～图32，对本公开的第三实施方式的半导体装置A30进行说明。在这些图中，对上述的半导体装置A10的相同或类似的要素标注相同的符号，并省略重复的说明。在此，为了便于理解，图25透过了密封树脂60。用假想线示出了透过的密封树脂60。
就半导体装置A30而言，多个配线层21及多个散热层22的结构与上述的半导体装置A10中的它们的结构不同。
如图27～图30所示，多个散热层22的多个第二端面223的至少任一个位于比多个配线层21的多个第一端面213的至少任一个靠外方。在半导体装置A30表示的例子中，一对第一散热层22A及一对第二散热层22B各自的多个第二端面223的任一个位于比与它们对应的一对第一配线层21A及一对第二配线层21B各自的多个第一端面213的任一个靠外方。此外，在一对第一配线层21A及一对第二配线层21B接合有多个半导体元件40。
如图27及图28所示，在一对第一配线层21A及一对第二配线层21B和与它们对应的一对第一散热层22A及一对第二散热层22B中，多个第二端面223包含的一对第二面223A位于比多个第一端面213包含的一对第一面213A靠外方。
图31所示的一对第一面213A的每一个与相对于该面位于外方的一对第二面223A的任一个的第一方向x上的最小距离Lx具有以下的关系。最小距离Lx为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第二面223A的散热层的厚度t2相加得到的值以上。即，Lx≥t0+t2。此外，最小距离Lx为从一对第一面213A的每一个与第一背面212的边界214A至一对第二面223A的每一个与第二背面222的边界224A的第一方向x上的距离。由此，相对于从边界214A向斜下方延伸且与第一背面212所成的角度为45°的倾斜面S1，边界224A整体通过倾斜面S1，或者位于比倾斜面S1靠外方。
如图29及图30所示，在一对第一配线层21A及一对第二配线层21B和与它们对应的一对第一散热层22A及一对第二散热层22B中，多个第二端面223包含的一对第四面223B位于比多个第一端面213包含的一对第三面213B靠外方。
图32所示的一对第三面213B的每一个与相对于该面位于外方的一对第四面223B的任一个的第二方向y上的最小距离Ly具有以下的关系。最小距离Ly为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第四面223B的散热层的厚度t2相加得到的值以上。即，Ly≥t0+t2。此外，最小距离Ly为从一对第三面213B的每一个与第一背面212的边界214B至一对第四面223B的每一个与第二背面222的边界224B的第二方向y上的距离。由此，相对于从边界214B向斜下方延伸且与第一背面212所成的角度为45°的倾斜面S2，边界224B整体通过倾斜面S2，或者位于比倾斜面S2靠外方。
接下来，对半导体装置A30的作用效果进行说明。
半导体装置A30具备绝缘基板10、第一背面212接合于绝缘基板10的多个配线层21、第二主面221接合于绝缘基板10的多个散热层22、以及接合于多个配线层21的第一主面211的任一个的半导体元件40。沿着厚度方向z观察，多个配线层21相对于多个散热层22个别地重叠。因此，通过半导体装置A30，也能够避免散热性的降低，并且实现在绝缘基板10产生的翘曲的抑制。
多个配线层21的第一端面213包括在第一方向x上彼此分开的一对第一面213A。多个散热层22的第二端面223包括在第一方向x上彼此分开的一对第二面223A。在半导体装置A30中，一对第二面223A位于比一对第一面213A靠外方。
在此，参照图31，沿着第二方向y观察，从多个配线层21经由绝缘基板10传递到多个散热层22的第二主面221的热在多个散热层22的内部以大致沿着倾斜面S1的状态扩散。在半导体装置A30中，一对第一面213A的任一个与位于比该面靠外方的一对第二面223A的任一个的第一方向x上的最小距离Lx为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第二面223A的散热层的厚度t2相加得到的值以上。由此，能够使多个散热层22的第一方向x上的热阻比半导体装置A20更有效地降低。
多个配线层21的第一端面213包括在第二方向y上彼此分开的一对第三面213B。多个散热层22的第二端面223包括在第二方向y上彼此分开的一对第四面223B。在半导体装置A30中，一对第四面223B位于比一对第三面213B靠外方。
在此，参照图32，沿着第一方向x观察，从多个配线层21经由绝缘基板10传递到多个散热层22的第二主面221的热在多个散热层22的内部以大致沿着倾斜面S2的状态扩散。在半导体装置A30中，一对第三面213B的每一个与位于比该面靠外方的一对第四面223B的任一个的第二方向y上的最小距离Ly为将绝缘基板10的厚度t0和多个散热层22中的具有该一对第四面223B的散热层的厚度t2相加得到的值以上。由此，能够使多个散热层22的第二方向y上的热阻比半导体装置A20更有效地降低。
本公开不限于上述的实施方式。本公开的各部分的具体结构自如地进行各种设计变更。
本公开的各种实施方式可以限定为以下的附记。
附记1.一种半导体装置，其具备：
绝缘基板；
多个配线层，其具有在厚度方向上彼此朝向相反侧的第一主面及第一背面，且上述第一背面接合于上述绝缘基板；
多个散热层，其具有在上述厚度方向上与上述第一主面朝向相同的侧的第二主面及朝向与上述第二主面相反的侧的第二背面，并且在上述厚度方向上相对于上述绝缘基板位于与上述多个配线层相反的侧，且上述第二主面接合于上述绝缘基板；
半导体元件，其接合于上述多个配线层的上述第一主面的任一个；以及
密封树脂，其覆盖上述绝缘基板、上述多个配线层以及上述半导体元件，
沿着上述厚度方向观察，上述多个配线层相对于上述多个散热层个别地重叠。
附记2.根据附记1记载的半导体装置，其中，
上述多个配线层各自的厚度大于上述绝缘基板的厚度。
附记3.根据附记2记载的半导体装置，其中，
上述多个散热层各自的厚度大于上述绝缘基板的厚度。
附记4.根据附记2或3记载的半导体装置，其中，
沿着上述厚度方向观察，互相重叠的上述多个配线层的每一个的形状和上述多个散热层的每一个的形状均相同。
附记5.根据附记4记载的半导体装置，其中，
上述多个配线层分别具有与上述第一主面及上述第一背面双方相连的多个第一端面，
上述多个散热层分别具有与上述第二主面及上述第二背面双方相连的多个第二端面，
沿着上述厚度方向观察，上述多个第二端面的位置与上述多个第一端面的位置相同。
附记6.根据附记4记载的半导体装置，其中，
上述多个配线层分别具有与上述第一主面及上述第一背面双方相连的多个第一端面，
上述多个散热层分别具有与上述第二主面及上述第二背面双方相连的多个第二端面，
上述多个第二端面的至少任一个位于比上述多个第一端面的至少任一个靠外方。
附记7.根据附记6记载的半导体装置，其中，
上述多个第一端面包括在相对于上述厚度方向正交的第一方向上彼此分开的一对第一面，
上述多个第二端面包括在上述第一方向上彼此分开的一对第二面，
上述一对第二面的至少任一个位于比上述一对第一面的至少任一个靠外方。
附记8.根据附记7记载的半导体装置，其中，
上述一对第一面的任一个与相对于该面位于外方的上述一对第二面的任一个的上述第一方向上的最小距离为将上述绝缘基板的厚度和上述多个散热层中的具有上述一对第二面的散热层的厚度相加得到的值以上。
附记9.根据附记8记载的半导体装置，其中，
沿着上述厚度方向观察，上述一对第二面的一方的位置与最接近该第二面的上述一对第一面的任一个的位置相同，
上述一对第二面的另一方位于比最接近该第二面的上述一对第一面的任一个靠外方。
附记10.根据附记8记载的半导体装置，其中，
上述一对第二面位于比上述一对第一面靠外方。
附记11.根据附记7～10中任一项记载的半导体装置，其中，
上述多个第一端面包括在相对于上述厚度方向及上述第一方向双方正交的第二方向上彼此分开的一对第三面，
上述多个第二端面包括在上述第二方向上彼此分开的一对第四面，
上述一对第四面的至少任一个位于比上述一对第三面的至少任一个靠外方。
附记12.根据附记11记载的半导体装置，其中，
上述一对第三面的任一个与相对于该面位于外方的上述一对第四面的任一个的上述第二方向上的最小距离为将上述绝缘基板的厚度和上述多个散热层中的具有上述一对第四面的散热层的厚度相加得到的值以上。
附记13.根据附记12记载的半导体装置，其中，
沿着上述厚度方向观察，上述一对第四面的一方的位置与最接近该第四面的上述一对第三面的任一个的位置相同，
上述一对第四面的另一方位于比最接近该第四面的上述一对第三面的任一个靠外方。
附记14.根据附记12记载的半导体装置，其中，
上述一对第四面位于比上述一对第三面靠外方。
附记15.根据附记1～14中任一项记载的半导体装置，其中，
上述多个散热层的一部分被上述密封树脂覆盖，
上述多个散热层的上述第二背面从上述密封树脂露出。
附记16.根据附记15记载的半导体装置，其中，
沿着上述厚度方向观察，上述多个配线层及上述多个散热层均位于比上述绝缘基板的周缘靠内方。
附记17.根据附记1～16中任一项记载的半导体装置，其中，
还具备连结层，该连结层在上述厚度方向上相对于上述绝缘基板位于与上述多个配线层相反的侧，
上述连结层与上述绝缘基板接合，且将上述多个散热层的至少两个相互连结。

Claims (17)

1.一种半导体装置，其特征在于，具备：
绝缘基板；
多个配线层，其具有在厚度方向上彼此朝向相反侧的第一主面及第一背面，且上述第一背面接合于上述绝缘基板；
多个散热层，其具有在上述厚度方向上与上述第一主面朝向相同的侧的第二主面及朝向与上述第二主面相反的侧的第二背面，并且在上述厚度方向上相对于上述绝缘基板位于与上述多个配线层相反的侧，且上述第二主面接合于上述绝缘基板；
半导体元件，其接合于上述多个配线层的上述第一主面的任一个；以及
密封树脂，其覆盖上述绝缘基板、上述多个配线层以及上述半导体元件，
沿着上述厚度方向观察，上述多个配线层相对于上述多个散热层个别地重叠。
2.根据权利要求1所述的半导体装置，其特征在于，
上述多个配线层各自的厚度大于上述绝缘基板的厚度。
3.根据权利要求2所述的半导体装置，其特征在于，
上述多个散热层各自的厚度大于上述绝缘基板的厚度。
4.根据权利要求2或3所述的半导体装置，其特征在于，
沿着上述厚度方向观察，互相重叠的上述多个配线层的每一个的形状和上述多个散热层的每一个的形状均相同。
5.根据权利要求4所述的半导体装置，其特征在于，
上述多个配线层分别具有与上述第一主面及上述第一背面双方相连的多个第一端面，
上述多个散热层分别具有与上述第二主面及上述第二背面双方相连的多个第二端面，
沿着上述厚度方向观察，上述多个第二端面的位置与上述多个第一端面的位置相同。
6.根据权利要求4所述的半导体装置，其特征在于，
上述多个配线层分别具有与上述第一主面及上述第一背面双方相连的多个第一端面，
上述多个散热层分别具有与上述第二主面及上述第二背面双方相连的多个第二端面，
上述多个第二端面的至少任一个位于比上述多个第一端面的至少任一个靠外方。
7.根据权利要求6所述的半导体装置，其特征在于，
上述多个第一端面包括在相对于上述厚度方向正交的第一方向上彼此分开的一对第一面，
上述多个第二端面包括在上述第一方向上彼此分开的一对第二面，
上述一对第二面的至少任一个位于比上述一对第一面的至少任一个靠外方。
8.根据权利要求7所述的半导体装置，其特征在于，
上述一对第一面的任一个与相对于该面位于外方的上述一对第二面的任一个的上述第一方向上的最小距离为将上述绝缘基板的厚度和上述多个散热层中的具有上述一对第二面的散热层的厚度相加得到的值以上。
9.根据权利要求8所述的半导体装置，其特征在于，
沿着上述厚度方向观察，上述一对第二面的一方的位置与最接近该第二面的上述一对第一面的任一个的位置相同，
上述一对第二面的另一方位于比最接近该第二面的上述一对第一面的任一个靠外方。
10.根据权利要求8所述的半导体装置，其特征在于，
上述一对第二面位于比上述一对第一面靠外方。
11.根据权利要求7～10中任一项所述的半导体装置，其特征在于，
上述多个第一端面包括在相对于上述厚度方向及上述第一方向双方正交的第二方向上彼此分开的一对第三面，
上述多个第二端面包括在上述第二方向上彼此分开的一对第四面，
上述一对第四面的至少任一个位于比上述一对第三面的至少任一个靠外方。
12.根据权利要求11所述的半导体装置，其特征在于，
上述一对第三面的任一个与相对于该面位于外方的上述一对第四面的任一个的上述第二方向上的最小距离为将上述绝缘基板的厚度和上述多个散热层中的具有上述一对第四面的散热层的厚度相加得到的值以上。
13.根据权利要求12所述的半导体装置，其特征在于，
沿着上述厚度方向观察，上述一对第四面的一方的位置与最接近该第四面的上述一对第三面的任一个的位置相同，
上述一对第四面的另一方位于比最接近该第四面的上述一对第三面的任一个靠外方。
14.根据权利要求12所述的半导体装置，其特征在于，
上述一对第四面位于比上述一对第三面靠外方。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，
上述多个散热层的一部分被上述密封树脂覆盖，
上述多个散热层的上述第二背面从上述密封树脂露出。
16.根据权利要求15所述的半导体装置，其特征在于，
沿着上述厚度方向观察，上述多个配线层及上述多个散热层均位于比上述绝缘基板的周缘靠内方。
17.根据权利要求1～16中任一项所述的半导体装置，其特征在于，
还具备连结层，该连结层在上述厚度方向上相对于上述绝缘基板位于与上述多个配线层相反的侧，
上述连结层与上述绝缘基板接合，且将上述多个散热层的至少两个相互连结。
CN202080008651.9A 2019-01-16 2020-01-10 半导体装置 Active CN113287195B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019004916 2019-01-16
JP2019-004916 2019-01-16
PCT/JP2020/000612 WO2020149225A1 (ja) 2019-01-16 2020-01-10 半導体装置

Publications (2)

Publication Number Publication Date
CN113287195A true CN113287195A (zh) 2021-08-20
CN113287195B CN113287195B (zh) 2023-11-10

Family

ID=71614440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080008651.9A Active CN113287195B (zh) 2019-01-16 2020-01-10 半导体装置

Country Status (3)

Country Link
JP (1) JP7365368B2 (zh)
CN (1) CN113287195B (zh)
WO (1) WO2020149225A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424026B2 (ja) 2019-12-13 2024-01-30 三菱マテリアル株式会社 絶縁回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031718A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2009158787A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 電力半導体装置
EP2284883A1 (en) * 2008-04-25 2011-02-16 Kyocera Corporation Heat dissipating base body and electronic device using the same
US20150327360A1 (en) * 2012-06-13 2015-11-12 Osram Opto Semiconductors Gmbh Mounting carrier and method of mounting a mounting carrier on a connecting carrier

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332823A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2002343911A (ja) * 2001-05-16 2002-11-29 Hitachi Metals Ltd 基 板
JP3793562B2 (ja) * 2001-09-27 2006-07-05 京セラ株式会社 セラミック回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031718A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2009158787A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 電力半導体装置
EP2284883A1 (en) * 2008-04-25 2011-02-16 Kyocera Corporation Heat dissipating base body and electronic device using the same
US20150327360A1 (en) * 2012-06-13 2015-11-12 Osram Opto Semiconductors Gmbh Mounting carrier and method of mounting a mounting carrier on a connecting carrier

Also Published As

Publication number Publication date
JP7365368B2 (ja) 2023-10-19
WO2020149225A1 (ja) 2020-07-23
CN113287195B (zh) 2023-11-10
JPWO2020149225A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US7271477B2 (en) Power semiconductor device package
JP7267930B2 (ja) 半導体装置
US20220319975A1 (en) Semiconductor device
US9159715B2 (en) Miniaturized semiconductor device
JP7267716B2 (ja) 半導体装置
US20230299036A1 (en) Semiconductor device
US20230207440A1 (en) Semiconductor device
CN113906554A (zh) 半导体装置
US20240014193A1 (en) Semiconductor device
US11996344B2 (en) Semiconductor device
CN113287195B (zh) 半导体装置
US11955440B2 (en) Semiconductor device with detection conductor
JP2021064707A (ja) 半導体モジュール
JP2020077694A (ja) 半導体装置
WO2022019023A1 (ja) 半導体装置
US20220084900A1 (en) Semiconductor device
WO2023120353A1 (ja) 半導体装置
WO2023112662A1 (ja) 半導体モジュールおよび半導体装置
US12002794B2 (en) Semiconductor device
WO2023218943A1 (ja) 半導体装置
US20220102264A1 (en) Semiconductor device
WO2022264833A1 (ja) 半導体装置
WO2023149257A1 (ja) 半導体装置
US20220165719A1 (en) Semiconductor device
WO2024106219A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant