CN101359606B - 在半导体连接垫上的金属凸块形成方法 - Google Patents

在半导体连接垫上的金属凸块形成方法 Download PDF

Info

Publication number
CN101359606B
CN101359606B CN2007101376657A CN200710137665A CN101359606B CN 101359606 B CN101359606 B CN 101359606B CN 2007101376657 A CN2007101376657 A CN 2007101376657A CN 200710137665 A CN200710137665 A CN 200710137665A CN 101359606 B CN101359606 B CN 101359606B
Authority
CN
China
Prior art keywords
metal
layer
connection gasket
metal layer
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN2007101376657A
Other languages
English (en)
Other versions
CN101359606A (zh
Inventor
俞宛伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2007101376657A priority Critical patent/CN101359606B/zh
Publication of CN101359606A publication Critical patent/CN101359606A/zh
Application granted granted Critical
Publication of CN101359606B publication Critical patent/CN101359606B/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及在半导体连接垫上的金属凸块形成方法，其主要是在已完成凸块下金属层(under bump metallurgy，UBM)的半导体组件，先借着绝缘胶膜将金属箔热压合至具有凸块下金属层的半导体组件之上，再在该凸块下金属层上形成导孔，并利用无电解沉镀及电镀在此导孔中形成金属凸块。如此，就可利用电镀形成各种高导电性金属的金属凸块，而不仅限于常用的金或锡铅，并且在形成凸块时，绝缘胶膜也可保护连接垫。

Description

在半导体连接垫上的金属凸块形成方法
技术领域
本发明是关于一种金属凸块形成方法，尤其是在半导体连接垫上的金属凸块形成方法。
背景技术
为了让半导体组件能够进行覆晶封装，在芯片上必须要具有凸块电极。凸块电极可大致分为两个部分，其一为凸块下金属层(under bump metallurgy，UBM)，而另一为金属凸块本身。
凸块下金属层则通常包含三层金属，即可由黏附层(adhesion layer)、阻障层(barrier layer)、接合层所组成。这其中，黏附层的材质可为铝或铬；阻障层的材质可为铜、铅、铂；接合层的材质可为金。上述金属凸块的材质可大致分成锡铅凸块与金凸块(go1d Bump)这两大类。
在凸块下金属层上形成锡铅凸块，主要采用电镀法与印刷法这两大类。在电镀法中，先在凸块下金属层之上形成图案化(即经曝光显影后)的抗电镀膜，然后基于抗电镀膜而在凸块下金属层电镀出锡铅凸块。若是采用印刷法时，则先利用钢板将锡膏印刷在凸块下金属层上，然后利用热烧熔该锡膏，而使其固化成金属凸块。然而，不论是电镀法与印刷法所形成的锡铅凸块，都存在着气泡多极容易脱落等问题，而导致制程良率偏低。
若是为了符合后续制程(例如TCP、COG)的需要，则会利用类似于电镀锡铅凸块的电镀手段，而在凸块下金属层上电镀出金凸块。另一种方法，可利用特制打线机，在凸块下金属层上重复进行数次打球(先将金线烧结成圆球状)，直到金凸块的高度符合需求为止。然而，金凸块本身材料成本偏高，无法普及。
发明内容
本发明的主要目的在于提供一种在半导体连接垫上的金属凸块形成方法，借着从多种可选择的金属材料中，选择其中一种或多种金属材料，并利用无电解沉镀及电镀在芯片上形成金属凸块，以便进行下一阶段的封装或组装，并且芯片与凸块之间的结合处，除了有金属本身的结合力以外，还有绝缘胶膜所具有的粘着性结合力，而提供了更稳固的结合方式。
基于上述目的，本发明在半导体连接垫上的金属凸块形成方法，其主要是在已完成凸块下金属层(under bump metallurgy，UBM)的半导体组件，先借着绝缘胶膜将金属箔热压合至具有凸块下金属层的半导体组件之上，再在该凸块下金属层上形成导孔，并利用无电解沉镀及电镀在此导孔上形成金属凸块。如此，就可利用无电解沉镀及电镀形成各种高导电性金属的金属凸块，而不仅限于金及锡铅，并且在形成凸块时，绝缘胶膜也可保护连接垫与金属凸块的结合。
关于本发明的优点与精神可以借由以下的发明详述及附图得到进一步的了解。
附图说明
图1A～1H是本发明在半导体连接垫上的金属凸块形成方法的示意图。
主要元件符号说明：
10半导体组件
12连接垫
14保护层
16凸块下金属层
18绝缘胶膜
20金属箔
22导孔
24无电解金属层
26抗电镀膜
28金属凸块
具体实施方式
请参阅图1A～1H，图1A～1H是本发明在半导体连接垫上的金属凸块形成方法的示意图。这其中，图1A所示的结构属于已知技术，而图1B～1H所示的步骤则属本发明的主要步骤。如图1A图所示，在半导体组件10上具有连接垫12、保护层14(其覆盖于半导体组件10上且保持曝露出连接垫12)、凸块下金属层16(under bump metallurgy，UBM)(覆盖住连接垫12)。这其中，保护层14可选择性施作。
本发明金属凸块形成方法，其主要针对如图1A所示的已在连接垫12表面完成凸块下金属层16(underbump metallurgy，UBM)的半导体组件10，先借着如图1B所示依序将金属箔20、绝缘胶膜18组合至具有凸块下金属层16的半导体组件10之上，如图1C所示。接着，再如图1D所示在凸块下金属层16上形成导孔22，并利用无电解沉镀及电镀在此导孔22上形成金属凸块28(可为金、银、铜、锡、铅或其它高导电性金属)，如图1G所示。如此，不但可从多种可选择的金属材料中，选择其中一种或多种金属材料，并利用无电解沉镀及电镀在半导体组件10上形成金属凸块28，以便进行下一阶段的封装或组装，并且半导体组件10与金属凸块28之间的结合处，除了有金属凸块28与凸块下金属层16之间的金属本身的结合力以外，还有绝缘胶膜18对半导体组件10表面及金属凸块28所具有的粘着性结合力，而提供了更稳固的结合方式。
在某段温度区间中，上述绝缘胶膜18为液态状或暂时固态状，以便如图1C所示将其覆盖并粘着到半导体组件10之上。然后，以预定时间对着绝缘胶膜18施加足够的热量与压力，使得原本处于液态或暂时固态状的绝缘胶膜18被固化成永久固态状，而使绝缘胶膜18紧密地结合至半导体组件10表面上。
在上述制程中，绝缘胶膜18可先覆盖在金属箔20上，再贴合在半导体组件10上，或先在半导体组件10上覆盖绝缘胶膜18再粘接金属箔20。绝缘胶膜可为液态或暂时固态状。若选用具有暂时固态状的绝缘胶膜18，于加温加压过程中，绝缘胶膜18应具由暂时固态转成液态再转成永久固态的特性，以保证与半导体组件10的接合。
当如上所述完成了固化绝缘胶膜18之后，以及在电镀形成金属凸块28之前，还需如图1D所示对准凸块下金属层16，利用雷射或化学蚀刻去除金属箔20，再以雷射或曝光显影去除绝缘胶膜18，直到曝露出凸块下金属层16并形成导孔22，然后利用无电解沉镀或离子溅镀在至少包括导孔22的壁面上形成薄金属层24(例如化学铜)，如图1E所示。为增加可靠性可接着在无电解金属层上镀上一层金属，然后在金属箔20上形成抗电镀膜26，如图1F所示。抗电镀膜26未遮蔽住具有无电解金属层24的导孔22。最后，利用金属箔20、无电解金属层24来传递电镀电流至凸块下金属层16，而在凸块下金属层16上电镀出金属凸块28，如图1G所示。视后制程需要金属凸块可控制为实心金属凸块或空心金属凸块，其形状可为圆柱、方柱、三角形柱、菱形柱、星形柱、多角形柱或上述形状的结合形柱。接着，如图1H所示，去除抗电镀膜26，以及利用雷射或化学蚀刻完全去除金属箔20，即完成金属凸点的制造，抗电镀膜的厚度选择因所需金属凸块高度要求而定。
若采用先覆盖绝缘胶膜18于半导体组件10上，再黏贴金属箔20流程，也可先将绝缘胶膜固化后，以雷射或曝光显影先在凸块下金属层16上方形成导孔22，再黏贴金属箔20并进行后续工艺如上节所述，或以无电解沉镀或离子溅镀在绝缘胶膜18及导孔22孔璧形成薄金属层24，再以电镀加厚薄金属层24至导电良好，然后在金属层上覆盖抗电镀膜26。此抗电镀膜需暴露出导孔26，再进行电镀在凸块下金属层16上长出金属凸块28。
在形成导孔22时，需先获知凸块下金属层16的位置。在分析方法中，可先借着检视半导体组件10背面的预留光学点位置，以及此光学点与连接垫12的坐标关系而获知凸块下金属层16的位置。另外也可以X射线仪器穿透金属箔20直接检视凸块下金属层16的位置或检视半导体组件10预留的光学点位置，并借着此光学点与连接垫12的坐标关系而获得凸块下金属层16的位置。
借由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范畴内。

Claims (9)

1.一种在半导体连接垫上的金属凸块形成方法，该形成方法包括：
提供具有连接垫的半导体组件；
在该半导体组件的连接垫上形成凸块下金属层(under bump metallurgy，UBM)；
依序将金属箔、绝缘胶膜组合至具有该凸块下金属层的该半导体组件之上；
对准该半导体组件的该凸块下金属层，去除在该凸块下金属层上的该金属箔、该绝缘胶膜，直到曝露出该凸块下金属层；
在至少包括曝露出该凸块下金属层的导孔的壁面上形成无电解金属层，也可再加一层金属层；
在该金属箔上形成抗电镀膜，该抗电镀膜未遮蔽住具有该无电解金属层的导孔；
利用该金属箔、该无电解金属层来传递电镀电流至该凸块下金属层，而在该凸块下金属层上电镀出金属凸块；以及
去除该抗电镀膜、该金属箔。
2.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，该半导体组件为集成电路、晶体管、闸流体或二极管等。
3.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，该凸块下金属层可由黏附层(adhesion layer)、阻障层(barrier layer)、接合层所组成。
4.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，黏附层的材质为铝或铬；阻障层的材质可为铜、铅、铂；接合层的材质可为金。
5.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，该金属箔的材质为铜箔、铝箔或锡箔。
6.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，该无电解金属层的材质为化学铜或无电解镍。
7.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，该金属凸块的材质为金、银、铜、锡、铅或其它高导电性金属。
8.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，该金属凸块为实心金属凸块或空心金属凸块。
9.如权利要求1所述的在半导体连接垫上的金属凸块形成方法，其中，该金属凸块的形状可为圆柱、方柱、三角形柱、菱形柱、星形柱、多角形柱或以上的结合形柱。
CN2007101376657A 2007-07-31 2007-07-31 在半导体连接垫上的金属凸块形成方法 Withdrawn - After Issue CN101359606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101376657A CN101359606B (zh) 2007-07-31 2007-07-31 在半导体连接垫上的金属凸块形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101376657A CN101359606B (zh) 2007-07-31 2007-07-31 在半导体连接垫上的金属凸块形成方法

Publications (2)

Publication Number Publication Date
CN101359606A CN101359606A (zh) 2009-02-04
CN101359606B true CN101359606B (zh) 2010-06-16

Family

ID=40332006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101376657A Withdrawn - After Issue CN101359606B (zh) 2007-07-31 2007-07-31 在半导体连接垫上的金属凸块形成方法

Country Status (1)

Country Link
CN (1) CN101359606B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
CN1700460A (zh) * 2004-05-20 2005-11-23 恩益禧电子股份有限公司 半导体器件
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
CN1700460A (zh) * 2004-05-20 2005-11-23 恩益禧电子股份有限公司 半导体器件
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps

Also Published As

Publication number Publication date
CN101359606A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
US7713860B2 (en) Method of forming metallic bump on I/O pad
CN101582386B (zh) 在半导体元件形成金属凸块与密封的方法
US20110086505A1 (en) Metallic bump structure without under bump metallurgy and a manufacturing method thereof
US20110067908A1 (en) Method for producing a printed circuit board and use and printed circuit board
CN101764113B (zh) 半导体元件的线路面的连接垫上的金属凸块结构及形成方法
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
JP5221615B2 (ja) 撮像装置およびその製造方法
TW200832643A (en) Under bump metallurgy structure of a package and method of making same
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
TW200302529A (en) Flip chip type semiconductor device and method of manufacturing the same
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
US9913378B2 (en) Electronic sub-assembly, a method for manufacturing the same, and a printed circuit board with electronic sub-assembly
CN102881607A (zh) 一种新型焦平面阵列电互连工艺
TW200926362A (en) Structure of chip and process thereof and structure of flip chip package and process thereof
CN106206505A (zh) 半导体装置以及半导体装置的制造方法
US20140137989A1 (en) Method for Manufacturing Ni/In/Sn/Cu Multilayer Structure
JP2015523145A5 (zh)
TW200845321A (en) Semiconductor package substrate structure and manufacturing method thereof
TW200908264A (en) Package substrate having electrical connection structure and method for fabricating the same
JP2012019086A (ja) ヒートシンクおよびその製造方法並びに半導体レーザ装置
CN101359606B (zh) 在半导体连接垫上的金属凸块形成方法
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP6533066B2 (ja) 電子装置
CN101720490A (zh) 用于碲化镉部件的电触点
CN104882429B (zh) 用于非贵金属接合搭接垫的薄NiB或CoB封盖层

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090204

Assignee: Xin Qiang Electronics (Qingyuan) Co., Ltd.

Assignor: Yu Wanling

Contract record no.: 2013990000433

Denomination of invention: Forming method for metal lug on semi-conductor connecting mat

Granted publication date: 20100616

License type: Exclusive License

Record date: 20130725

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20100616

Effective date of abandoning: 20220209

AV01 Patent right actively abandoned

Granted publication date: 20100616

Effective date of abandoning: 20220209