KR100687274B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100687274B1
KR100687274B1 KR1020050041643A KR20050041643A KR100687274B1 KR 100687274 B1 KR100687274 B1 KR 100687274B1 KR 1020050041643 A KR1020050041643 A KR 1020050041643A KR 20050041643 A KR20050041643 A KR 20050041643A KR 100687274 B1 KR100687274 B1 KR 100687274B1
Authority
KR
South Korea
Prior art keywords
film
solder ball
wiring
semiconductor device
resin layer
Prior art date
Application number
KR1020050041643A
Other languages
English (en)
Other versions
KR20060046089A (ko
Inventor
히로야스 민다
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060046089A publication Critical patent/KR20060046089A/ko
Application granted granted Critical
Publication of KR100687274B1 publication Critical patent/KR100687274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

땜납볼 및 도전막 사이의 계면파단을 방지할 수 있는 반도체장치가 제공된다. 본 발명의 반도체장치는 "a"가 절연수지층(105)와 접촉하는 면에 있는 땜납볼(108)의 단부 및 비아(104)의 상단주변부 사이의 거리이고, "b"가 UBM막(107)의 단부 및 비아(104)의 상단주변부 사이의 거리일 경우, 반도체장치는 0< a/b ≤2를 만족시키도록 만들어 진다.
땜납볼, 계면파단, 비아, UBM막

Description

반도체장치 {SEMICONDUCTOR DEVICE}
도 1은 실시형태에 따른 반도체장치의 주요부를 나타내는 도면이고;
도 2는 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 3은 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 4는 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 5는 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 6은 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 7은 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 8은 실시형태에 따른 반도체장치의 구조를 나타내는 단면도이고;
도 9는 합금층이 반도체장치 외부에 노출되는 반도체장치의 땜납볼의 단부 주위부를 나타내는 도면이고;
도 10은 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 11은 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 12는 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 13은 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 14는 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 15는 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 16은 실시형태에 따른 반도체장치의 제조공정의 하나의 예를 나타내는 공정단면도이고;
도 17은 하나의 예로 사용된 UBM의 형상 및 땜납인쇄마스크를 나타내는 도면이고;
도 18은 합금층의 형성에 관하여 설명하는 도면이고;
도 19는 열사이클테스트의 결과를 나타내는 그래프이고;
도 20은 열사이클테스트의 결과를 나타내는 그래프이고; 및
도 21은 실시형태에 따른 반도체장치의 구조를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명.
101: 최상층배선 102: 캡층
103: 패시베이션막 104: 비아
105: 절연수지층 106: 장벽금속막
107: UBM막 108: 땜납볼
109: 레지스트막 110: 합금층
111: 구리막 112: Ti막
113: TiW막 114: 구리막
115: 니켈막
본 발명은 플립-칩 탑재(flip-chip mounting)를 위해 사용되는 범프(bump)구조를 가지는 반도체장치에 관한 것이다.
최근들어, 환경문제들에 대한 고려들로 플립-칩 탑재를 위한 땜납의 설계에 있어서 무연화(無鉛化)가 활기차게 진척되었다.
무연땜납(lead-free solder)으로서는 주석, 은 및 구리를 포함하는 무연땜납이 알려져 있다. 그러나, 그런 땜납들을 사용하는 패드 위에 땜납볼을 형성하는 경우에, 일부의 경우들에 있어서는 패드 및 땜납볼 사이에 계면파단(interfacial breakdown)이 일어난다.
일본공개특허공보 제2001-93928호는 그런 계면파단을 방지하는 기술을 제안하고 있다. 일본공개특허공보 제2001-93928호에 기재된 기술에 따르면, 금속간 화합물이 땜납볼의 계면파단을 발생시키는 요인이라는 관점에서 구리 패드 위에 니켈, 크롬등과 같은 구리확산방지막(copper diffusion prevention film)이 형성되어 구리가 확산되어 땜납볼의 표면에 도달하는 것을 방지한다. 상기와 같은 방법으로 구리 패드 및 땜납볼 사이의 계면에서 계면파단이 발생하는 것을 방지하여 반도체장치의 신뢰성을 향상시킨다.
그러나 일본공개특허공보 제 2001-93928호에 기재된 기술조차도, 땜납 범프 밀착성등과 같은 면에 있어서 여전히 보다 나은 개선의 여지가 있다. 게다가, 상기 공보에 기재된 기술에서는 땜납 밀착성을 확보하는 구리확산방지막 및 땜납볼 사이의 팔라듐막과 같은 금속막을 형성하는 것이 필요하다. 그러나, 일부의 경우에 패드부의 장기 신뢰성이 충분히 얻어지지 않을 수 있다.
최근들어, 반도체장치는 엄격한 환경들하에 사용되는 경우가 증가하고; 패드부에 요구되는 신뢰성의 수준이 더 높아지고 있다.
이런 상황에서 계면파단을 방지하고 제품의 신뢰성을 향상시키는 새로운 기술이 강력하게 요구된다.
본 발명은 상기 기재된 실정을 감안해서 안출된 것으로, 범프구조에 있어서 땜납볼 및 도전막 사이의 계면파단을 방지하여 높은 신뢰성을 갖는 반도체장치를 제공하는 것을 목적으로 한다.
본 발명자는 범프부의 형상인자를 적당하게 설계하여 효과적으로 계면파단을 방지할 수 있다는 것을 발견하였다.
본 발명에 따르면, 배선, 배선위에 구성되고 상기 배선에 도달하는 구멍이 구성된 절연막, 상기 구멍의 바닥에서 상기 배선과 접촉하여, 상기 구멍의 상기 바닥에서 상기 구멍의 외부로 가로질러 형성된 도전막, 및 상기 도전막 및 상기 절연막과 접촉하여 구성된 땜납볼을 포함하고, "a"가 절연막과 접촉하는 면에 있어서 땜납볼의 단부 및 상기 구멍의 상단주변부 사이의 거리이고, "b"가 구멍의 깊이일 때, a/b의 값이 2이하인 반도체장치가 구성된다.
또한, 본 발명에 따르면, 배선, 상기 배선 위에 구성된 보호층 및 상기 보호막 위에 구성된 응력완충수지층을 이 순서대로 층구조를 갖도록 형성하는 것에 의해 구성되고, 상기 배선에 도달하는 구멍이 구성된 절연층, 상기 배선과 접하고 상기 절연층 위에 상기 구멍의 외부로 확장하는 도전막, 및 상기 도전막 및 상기 응력완충수지층과 접하여 구성된 땜납볼을 포함하고, 상기 도전막은 상기 땜납볼과 접하는 볼하지금속막, 및 상기 배선 및 상기 볼하지금속막 사이에 구성된 장벽금속막(barrier metal film)을 포함하고; "c"가 상기 볼하지금속막의 단부 및 상기 구멍의 상단주변부 사이의 거리이고, "b"가 구멍의 깊이일 때, c/b의 값은 1.3이하인 반도체장치가 구성된다.
본 발명에 따르면, 범프부의 형상인자가 적당하게 설계된다. 따라서, 땜납볼 및 도전막 사이의 계면파단을 방지하여 높은 신뢰성을 가지는 반도체장치가 제공된 다.
본 발명은 이하에 기재된 실시형태들을 참조하여 설명될 수 있다. 당해 기술분야의 숙련자들은 많은 선택적 실시형태들이 본 발명의 가르침들을 이용하여 이뤄낼 수 있고, 설명된 목적때문에 기재된 실시형태로 제한되지 않는다는 것을 알 수 있을 것이다.
이하에서, 도면들을 참조하여 본 발명에 따른 반도체장치를 상세하게 설명한다. 도면들의 설명에서, 중복된 설명을 생략하기 위해 동일한 기호는 동일한 요소에 추가된다.
(제1실시형태)
도 1은 제1실시형태에 따른 반도체장치의 주요부를 나타내는 도면이다.
도 1에서, 반도체장치는 내부회로에 전기적으로 접속하는 배선인 최상층 배선(101), 최상층배선(101) 위에 구성되고 상기 최상층배선(101)에 도달하는 구멍이 되는 비아(104)로 구성되는 절연막을 형성하는 패시베이션막(103) 및 절연수지층(105), 비아(104)의 저부에서 최상층배선(101)에 접속되고 비아(103)의 저부로부터 비아(104)의 외부에 가로질러 형성된 도전막을 형성하는 장벽금속막(106), 구리막(111) 및 볼하지금속막(107)(UBM막), 도전막 및 절연막에 접하여 구성된 땜납볼(108), 및 땜납볼(108) 및 UBM막(107) 사이의 계면 그리고 땜납볼(108) 및 구리막(111) 사이의 계면에 형성되는 합금층(110)으로 구성된다. 합금층(110)은 땜납볼(108)에 포함된 금속원소 및 도전막에 포함된 금속원소를 포함하는 것에 의해 구성된다.
절연수지층(105)는 땜납볼(108)과 접하는 방법으로 구성되고, 땜납볼(108)의 형성공정 및 땜납볼형성공정 후에 제조공정에 발생하는 응력을 완충시키는 완충층으로서 역할을 한다. 절연수지층(105)의 재료에 관하여는, 폴리이미드, 폴리벤조옥사졸등을 이용하는 것이 가능하다. 절연수지층(105)의 막두께{후술되는 베이킹(baking)후에 완성된 치수}는, 1 내지 10㎛이 바람직하지만, 본 실시형태에서 막두께는 7㎛로 만들어진다. 절연수지층(105)의 탄성률은 바람직하게는 1 GPa 이상으로 설정되고, 좀더 바람직하게는 2 GPa 이상으로 설정된다. 또한, 절연수지층의 탄성률은 바람직하게는 5 GPa 이하로 설정되고, 좀더 바람직하게는 3.5 GPa 이하로 설정된다. 상기와 같은 방법에서, 충분한 응력완충작용이 얻어진다.
최상층배선(101)은 구리, 알루미늄, 또는 이들의 합금과 같은 도전성재료들로 형성되고, 절연막(100)에 매설된다. 최상층배선(101) 및 비아(104)의 개구부(opening) 사이에 캡(cap)층(102)이 구성된다. 이런 최상층배선(101)은 반도체장치를 구성하는 트랜지스터등과 같은 소자들에 접속된다. 또한, 최상층배선(101)은 적층구조를 가질 수 있다.
캡층(102)는 TiN, SiCN등으로부터 형성되고, 최상층배선(101)으로 구리가 이용될 경우, 캡층(102)은 구리가 확산되는 것을 방지하는 역할을 한다. 상기 캡층(102)을 덮는 방식으로 형성된 패시베이션막(103)은 SiON등으로부터 형성되고, 최상층배선(101) 및 최상층배선(1010)의 하지의 회로소자에 수분이 침입하는 것을 효과적으로 방지할 수 있다.
장벽금속막(106)은 땜납볼(108)로부터 주석의 확산을 방지하기 위해 작동한 다. 또한, 장벽금속막(106)은 금속장벽막이 후술하는 UBM막(107)보다 단부 외부에 노출되는 형태로 형성된다.
UBM막(107)은 땜납볼(108)을 형성하는 하지막(base)이고, 상기 UBM막(107)의 최외곽표면은 땜납에 우수한 습윤성을 가진 물질을 포함하는 방법으로 형성되고, 상기 물질은 니켈도금을 실시할 때, 예를 들면 구리와 같은 도전성을 확보하는 물질이 될 수 있다. 여기서, UBM막(107)의 최외곽표면에 포함된 금속에 관하여는, 구리, 금, 크롬등을 들수 있고, 땜납은 상기 성분들에 대한 우수한 습윤성을 나타낸다. UBM막(107), 구리막(111) 및 땜납볼(108)의 계면에 UBM막(107)에 포함된 금속원소, 구리막(111)에 포함된 금속원소 및 땜납볼(108)에 포함된 금속원소로 형성된 합금층(110)이 형성된다.
땜납볼(108)은, 예를들면, 무연땜납으로 형성되고; 땜납볼(108)은 합금층(110)을 덮기위해 형성된다.
본 발명자는 땜납볼(108) 및 UBM막(107) 사이의 계면, 땜납볼(108) 및 구리막(111) 사이의 계면에서 합금층(110)이 형성된다는 것을 실험을 통해서 확신하였다. 도 18은, 상기 구조에서, 합금층의 형성을 확인할 수 있는 그래프이다. 합금층의 형성은 주사전자현미경(SEM)를 통해 확인되었다.
도 18에 나타난 바와 같이, 땜납탑재전에 합금층이 검출되지 않았지만, 땜납탑재(환류처리) 후에, 약 2.3 ㎛의 합금층이 관측되고, 게다가, 플립칩 형식에 따른 탑재처리 후에 상태에 상응하는 열이력현상(heat hysteresis)을 고려한 관측에서, 5 ㎛의 합금층이 확인된다.
도 8은 땜납볼(108)의 단부 주변부를 확대하여 나타내는 도면이다.
도 8에 나타난 범프구조의 형상인자가 설명될 것이다. 도면중에서 기호 "a" 내지 "d"는 다음 수치들을 가리킨다.
a: 절연수지층(105)과 접촉하는 면에 땜납볼(108)의 단부 및 비아(104)의 상단주변부 사이의 거리;
b: 비아(104)의 깊이 <캡층(102)의 상면에서 절연수지층(105)의 상면까지의 거리>;
c: UBM막(107)의 단부 및 비아(104)의 상단주변부 사이의 거리;
d: 절연수지층(105)의 두께;
본 실시형태에 따르면 범프구조는 다음 관계를 만족시킨다.
0< a/b ≤2
0< c/b ≤1.3
기호 "d"는 약 7 ㎛를 가리킨다.
본 실시형태에 따른 범프구조는 상기에서 기재된 관계를 만족시킨다. 따라서, 땜납볼(108) 및 UBM막(107) 사이의 밀착성이 향상되고, UBM막(107), 구리막(111) 및 장벽금속막(106)으로 구성되는 패드부의 신뢰성이 향상된다. 이 이유는 반드시 명백하진 않지만, 상기 관계를 만족시키고 절연수지층(105)이 완충층으로 충분하게 기능을 수행하는 것을 생각할 수 있다.
게다가,본 실시형태와 같이 합금층(110)이 형성되는 구조에서 상기 관계를 만족시키면서 합금층(110)에 균열의 전파(propagation)는 억제되고, 또한 이런 점 으로부터, 밀착성이 개선된다는 것을 생각할 수 있다.
본 발명자의 연구에 따라, 계면파단은 이하의 구조에 의존하여 발생한다. 즉, 기판 및 칩 사이의 접속된 땜납볼에서, 기판 및 칩 사이의 열팽창계수의 차이에 의해 야기되는 땜납볼에서 잔여열응력(residual thermal stress)이 발생한다. 상기 잔여열응력이 허용범위를 초과할 경우, 합금층(110)에서 파단개소(breakdown portion)가 생기고, 이를 기점으로 하여 합금층(110)으로 균열이 전파되고, 계면파단으로 도달한다. 따라서, 일반적으로, 합금층(110)에서 열응력에 기인하는 균열이 발생하여 계면파단이 일어난다.
여기서, 상기 관계를 만족시키는 구조에서, 합금층(110)의 형상이 땜납볼(108) 및 UBM막(107) 사이에 발생하는 균열의 진행을 저해하는 적당한 형상이 된다는 것을 생각할 수 있다. 즉, 상기 관계를 만족시킬 경우, 합금층(110)이 비아(104)의 형상에 따라 깊이방향으로 크게 굴곡하는 형태로 형성되기 때문에, 비아(104)의 상단주변부 주위 부근에 굴곡점(bending point)에서, UBM막(107)의 단부로부터 균열의 진행이 저해되어, 밀착성이 향상된다는 것을 생각할 수 있다.
도 8에 나타난 범프구조는 합금층(110)이 땜납볼(108)로 덮힌 구조를 채택하였다. 땜납볼(108)의 형성시에 심지어 합금층(110)이 형성, 성장되어 지더라도, 합금층(110)이 외부에 노출되지 않는 상태가 된다. 즉, 도 9에 나타난 구조와 다르게, 합금층(110)이 땜납볼(108)보다 외부에 노출되지 않는 구조가 채택된다. 그 때문에, 땜납균열의 발생을 억제할 수 있다. 즉, 기판 및 칩 사이의 접속된 땜납볼의 내부에서 기판 및 칩 사이의 열팽창계수의 차이에 의해 땜납볼에서 잔여열응력이 발생한다. 상기 잔여열응력이 허용범위를 초과할 경우, 합금층(110) 위에 파단개소가 발생하고, 이를 기점으로 하여 합금층(110)으로 균열이 전파되고, 계면파단으로 도달한다. 땜납볼(108)이 합금층(110)을 덮는 구성을 채택하는 경우, 상기 구성에 의해 야기된 계면파단를 효과적으로 방지하는 것이 가능하다.
이하에서, 도 1에 나타난 범프구조의 제조공정의 하나의 예가 설명된다.
초기에, 도 2에 나타난 구조가 제작된다. 우선, 실리콘기판 위에 소자들이 형성되고(도면에 나타나 있지 않은); 그런 다음 상기 실리콘기판 위에 다마신공정(damascene process)을 이용하여 다층구리배선(multilayered copper 배선)이 형성된다. 도 2는 다층구리배선의 최상부를 나타낸다. 절연막(100)에 최상층배선(101)이 매설된다. 절연막(100) 및 최상층배선(101)의 상면에 TiN 또는 SiCN으로 구성된 막이 형성된다. 그 다음으로, 선택적으로 에칭(etching)을 실시하여 최상층배선(101) 위에 캡층(102)이 형성된다. 캡층(102)의 재료로서 절연막이 되는 SiCN을 사용할 경우, 최상층배선(101)에 접촉구멍(contact hole)을 구성한다. 다음으로, 화학기상성장법(CVD method)에 의해 패시베이션막(103)이 형성된다. 패시베이션막(103)의 막두께는 약 0.3 내지 1 ㎛의 바람직한 막두께값을 가진다. 그러나, 본 실시형태에서 패시베이션막(103)의 막두께는 0.5 ㎛로 설정된다. 그 때문에, 도 2의 구조가 얻어진다.
다음으로, 패시베이션막(103)을 선택적으로 건식에칭(dry etching)하여 캡층(102) 위에 개구부를 구성한다. 그 후에, 캡층(102) 및 패시베이션막(103)의 전면상에 절연수지층(105)이 형성된다. 절연수지층(105)의 재료에 관한 한은, 감광성 재료인 폴리이미드, 폴리벤조옥사졸등을 사용할 수 있다. 절연수지층(105)의 막두께는 바람직하게는, 예를들면, 1 내지 10 ㎛로 설정된다. 본 실시형태에 있어서는, 7 ㎛로 설정된다. 계속해서, 도면에 나타나 있지 않은 마스크을 이용하여 노출을 실시하여 저부에 캡층(102)이 노출된 패드비아(104)가 형성된다(도 3). 비아(104)의 깊이는 7.5 ㎛이다. 개구부를 구성한 후에, 350℃의 온도에서 20 내지 30분 동안 베이킹이 실시된다.
도 3에 나타난 비아(104)가 구성된 구조 위에 스퍼터링법에 의하여 TiW막(113) 및 Ti막(112)을 형성하여 금속장벽막(106)이 얻어진다(도 4). 각 막두께는, 예를들면, 이하의 값들로 설정될 수 있다.
TiW막(113): 100 내지 500 nm
Ti막(112): 10 내지 200 nm
본 실시형태에서, TiW막(113)은 200 nm로 설정되고, Ti막(112)는 30 nm로 설정된다.
그런 다음, 장벽금속막(106) 위에 구리막(111)이 형성된다. 구리막(111)의 막두께는 100 내지 500 nm으로 설정될 수 있다. 여기서, 300 nm로 설정된다. 그런 다음, 구리막(111) 위에 패터닝(patterning)으로 처리된 레지스트(resist)막이 형성된다. 그런 다음 도금법을 이용하여 니켈막(115)<막두께 3 ㎛> 및 구리막(114)<막두께 400nm>을 성장시킨다. 그 다음으로, 레지스트막을 박리하여(stripping) UBM막(107)을 얻는다(도 5).
계속해서, UBM막(107)을 덮기 위하여 레지스트(109)가 형성된다. 그런 다음, 상기 레지스트(109)를 마스크로 구리막(111) 및 장벽금속막(106)은 선택적으로 에칭-제거분리(etching-stripped)된다. 에칭은 습식에칭을 사용하는 것도 가능하다. 또한 건식에칭을 이용하는 것도 가능하다. 도 6은 에칭 후에 상태를 나타내는 공정단면도이다. 구리막(111) 및 장벽금속막(106)을 구성하는 각 막은 서로 다른 에칭제(etchant)에 에칭속도를 가지므로; 도면에 나타난 바와 같이, 단면에 단차(step)가 형성된다.
그런 다음, 레지스트(109)를 제거한 후에, UBM막(107)의 상면과 접하여 땜납볼(108)이 형성된다(도 7). 땜납볼(108)을 위한 다양한 종류의 재료들을 사용할 수 있다. 그런데, 본 실시형태에 있어서, 땜납볼(108)은 주석, 은 및 구리를 포함하는 무연땜납으로 구성된다. 우선, 장벽금속막(106), 구리막(111) 및 UBM막(107)로 구성된 패드부가 노출되는 개구를 가진 땜납인쇄마스크가 구성된다. 그런 다음, 스크린인쇄법에 의해 땜납재료가 인쇄된다. 마스크를 제거한 후, 예를들어 220℃ 내지 265℃에서 환류를 실시하여 구형의 땜납볼(108)이 형성된다. 상기 환류공정에서, UBM막(107) 및 땜납볼(108) 사이의 계면 및 땜납볼(108) 및 구리막(111) 사이의 계면에서 땜납볼(108)에 포함된 금속원소, 구리막(111)에 포함된 금속원소 및 UBM막(107)에 포함된 금속원소는 상호 확산되는 방식으로 합금층(110)이 형성된다. 본 실시형태에 있어서는, 땜납볼(108)의 주석, UBM막(107)의 구리와 니켈 및 구리막의 구리를 포함하는 합금층(110)이 형성된다. 상기 합금층(110)은 도면에 나타난 바와 같이 UBM막(107)의 상면으로부터 측면(107a)을 따라, 및 구리막(111)의 상면 맞은편으로부터 그것의 측면에 가로질러 형성된다.
상기 공정들에 기초하여, 땜납볼(108)이 구성된 범프구조가 형성된다. 상기 제조공정에 있어서, 절연수지층(105)의 두께를 통상의 경우보다 더 두껍게 만드는 것에 의해, 도 8에서, 0< a/b ≤2, 0< c/b ≤1.3 를 만족시키는 구조가 실현될 수 있다. 또한, 도 7에 나타난 바와 같이, 땜납볼(108)은 UBM막(107)을 포함하는 패드전체를 덮기 위하여 형성된다. 이에 따라, 장벽금속막(106), 구리막(111) 및 UBM막(107)의 단면이 땜납볼(108)로 피복된다. 상기에서 설명된 공정에서, 땜납인쇄마스크의 개구부를 패드보다 더 넓게 설정하는 것에 의해 상기 구조가 실현된다.
이하에서, 상기 범프구조의 제조방법의 변형된 예가 설명된다.
상기 기재된 공정에서, 도 5에 나타난 단계 후에 UBM막(107)을 덮기 위하여 레지스트(109)가 형성된다. 그 후에, 상기 레지스트(109)를 마스크로 구리막(111) 및 장벽금속막(106)은 선택적으로 에칭에 의해 제거분리된다. 이때, 습식에칭(wet etching)이 이용된다. 그러나, 구리막(111)의 습식에칭 후에 Ti막 (112) 및 TiW막(113)을 분리하는데 건식에칭도 이용될 수 있다. 도 10은 에칭 후에 상태를 나태내는 공정단면도이다. 도 10에 나타난 바와 같이, 건식에칭 후에, 구리막(111) 및 장벽금속막(106)을 구성하는 각 막들의 단면들이 레지스트(109)의 단면을 따라 배열된다.
또한, 상기 실시형태에서는, 도 3에 나타난 공정에서 패시베이션막(103)상에 개구부가 구성된다. 그 후에, 절연수지층(105)가 형성된다. 다음으로, 개구부보다 더 큰 절연수지층(105)을 개구(open)하는 공정이 채택되어 비아(104) 내부에 단차를 구성한다. 비아(104)도 또 다른 공정에 이런 방법으로 형성될 수 있다. 예를들 어, 도 11에 나타난 바와 같이, 패시베이션막(103)이 형성되고, 절연수지를 포함하는 코팅액으로 처리하고, 그 다음으로, 도면에는 나타나 있지 않은 마스크를 사용하여 노출이 실시되어 개구부를 가지는 절연수지층(105)을 형성한다. 다음으로, 개구부를 형성한 후에, 절연수지층(105)을 마스크로 패시베이션막(103)에 건식에칭을 실시하여 비아(104)가 형성될 수 있다. 그런 후에, 도 12에 나타난 바와 같이, TiW막(113) 및 Ti막(112)이 순차로 형성되는 방법으로 장벽금속막(106)을 형성하는 것이 가능하다. 상기와 같은 방법으로, 비아(104) 내부에 단차가 형성되지 않는 상태를 실현할 수 있다.
(제2실시형태)
본 실시형태는 제1실시형태와 다른 공정에 의해 범프구조를 형성하는 실시형태를 나타낸다.
상기에 기재된 도 2로 부터 도 4에 이르기까지 공정을 실시하여 TiW막(113), Ti막(112) 및 구리막(111)은 순차로 형성되고, 게다가, 구리막(111) 위에 도금법을 이용하여 니켈막(115) 및 구리막(114)이 순차로 형성된다(도 13). 각 막두께는, 예를들어, 이하의 값들로 설정될 수 있다.
TiW막(113): 100 내지 500 nm
Ti막(112): 10 내지 200 nm
구리막(111): 100 내지 500 nm
니켈막(115): 2 내지 5 ㎛
구리막(114): 200 내지 500 nm
본 실시형태에 있어서는, TiW막(113)의 막두께는 200 nm로 설정되고, Ti막(112)의 막두께는 30 nm로 설정되고, 구리막(111)의 막두께는 300 nm로 설정되고, 니켈막(115)의 막두께는 3 ㎛로 설정되고 구리막(114)의 막두께는 400 nm로 설정된다.
연속해서, 구리막(114) 위에 UBM막(107)이 되는 부분을 덮기 위하여 패터닝처리된, 레지스트(109)가 형성된다(도 14). 그런 다음, 레지스트(109)를 마스크로 구리막(114), 니켈막(115), 구리막(111), Ti막(112) 및 TiW막(113)은 선택적으로 에칭제거분리되어 장벽금속막(106), 구리막(111) 및 UBM막(107)을 형성한다(도 15).
게다가, 상기에서 설명된 바와 같이, 레지스트(109)를 제거한 후에, UBM막(107)의 상면과 접하는 방법으로 땜납볼(108)이 형성된다(도 16). 땜납볼(108)을 위해 사용된 재료들, 땜납볼(108)의 형성조건들등에 관하여는, 상기에서 설명된 물질들을 들수 있다. 이 경우에, 환류공정에서, UBM막(107) 및 땜납볼(108) 사이의 계면 및 구리막(111) 및 땜납볼(108) 사이의 계면에서 땜납볼(108)에 포함되는 금속원소, 구리막(114) 및 니켈막(115)에 기인하는 구리와 니켈 및 구리막(111)에 기인하는 구리가 상호 확산되는 방법으로 합금층(110)이 형성된다. 본 실시형태에 있어서는, 땜납볼(108)의 주석 및 UBM막(107)에 기인한 구리와 니켈을 포함하는 합금층이 형성된다. 상기 합금층(110)은 도면에 나타난 바와 같이, UBM막(107)의 상면으로부터 측면(107a)을 따라, 및 구리막(111) 및 장벽금속막(106)의 측면을 가로질러 더 형성된다.
상기와 같이, 도면들에 참조하여 설명된 본 발명의 실시형태가 있지만, 본 발명의 예시들(exemplifications)이 있으므로, 상기에 더하여 다양한 구성들을 채택할 수 있다.
예를들면, UBM막(107)을 구성하는 니켈막(115)에 상응하는 막이 재료로서 니켈에 대신하여 니켈바나듐합금(Ni-V)으로 바뀌는 것이 적당할 수 있다. 이 경우에, 상기 니켈바나듐합금(Ni-V)막은 3000 내지 4000 Å (300 내지 400 nm)의 막두께를 가지는 스퍼터링법으로 형성될 수 있다.
또한, 상기 실시형태에서는, 땜납볼(108)이 합금층(110)을 덮는 구성이 채택되더라도, 도 21에 나타난 바와 같이, 합금층(110)이 땜납볼(108)로 덮히지 않고, 합금층이 외부에 노출된 구성이 채택될 수 있다.
[제1실시예]
이하에서, 실시예를 사용하는 본 발명이 설명될 것이다. 본 발명이 실시예로 제한되지 않는 것은 말할 나위도 없다.
본 실시예에서는, 제1실시형태에 설명된 공정에 기초하여 반도체장치가 형성된다. 여기서, 도 7에 참조하여 설명된 땜납볼의 형성공정에서, 도 17에 나타난 마스크가 사용된다. 도 17은 UBM막(107) 및 땜납인쇄마스크의 개구부(116)가 상면으로부터 보여지는 도면이다. 도면에 나타난 바와 같이, UBM막(107)은 상면으로부터 보여지는 8각형 모형을 가진다. 반대면들 사이의 거리는 100 ㎛이다. 거의 원형을 가지는 땜납인쇄마스크의 개구부(116)의 직경이 150 ㎛로 설정된다.
상기 마스크를 이용하여 스크린인쇄법에 따른 땜납재료를 인쇄한 후 환류공 정을 통해 땜납볼(108)은 형성된다. 땜납볼(108)의 형성조건은 다음과 같다.
땜납재료: 주석, 은 및 구리를 포함하는 무연땜납;
환류조건: 최고온도 260℃, 및 최고온도 1분간 유지; 땜납재료가 노(furnace)로 도입되는 상태로부터 땜납재료가 노로부터 빠져나오는 상태까지 시간은 15분이다;
최고온도는 220 내지 260℃에서 적당하게 선택되고, 땜납재료가 노로 도입되는 상태로부터 땜납재료가 노로부터 빠져나오는 상태까지 시간은 10 내지 15분에서 적당하게 선택된다.
상기에서 설명한 바와 같이, 도 7에 나타난 플립칩을 이용한 범프구조가 형성된다.
도 8은 제조된 땜납볼(108)의 단부 주변부를 확대하여 보여주는 도면이다. 도면들에서 기호 "a" 내지 "d"는 이하의 값들을 가리킨다.
a: 절연수지층(105)와 접촉하는 면에 땜납볼(108)의 단부 및 비아(104)의 상단주변부 사이의 거리;
b: 비아(104)의 깊이 {캡층(102)의 상면으로부터 절연수지층(105)의 상면까지 거리};
c: UBM막(107)의 단부 및 비아(104)의 상단주변부 사이의 거리;
d: 절연수지층(105)의 두께;
본 실시예에서는, "d"의 값은 각 1, 2, 5, 7 및 10 ㎛으로 설정된다. a/b, 및 c/b의 값을 변화시켜 범프구조가 제조된다. -55℃ 내지 +125℃에 열사이클테스 트는 각 범프구조에 실시되어 양품율(good product coefficient)을 구할 수 있다. 열사이클테스트에서, 1000 사이클 후에 전기적 특성들상에 단열(斷裂)이 없는 범프구조가 양품으로 규정된다. 불량품은 땜납균열에 의한 "오픈조건(open condition)"의 결과를 가지는 제품이다. 결과들은 도 19 및 20에 나타난다. 도면에 나타난 결과로부터, 0< a/b ≤2, 0< c/b ≤1.3을 만족시킬 경우, 좋은 결과를 얻을 수 있음은 명백하다.
본 발명은 상기 실시형태로 한정되지 않고 발명의 범위 및 수준으로부터 벗어남이 없이 변화되고 바뀔 수 있음은 명백하다.
본 발명에 따르면, 범프구조에서 땜납볼 및 도전막 사이의 계면파단을 방지하여 높은 신뢰성을 가지는 반도체장치가 구성된다.

Claims (16)

  1. 배선;
    상기 배선상에 구성되고, 상기 배선에 도달하는 구멍이 구성된 절연막;
    상기 구멍의 바닥에서 상기 배선과 접촉하여, 상기 구멍의 상기 바닥에서 상기 구멍의 외부로 가로질러 형성된 도전막; 및
    상기 도전막 및 상기 절연막과 접촉하여 구성된 하나의 땜납볼을 포함하고,
    "a"가 상기 절연막과 접촉한는 면에 있어서 땜납볼의 단부 및 상기 구멍의 상단주변부 사이의 거리이고, "b"가 상기 구멍의 깊이일 때, a/b의 값이 2이하인 반도체 장치.
  2. 배선;
    상기 배선 위에 구성된 보호층 및 상기 보호막 위에 구성된 응력완충수지층을 구성하고, 상기 배선에 도달하는 구멍이 구성된 절연층;
    상기 배선과 접하고 상기 절연층 위에 상기 구멍의 외부로 확장하는 도전막; 및
    상기 도전막 및 상기 응력완충수지층과 접하여 구성된 땜납볼을 포함하고,
    상기 도전막은 상기 땜납볼과 접하는 볼하지금속막, 및 상기 배선 및 상기 볼하지금속막 사이에 구성된 장벽금속막을 포함하고; "c"가 상기 볼하지금속막의 단부 및 상기 구멍의 상단주변부 사이의 거리이고, "b"는 상기 구멍의 깊이일 때, c/b의 값이 1.3 이하인 반도체장치.
  3. 제1항에 있어서,
    상기 땜납볼과 상기 도전막 사이에, 상기 땜납볼에 포함된 금속원소 및 상기 도전막에 포함되는 금속원소를 포함하는 합금층을 더 포함하는 반도체장치.
  4. 제2항에 있어서,
    상기 땜납볼과 상기 도전막 사이에, 상기 땜납볼에 포함된 금속원소 및 상기 도전막에 포함되는 금속원소를 포함하는 합금층을 더 포함하는 반도체장치.
  5. 제1항에 있어서,
    상기 절연막은 상기 배선상에 구성된 보호막 및 상기 보호막에 구성된 응력완충수지층을 포함하고; 상기 응력완충수지층의 탄성률이 1 GPa 내지 5 GPa인 반도체장치.
  6. 제2항에 있어서,
    상기 절연막은 상기 배선상에 구성된 보호막 및 상기 보호막에 구성된 응력완충수지층을 포함하고; 상기 응력완충수지층의 탄성률이 1 GPa 내지 5 GPa인 반도체장치.
  7. 제5항에 있어서,
    상기 응력완충수지층이 폴리이미드 또는 폴리벤조옥사졸로 구성되는 반도체장치.
  8. 제6항에 있어서,
    상기 응력완충수지층이 폴리이미드 또는 폴리벤조옥사졸로 구성되는 반도체장치.
  9. 제5항에 있어서,
    상기 응력완충수지층의 두께가 1 ㎛ 내지 10 ㎛인 반도체장치.
  10. 제6항에 있어서,
    상기 응력완충수지층의 두께가 1 ㎛ 내지 10 ㎛인 반도체장치.
  11. 제1항에 있어서,
    상기 땜납볼이 주석을 포함하는 무연땜납으로 구성되는 반도체장치.
  12. 제2항에 있어서,
    상기 땜납볼이 주석을 포함하는 무연땜납으로 구성되는 반도체장치.
  13. 제1항에 있어서,
    상기 도전막의 표면부가 구리 또는 니켈을 포함하는 반도체장치.
  14. 제2항에 있어서,
    상기 도전막의 표면부가 구리 또는 니켈을 포함하는 반도체장치.
  15. 제1항에 있어서,
    상기 땜납볼이 상기 도전막을 덮을 수 있도록 형성되는 반도체장치.
  16. 제2항에 있어서,
    상기 땜납볼이 상기 도전막을 덮을 수 있도록 형성되는 반도체장치.
KR1020050041643A 2004-05-20 2005-05-18 반도체장치 KR100687274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00150726 2004-05-20
JP2004150726A JP4327657B2 (ja) 2004-05-20 2004-05-20 半導体装置

Publications (2)

Publication Number Publication Date
KR20060046089A KR20060046089A (ko) 2006-05-17
KR100687274B1 true KR100687274B1 (ko) 2007-02-27

Family

ID=35374431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041643A KR100687274B1 (ko) 2004-05-20 2005-05-18 반도체장치

Country Status (5)

Country Link
US (1) US7221054B2 (ko)
JP (1) JP4327657B2 (ko)
KR (1) KR100687274B1 (ko)
CN (1) CN100438003C (ko)
TW (1) TWI278901B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7375021B2 (en) * 2006-04-04 2008-05-20 International Business Machines Corporation Method and structure for eliminating aluminum terminal pad material in semiconductor devices
JP4611943B2 (ja) * 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
GB2444775B (en) 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
CN101359606B (zh) * 2007-07-31 2010-06-16 俞宛伶 在半导体连接垫上的金属凸块形成方法
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
TW200917386A (en) * 2007-10-03 2009-04-16 Advanced Semiconductor Eng Wafer structure with a buffer layer
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
US7439170B1 (en) * 2008-03-07 2008-10-21 International Business Machines Corporation Design structure for final via designs for chip stress reduction
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
CN104321860B (zh) * 2009-09-17 2017-06-06 皇家飞利浦电子股份有限公司 电子器件中易碎无机层处的接触部位的几何结构
TWI412107B (zh) * 2009-10-02 2013-10-11 Ind Tech Res Inst 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
US20150097268A1 (en) * 2013-10-07 2015-04-09 Xintec Inc. Inductor structure and manufacturing method thereof
TWI551199B (zh) 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
TWI620290B (zh) * 2014-05-27 2018-04-01 聯華電子股份有限公司 導電墊結構及其製作方法
DE102015100521B4 (de) 2015-01-14 2020-10-08 Infineon Technologies Ag Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
IT201700087309A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici
JP6552660B1 (ja) * 2018-02-28 2019-07-31 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
KR102179167B1 (ko) * 2018-11-13 2020-11-16 삼성전자주식회사 반도체 패키지
US11276632B2 (en) 2018-12-24 2022-03-15 Nepes Co., Ltd. Semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013055A (ko) * 1998-03-27 2001-02-26 야스카와 히데아키 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
KR20040022383A (ko) * 2002-06-14 2004-03-12 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3667184B2 (ja) * 1999-02-26 2005-07-06 住友ベークライト株式会社 半導体装置
JP3859403B2 (ja) 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
TWI291210B (en) * 2002-09-10 2007-12-11 Advanced Semiconductor Eng Under-bump-metallurgy layer
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013055A (ko) * 1998-03-27 2001-02-26 야스카와 히데아키 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
KR20040022383A (ko) * 2002-06-14 2004-03-12 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
공개특허공보 10-2001-13055
공개특허공보 10-2004-22383

Also Published As

Publication number Publication date
CN1700460A (zh) 2005-11-23
JP2005333009A (ja) 2005-12-02
TW200540946A (en) 2005-12-16
KR20060046089A (ko) 2006-05-17
TWI278901B (en) 2007-04-11
US20050258539A1 (en) 2005-11-24
US7221054B2 (en) 2007-05-22
JP4327657B2 (ja) 2009-09-09
CN100438003C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
KR100687274B1 (ko) 반도체장치
KR100674211B1 (ko) 반도체 장치
US8765597B2 (en) Fluorine depleted adhesion layer for metal interconnect structure
US7364998B2 (en) Method for forming high reliability bump structure
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
US20070087544A1 (en) Method for forming improved bump structure
KR101095409B1 (ko) 반도체 장치
US8394713B2 (en) Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US9607957B2 (en) Semiconductor device
CN102709263A (zh) 半导体器件及其制造方法
TWI438852B (zh) 形成遠後端製程(fbeol)半導體元件之方法
US10755995B2 (en) Warpage control of semiconductor die
WO2011058680A1 (ja) 半導体装置
US7521801B2 (en) Semiconductor device
JP2012080043A (ja) 半導体装置及び半導体装置の製造方法
JP2009239193A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100210

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee