JP6798311B2 - 電子装置、及び電子装置の製造方法 - Google Patents
電子装置、及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP6798311B2 JP6798311B2 JP2016256726A JP2016256726A JP6798311B2 JP 6798311 B2 JP6798311 B2 JP 6798311B2 JP 2016256726 A JP2016256726 A JP 2016256726A JP 2016256726 A JP2016256726 A JP 2016256726A JP 6798311 B2 JP6798311 B2 JP 6798311B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- liquid
- sealing layer
- laminated structure
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
基板の上に第1のサイズの接合部で搭載された第1の電子部品と、
前記第1の電子部品の上に、前記第1のサイズと異なる第2のサイズの接合部で搭載された第2の電子部品と、
前記基板、前記第1の電子部品、及び前記第2の電子部品で形成される積層構造体の周囲を封止する封止層と、
前記封止層の内部に充填される電気絶縁性の液体と、
を有する。
(付記1)
基板の上に第1のサイズの接合部で搭載された第1の電子部品と、
前記第1の電子部品の上に、前記第1のサイズと異なる第2のサイズの接合部で搭載された第2の電子部品と、
前記基板、前記第1の電子部品、及び前記第2の電子部品で形成される積層構造体の周囲を封止する封止層と、
前記封止層の内部に充填される電気絶縁性の液体と、
を有することを特徴とする電子装置。
(付記2)
前記液体と接触する前記積層構造体の少なくともひとつの面に配置される液体循環用のフィルタ、をさらに有することを特徴とする付記1に記載の電子装置。
(付記3)
前記フィルタは所定の形状の凹部を有し、前記少なくともひとつの面でホットスポットの近傍に配置されていることを特徴とする付記2に記載の電子装置。
(付記4)
前記フィルタは、前記第1の電子部品の前記第2電子部品と対向する面に形成されたパッシベーション膜に形成されていることを特徴とする付記2または3に記載の電子装置。
(付記5)
前記封止層の内側で前記積層構造体の外周に沿って配置されているダム、
をさらに有することを特徴とする付記1〜4のいずれかに記載の電子装置。
(付記6)
前記第2の電子部品を貫通する孔と、
前記第2の電子部品の表面で前記孔を塞ぐ密閉層と、
をさらに有することを特徴とする付記1〜5のいずれかに記載の電子装置。
(付記7)
前記液体に含有され、前記液体の熱伝導率以上の熱伝導率を有する絶縁性のフィラー、
をさらに有することを特徴とする付記1〜6のいずれかに記載の電子装置。
(付記8)
前記フィラーは、SiO2、Al2O3、MgO、Si3N4、BN、AlN、またはこれらの混合から選択されることを特徴とする付記7に記載の電子装置。
(付記9)
前記フィラーは、粉状、粒状、球状、楕円球状、円筒状、または繊維状の形状を有することを特徴とする付記7または8に記載の電子装置。
(付記10)
基板の上に第1の電子部品が第1のサイズの接合部で搭載され、前記第1の電子部品の上に第2の電子部品が前記第1のサイズと異なる第2のサイズの接合部で搭載された積層構造体を作製し、
前記積層構造体の外周を封止層で封止し、
前記封止層の内部に電気絶縁性の液体を封入する、
ことを特徴とする電子装置の製造方法。
(付記11)
前記積層構造体の組み立て前に、前記電子部品に前記電子部品を貫通する孔をあらかじめ形成し、
前記封止層による封止後に、前記孔から前記液体を注入し、
注入後に、前記孔を密閉する、
ことを特徴とする付記10に記載の電子装置の製造方法。
(付記12)
前記積層構造体の外周を覆う液状または半固体の封止材料の層を形成し、
前記封止材料の硬化前に、前記封止材料の層にニードルまたはノズルを差し込んで前記封止材料の層の内側に前記液体を注入し、
前記液体の注入後に、前記封止材料を硬化させて前記封止層を形成する、
ことを特徴とする付記10に記載の電子装置の製造方法。
(付記13)
前記積層構造体の組み立て前に、前記基板、前記第1の電子部品、及び前記第2の電子部品の少なくともひとつの面に、前記液体を循環させるフィルタを形成するステップ、
を有することを特徴とする付記10〜12のいずれに記載の電子装置の製造方法。
(付記14)
前記液体中に、前記液体の熱伝導率以上の熱伝導率を有する絶縁性のフィラーを含有するステップ、
を有することを特徴とする付記10〜13のいずれかに記載の電子装置の製造方法。
(付記15)
前記積層構造体の組み立て前に、前記基板と前記第1の電子部品の外周に沿ってダムを形成し、
前記封止層の形成時に、前記ダムにより封止材料が前記積層構造体の内部へ流入することを防止する。
ことを特徴とする付記10〜14のいずれかに記載の電子装置の製造方法。
3 回路基板
4 接合部(第1の接合部)
10 インタポーザ基板(第1の電子部品)
19 孔
20 半導体チップ(第2の電子部品)
25 孔
32 接合部(第2の接合部)
35 フィルタ
36 パッシベーション膜
41、42 ダム
43 封止層
45 液体
48 密閉層
61 フィラー
431 封止材料
Claims (6)
- 基板の上に第1のサイズの接合部で搭載された第1の電子部品と、
前記第1の電子部品の上に、前記第1のサイズと異なる第2のサイズの接合部で搭載された第2の電子部品と、
前記基板、前記第1の電子部品、及び前記第2の電子部品で形成される積層構造体の周囲を封止する封止層と、
前記封止層の内部に充填される電気絶縁性の液体と、
前記液体と接触する前記積層構造体の少なくともひとつの面に配置される液体循環用のフィルタと、
を有することを特徴とする電子装置。 - 基板の上に第1のサイズの接合部で搭載された第1の電子部品と、
前記第1の電子部品の上に、前記第1のサイズと異なる第2のサイズの接合部で搭載された第2の電子部品と、
前記基板、前記第1の電子部品、及び前記第2の電子部品で形成される積層構造体の周囲を封止する封止層と、
前記封止層の内部に充填される電気絶縁性の液体と、
前記第2の電子部品を貫通する孔と、
前記第2の電子部品の表面で前記孔を塞ぐ密閉層と、
を有することを特徴とする電子装置。 - 前記封止層の内側で前記積層構造体の外周に沿って配置されているダム、
をさらに有することを特徴とする請求項1または2に記載の電子装置。 - 前記液体に含有され、前記液体の熱伝導率以上の熱伝導率を有する絶縁性のフィラー、
をさらに有することを特徴とする請求項1〜3のいずれか1項に記載の電子装置。 - 基板の上に第1の電子部品が第1のサイズの接合部で搭載され、前記第1の電子部品の上に第2の電子部品が前記第1のサイズと異なる第2のサイズの接合部で搭載された積層構造体を作製し、
前記積層構造体の外周を封止層で封止し、
前記封止層の内部に電気絶縁性の液体を封入し、
前記積層構造体の組み立て前に、前記第2の電子部品に前記第2の電子部品を貫通する孔をあらかじめ形成し、
前記封止層による封止後に、前記孔から前記液体を注入し、
注入後に、前記孔を密閉する、
ことを特徴とする電子装置の製造方法。 - 基板の上に第1の電子部品が第1のサイズの接合部で搭載され、前記第1の電子部品の上に第2の電子部品が前記第1のサイズと異なる第2のサイズの接合部で搭載された積層構造体を作製し、
前記積層構造体の外周を封止層で封止し、
前記封止層の内部に電気絶縁性の液体を封入し、
前記積層構造体の外周を覆う液状または半固体の封止材料の層を形成し、
前記封止材料の硬化前に、前記封止材料の層にニードルまたはノズルを差し込んで前記封止材料の層の内側に前記液体を注入し、
前記液体の注入後に、前記封止材料を硬化させて前記封止層を形成する、
ことを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016256726A JP6798311B2 (ja) | 2016-12-28 | 2016-12-28 | 電子装置、及び電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016256726A JP6798311B2 (ja) | 2016-12-28 | 2016-12-28 | 電子装置、及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018110155A JP2018110155A (ja) | 2018-07-12 |
JP6798311B2 true JP6798311B2 (ja) | 2020-12-09 |
Family
ID=62845062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016256726A Active JP6798311B2 (ja) | 2016-12-28 | 2016-12-28 | 電子装置、及び電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6798311B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3815239B2 (ja) * | 2001-03-13 | 2006-08-30 | 日本電気株式会社 | 半導体素子の実装構造及びプリント配線基板 |
JP3842759B2 (ja) * | 2003-06-12 | 2006-11-08 | 株式会社東芝 | 三次元実装半導体モジュール及び三次元実装半導体システム |
JP2008205251A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 冷却システム、電子部品、およびプリント配線板 |
US8035223B2 (en) * | 2007-08-28 | 2011-10-11 | Research Triangle Institute | Structure and process for electrical interconnect and thermal management |
JP2012138473A (ja) * | 2010-12-27 | 2012-07-19 | Zycube:Kk | 半導体デバイス・電子部品の実装構造 |
CN105706541B (zh) * | 2013-10-29 | 2019-02-05 | 积水保力马科技株式会社 | 充液散热构件 |
-
2016
- 2016-12-28 JP JP2016256726A patent/JP6798311B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018110155A (ja) | 2018-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9595506B2 (en) | Packages with thermal management features for reduced thermal crosstalk and methods of forming same | |
US12009343B1 (en) | Stackable package and method | |
US8022532B2 (en) | Interposer and semiconductor device | |
US7679184B2 (en) | Semiconductor device having high cooling efficiency and method for manufacturing the same | |
US20070290310A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
KR20190091751A (ko) | 반도체 패키지 | |
JP4910439B2 (ja) | 半導体装置 | |
TWI614848B (zh) | 電子封裝結構及其製法 | |
TWI736866B (zh) | 封裝體及其形成方法 | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP2009026805A (ja) | 半導体装置及びその製造方法 | |
TW201537719A (zh) | 堆疊型半導體封裝 | |
US11101191B2 (en) | Laminated circuitry cooling for inter-chip bridges | |
US20040173914A1 (en) | Semiconductor device | |
KR20210016216A (ko) | 반도체 패키지 및 그의 제조 방법 | |
KR20200115796A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR102586794B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2011119481A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6798311B2 (ja) | 電子装置、及び電子装置の製造方法 | |
KR20140107661A (ko) | 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들 | |
JP2006324646A (ja) | モジュール基板 | |
DE102022126692A1 (de) | Schaltungsvorrichtungen, integriert mit siedeverbesserung für zweiphasen-immersionskühlung | |
JP6985599B2 (ja) | 電子装置及び電子装置の製造方法 | |
CN112420628A (zh) | 半导体封装件 | |
KR100836642B1 (ko) | 전자 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6798311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |