KR20140107661A - 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들 - Google Patents

임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들 Download PDF

Info

Publication number
KR20140107661A
KR20140107661A KR1020147021364A KR20147021364A KR20140107661A KR 20140107661 A KR20140107661 A KR 20140107661A KR 1020147021364 A KR1020147021364 A KR 1020147021364A KR 20147021364 A KR20147021364 A KR 20147021364A KR 20140107661 A KR20140107661 A KR 20140107661A
Authority
KR
South Korea
Prior art keywords
die
package
package substrate
thermal vias
substrate
Prior art date
Application number
KR1020147021364A
Other languages
English (en)
Other versions
KR101697684B1 (ko
Inventor
피핀 스위니
밀린드 피. 샤
마리오 프란시스코 벨레즈
다미온 비. 가스테룸
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20140107661A publication Critical patent/KR20140107661A/ko
Application granted granted Critical
Publication of KR101697684B1 publication Critical patent/KR101697684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키지 기판 및 패키지 콘택트들을 구비한 멀티-모듈 집적 회로 패키지에서, 열 비아들을 가진 패키지 기판 내에 다이가 임베딩되고, 열 비아들은, 임베딩된 다이 상의 핫스팟들을 패키지 콘택트들 중 일부에 결합된다.

Description

임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들{THERMAL VIAS IN AN INTEGRATED CIRCUIT PACKAGE WITH AN EMBEDDED DIE}
본 발명은 집적 회로 패키지들에 관한 것이며, 보다 상세하게는 집적 회로 패키지로부터 열을 제거하는 것에 관한 것이다.
전자 시스템-인-패키지(또는 패키지-인-패키지) 기술에서, 하나의 패키지는 하나 또는 그 초과의 다이스(dice)를 포함하며, 여기서 이러한 다이스의 하나 또는 그 초과는 그들 자신의 개별 패키지들 내에 있다. 도 1에 예시가 제공된다. 도 1은, 플립 칩 적층 모듈 패키지의 (일정비율을 따르지 않는) 단순화된 평면도이다. 다이(102)는 플립 칩화되는데, 그의 활성면이 패키지 기판(104)과 대면한다. 붕괴 제어형 칩 접속(C4; Controlled Collapse Chip Connection) 증기 범프 프로세스로 공식적으로 지칭되는 플립 칩 프로세스에서 전도성 범프들(106)이 다이(102)의 활성면 상의 패드들에 형성되고 납땜(solder)된다. 이후, 다중층 유기 기판일 수 있는 패키지 기판(104) 상의 매칭 접착 패드들 위로 납땜 범프된 다이(102)가 대면하게끔 내려 놓여 진다. 다이(102)의 활성면과 패키지 기판(104) 사이의 전기 접속을 제공하기 위해서 전도성 범프들(106)이 패키지 기판(104) 상의 패드들로 납땜되도록 어셈블리가 리플로우(reflow)된다. 전도성 범프들(106)은 또한 다이(102)와 패키지 기판(104) 사이에 로드 베어링 링크를 제공한다. 통상적으로, 전도성 범프들은 납땜을 포함한다. 패키지 기판(104)은, 전도성 범프들(106)이 복수의 패키지 콘택트들(108) 중 적어도 일부에 전기적으로 연결되도록 전기적 상호연결부들을 포함한다.
다이(102)의 이면에 패키지(110)가 부착된다. 이것이 와이어본드 패키지이며, 여기서 다이(112)가 패키지 기판(114)에 부착되고, 다이(112)의 활성면으로부터 패키지 기판(114) 상의 패드들로 와이어본드들에 의해 전기 연결이 제공된다. 예시로서, 116으로 라벨링된 이러한 하나의 와이어본드가 도시된다. 기판 패키지(114)의 바깥면 위에 있는 패드들로부터의 와이어본드들은 패키지 기판(104)으로의 전기적 연결을 제공한다. 예를 들어, 118로 라벨링된 이러한 하나의 와이어본드가 도시된다. 패키지 기판(104)으로 와이어본딩되는 다이(120)가 패키지(110)에 부착된다. 예를 들어, 122로 라벨링된 이러한 하나의 와이어본드가 도시된다.
에폭시 수지(때때로 언더필(underfill)로 지칭됨)는 통상적으로, 다이(102)와 패키지 기판(104) 사이의 열 팽창 계수(CTE)의 차의 보상을 돕고 습도 손상을 방지하기 위해서 도포된다. 또한 추가적인 보호를 위해서 어셈블리가 액체 에폭시로 캡핑되어 최종적인 시스템-인-패키지(124)가 발생될 수 있다.
일부 적용들에 있어서, 다이(102)는 디지털 논리 회로들을 포함할 수 있고, 패키지(110)는 메모리 모듈일 수 있고, 다이(120)는 아날로그 회로들을 포함할 수 있다.
시스템-인-패키지 기술에서 점점 더 많은 집적화가 이루어질수록, 열 관리는 과제를 제시할 수 있다. 종래의 열 관리는 패키지 기판(104) 내의 열 비아들, 및 열 확산기들의 사용을 포함한다. 그러나, 열이 다이(120)로부터 패키지 콘택트들(108)로 빠져나가게 하기 위해서, 열이 시스템-인-패키지(124)를 빠져나가기 전에 다이(120)로부터 패키지(110), 플립-칩 다이(102), 언더필, 및 패키지 기판(104) 내 다양한 재료들을 통해, 그리고 패키지 콘택트들(108)을 통해 흐른다. 열이 빠져나가도록 효율적인 열 경로들을 이용하는 시스템-인-패키지 기술을 제공하는 것이 바람직할 것이다.
일 실시형태에서, 다이가 패키지 기판에 임베딩된다. 패키지 기판은 패키지 콘택트들을 갖는다. 패키지 기판 내 열 비아들은 이 다이를 패키지 콘택트들 중 적어도 일부에 결합시킨다. 열 비아들 중 적어도 하나는 적어도 2개의 중첩된 원들의 유니온과 실질적으로 유사한 횡단면 형상을 갖는다.
다른 실시형태에서, 패키지 기판 코어 내에 홀이 형성되며, 여기서 패키지 기판 코어는 제 1 금속층을 가진 제 1 면, 및 제 2 금속층을 가진 제 2 면을 갖는다. 패키지 기판 코어의 제 2 면 상에 테이프가 위치된다. 이후, 다이가 홀 안으로 위치되고, 다이는 제 1 면, 및 테이프에 인접한 제 2 면을 갖는다. 다이의 제 1 면, 제 1 금속층, 및 패키지 기판 코어의 제 1 면 상에 기판이 형성된다. 열 비아들이 기판 내에 형성되어 다이의 열 핫스팟들에서 다이의 제 1 면에 연결된다.
다른 실시형태에서, 패키지 기판 코어 내에 홀이 형성되며, 여기서 패키지 기판 코어는 제 1 금속층을 가진 제 1 면, 및 제 2 금속층을 가진 제 2 면을 갖는다. 테이프가 패키지 기판 코어의 제 2 면 상에 위치된다. 다이가 홀 안으로 위치되고, 여기서, 다이는 제 1 면 및 테이프에 인접한 제 2 면을 갖는다. 제 1 기판이 다이의 제 1 면, 제 1 금속층, 및 패키지 기판 코어의 제 1 면 상에 형성된다. 테이프가 제거된다. 제 2 기판이 다이의 제 2 면, 제 2 금속층, 및 패키지 기판 코어의 제 2 면 상에 형성된다. 열 비아들이 제 2 기판 내에 형성되어 다이의 열 핫스팟들에서 다이의 제 2 면에 연결된다.
도 1은 종래의 다중-모듈 집적 회로 패키지의 평면도이다.
도 2a 및 도 2b는 임베딩된 다이 및 열 비아들을 가진 집적 회로 패키지를 도시한다.
도 3은 임베딩된 다이 및 열 비아들을 가진 집적 회로 패키지 일부의 평면도이다.
도 4는 열 비아들을 가진 집적 회로 패키지 기판 내에 다이를 임베딩하기 위한 절차를 도시하는 평면도이다.
도 5는 열 핫스팟을 덮는 열 비아의 횡단면 평면도를 도시한다.
다음의 설명에서, 용어 "일부 실시형태들"의 범위는 2 이상의 실시형태를 의미하는 것으로 제한되지 않으며, 오히려, 그 범위는 일 실시형태, 2 이상의 실시형태, 또는 아마도 모든 실시형태들을 포함할 수 있다.
도 2a는, 다이(202)가 패키지 기판(208) 내에 임베딩되어 있는 시스템-인-패키지(200)의 단순화된 평면도(일정비율을 따르게 도시되지 않음)를 도시한다. 도 1과 같이, 시스템-인-패키지(200)는 플립 칩 다이(102) 및 그 자신의 패키지(110) 내의 다이(112)를 포함한다. 도 2a의 특정 실시형태에서, 다이(202)의 활성면은 패키지 콘택트들(108)에 연결되는 패키지 기판(208)의 면으로부터 떨어져 대면한다. 다이(202)의 활성면 상의 구리 도금(또는 콘택트들)이 도 2a에 도시되며, 여기서 구리 도금의 하나의 이러한 예가 204로서 라벨링된다. 명시적으로 도시되지는 않았지만, 구리 도금(204)이, 패키지 콘택트들(108)의 적어도 일부에 전기적으로 연결되게 하기 위해서 패키지 기판(208) 내의 트레이스들에 전기적으로 연결된다.
도 2a의 도시에서, 패키지 기판(208) 내 열 비아들이 다이(202)의 이면에 결합되고, 패키지 콘택트들(108)의 적어도 일부에 결합되어, 효율적인 열 경로가 다이(202)와 패키지 콘택트들(108) 중 일부 사이에 제공될 수 있다. 하나의 이러한 열 비아가 206으로 라벨링된다. 예를 들어, 열 비아들은 구리를 포함할 수 있으므로, 이들은 또한 전기적으로 전도성일 수 있다.
열 비아가 패키지 콘택트 바로 위에 위치되지 않기 때문에, 패키지 기판 내부에 트레이스가 형성되어 열 경로가 패키지 콘택트들 중 하나로 이어질 수 있다. 이것이 도 2b에 도시되는데, 여기서, 열 비아(206)의 바로 밑에 위치되는 패키지 콘택트가 없다는 것을 가정하여, 트레이스(210)가 열 비아(206)로부터 패키지 콘택트(108)로의 전도성 열 경로를 제공한다. 도 2b에 도시된 도면의 배향은 도 2a에 도시된 도면에 직교하며, 여기서, 도 2b는 패키지 기판(208)의 앞면(face)에 평행한 다이(202)를 따르는 실시형태의 슬라이스를 도시한다. 도시의 편의를 위해서, 도 2b는 일정비율을 따르게 도시되지 않았고, 도 2a의 도면에 대해 일정비율을 따르지 않는다. 도 2b에서, 대시 기호로 이루어진 선(202)은 도2a의 다이(202)의 아웃라인을 나타내고, 대시 기호로 이루어진 선(208)은 도 2a의 패키지 기판(208)의 아웃라인을 나타낸다. 이러한 아웃라인들은, 도 2b의 시야를 제공하는 다이(202)를 관통하는 슬라이스의 위와 아래에 이들이 놓이는 것을 나타내기 위해 대시 기호로 이루어진다.
일부 실시형태들에 있어서, 다이(202)가 패키지 기판(208) 내에 임베딩될 수 있으므로, 그의 활성면은 패키지 콘택트들(108)에 부착되는 패키지 기판(208)의 면과 대면한다. 이러한 실시형태들에 있어서, 열 경로를 제공하는 것 이외에도, 열 비아들 중 일부는 또한, 다이(202)의 활성면 상의 활성 컴포넌트들 중 일부와 패키지 콘택트들(108) 중 하나 또는 그 초과 것에 대한 전기적 연결을 제공한다.
도 3은 임베딩된 다이(202)를 가진 패키지 기판(208)의 일부의 평면도(일정비율을 따르지 않음)이며, 그러나, 도 2a의 도면보다 더욱 상세하다. 도 3의 패키지 기판은, 금속층(302), 기판(304), 금속층(306), 코어(308), 금속층(310), 기판(312) 및 금속층(314)을 포함하여 다중층이되는 것으로 도시된다. 금속 층들은 구리를 포함할 수 있다. 다양한 재료들 및 라미네이트들이 기판들 및 코어 용으로 사용될 수 있다. 코어(308)는 기판들 용으로 사용된 것과 동일한 재료를 포함할 수 있다. 일부 실시형태들에 있어서, FR-4(난연제 4)가 코어(308) 또는 기판들 용으로 사용될 수 있고, 또는 예를 들어, 폴리이미드가 사용될 수 있다.
도 3에 도시된 평면도는 단순화된 것인데, 이는 다이(202)에 대한 개구들을 제외하고 금속층들 내 개구들을 도시하지 않기 때문이다. 즉, 도면의 시야의 방향에 수직하는 방향에 있는 실시형태의 슬라이스인 금속층들의 평면도가 직사각형들로서 금속층들을 도시한다는 의미에서 도시가 단순화된다. 실제로, 다양한 컴포넌트들에 대한 전기 연결들이 구성될 수 있도록 금속층들 상에서 식각이 실시될 수 있다.
다이(202)의 이면 상의 구리 도금이 다양한 핫스팟들을 열 비아들(206)로 열적으로 결합시킨다. 구리 도금의 일 이러한 예는 도 3에서 316으로 라벨링된다. 일부 실시형태들에 있어서, 구리 도금(316)이 핫스팟들, 또는 핫스팟들의 적어도 일부 상에 증착되도록, 다이(202) 상에서 열 분석이 실시될 수 있다. 이는 열 관리의 미세 조정을 가능하게 한다.
일부 실시형태들에 있어서, 다이(202)의 활성면은 금속층(306)과 대면할 수 있는데, 이 경우 구리 도금(316)의 일부는 활성면 상의 다양한 디바이스들로의 전기적 연결뿐만 아니라 열적 결합을 제공할 수 있다. 활성면이 금속층(306)과 대면하는 이러한 실시형태들에 있어서, 라벨 204로 나타내어진 구리 도금이 필수적이지 않을 수 있다.
도 4는, 다이(202)를 코어(308)로 임베딩하기 위한 절차를 도시하는 다양한 평면도들(확대하지 않음)을 도시하며, 절차 시퀀스는 글자들 A 내지 E로 나타내어진다. A에서 코어(308)로 시작하여, 홀이 B의 코어(308) 안으로 천공된다. B에서, 금속층들(306 및 310)이 코어(308)의 양면들 상에 증착되었고, 트레이스들을 제공하기 위해 이러한 금속 층들 상에서 식각이 실시되었다. C에서, 테이프(402)가 코어(308)의 하부에 부착되고, D에서, 다이(202)가 코어(308) 내에서 천공되었던 홀 안으로 드롭된다. 다이(202)는 구리 도금(204 및 316)을 포함한다. FR-4와 같은 기판(312)이 어셈블리의 상부 위로 라미네이트된다. 이 기판 재료는 망상선들로 나타내어진다. E에서, 테이프(402)가 제거되었고 기판(304)이 하부 위에 라미네이트되며, 재차 망상선으로 나타내어진다. 구리 도금(316)으로 콘택트를 만들기 위해 열 비아들(206)이 기판(304)에 형성된다.
도시의 편의를 위해서, 앞의 도면들은 열 비아들(206)이 다이(202)의 하부면을 따라 균일하게 위치되는 것으로 도시되지만, 실제로, 열 비아들(206)은 다이(202) 상의 핫스팟들에 결합되기 때문에, 열 비아들(206)의 배치는 균일하지 않을 수 있다. 또한, 열 비아들(206)이 다양한 핫스팟들에 대하여 집중되기 때문에, 열 비아들(206) 중 일부에 대한 형상이 전력 또는 신호 비아들의 경우와 같이 실질적으로 원통형인 것으로 예상되지 않는다. 열 비아들(206) 중 일부는 서로 중첩되는 2 또는 그 초과의 원통형들의 유니온(union)일 수 있다.
도 5는 복수의 개별 비아들을 포함하는 열 비아의 횡단면 평면도를 도시한다(반드시 일정비율에 따라 도시되지 않아도 됨). 이 횡단면도는 다이(202)의 하부면에 평행하게 취해진 슬라이스이고 열 비아들(206)에 실질적으로 수직이다. 열 비아가 덮을 측정된 핫스팟의 횡단면 평면도가 502로 라벨링된 아웃라인을 갖는 불규칙 형상으로 도시된다. 열 비아의 형상은 다수의 중첩하는 원통 형상들(도면에서 원들로 나타남)의 유니온으로부터 형성된다. 이러한 원들의 유니온의 바깥 인벨로프는 라벨 504로 실선으로 도시된다. 인벨로프의 부분이 아닌 원들의 부분들은 대시 기호로 이루어진 선들로 도시된다.
도 5의 도면에서, 열 비아는 열 핫스팟(502)을 완전히 덮지 않지만, 일부 실시형태들에 있어서, 열 핫스팟들을 완전하게 덮기 위해서 더 많은 원들의 유니온을 형성함으로써 열 비아에 대한 형상이 합성될 수 있다. 실제로, 완전한 원들이 실현되지 않을 수 있어서, 열 비아의 횡단면 형상은 단지, 중첩하는 원들의 유니온에 의해 형성된 기하학적 형상과 실질적으로 유사할 수 있다.
아래에 청구되는 바와 같이 본 발명의 범위로부터 벗어나지 않고 설명된 실시형태들에 대한 다양한 변경들이 이루어질 수 있다. 예를 들어, 도 4의 E에서, 열 비아들은 기판(304) 대신 기판(312) 내에 형성될 수 있다. 즉, 테이프(402)가 제거되기 전에 적용되는 기판(312)은 열 비아들을 포함할 수 있다.

Claims (7)

  1. 방법으로서,
    패키지 기판 코어 내에 홀을 형성하는 단계－상기 패키지 기판 코어는 제 1 금속층을 가진 제 1 면 및 제 2 금속층을 가진 제 2 면을 구비함－;
    상기 패키지 기판 코어의 상기 제 2 면 상에 테이프를 위치시키는 단계;
    다이를 상기 홀 안으로 위치시키는 단계－상기 다이는 제 1 면 및 상기 테이프에 근접한 제 2 면을 가짐－;
    상기 다이의 상기 제 1 면, 상기 제 1 금속층, 및 상기 패키지 기판 코어의 상기 제 1 면 상에 제 1 기판을 형성하는 단계; 및
    상기 다이의 열 핫스팟들에서 상기 다이의 상기 제 1 면에 결합하도록 상기 제 1 기판 내에 열 비아들을 형성하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 테이프를 제거하는 단계; 및
    상기 다이의 상기 제 2 면, 상기 제 2 금속층, 및 상기 패키지 기판 코어 상에 제 2 기판을 형성하는 단계를 더 포함하는, 방법.
  3. 제 2 항에 있어서,
    상기 다이는 상기 다이의 상기 제 1 면 상에 구리 도금을 포함하고,
    상기 열 비아들은 상기 다이의 상기 제 1 면 상에서 상기 구리 도금과 접촉하는, 방법.
  4. 제 1 항에 있어서,
    상기 다이의 상기 제 2 면은 활성면인, 방법.
  5. 방법으로서,
    패키지 기판 코어 내에 홀을 형성하는 단계－상기 패키지 기판 코어는 제 1 금속층을 가진 제 1 면 및 제 2 금속층을 가진 제 2 면을 구비함－;
    상기 패키지 기판 코어의 상기 제 2 면 상에 테이프를 위치시키는 단계;
    다이를 상기 홀 안으로 위치시키는 단계－상기 다이는 제 1 면 및 상기 테이프에 근접한 제 2 면을 가짐－;
    상기 다이의 상기 제 1 면, 상기 제 1 금속층, 및 상기 패키지 기판 코어의 상기 제 1 면 상에 제 1 기판을 형성하는 단계; 및
    상기 테이프를 제거하는 단계;
    상기 다이의 상기 제 2 면, 상기 제 2 금속층, 및 상기 패키지 기판 코어의 상기 제 2 면 상에 제 2 기판을 형성하는 단계; 및
    상기 다이의 열 핫스팟들에서 상기 다이의 상기 제 2 면에 결합하도록 상기 제 2 기판 내에 열 비아들을 형성하는 단계를 포함하는, 방법.
  6. 제 5 항에 있어서,
    상기 다이는 상기 다이의 상기 제 2 면 상에 구리 도금을 포함하고,
    상기 열 비아들은 상기 다이의 상기 제 2 면 상에서 상기 구리 도금과 접촉하는, 방법.
  7. 제 5 항에 있어서,
    상기 다이의 상기 제 1 면은 활성면인, 방법.
KR1020147021364A 2010-03-01 2011-02-28 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들 KR101697684B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/714,918 US8633597B2 (en) 2010-03-01 2010-03-01 Thermal vias in an integrated circuit package with an embedded die
US12/714,918 2010-03-01
PCT/US2011/026539 WO2011109310A2 (en) 2010-03-01 2011-02-28 Thermal vias in an integrated circuit package with an embedded die

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024726A Division KR101551279B1 (ko) 2010-03-01 2011-02-28 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들

Publications (2)

Publication Number Publication Date
KR20140107661A true KR20140107661A (ko) 2014-09-04
KR101697684B1 KR101697684B1 (ko) 2017-01-18

Family

ID=44025253

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147021364A KR101697684B1 (ko) 2010-03-01 2011-02-28 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
KR1020127024726A KR101551279B1 (ko) 2010-03-01 2011-02-28 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127024726A KR101551279B1 (ko) 2010-03-01 2011-02-28 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들

Country Status (7)

Country Link
US (1) US8633597B2 (ko)
EP (1) EP2543066B1 (ko)
JP (1) JP5814272B2 (ko)
KR (2) KR101697684B1 (ko)
CN (1) CN102822965B (ko)
BR (1) BR112012022063A2 (ko)
WO (1) WO2011109310A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254104B1 (ko) 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
KR101712837B1 (ko) * 2015-11-09 2017-03-07 주식회사 에스에프에이반도체 Pip 구조를 갖는 반도체 패키지 제조 방법
KR102556052B1 (ko) * 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치
WO2018063383A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Active package substrate having anisotropic conductive layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980073906A (ko) * 1997-03-20 1998-11-05 이대원 비.지.에이 패키지의 열방출부 형성방법
KR20090001849A (ko) * 2007-05-28 2009-01-09 한국광기술원 열전달 비아홀을 구비한 발광 다이오드 패키지 및 그의제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842275A (en) * 1995-09-05 1998-12-01 Ford Motor Company Reflow soldering to mounting pads with vent channels to avoid skewing
US6134110A (en) * 1998-10-13 2000-10-17 Conexnant Systems, Inc. Cooling system for power amplifier and communication system employing the same
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6507115B2 (en) * 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
US7259448B2 (en) 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP4468609B2 (ja) 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
US6909169B2 (en) 2002-12-20 2005-06-21 Nokia Corporation Grounded embedded flip chip RF integrated circuit
JP2004214249A (ja) 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP4403821B2 (ja) * 2004-02-17 2010-01-27 ソニー株式会社 パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US8664759B2 (en) * 2005-06-22 2014-03-04 Agere Systems Llc Integrated circuit with heat conducting structures for localized thermal control
KR100698526B1 (ko) 2005-07-20 2007-03-22 삼성전자주식회사 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP2007188916A (ja) 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
US7414316B2 (en) * 2006-03-01 2008-08-19 Freescale Semiconductor, Inc. Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US7539019B2 (en) * 2007-07-31 2009-05-26 Adc Telecommunications, Inc. Apparatus for transferring heat from a heat spreader
JP2009252894A (ja) 2008-04-03 2009-10-29 Nec Electronics Corp 半導体装置
US8021907B2 (en) * 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
KR20090130727A (ko) * 2008-06-16 2009-12-24 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7838988B1 (en) * 2009-05-28 2010-11-23 Texas Instruments Incorporated Stud bumps as local heat sinks during transient power operations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980073906A (ko) * 1997-03-20 1998-11-05 이대원 비.지.에이 패키지의 열방출부 형성방법
KR20090001849A (ko) * 2007-05-28 2009-01-09 한국광기술원 열전달 비아홀을 구비한 발광 다이오드 패키지 및 그의제조방법

Also Published As

Publication number Publication date
KR20120132511A (ko) 2012-12-05
WO2011109310A3 (en) 2011-10-27
US20110210438A1 (en) 2011-09-01
KR101697684B1 (ko) 2017-01-18
CN102822965A (zh) 2012-12-12
KR101551279B1 (ko) 2015-09-08
EP2543066B1 (en) 2018-08-22
BR112012022063A2 (pt) 2016-08-30
JP2013521654A (ja) 2013-06-10
EP2543066A2 (en) 2013-01-09
WO2011109310A2 (en) 2011-09-09
US8633597B2 (en) 2014-01-21
CN102822965B (zh) 2016-03-30
JP5814272B2 (ja) 2015-11-17

Similar Documents

Publication Publication Date Title
US10014246B2 (en) Circuit substrate, semiconductor package and process for fabricating the same
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US8623753B1 (en) Stackable protruding via package and method
US12002737B2 (en) Electronic package and method of fabricating the same
US20060240595A1 (en) Method and apparatus for flip-chip packaging providing testing capability
US12057366B2 (en) Semiconductor devices including a lower semiconductor package, an upper semiconductor package on the lower semiconductor package, and a connection pattern between the lower semiconductor package and the upper semiconductor package
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
WO2006132151A1 (ja) インタポーザおよび半導体装置
TW201351579A (zh) 高密度立體封裝
JP2008218979A (ja) 電子パッケージ及びその製造方法
US20120146242A1 (en) Semiconductor device and method of fabricating the same
US20220068663A1 (en) Electronic package and manufacturing method thereof
US20230136541A1 (en) Electronic package and manufacturing method thereof
KR101697684B1 (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
JP4494249B2 (ja) 半導体装置
US11764188B2 (en) Electronic package and manufacturing method thereof
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP7251951B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2015216219A (ja) 半導体装置
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant