KR20090117636A

KR20090117636A - 배선 회로 기판 및 그 제조 방법

Info

Publication number: KR20090117636A
Application number: KR1020090039716A
Authority: KR
Inventors: 히로후미 에베; 야스토 이시마루
Original assignee: 닛토덴코 가부시키가이샤
Priority date: 2008-05-09
Filing date: 2009-05-07
Publication date: 2009-11-12
Also published as: JP4981744B2; TW201006336A; EP2117044A1; US20090277667A1; CN101577264B; TWI422303B; CN101577264A; KR101529324B1; EP2117044B1; JP2009272559A; US8022306B2

Abstract

절연층의 한 면의 대략 중앙부에는, 실장 영역이 마련된다. 절연층의 다른 면에는 금속층이 마련된다. 실장 영역에 겹치는 금속층의 영역(실장 대향 영역)을 가로지르고 또한 금속층을 분단하도록 슬릿이 형성된다. 슬릿에 의해 분단된 금속층의 복수의 영역(대영역)은, 실장 대향 영역의 일부의 영역(소영역)을 각각 포함한다. 각 대영역의 면적은 그 대영역에 포함되는 소영역의 면적에 대응하여 설정된다. 구체적으로는, 실장 대향 영역의 전체의 면적에 대하여 A[%]의 면적을 갖는 소영역은, 금속층의 전체의 면적에 대하여 (A±δ)[%]의 면적을 갖는 대영역에 포함된다. 여기서, δ은 허용 오차 범위이며, 허용 오차 범위 δ는 (A×0.3) 이하이다.

Description

배선 회로 기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 배선 회로 기판 및 그 제조 방법에 관한 것이다.

종래, LSI(Large scale integration) 등의 전자 부품을 필름 형상의 기판에 실장하는 기술로서, COF(chip on fllm) 실장 기술이 있다. 일반적으로, COF 용의 기판(이하, COF 기판이라고 부름)은, 폴리이미드로 이루어지는 절연층과 구리로 이루어지는 도체 패턴의 2층 구조를 갖는다. 도체 패턴에는 단자부가 형성된다. 도체 패턴의 단자부에 전자 부품의 단자부(범프)가 본딩된다.

그런데, COF 기판의 파인피치(fine pitch)화 및 전자 부품의 고성능화에 따라, 전자 부품의 동작시의 발열량이 많아진다. 그것에 의하여, 전자 부품의 오동작 등의 불량이 발생하는 경우가 있다. 그 때문에, 방열을 충분히 하는 것이 중요하게 된다. 그래서, COF 기판의 절연층의 이면(전자 부품이 본딩되지 않는 쪽의 면)에, 방열을 위한 금속층을 마련하는 것이 제안되어 있다.

예컨대, 일본 특허 공개 제2007-27682호 공보에 개시되는 테이프 배선 기판 에서는, 칩 실장 영역의 하부에서, 베이스 필름의 하부면에 금속층이 형성되어 있다.

도 12는 금속층이 마련된 종래의 COF 기판의 모식적 단면도이다. 도 12의 COF 기판(200)에 있어서는, 절연층(51)의 일면에 도체 패턴(52)이 마련되고, 다른 면에 금속층(53)이 마련되어 있다. 도체 패턴(52)의 단자부에, 전자 부품(55)의 범프(55a)가 본딩된다. 이러한 구성에 의해, 전자 부품(55)의 열이 금속층(53)을 통해 방산(放散)된다.

전자 부품(55)은, 예컨대, 열 압착에 의해 도체 패턴(52)의 단자부에 접속된다. 그 경우, COF 기판(200)의 절연층(51) 및 금속층(53)이 열에 의해서 팽창한다. 또한, 전자 부품(55)의 동작시에 있어서도, 전자 부품(55)으로부터 발생하는 열에 의해서 절연층(51) 및 금속층(53)이 팽창한다.

전자 부품(55)의 범프(55a) 사이의 거리는 금속층(53)의 팽창량보다 현저히 작다. 그 때문에, 절연층(51) 및 금속층(53)이 팽창한 경우, 도체 패턴(52)의 단자부에 응력이 가해진다.

금속층(53)이 마련되어 있지 않은 경우에는, 절연층(53)이 유연히 휘어지기 때문에 단자부에 가해지는 응력이 완화된다. 그러나 금속층(53)이 마련되는 경우에는, 절연층(51)이 휘어지기 어렵게 된다. 따라서, 단자부에 가해지는 응력이 완화되지 않는다. 그 결과, 도체 패턴(52)이 절연층으로부터 박리하거나, 도체 패턴(52)의 단자부가 전자 부품(55)의 범프(55a)로부터 이간하거나 한다.

본 발명의 목적은, 방열성이 충분히 확보되고, 또한 전자 부품과의 접속성이 향상된 배선 회로 기판 및 그 제조 방법을 제공하는 것이다.

(1) 본 발명의 한 국면에 따르는 배선 회로 기판은, 전자 부품이 실장되는 배선 회로 기판으로서, 베이스 절연층과, 베이스 절연층의 한 면 상에 형성되고, 전자 부품에 전기적으로 접속되어야 할 단자부를 갖는 도체 패턴과, 도체 패턴의 단자부를 노출시키는 개구부를 갖고, 개구부를 제외하고 도체 패턴을 덮도록 베이스 절연층의 한 면 상에 형성되는 커버 절연층과, 베이스 절연층의 다른 면 상에 형성되는 금속층을 구비하고, 금속층은, 커버 절연층의 개구부에 겹치는 개구부 대향 영역과, 개구부 대향 영역을 포함하고 또한 개구부 대향 영역보다 큰 응력 완화 영역을 포함하고, 개구부 대향 영역을 복수의 소영역으로 분단하고, 또한 응력 완화 영역을, 소영역을 각각 포함하는 복수의 대영역으로 분단하도록 금속층에 하나 또는 복수의 슬릿이 형성되고, 개구부 대향 영역의 전체의 면적에 대한 하나의 소영역의 면적의 비율을 A%로 한 경우에 응력 완화 영역의 전체의 면적에 대한 하나의 소영역을 포함하는 대영역의 면적의 비율이 (A-α)% 이상 (A+α)% 이하로 설정되고, α는 (A×0.3) 이하인 것이다.

이 배선 회로 기판에 있어서는, 베이스 절연층의 한 면 상에 단자부를 갖는 도체 패턴이 형성된다. 도체 패턴의 단자부는 커버 절연층의 개구부 내에서 노출된다. 커버 절연층의 개구부 내에서, 도체 패턴의 단자부에 전자 부품이 전기적으로 접속된다. 베이스 절연층의 다른 면 상에는 금속층이 형성된다. 전자 부품으로부터 발생하는 열은 금속층을 통해 방산된다.

전자 부품의 열 압착시 및 동작시에는, 베이스 절연층 및 금속층이 열 팽창한다. 그 경우, 금속층의 팽창에 추종하도록 베이스 절연층이 팽창한다. 그래서, 커버 절연층의 개구부에 겹치는 금속층의 개구부 대향 영역에 하나 또는 복수의 슬릿이 형성된다. 그것에 의하여, 베이스 절연층 및 금속층의 열 팽창시에 도체 패턴에 가해지는 응력이 완화된다. 그것에 의하여, 도체 패턴과 전자 부품과의 접속성이 향상된다.

또한, 슬릿에 의해 금속층의 개구부 대향 영역이 복수의 소영역으로 분단되고, 또한 개구부 대향 영역을 포함하는 응력 완화 영역이 소영역을 각각 포함하는 복수의 대영역으로 분단된다. 개구부 대향 영역의 전체의 면적에 대한 하나의 소영역의 면적의 비율을 A%로 한 경우, 응력 완화 영역의 전체의 면적에 대한 하나의 소영역을 포함하는 대영역의 면적의 비율이 (A-α)% 이상 (A+α)% 이하로 설정된다.

이 경우, 복수의 대영역의 면적비와 그들의 대영역에 포함되는 소영역의 면적비가 거의 같아진다. 그 때문에, 전자 부품으로부터 발생하는 열이, 금속층의 복수의 대영역으로 균등하게 널리 퍼진다. 그것에 의하여, 전자 부품으로부터 발생하는 열을 효율좋게 방산시킬 수 있다. 따라서, 전자 부품 및 그 주위에 열이 체류하 는 것을 확실히 방지할 수 있다. 그 결과, 전자 부품의 오동작의 발생을 확실히 방지할 수 있다.

(2) 응력 완화 영역의 외주부는, 개구 대향 영역의 외주부보다 2mm 이상 바깥쪽에 있더라도 좋다.

이 경우, 개구 대향 영역의 외주부보다 2mm 이상 바깥쪽까지 연장되도록 슬릿이 형성된다. 그것에 의하여, 베이스 절연층 및 금속층의 열 팽창시에 도체 패턴에 가해지는 응력이 충분히 완화된다.

(3) 응력 완화 영역의 면적은 금속층의 면적과 같더라도 좋다. 이 경우, 금속층을 분단하도록 슬릿이 형성된다. 그것에 의하여, 베이스 절연층 및 금속층의 열 팽창시에 도체 패턴에 가해지는 응력이 충분히 완화된다.

(4) 금속층의 면적은 개구 대향 영역의 면적의 3배 이상이더라도 좋다. 이 경우, 전자 부품으로부터 발생하는 열이 충분히 방산되어, 전자 부품 및 그 주위에 열이 체류하는 것이 보다 확실히 방지된다.

(5) 개구 대향 영역은 직사각형상을 갖고, 슬릿은, 개구 대향 영역의 어느 변을 따라 개구 대향 영역을 가로지르도록 형성되더라도 좋다. 이 경우, 간단한 구성으로 베이스 절연층 및 금속층의 열 팽창시에 도체 패턴에 가해지는 응력이 확실히 완화된다.

(6) 본 발명의 다른 국면에 따른 배선 회로 기판의 제조 방법은, 전자 부품이 실장되는 배선 회로 기판의 제조 방법으로서, 전자 부품에 전기적으로 접속되어야 할 단자부를 갖는 도체 패턴을 베이스 절연층의 한 면 상에 형성하는 공정과, 도체 패턴의 단자부를 노출시키는 개구부를 갖고, 개구부를 제외하고 도체 패턴을 덮는 커버 절연층을 베이스 절연층의 한 면 상에 형성하는 공정과, 커버 절연층의 개구부에 겹치는 개구부 대향 영역과 개구부 대향 영역을 포함하고 또한 개구부 대향 영역보다 큰 응력 완화 영역을 포함하는 금속층을 베이스 절연층의 다른 면 상에 형성하는 공정과, 개구부 대향 영역을 복수의 소영역으로 분단하고, 또한 응력 완화 영역을, 소영역을 각각 포함하는 복수의 대영역으로 분단하도록 금속층에 하나 또는 복수의 슬릿을 형성하는 공정을 포함하고, 개구부 대향 영역의 전체의 면적에 대한 하나의 소영역의 면적의 비율을 A%로 한 경우에, 응력 완화 영역의 전체의 면적에 대한 하나의 소영역을 포함하는 대영역의 면적의 비율이 (A-α)% 이상 (A+α)% 이하로 설정되고, α는 (A×0.3) 이하인 것이다.

이 배선 회로 기판의 제조 방법에 있어서는, 베이스 절연층의 한 면 상에 단자부를 갖는 도체 패턴이 형성된다. 도체 패턴의 단자부는 커버 절연층의 개구부 내에서 노출된다. 커버 절연층의 개구부 내에서, 도체 패턴의 단자부에 전자 부품이 전기적으로 접속된다. 베이스 절연층의 다른 면 상에는 금속층이 형성된다. 전자 부품으로부터 발생하는 열은 금속층을 통해 방산된다.

전자 부품의 열 압착시 및 동작시에는, 베이스 절연층 및 금속층이 열 팽창한다. 그 경우, 금속층의 팽창에 추종하도록 베이스 절연층이 팽창한다. 그래서, 커버 절연층의 개구부에 겹치는 금속층의 개구부 대향 영역에 하나 또는 복수의 슬릿이 형성된다. 그것에 의하여, 베이스 절연층 및 금속층의 열 팽창시에 도체 패턴에 가해지는 응력이 완화된다. 그것에 의하여, 도체 패턴과 전자 부품과의 접속성 이 향상된다.

또한, 슬릿에 의해 개구부 대향 영역이 복수의 소영역으로 분단되고, 또한 개구부 대향 영역을 포함하는 응력 완화 영역이 소영역을 각각 포함하는 복수의 대영역으로 분단된다. 개구부 대향 영역의 전체의 면적에 대한 하나의 소영역의 면적의 비율을 A%로 한 경우, 응력 완화 영역의 전체의 면적에 대한 하나의 소영역을 포함하는 대영역의 면적의 비율이 (A-α)% 이상 (A+α)% 이하로 설정된다.

이 경우, 복수의 대영역의 면적비와 그들의 대영역에 포함되는 소영역의 면적비가 거의 같아진다. 그 때문에, 전자 부품으로부터 발생하는 열이, 금속층의 복수의 대영역으로 균등하게 널리 퍼진다. 그것에 의하여, 전자 부품으로부터 발생하는 열을 효율좋게 방산시킬 수 있다. 따라서, 전자 부품 및 그 주위에 열이 체류하는 것을 확실히 방지할 수 있다. 그 결과, 전자 부품의 오동작의 발생을 확실히 방지할 수 있다.

본 발명에 의하면, 베이스 절연층 및 금속층의 열 팽창시에 도체 패턴에 가해지는 응력이 완화된다. 그것에 의하여, 도체 패턴과 전자 부품과의 접속성이 향상된다. 또한, 전자 부품으로부터 발생하는 열을 효율좋게 방산시킬 수 있어, 전자 부품 및 그 주위에 열이 체류하는 것을 확실히 방지할 수 있다. 그 결과, 전자 부품의 오동작의 발생을 확실히 방지할 수 있다.

이하, 본 발명의 일 실시형태에 따른 배선 회로 기판 및 그 제조 방법에 대하여 도면을 참조하면서 설명한다. 또, 본 실시형태에서는, 배선 회로 기판의 일례로서 COF(chip on film)용의 기판(이하, COF 기판이라고 부름)에 대하여 설명한다.

(1) 구성

도 1은 본 실시형태에 따른 COF 기판의 단면도이며, 도 2는 본 실시형태에 따른 COF 기판의 평면도이다. 또, 도 2(a)는 도 1에서의 COF 기판의 상면을 나타내고, 도 2(b)는 도 1에서의 COF 기판의 하면을 나타낸다. 또한, 도 2(a) 및 도 2(b)의 A-A선 단면이 도 하나의 단면에 상당한다.

도 1 및 도 2에 나타낸 바와 같이, COF 기판(100)은, 예컨대, 폴리이미드로 이루어지는 절연층(1)을 갖는다. 절연층(1)의 한 면의 대략 중앙부에는, 실장 영역 S가 마련된다. 본 예에서는, 실장 영역 S는 직사각형상을 갖는다.

실장 영역 S의 안쪽으로부터 바깥쪽으로 연장되도록, 예컨대, 구리로 이루어지는 도체 패턴(2)이 형성된다. 또, 도체 패턴(2)은, 전기 신호를 전송하기 위한 신호선과, 전기 신호를 전송하지 않는 더미선을 포함한다. 도체 패턴(2)을 덮도록 절연층(1)의 한 면상에 예컨대, 폴리이미드로 이루어지는 커버 절연층(4)이 형성된다. 실장 영역 S 상의 커버 절연층(4)의 부분에는 개구부(4a)가 형성된다. 개구부(4a) 내에, 도체 패턴(2)의 단자부(21)가 배치된다.

실장 영역 S 상에 전자 부품(5)(예컨대, LSI(Large scale integration))이 실장된다. 구체적으로는, 전자 부품(5)의 범프(5a)(도 1)가 도체 패턴(2)의 단자부(21)에, 예컨대, 열 압착에 의해 본딩된다.

도 2(b)에 나타낸 바와 같이, 절연층(1)의 다른 면에는, 예컨대, 구리로 이루어지는 금속층(3)이 마련된다. 실장 영역 S에 겹치는 금속층(3)의 영역(이하, 실장 대향 영역(T)이라고 부름)을 가로지르고 또한 금속층(3)을 분단하도록 슬릿(31)이 형성된다.

슬릿(31)에 의해 분단된 금속층(3)의 복수의 영역(이하, 대영역이라고 부름)은, 실장 대향 영역(T)의 일부의 영역(이하, 소영역이라고 부름)을 각각 포함한다. 각 대영역의 면적은 그 대영역에 포함되는 소영역의 면적에 대응하여 설정된다.

구체적으로는, 실장 대향 영역(T)의 전체의 면적에 대하여 A[%]의 면적을 갖는 소영역은, 금속층(3)의 전체의 면적에 대하여 (A±δ)[%]의 면적을 갖는 대영역에 포함된다. 여기서, δ는 허용 오차 범위이며, 허용 오차 범위 δ은 (A×0.3) 이하이다. 즉, 상기의 예에서, 각 대영역의 면적은, 금속층(3)의 전체의 면적의 (A×0.7)[%] 이상 (A×1.3)[%] 이하의 범위이다.

특히, 허용 오차 범위 δ은, (A×0.2) 이하인 것이 바람직하고, (A×0.1) 이하인 것이 보다 바람직하고, (A×0.05) 이하인 것이 더 바람직하다.

또한, 복수의 소영역의 대소 관계가 각각 대응하는 대영역의 대소 관계와 같은 것이 바람직하다. 예컨대, 복수의 소영역 T1, T2, …, Tn의 대소 관계가 T1≥T2≥…≥Tn인 경우, 소영역 T1, T2, …, Tn을 각각 포함하는 대영역 D1, D2, …, Dn의 대소 관계는 D1≥D2≥…≥Dn인 것이 바람직하다.

이렇게 하여, 복수의 대영역의 면적비와 그들에 포함되는 소영역의 면적비가 거의 동일하게 설정된다.

본 예에서는, 2개의 슬릿(31)이 금속층(3)에 형성된다. 각 슬릿(31)은, 실장 대향 영역(T)의 한 쌍의 장변(長邊)에 수직으로 교차하도록 실장 대향 영역(T)을 가로지르고, 실장 대향 영역(T)의 양측에서 금속층(3)의 한 쌍의 장변을 향하여 서로 점차 멀어지도록 연장된다. 이것에 의해, 금속층(3)이 대영역(3a, 3b, 3c)으로 분단된다. 금속층(3)의 대영역(3a, 3b, 3c)은 실장 대향 영역(T)의 소영역(Ta, Tb, Tc)을 각각 포함한다.

대영역(3a, 3b, 3c)의 면적비는 대략 1:1:1이며, 소영역(Ta, Tb, Tc)의 면적비는 대략 1:1:1이다. 즉, 금속층(3)의 대영역(3a, 3b, 3c)의 면적비가 소영역(Ta, Tb, Tc)의 면적비와 대략 같다.

이 COF 기판(100)에서는, 전자 부품(5)으로부터 발생하는 열이, 절연층(1)을 통해서 금속층(3)에 전달되어 방산된다. 그 경우, 실장 대향 영역(T)의 소영역(Ta) 상에 있어 발생하는 열은 금속층(3)의 대영역(3a)을 통해 방산되고, 소영역(Tb) 상에 있어 발생하는 열은 금속층(3)의 대영역(3b)을 통해 방산되고, 소영역(Tc) 상에 있어 발생하는 열은 금속층(3)의 대영역(3c)을 통해 방산된다.

상기한 바와 같이, 금속층(3)의 대영역(3a, 3b, 3c)의 면적비가 소영역(Ta, Tb, Tc)의 면적비와 거의 같은 것에 의해, 전자 부품(5)으로부터 발생하는 열이, 금속층(3)의 전체에 거의 균등하게 널리 퍼진다. 따라서, 전자 부품(5)으로부터 발생하는 열이 효율좋게 방산된다.

(2) 절연층 및 금속층의 팽창

전자 부품(5)의 열 압착시 또는 동작시에 있어서는, COF 기판(100)의 절연층(1) 및 금속층(3)에 열이 가해진다. 그것에 의하여, 절연층(1) 및 금속층(3)이 열 팽창한다. 이 경우, 강성이 높은 금속층(3)의 팽창에 추종하도록, 절연층(1)이 팽창한다.

도 3 및 도 4는, 열 팽창시의 절연층(1) 및 금속층(3)의 변화를 모식적으로 나타내는 도면이다. 도 3(a) 및 도 3(b)에는 금속층(3)에 슬릿(31)이 형성되어 있지 않은 경우의 절연층(1) 및 금속층(3)의 변화가 나타내어지고, 도 4(a) 및 도 4(b)에는 금속층(3)에 슬릿(31)이 형성되어 있는 경우의 절연층(1) 및 금속층(3)의 변화가 나타내어진다.

또, 도 3(a) 및 도 4(a)에는, COF 기판(100)의 모식적 측면이 나타내어지고, 도 3(b) 및 도 4(b)에는, 도체 패턴(2)의 단자부(21)에 가해지는 응력이 모식적으로 나타내어진다. 도 3(b) 및 도 4(b)에서, 가로축은 금속층(3)의 폭 방향에서의 위치를 나타내고, 세로축은 도체 패턴(2)의 단자부(21)에 가해지는 응력을 나타낸다.

도 3(a)에 나타낸 바와 같이, 열이 가해지는 것에 의해 금속층(3)이 바깥쪽으로 넓어지도록 팽창한다. 그것에 따른 절연층(1)이 바깥쪽으로 넓어지도록 팽창한다. 전자 부품(5)의 범프(5a) 사이의 거리는, 금속층(3)의 팽창량에 비해 현저하게 작다. 그 때문에, 도체 패턴(2)의 단자부(21)의 간격이 금속층(3)의 팽창량에 비해 현저하게 작은 상태로 유지된다.

이것에 의해, 절연층(1)의 한 면에 평행한 방향의 응력(전단 응력(shear stress))이 도체 패턴(2)의 단자부(21)에 가해진다. 여기서, 절연층(1)의 팽창은 금속층(3)의 팽창에 추종하기 때문에, 금속층(3)에 겹치는 영역 상에서는, 도 3(b)에 나타낸 바와 같이, 금속층(3)의 중심부 P1로부터의 거리가 길수록 단자부(21)에 가해지는 응력이 커진다.

전자 부품(5)에 대향하는 영역을 덮도록 금속층(3)이 형성되어 있는 경우, 즉, 금속층(3)에 슬릿(31)이 형성되어 있지 않은 경우에는, 금속층(3)의 중심부 P1로부터 먼 위치에 있는 단자부(21)에 현저히 큰 응력이 가해진다.

그것에 비하여, 도 4(a)에 나타낸 바와 같이, 금속층(3)이 슬릿(31)에 의해 대영역(3a, 3b, 3c)으로 분단되어 있는 경우에는, 대영역(3a, 3b, 3c)의 각각에 있어서, 금속층(3)이 바깥쪽으로 넓어지도록 팽창한다. 이 경우, 도 4(b)에 나타낸 바와 같이, 단자부(21)에 가해지는 응력은, 대영역(3a, 3b, 3c)의 각각에서의 중심부 P2a, P2b, P2c로부터의 거리에 의존한다.

대영역(3a, 3b, 3c)의 각각에서, 그 단부와 중심부 P2a, P2b, P2c의 거리는, 도 3(a)의 금속층(3)의 단부와 중심부 P1의 거리에 비해 각각 작다. 그 때문에, 단자부(21)의 일부에 현저히 큰 응력이 가해지는 것이 방지되어, 단자부(21)에 가해지는 응력이 전체적으로 완화된다.

또, 슬릿(31)의 폭이 50㎛ 이하인 경우, 절연층(1) 및 금속층(3)의 열 팽창시에 단자부(21)에 가해지는 응력을 충분히 완화할 수 없다. 또한, 슬릿(31)의 폭이 500㎛ 이상인 경우, 전자 부품(5)으로부터 발생하는 열을 충분히 방산시킬 수 없다. 따라서, 슬릿(31)의 폭은 50㎛보다 크고 500㎛보다 작은 것이 바람직하다.

(3) 제조 방법

다음으로, 본 실시형태에 따른 COF 기판(100)의 제조 방법의 일례를 설명한다. 도 5 및 도 6은 본 실시형태에 따른 COF 기판(100)의 제조 방법에 대하여 설명하기 위한 공정 단면도이다. 또, 도 5 및 도 6에 나타내는 단면은 도 2의 B-B선 단면에 상당한다.

도 5(a)에 나타낸 바와 같이, 폴리이미드 및 구리로 이루어지는 2층 기재를 준비한다. 이 2층 기재는 COF 기판(100)의 절연층(1) 및 금속층(3)에 상당한다.

우선, 절연층(1)의 상면에 스퍼터링에 의해 금속 박막(도시하지 않음)을 형성한다. 그리고, 도 5(b)에 나타낸 바와 같이, 금속 박막 상에 도체 패턴(2)(도 1)의 반전 패턴을 갖는 드라이필름레지스트(12)를 형성한다. 반전 패턴은 드라이필름레지스트(12)에 노광 및 현상을 하는 것에 의해 형성된다.

다음으로, 도 5(c)에 나타낸 바와 같이, 절연층(1)의 노출 부분(금속 박막의 노출 부분)에 전해 도금에 의해 도체 패턴(2)을 형성한다. 그리고, 도 5(d)에 나타낸 바와 같이, 드라이필름레지스트(12)를 박리액에 의해서 제거하고, 또한, 드라이필름레지스트(12) 아래의 금속 박막의 영역을 에칭에 의해 제거한다.

계속해서, 전자 부품(5)과의 접속을 위한 표면 처리로서, 도체 패턴(2)의 표면에 주석의 무전해 도금을 한다. 그 후, 도 6(e)에 나타낸 바와 같이, 도체 패턴(2)의 소정의 영역을 덮도록 커버 절연층(4)을 형성한다.

다음으로, 도 6(f)에 나타낸 바와 같이, 슬릿을 형성하는 영역을 제외하고 금속층의 하면에 드라이필름레지스트(13)를 형성한다. 그리고, 도 6(g)에 나타낸 바와 같이, 노출되는 금속층(3)의 부분을 에칭하여, 슬릿(31)을 형성한다. 그 후, 도 6(h)에 나타낸 바와 같이, 박리액에 의해서 드라이필름레지스트(13)를 제거한다. 이렇게 하여, 본 실시형태에 따른 COF 기판(100)이 완성된다.

또, 여기서는 도체 패턴(2)을 세미애디티브법(semi-additive method)에 의해 형성하는 예를 나타냈지만, 도체 패턴(2)을 서브트랙티브법(subtractive method)에 의해 형성할 수도 있다.

(4) 실시형태의 효과

본 실시형태에서는, 전자 부품(5)에 대향하는 영역을 가로질러 금속층(3)을 분단하도록 슬릿(31)이 형성된다. 그것에 의하여, 단자부(21)에 가해지는 응력이 전체적으로 완화된다. 그 결과, 전자 부품(5)의 범프(5a)와 도체 패턴(2)의 단자부(21)와의 접속성이 향상된다.

또한, 본 실시형태에서는, 금속층(3)의 대영역(3a, 3b, 3c)의 면적비가 소영역(Ta, Tb, Tc)의 면적비와 거의 같게 설정된다. 그것에 의하여, 전자 부품(5)으로부터 발생하는 열을 효율적으로 방산시킬 수 있다. 따라서, 전자 부품(5) 및 그 주위에 열이 체류하는 것을 확실히 방지할 수 있다. 그 결과, 전자 부품(5)의 오동작의 발생을 확실히 방지할 수 있다.

(5) 슬릿의 변형예

금속층(3)에 형성되는 슬릿(31)의 배치 및 형상은 상기의 예에 한정되지 않는다. 도 7 및 도 8은 금속층(3)에 형성되는 슬릿(31)의 변형예를 나타내는 평면도 이다.

(5-1)

상기 실시형태에서는, 금속층(3)에 2개의 슬릿(31)이 형성되지만, 슬릿(31)이 1개만 형성되더라도 좋다.

도 7(a)의 예에서는, 슬릿(31)에 의해 금속층(3)이 대영역(3d, 3e)으로 분단된다. 대영역(3d, 3e)은 실장 대향 영역(T)의 소영역(Td, Te)를 각각 포함한다.

실장 대향 영역(T)의 전체의 면적에 대한 소영역(Td, Te)의 면적의 비율을 각각 A1[%] 및 A2[%]라고 하면, 금속층(3)의 전체의 면적에 대한 대영역(3d, 3e)의 면적의 비율은, 각각 (A1±δ)[%] 및 (A2±δ)[%]로 설정된다. 즉, 대영역(3d, 3e)의 면적비는 소영역(Td, Te)의 면적비와 거의 동일하다.

이 경우도, 방열성을 충분히 확보하면서 도체 패턴(2)의 단자부(21)와 전자 부품(5)의 범프(5a)와의 접속성을 향상시킬 수 있다.

(5-2)

또한, 금속층(3)에 3개 이상의 슬릿(31)이 형성되더라도 좋다.

도 7(b)의 예에서는, 3개의 슬릿(31)에 의해 금속층(3)이 대영역(3f, 3g, 3h, 3i)으로 분단된다. 대영역(3f, 3g, 3h, 3i)은 실장 대향 영역(T)의 소영역(Tf, Tg, Th, Ti)를 각각 포함한다.

실장 대향 영역(T)의 전체의 면적에 대한 소영역(Tf, Tg, Th, Ti)의 면적의 비율을 각각 A3[%], A4[%], A5[%] 및 A6[%]라고 하면, 금속층(3)의 전체의 면적에 대한 대영역(3f, 3g, 3h, 3i)의 면적의 비율은, 각각 (A3±δ)[%], (A4±δ)[%], (A5±δ)[%] 및 (A6±δ)[%]로 설정된다. 즉, 대영역(3f, 3g, 3h, 3i)의 면적비는 소영역(Tf, Tg, Th, Ti)의 면적비와 거의 동일하다.

(5-3)

또한, 상기 실시형태에서는, 직선 형상으로 슬릿(31)이 형성되지만, 도 7(c)에 나타낸 바와 같이, 곡선 형상으로 슬릿(31)이 형성되더라도 좋다.

(5-4)

또한, 도 8(a)에 나타낸 바와 같이, 연속적으로 구부러지도록 슬릿(31)이 형성되더라도 좋다.

(5-5)

또한, 상기 실시형태에서는, 금속층(3)을 분단하도록 슬릿(31)이 형성되지만, 도 8(b)에 나타낸 바와 같이, 슬릿(31)에 의해 금속층(3)이 분단되지 않더라도 좋다. 즉, 도 8(b)의 COF 기판(100)에서는, 금속층(3)의 외주부 근방에서 복수의 대영역이 연속하고 있다.

단, 절연층(1) 및 금속층(3)의 열 팽창시에 단자부(21)에 가해지는 응력을 충분히 완화하기 때문에, 각 슬릿(31)을 그 일단부 및 타단부가 실장 대향 영역(T)의 외주부로부터 2mm 이상 바깥쪽에 위치하도록 형성한다. 도 8(b)에서, 일점쇄선 TL은, 실장 대향 영역(T)의 외주부로부터 바깥쪽으로 2mm 떨어진 위치를 나타낸다.

이 경우, 슬릿(31)에 의해 일점쇄선 TL 내의 금속층(3)의 영역이 중영역(3j, 3k, 3l)으로 분단된다. 중영역(3j, 3k, 3l)은 실장 대향 영역(T)의 소영역(Tj, Tk, Tl)을 각각 포함한다.

실장 대향 영역(T)의 전체의 면적에 대한 소영역(Tj, Tk, Tl)의 면적의 비율을 각각 A7[%], A8[%] 및 A9[%]라고 하면, 일점쇄선 TL 내의 영역의 전체의 면적에 대한 중영역(3j, 3k, 3l)의 면적의 비율은, 각각 (A7±δ)[%], (A8±δ)[%] 및 (A9±δ)[%]로 설정된다. 중영역(3j, 3k, 3l)의 면적비는 소영역(Tj, Tk, Tl)의 면적비와 거의 동일하다.

(5-6)

또한, 도 8(c)에 나타낸 바와 같이, 실장 대향 영역(T)을 제외하는 금속층(3)의 영역에서, 대영역(3a, 3b, 3c)을 분단하지 않도록 다른 슬릿(31x) 또는 구멍부(31y) 등이 형성되어도 좋다.

(5-7)

금속층(3)의 크기는 적절히 변경할 수도 있다. 단, 방열성을 충분히 확보하기 위해서, 금속층(3)의 면적이 실장 대향 영역(T)의 면적의 3배 이상인 것이 바람 직하다.

(6) 실시예 및 비교예

(6-1) 실시예 1

도 9(a)는 실시예 1에서 제작한 COF 기판(100)의 평면도이다. 실시예 1에서는, 금속층(3)을 대영역(Pa1, Pa2, Pa3)으로 분단하도록 2개의 슬릿(31)을 형성했다. 대영역(Pa1, Pa2, Pa3)은 실장 대향 영역(T)의 소영역(Qa1, Qa2, Qa3)을 각각 포함한다.

대영역(Pa1, Pa2, Pa3)의 면적비를 1:2:1로 설정하고, 소영역(Qa1, Qa2, Qa3)의 면적비를 1:2:1로 설정했다. 또한, 슬릿(31)의 폭을 200㎛로 설정했다.

또, 절연층(1)의 재료로서 폴리이미드를 이용하고, 도체 패턴(2) 및 금속층(3)의 재료로서 구리를 이용했다. 절연층(1)의 두께를 35㎛로 하고, 금속층(3)의 두께를 15㎛로 했다. 도체 패턴(2)의 단자부(21)의 폭을 8㎛로 하고, 인접하는 단자부(21) 사이의 간격을 12㎛로 했다.

금속층(3)의 단변의 길이를 15mm로 하고, 장변의 길이를 40mm로 했다. 또한, 평면시에 있어서 1.5mm의 단변 및 20mm의 장변을 갖는 전자 부품(5)을 이용했다.

(6-2) 실시예 2

실시예 2의 COF 기판(100)이 실시예 하나의 COF 기판(100)(도 9(a))과 다른 것은 다음과 같은 점이다.

도 9(b)는 실시예 2에서 제작한 COF 기판(100)의 평면도이다. 실시예 2에서는, 금속층(3)을 대영역(Pb1, Pb2, Pb3, Pb4, Pb5, Pb6, Pb7)으로 분단하도록 6개 의 슬릿(31)을 형성했다. 대영역(Pb1, Pb2, Pb3, Pb4, Pb5, Pb6, Pb7)은 실장 대향 영역(T)의 소영역(Qb1, Qb2, Qb3, Qb4, Qb5, Qb6, Qb7)을 각각 포함한다.

대영역(Pb1, Pb2, Pb3, Pb4, Pb5, Pb6, Pb7)의 면적비를 1:1:1:1:1:1:1로 설정하고, 소영역(Qb1, Qb2, Qb3, Qb4, Qb5, Qb6, Qb7)의 면적비를 1:1:1:1:1:1:1로 설정했다.

(6-3) 실시예 3

실시예 3의 COF 기판(100)이 실시예 하나의 COF 기판(100)(도 9(a))과 다른 것은 다음과 같은 점이다.

실시예 3에서는, 도 7(c)에 나타낸 구성의 COF 기판(100)을 제작했다. 또, 대영역(3a, 3b, 3c)의 면적비를 1:1:1로 설정하고, 소영역(Ta, Tb, Tc)의 면적비를 1:1:1로 설정했다.

(6-4) 실시예 4

실시예 4의 COF 기판(100)이 실시예 하나의 COF 기판(100)(도 9(a))과 다른 것은 다음과 같은 점이다.

실시예 4에서는, 도 8(b)에 나타낸 구성의 COF 기판(100)을 제작했다. 또, 중영역(3j, 3k, 3l)의 면적비를 1:1:1로 설정하고, 소영역 Tj, Tk, Tl의 면적비를 1:1:1로 설정했다.

(6-5) 실시예 5

실시예 5의 COF 기판(100)이 실시예 하나의 COF 기판(100)(도 9(a))과 다른 것은 다음과 같은 점이다.

도 9(c)는 실시예 5에서 제작한 COF 기판(100)의 평면도이다. 실시예 5에서는, 실장 대향 영역(T)의 바깥쪽에서의 금속층(3)의 대영역(Pa1, Pa3)의 부분에 있어서, 대영역(Pa1, Pa3)을 분단하지 않도록 슬릿(31x)을 각각 형성했다. 또, 대영역(Pa1, Pa2, Pa3)의 면적비를 1:2:1로 설정하고, 소영역(Qa1, Qa2, Qa3)의 면적비를 1:2:1로 설정했다.

(6-6) 실시예 6

실시예 6의 COF 기판(100)이 실시예 하나의 COF 기판(100)(도 9(a))과 다른 것은 다음과 같은 점이다.

도 10(a)는 실시예 6에서 제작한 COF 기판(100)의 평면도이다. 실시예 6에서는, 금속층(3)의 면적을 실장 대향 영역(T)의 면적의 2.5배로 설정했다. 또한, 대영역(Pa1, Pa2, Pa3)의 면적비를 2:3:2로 설정하고, 소영역(Qa1, Qa2, Qa3)의 면적비를 1:2:1로 설정했다.

(6-7) 실시예 7

실시예 7의 COF 기판(100)이 실시예 하나의 COF 기판(100)(도 9(a))과 다른 것은 다음과 같은 점이다.

도 10(b)는 실시예 7에서 제작한 COF 기판(100)의 평면도이다. 실시예 7에서는, 금속층(3)에, 그 한 쌍의 단변으로부터 바깥쪽으로 연장되는 돌출부를 마련하고, 금속층(3)의 면적을 실장 대향 영역(T)의 5배로 설정했다. 또한, 대영역(Pa1, Pa2, Pa3)의 면적비를 1:1:1로 설정하고, 소영역(Qa1, Qa2, Qa3)의 면적비를 1:1:1로 설정했다.

(6-8) 비교예 1

도 11(a)는 비교예 1에서 제작한 COF 기판(100)의 평면도이다. 비교예 1에서는, 금속층(3)에 슬릿(31)을 형성하지 않는 점을 제외하고 실시예 1과 같은 COF 기판(100)(도 9(a))을 제작했다.

(6-9) 비교예 2

비교예 2의 COF 기판(100)이 실시예 하나의 COF 기판(100)(도 9(a))과 다른 것은 다음과 같은 점이다.

도 11(b)는 비교예 2에서 제작한 COF 기판(100)의 평면도이다. 비교예 2에서는, 대영역(Pa1, Pa2, Pa3)의 면적비를 2:1:2로 설정하고, 소영역(Qa1, Qa2, Qa3)의 면적비를 1:2:1로 설정했다. 이 경우, 금속층(3)의 전체의 면적에 대한 대영역(Pa1, Pa2, Pa3)의 면적의 비율이, 실장 대향 영역(T)의 전체의 면적에 대한 소영역(Qa1, Qa2, Qa3)의 면적의 비율에 대하여, ±30[%]의 오차 범위내에 없다.

(6-10) 비교예 3

도 11(c)는 비교예 3에서 제작한 COF 기판(100)의 평면도이다. 비교예 3에서는, 각 슬릿(31)의 일단부가 일점쇄선 TL의 안쪽에 위치하는 점을 제외하고 실시예 4와 같은 COF 기판(100)을 제작했다.

(6-11) 평가

실시예 1~7 및 비교예 1~3의 COF 기판(100)에 열 압착에 의해 전자 부품(5)을 실장했다. 또, 실장시의 툴 온도를 450℃로 하고, 스테이지 온도를 100℃로 하고, 실장 하중을 30N으로 했다. 여기서, 툴 온도는 도체 패턴(2)의 단자부(21) 또 는 전자 부품(5)의 범프(5a)의 가열 온도이며, 스테이지 온도는 전자 부품(5)의 실장시에 COF 기판(100)이 탑재되는 스테이지의 온도이다.

실장한 전자 부품(5)을 구동하여, 방열성을 조사했다. 또한, 전자 부품(5)을 실장한 COF 기판(100)의 열 사이클 시험을 했다. 125℃까지 가열한 후에 -40℃까지 냉각하는 사이클을 500사이클 행하고, 도체 패턴(2)의 단자부(21)와 전자 부품(5)의 범프(5a)와의 접속성을 조사했다. 그 결과를 표 1에 나타낸다.

표 1에서, 방열성이란, 전자 부품(5)을 구동했을 때에 발열에 의한 고장이 발생하지 않은 비율이다. 또한, 접속성이란, 열 사이클 시험을 200사이클 또는 500사이클 행한 시점에서 도체 패턴(2)의 단자부(21)와 전자 부품(5)의 범프(5a)와의 접속이 양호하게 유지된 비율이다.

표 1에 나타낸 바와 같이, 실시예 1~5, 7의 COF 기판(100)에서는 방열성이 100[%]이며, 실시예 6의 COF 기판(100)에서도 방열성이 60[%]로 높았다. 또한, 실시예 1~7의 COF 기판(100)에서는, 열 사이클 시험을 200사이클 행한 시점에서의 접속성, 및 500사이클 행한 시점에서의 접속성이 모두 100[%]였다.

한편, 비교예 하나의 COF 기판(100)에 있어서는, 열사이클 시험을 200사이클 행한 시점에서의 접속성, 및 500사이클 행한 시점에서의 접속성이 60[%] 및 20[%]로 모두 낮았다. 비교예 2의 COF 기판(100)에 있어서는, 방열성이 40[%]로 낮았다. 비교예 3의 COF 기판(100)에 있어서는, 열 사이클 시험을 200사이클 행한 시점에서의 접속성, 및 500사이클 행한 시점에서의 접속성이 60[%] 및 30[%]로 모두 낮았다.

이들에 의해, 금속층(3)을 복수의 대영역(중영역)으로 분단하도록 슬릿(31)을 형성하고, 복수의 대영역(중영역)의 면적비와 그들에 포함되는 소영역의 면적비를 거의 같게 설정함으로써 방열성을 충분히 확보하면서 도체 패턴(2)의 단자부(21)와 전자 부품(5)의 범프(5a)와의 접속성을 향상시킬 수 있는 것을 알았다.

(7) 청구항의 각 구성 요소와 실시형태의 각 요소와의 대응

이하, 청구항의 각 구성 요소와 실시형태의 각 요소와의 대응의 예에 대하여 설명하지만, 본 발명은 하기의 예에 한정되지 않는다.

상기 실시형태에서는, COF 기판(100)이 배선 회로 기판인 예이며, 절연층(1)이 베이스 절연층인 예이며, 실장 대향 영역(T)이 개구부 대향 영역인 예이며, 일점쇄선 TL 내의 금속층(3)의 영역이 응력 완화 영역인 예이며, 대영역(3a, 3b, 3c, 3d, 3e, 3f, 3g, 3h, 3i, Pa1, Pa2, Pa3, Pb1, Pb2, Pb3, Pb4, Pb5, Pb6, Pb7) 및 중영역(3j, 3k, 3l)이 대영역인 예이며, 소영역(Ta, Tb, Tc, Td, Te, Tf, Tg, Th, Ti, Tj, Tk, Tl, Qa1, Qa2, Qa3, Qb1, Qb2, Qb3, Qb4, Qb5, Qb6, Qb7)이 소영역인 예이며, 슬릿(31, 31a)이 개구부인 예이다.

청구항의 각 구성 요소로서, 청구항에 기재되어 있는 구성 또는 기능을 갖는 다른 여러가지의 요소를 이용할 수도 있다.

(8) 다른 실시형태

절연층(1) 및 커버 절연층(4)의 재료는, 폴리이미드에 한하지 않고, 폴리에틸렌테레프탈레이트, 폴리에터나이트릴, 폴리에터 설폰 등의 다른 절연 재료를 사용할 수 있다. 또한, 도체 패턴(2)의 재료는, 구리로 한정되지 않고, 구리합금, 금, 알루미늄 등의 다른 금속 재료를 사용할 수 있다.

금속층(3)의 재료는 구리로 한정되지 않는다. 단, 예컨대, 구리, 금, 은 또는 알루미늄 등의 열 전도율이 높은 금속을 이용하는 것이 바람직하다.

본 발명은, 플렉서블 배선 회로 기판, 리지드 배선 회로 기판 등의 여러가지의 배선 회로 기판에 적용할 수 있다. 또한, 전자 부품(5)으로서는, LSI에 한하지 않고, 콘덴서 등의 다른 전자 부품을 사용할 수 있다.

도 1은 본 실시형태에 따른 COF 기판의 단면도,

도 2는 본 실시형태에 따른 COF 기판의 평면도,

도 3은 절연층 및 금속층의 열 팽창시의 변화를 나타내는 도면,

도 4는 절연층 및 금속층의 열 팽창시의 변화를 나타내는 도면,

도 5는 본 실시형태에 따른 COF 기판의 제조 방법에 대하여 설명하기 위한 공정 단면도,

도 6은 본 실시형태에 따른 COF 기판의 제조 방법에 대하여 설명하기 위한 공정 단면도,

도 7은 금속층에 형성되는 슬릿의 변형예를 나타내는 도면,

도 8은 금속층에 형성되는 슬릿의 변형예를 나타내는 도면,

도 9는 실시예 1, 2, 5의 COF 기판의 평면도,

도 10은 실시예 6, 7의 COF 기판의 평면도,

도 11은 비교예 1 내지 3의 COF 기판의 평면도,

도 12는 금속층이 마련된 종래의 COF 기판의 모식적 단면도이다.

Claims

전자 부품이 실장되는 배선 회로 기판으로서,

베이스 절연층과,

상기 베이스 절연층의 한 면 상에 형성되고, 상기 전자 부품에 전기적으로 접속되어야 할 단자부를 갖는 도체 패턴과,

상기 도체 패턴의 상기 단자부를 노출시키는 개구부를 갖고, 상기 개구부를 제외하고 상기 도체 패턴을 덮도록 상기 베이스 절연층의 한 면 상에 형성되는 커버 절연층과,

상기 베이스 절연층의 다른 면 상에 형성되는 금속층

을 구비하고,

상기 금속층은,

상기 커버 절연층의 상기 개구부에 겹치는 개구부 대향 영역과,

상기 개구부 대향 영역을 포함하고 또한 상기 개구부 대향 영역보다 큰 응력 완화 영역을 포함하고,

상기 개구부 대향 영역을 복수의 소영역으로 분단하고, 또한 상기 응력 완화 영역을 상기 소영역을 각각 포함하는 복수의 대영역으로 분단하도록 상기 금속층에 하나 또는 복수의 슬릿이 형성되고,

상기 개구부 대향 영역의 전체의 면적에 대한 하나의 상기 소영역의 면적의 비율을 A%로 한 경우에, 상기 응력 완화 영역의 전체의 면적에 대한 상기 하나의 소영역을 포함하는 상기 대영역의 면적의 비율이 (A-α)% 이상 (A+α)% 이하로 설정되고, 상기 α는 (A×0.3) 이하인

배선 회로 기판.
제 1 항에 있어서,

상기 응력 완화 영역의 외주부는 상기 개구 대향 영역의 외주부보다 2mm 이상 바깥쪽에 있는 배선 회로 기판.
제 1 항에 있어서,

상기 응력 완화 영역의 면적은 상기 금속층의 면적과 같은 배선 회로 기판.
제 1 항에 있어서,

상기 금속층의 면적은 상기 개구 대향 영역의 면적의 3배 이상인 배선 회로 기판.
제 1 항에 있어서,

상기 개구 대향 영역은 직사각형상을 갖고,

상기 슬릿은, 상기 개구 대향 영역의 어느 변을 따라 상기 개구 대향 영역을 가로지르도록 형성되는

배선 회로 기판.
전자 부품이 실장되는 배선 회로 기판의 제조 방법으로서,

상기 전자 부품에 전기적으로 접속되어야 할 단자부를 갖는 도체 패턴을 베이스 절연층의 한 면 상에 형성하는 공정과,

상기 도체 패턴의 상기 단자부를 노출시키는 개구부를 갖고, 상기 개구부를 제외하고 상기 도체 패턴을 덮는 커버 절연층을 상기 베이스 절연층의 한 면 상에 형성하는 공정과,

상기 커버 절연층의 상기 개구부에 겹치는 개구부 대향 영역과 상기 개구부 대향 영역을 포함하고 또한 상기 개구부 대향 영역보다 큰 응력 완화 영역을 포함하는 금속층을 상기 베이스 절연층의 다른 면 상에 형성하는 공정과,

상기 개구부 대향 영역을 복수의 소영역으로 분단하고, 또한 상기 응력 완화 영역을 상기 소영역을 각각 포함하는 복수의 대영역으로 분단하도록 상기 금속층에 하나 또는 복수의 슬릿을 형성하는 공정

을 포함하고,

상기 개구부 대향 영역의 전체의 면적에 대한 하나의 상기 소영역의 면적의 비율을 A%로 한 경우에, 상기 응력 완화 영역의 전체의 면적에 대한 상기 하나의 소영역을 포함하는 상기 대영역의 면적의 비율이 (A-α)% 이상 (A+α)% 이하로 설정되고, 상기 α는 (A×0.3) 이하인

배선 회로 기판의 제조 방법.