CN101577264A - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN101577264A
CN101577264A CNA2009101404285A CN200910140428A CN101577264A CN 101577264 A CN101577264 A CN 101577264A CN A2009101404285 A CNA2009101404285 A CN A2009101404285A CN 200910140428 A CN200910140428 A CN 200910140428A CN 101577264 A CN101577264 A CN 101577264A
Authority
CN
China
Prior art keywords
area
metal level
peristome
conductive pattern
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101404285A
Other languages
English (en)
Other versions
CN101577264B (zh
Inventor
江部宏史
石丸康人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101577264A publication Critical patent/CN101577264A/zh
Application granted granted Critical
Publication of CN101577264B publication Critical patent/CN101577264B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供配线电路基板及其制造方法。在绝缘层的一面的大致中央部设置有安装区域。在绝缘层的另一面上设置有金属层。以横穿与安装区域重合的金属层的区域(安装相对区域)并且分割金属层的方式形成有狭缝。通过狭缝被分割得到的金属层的多个区域(大区域)分别包含安装相对区域的一部分的区域(小区域)。各大区域的面积与包含在该大区域中的小区域的面积对应地被设定。具体而言，相对于安装相对区域的整个面积具有A(％)的面积的小区域包含在相对于金属层的整个面积具有(A±δ)(％)的面积的大区域中。此处，δ是允许误差范围，允许误差范围δ在(A×0.3)以下。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
至今，作为将LSI(Large scale integration：大规模集成电路)等电子部件安装在薄膜状的基板上的技术，有COF(chip on film)安装技术。一般而言，COF用的基板(以下，称为COF基板)具有由聚酰亚胺构成的绝缘层和由铜构成的导体图案的2层结构。在导体图案中形成端子部。将电子部件的端子部(突起)焊接在导体图案的端子部上。
可是，伴随COF基板的脚距密集化(fine pitch)和电子部件的高性能化，电子部件工作时的发热量增多。因此，发生电子部件误工作等的不合适情况。从而，充分地进行散热变得很重要。于是，提出了在COF基板的绝缘层的背面(不焊接电子部件的一侧的面)上，设置用于散热的金属层的方案。
例如在日本特开2007-27682号专利公报中公开的带形配线基板上，在芯片安装区域的下部，在基底薄膜的下部面上形成有金属层。
图12是设置有金属层的现有的COF基板的示意剖面图。在图12的COF基板200中，在绝缘层51的一面上设置有导体图案52，在另一面上设置有金属层53。电子部件55的突起55a被焊接在导体图案52的端子部上。通过这样的结构，使电子部件55的热量通过金属层53被散发出去。
电子部件55例如通过热压接与导体图案52的端子部连接。在此情况下，由于热量，COF基板200的绝缘层51和金属层53发生膨胀。此外，在电子部件55工作时，由于从电子部件55发出的热量，绝缘层51和金属层53也发生膨胀。
电子部件55的突起55a之间的距离显著地小于金属层53的膨胀量。因此，在绝缘层51和金属层53发生膨胀的情况下，在导体图案52的端子部上被施加应力。
在未设置金属层53的情况下，因为绝缘层53柔软地弯曲，所以能够缓和施加在端子部上的应力。但是，在设置有金属层53的情况下，绝缘层51难以弯曲。从而，不能够缓和施加在端子部上的应力。结果，导体图案52从绝缘层剥离，或者导体图案52的端子部从电子部件55的突起55a分开。
发明内容
本发明的目的是提供一种配线电路基板及其制造方法，该配线电路基板能够充分地确保散热性，且其与电子部件的连接性得到提高。
(1)根据本发明的一个方面的配线电路基板是安装有电子部件的配线电路基板，包括：基底绝缘层；在基底绝缘层的一面上形成的、具有将要与电子部件电连接的端子部的导体图案；盖绝缘层，其具有露出导体图案的端子部的开口部，除开口部外，以覆盖导体图案的方式形成在基底绝缘层的一面上；和形成在基底绝缘层的另一面上的金属层，金属层包括与盖绝缘层的开口部重合的开口部相对区域、和包含开口部相对区域且大于开口部相对区域的应力缓和区域，以将开口部相对区域分割为多个小区域，并将应力缓和区域分割为分别包含小区域的多个大区域的方式在金属层中形成有一个或多个狭缝(slit)，在令一个小区域的面积相对于开口部相对区域的整体面积的比率为A％的情况下，包含一个小区域的大区域的面积相对于应力缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下，α为(A×0.3)以下。
在该配线电路基板中，在基底绝缘层的一面上形成有具有端子部的导体图案。导体图案的端子部露出在盖绝缘层的开口部内。在盖绝缘层的开口部内，电子部件与导体图案的端子部电连接。在基底绝缘层的另一面上形成有金属层。从电子部件发出的热通过金属层被发散。
在电子部件的热压接时和工作时，基底绝缘层和金属层发生热膨胀。在此情况下，基底绝缘层以追随金属层的膨胀的方式膨胀。于是，在与盖绝缘层的开口部重合的金属层的开口部相对区域中形成一个或多个狭缝。由此，能够缓和当基底绝缘层和金属层热膨胀时施加在导体图案上的应力。由此，能够提高导体图案和电子部件的连接性。
此外，利用狭缝，金属层的开口部相对区域被分割成多个小区域，并且包含开口部相对区域的应力缓和区域被分割成分别包含小区域的多个大区域。在令一个小区域的面积相对于开口部相对区域的整体面积的比率为A％的情况下，包含一个小区域的大区域的面积相对于应力缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下。
在此情况下，多个大区域的面积比和包含在这些大区域中的小区域的面积比大致相等。因此，从电子部件发出的热，均匀地遍布在金属层的多个大区域中。由此，能够高效率地使从电子部件产生的热散发。从而，能够可靠地防止热滞留在电子部件中及其周围。结果，能够可靠地防止电子部件的误动作的发生。
(2)应力缓和区域的外周部也可以位于与开口相对区域的外周部相距2mm以上的外侧。
在此情况下，以延伸至离开开口相对区域的外周部2mm以上的外侧的方式形成狭缝。由此，能够充分地缓和在基底绝缘层和金属层热膨胀时施加在导体图案上的应力。
(3)应力缓和区域的面积也可以与金属层的面积相等。在此情况下，以分割金属层的方式形成狭缝。由此，能够充分地缓和在基底绝缘层和金属层热膨胀时施加在导体图案上的应力。
(4)金属层的面积也可以为开口相对区域的面积的3倍以上。在此情况下，能够充分地散发从电子部件产生的热量，能够可靠地防止热量滞留在电子部件中及其周围。
(5)开口相对区域具有矩形形状，狭缝也能够以沿开口相对区域的任一条边横断开口部相对区域的方式形成。在此情况下，能够通过简单的结构可靠地缓和在基底绝缘层和金属层热膨胀时施加在导体图案上的应力。
(6)根据本发明的另一方面的配线电路基板的制造方法是安装有电子部件的配线电路基板的制造方法，包括：在基底绝缘层的一面上形成具有将要与电子部件电连接的端子部的导体图案的工序；在基底绝缘层的一面上形成盖绝缘层的工序，其中，该盖绝缘层具有露出导体图案的端子部的开口部，且除了开口部外，覆盖导体图案；在基底绝缘层的另一面上形成金属层的工序，其中，该金属层包括与盖绝缘层的开口部重合的开口部相对区域，和包含开口部相对区域且大于开口部相对区域的应力缓和区域；和以将开口部相对区域分割为多个小区域，并将应力缓和区域分割为分别包含小区域的多个大区域的方式在金属层中形成一个或多个狭缝的工序，在令一个小区域的面积相对于开口部相对区域的整体面积的比率为A％的情况下，包含一个小区域的大区域的面积相对于应力缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下，α为(A×0.3)以下。
在该配线电路基板的制造方法中，在基底绝缘层的一面上形成具有端子部的导体图案。导体图案的端子部露出在盖绝缘层的开口部内。在盖绝缘层的开口部内，电子部件与导体图案的端子部电连接。在基底绝缘层的另一面上形成金属层。从电子部件发出的热通过金属层被发散。
在电子部件的热压接时和工作时，基底绝缘层和金属层发生热膨胀。在此情况下，基底绝缘层以追随金属层的膨胀的方式膨胀。于是，在与盖绝缘层的开口部重合的金属层的开口部相对区域中形成一个或多个狭缝。由此，能够缓和当基底绝缘层和金属层热膨胀时施加在导体图案上的应力。由此，能够提高导体图案和电子部件的连接性。
此外，利用狭缝，开口部相对区域被分割成多个小区域，并且包含开口部相对区域的应力缓和区域被分割成分别包含小区域的多个大区域。在令一个小区域的面积相对于开口部相对区域的整体面积的比率为A％的情况下，包含一个小区域的大区域的面积相对于应力缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下。
在此情况下，多个大区域的面积比和包含在这些大区域中的小区域的面积比大致相等。因此，从电子部件发出的热，均匀地遍布在金属层的多个大区域中。由此，能够高效率地使从电子部件产生的热散发。从而，能够可靠地防止热滞留在电子部件中及其周围。结果，能够可靠地防止电子部件的误动作的发生。
根据本发明，能够缓和当基底绝缘层和金属层热膨胀时施加在导体图案上的应力。由此，能够提高导体图案和电子部件的连接性。此外，能够高效率地使从电子部件发出的热发散，能够可靠地防止热滞留在电子部件中及其周围。结果，能够可靠地防止电子部件发生误动作。
附图说明
图1是本实施方式的COF基板的剖面图。
图2是本实施方式的COF基板的平面图。
图3是表示绝缘层和金属层热膨胀时的变化的图。
图4是表示绝缘层和金属层热膨胀时的变化的图。
图5是用于说明本实施方式的COF基板的制造方法的工序剖面图。
图6是用于说明本实施方式的COF基板的制造方法的工序剖面图。
图7是表示在金属层中形成的狭缝的变形例的图。
图8是表示在金属层中形成的狭缝的变形例的图。
图9是实施例的1、2、5的COF基板的平面图。
图10是实施例6、7的COF基板的平面图。
图11是比较例1～3的COF基板的平面图。
图12是设置有金属层的现有的COF基板的示意的剖面图。
具体实施方式
以下，参照附图，对本发明的一个实施方式的配线电路基板及其制造方法进行说明。而且，在本实施方式中，作为配线电路基板的一个例子，对COF(chip on film)用的基板(以下，称为COF基板)进行说明。
(1)构成
图1是本实施方式的COF基板的剖面图，图2是本实施方式的COF基板的平面图。其中，图2(a)表示图1中的COF基板的上表面，图2(b)表示图1中的COF基板的下表面。此外，图2(a)和图2(b)的A-A线剖面与图1的剖面相当。
如图1和图2所示的那样，COF基板100具有例如由聚酰亚胺构成的绝缘层1。在绝缘层1的一面的大致中央部，设置有安装区域S。在本例中，安装区域S具有长方形状。
以从安装区域S的内侧向外侧延伸的方式形成有例如由铜构成的导体图案2。其中，导体图案2包括用于传输电信号的信号线和不传输电信号的伪线。以覆盖导体图案2的方式在绝缘层1的一个面上形成有例如由聚酰亚胺构成的盖绝缘层4。在安装区域S上的盖绝缘层4的部分，形成有开口部4a。在开口部4a内，配置有导体图案2的端子部21。
在安装区域S上安装电子部件5(例如LSI(Large scale integration：大规模集成电路))。具体而言，电子部件5的突起5a(图1)例如通过热压接被接合在导体图案2的端子部21上。
如图2(b)所示的那样，在绝缘层1的另一个面上设置有例如由铜构成的金属层3。以横断与安装区域S重合的金属层3的区域(以下，称为安装相对区域T)并且分割金属层3的方式形成有狭缝31。
被狭缝31分割得到的金属层3的多个区域(以下，称为大区域)分别包含安装相对区域T的一部分区域(以下，称为小区域)。各大区域的面积与包含在该大区域中的小区域的面积对应地被设定。
具体而言，相对于安装相对区域T的整个面积具有A(％)的面积的小区域，包含在相对于金属层3的整个面积具有(A±δ)(％)的面积的大区域中。此处，δ是允许误差范围，允许误差范围δ为(A×0.3)以下。即，在上述例子中，各大区域的面积在金属层3的整个面积的(A×0.7)(％)以上(A×1.3)(％)以下的范围中。
特别是，允许误差范围δ优选为(A×0.2)以下，更优选为(A×0.1)以下，进一步优选为(A×0.05)以下。
此外，优选多个小区域的大小关系与分别对应的大区域的大小关系相等。例如，在多个小区域T1，T2，......Tn的大小关系为T1≥T2≥......≥Tn的情况下，优选分别包含小区域T1，T2，......Tn的大区域D1，D2，......Dn的大小关系为D1≥D2≥......≥Dn。
这样，多个大区域的面积比和包含在它们中的小区域的面积比被设定为大致相等。
在本例中，在金属层3中形成有2个狭缝31。各狭缝31以与安装相对区域T的一对长边垂直交叉的方式横穿安装相对区域T，并在安装相对区域T的两侧以朝向一对长边相互逐渐离开的方式延伸。由此，金属层3被分割成大区域3a，3b，3c。金属层3的大区域3a，3b，3c分别包含安装相对区域T的小区域Ta，Tb，Tc。
大区域3a，3b，3c的面积比大致为1∶1∶1，小区域Ta，Tb，Tc的面积比大致为1∶1∶1。即，金属层3的大区域3a，3b，3c的面积比大致等于小区域Ta，Tb，Tc的面积比。
在该COF基板100中，从电子部件5发出的热经绝缘层1被传导至金属层3而被发散。在此情况下，在安装相对区域T的小区域Ta上产生的热通过金属层3的大区域3a被发散，在小区域Tb上产生的热通过金属层3的大区域3b被发散，在小区域Tc上产生的热通过金属层3的大区域3c被发散。
如上述那样，由于金属层3的大区域3a，3b，3c的面积比大致等于小区域Ta，Tb，Tc的面积比，因此从电子部件5产生的热大致均匀地遍布在整个金属层3中。从而，从电子部件5产生的热被高效率地发散。
(2)绝缘层和金属层的膨胀
在电子部件5的热压接时或工作时，向COF基板100的绝缘层1和金属层3传导热。由此，绝缘层1和金属层3发生热膨胀。在此情况下，以追随刚性高的金属层3的膨胀的方式，绝缘层1发生膨胀。
图3和图4是示意地表示热膨胀时的绝缘层1和金属层3的变化的图。图3(a)和图3(b)表示在金属层3中未形成狭缝31的情况下的绝缘层1和金属层3的变化，图4(a)和图4(b)表示在金属层3中形成有狭缝31的情况下的绝缘层1和金属层3的变化。
其中，在图3(a)和图4(a)中示意地表示COF基板100的侧面，在图3(b)和图4(b)中，示意地表示施加在导体图案2的端子部21上的应力。在图3(b)和图4(b)中，横轴表示金属层3的宽度方向的位置，纵轴表示施加在导体图案2的端子部21上的应力。
如图3(a)所示，由于施加热，金属层3以向外侧扩展的方式膨胀。与此相随，绝缘层1以向外侧扩展的方式膨胀。电子部件5的突起5a之间的距离显著地小于金属层3的膨胀量。因此，导体图案2的端子部21的间隔维持在比金属层3的膨胀量显著地小的状态。
由此，与绝缘层1的一个面平行的方向的应力(剪切应力)施加在导体图案2的端子部21上。此处，因为绝缘层1的膨胀追随金属层3的膨胀，所以在与金属层3重叠的区域上，如图3(b)所示，与金属层3的中心部P1相距的距离越长，施加在端子部21上的应力越大。
在以覆盖与电子部件5相对的区域的方式形成有金属层3的情况下，即在金属层3中未形成狭缝31的情况下，在处于远离金属层3的中心部P1的位置上的端子部21上施加显著大的应力。
与此相对，如图4(a)所示，在金属层3被狭缝31分割成大区域3a，3b，3c的情况下，在各个大区域3a，3b，3c中，金属层3以向外侧扩展的方式膨胀。在此情况下，如图4(b)所示，施加在端子部21上的应力依赖于与大区域3a，3b，3c各自的中心部P2a，P2b，P2c相距的距离。
在各个大区域3a，3b，3c中，其端部与中心部P2a，P2b，P2c的距离分别小于图3(a)的金属层3的端部和中心部P1的距离。因此，能够防止在端子部21的一部分上施加显著大的应力，能够整体地缓和施加在端子部21上的应力。
其中，在狭缝31的宽度为50μm以下的情况下，不能够充分地缓和在绝缘层1和金属层3热膨胀时施加在端子部21上的应力。此外，在狭缝31的宽度为500μm以上的情况下，不能够充分地散发从电子部件5产生的热。因此，狭缝31的宽度优选大于50μm且小于500μm。
(3)制造方法
接着，对本实施方式的COF基板100的制造方法的一个例子进行说明。图5和图6是用于对本实施方式的COF基板100的制造方法进行说明的工序剖面图。其中，图5和图6所示的剖面与图2的B-B线剖面相当。
如图5(a)所示，准备由聚酰亚胺和铜构成的2层基材。该2层基材相当于COF基板100的绝缘层1和金属层3。
首先，在绝缘层1的上表面上通过溅射形成金属薄膜(未图示)。然后，如图5(b)所示，在金属薄膜上形成具有导体图案2(图1)的反转图案的干膜抗蚀剂12。反转图案通过对干膜抗蚀剂12进行曝光和显影而被形成。
其次，如图5(c)所示，通过电解电镀在绝缘层1的露出部分(金属薄膜的露出部分)上形成导体图案2。然后，如图5(d)所示，使用剥离液除去干膜抗蚀剂12，并通过蚀刻除去干膜抗蚀剂12下的金属薄膜的区域。
接着，作为用于实现与电子部件5连接的表面处理，在导体图案2的表面上进行锡的无电解电镀。之后，如图6(e)所示，以覆盖导体图案2的规定的区域的方式形成盖绝缘层4。
接着，如图6(f)所示，除了形成狭缝的区域之外，在金属层的下表面上形成干膜抗蚀剂13。然后，如图6(g)所示，对露出的金属层3的部分进行蚀刻，形成狭缝31。之后，如图6(h)所示，使用剥离液除去干膜抗蚀剂13。这样，完成本实施方式的COF基板100。
其中，在此，对利用半添加法(semi-additive)形成导体图案2的例子进行了说明，但是也可以利用消减法(subtractive)形成导体图案2。
(4)实施方式的效果
在本实施方式中，以横穿与电子部件5相对的区域并分割金属层3的方式形成狭缝31。由此，能够在整体上缓和施加在端子部21上的应力。结果，能够提高电子部件5的突起5a和导体图案2的端子部21的连接性。
此外，在本实施方式中，金属层3的大区域3a，3b，3c的面积比被设定为与小区域Ta，Tb，Tc的面积比大致相等。由此，能够高效率地散发从电子部件5产生的热。从而，能够可靠地防止热滞留在电子部件5中及其周围。结果，能够可靠地防止电子部件5发生误工作。
(5)狭缝的变形例
在金属层3中形成的狭缝31的配置和形状不限定于上述例子。图7和图8是表示在金属层3中形成的狭缝31的变形例的平面图。
(5-1)
在上述实施方式中，在金属层3中形成有2个狭缝31，但是也可以只形成1个狭缝31。
在图7(a)的例子中，利用狭缝31将金属层3分割成大区域3d，3e。大区域3d，3e分别包含安装相对区域T的小区域Td，Te。
当令小区域Td，Te的面积相对于安装相对区域T的整个面积的比率分别为A1(％)和A2(％)时，大区域3d，3e的面积相对于金属层3的整个面积的比率分别被设定为(A1±δ)(％)和(A2±δ)(％)。即，大区域3d，3e的面积比与小区域Td，Te的面积比大致相等。
在此情况下，也能够在充分地确保散热性的同时提高导体图案2的端子部21和电子部件5的突起5a的连接性。
(5-2)
此外，也可以在金属层3中形成3个以上的狭缝31。
在图7(b)的例子中，通过3个狭缝31将金属层3分割成大区域3f，3g，3h，3i。大区域3f，3g，3h，3i分别包含安装相对区域T的小区域Tf，Tg，Th，Ti。
当令小区域Tf，Tg，Th，Ti的面积相对于安装相对区域T的整个面积的比率分别为A3(％)，A4(％)，A5(％)和A6(％)时，大区域3f，3g，3h，3i的面积相对于金属层3的整个面积的比率分别被设定为(A3±δ)(％)，(A4±δ)(％)，(A5±δ)(％)和(A6±δ)(％)。即，大区域3f，3g，3h，3i的面积比与小区域Tf，Tg，Th，Ti的面积比大致相等。
在此情况下，也能够在充分地确保散热性的同时提高导体图案2的端子部21和电子部件5的突起5a的连接性。
(5-3)
此外，在上述实施方式中，虽然狭缝31被形成为直线状，但是如图7(c)所示，狭缝31也可以被形成为曲线状。
在此情况下，也能够在充分地确保散热性的同时提高导体图案2的端子部21和电子部件5的突起5a的连接性。
(5-4)
此外，如图8(a)所示，狭缝31也可以以连续地曲折的方式被形成。
在此情况下，也能够在充分地确保散热性的同时提高导体图案2的端子部21和电子部件5的突起5a的连接性。
(5-5)
此外，在上述实施方式中，虽然狭缝31以分割金属层3的方式被形成，但是如图8(b)所示，也可以不通过狭缝31分割金属层3。即，在图8(b)的COF基板100中，在金属层3的外周部附近多个大区域连续。
在此情况下，也能够在充分地确保散热性的同时提高导体图案2的端子部21和电子部件5的突起5a的连接性。
但是，为了充分地缓和在绝缘层1和金属层3热膨胀时施加在端子部21上的应力，以各狭缝31的一个端部和另一个端部位于离开安装相对区域T的外周部2mm以上的外侧的方式形成各狭缝31。在图8(b)中，点划线TL表示从安装相对区域T的外周部向外侧离开2mm的位置。
在此情况下，用狭缝31将点划线TL内的金属层3的区域分割成中区域3j，3k，3l。中区域3j，3k，3l分别包含安装相对区域T的小区域Tj，Tk，Tl。
当令小区域Tj，Tk，Tl的面积相对于安装相对区域T的整个面积的比率分别为A7(％)，A8(％)和A9(％)时，中区域3j，3k，3l的面积相对于点划线TL内的区域的整个面积的比率分别被设定为(A7±δ)(％)，(A8±δ)(％)和(A9±δ)(％)。中区域3j，3k，3l的面积比与小区域Tj，Tk，Tl的面积比大致相等。
(5-6)
此外，如图8(c)所示，也可以在除了安装相对区域T以外的金属层3的区域中，以不分割大区域3a，3b，3c的方式形成其它的狭缝31x或孔部31y等。
(5-7)
也可以适当地变更金属层3的大小。但是，为了充分地确保散热性，优选金属层3的面积为安装相对区域T的面积的3倍以上。
(6)实施例和比较例
(6-1)实施例1
图9(a)是在实施例1中制作的COF基板100的平面图。在实施例1中，以将金属层3分割成大区域Pa1，Pa2，Pa3的方式形成了2个狭缝31。大区域Pa1，Pa2，Pa3分别包含安装相对区域T的小区域Qa1，Qa2，Qa3。
设定大区域Pa1，Pa2，Pa3的面积比为1∶2∶1，将小区域Qa1，Qa2，Qa3的面积比设定为1∶2∶1。此外，设定狭缝31的宽度为200μm。
此外，使用聚酰亚胺作为绝缘层1的材料，使用铜作为导体图案2和金属层3的材料。令绝缘层1的厚度为35μm，金属层3的厚度为15μm。令导体图案2的端子部21的宽度为8μm，相邻的端子部21之间的间隔为12μm。
令金属层3的短边的长度为15mm，长边的长度为40mm。此外，使用在平面视图中具有1.5mm的短边和20mm的长边的电子部件5。
(6-2)实施例2
实施例2的COF基板100与实施例1的COF基板100(图9(a))的不同之处为如下所述。
图9(b)是在实施例2中制作的COF基板100的平面图。在实施例2中，以将金属层3分割成大区域Pb1，Pb2，Pb3，Pb4，Pb5，Pb6，Pb7的方式形成了6个狭缝31。大区域Pb1，Pb2，Pb3，Pb4，Pb5，Pb6，Pb7分别包含安装相对区域T的小区域Qb1，Qb2，Qb3，Qb4，Qb5，Qb6，Qb7。
设定大区域Pb1，Pb2，Pb3，Pb4，Pb5，Pb6，Pb7的面积比为1∶1∶1∶1∶1∶1∶1，设定小区域Qb1，Qb2，Qb3，Qb4，Qb5，Qb6，Qb7的面积比为1∶1∶1∶1∶1∶1∶1。
(6-3)实施例3
实施例3的COF基板100与实施例1的COF基板100(图9(a))的不同之处如下所示。
在实施例3中，制作了图7(c)所示的结构的COF基板100。其中，设定大区域3a，3b，3c的面积比为1∶1∶1，设定小区域Ta，Ta，Tc的面积比为1∶1∶1。
(6-4)实施例4
实施例4的COF基板100与实施例1的COF基板100(图9(a))的不同之处如下所示。
在实施例4中，制作了图8(b)所示的结构的COF基板100。其中，设定中区域3j，3k，3l的面积比为1∶1∶1，设定小区域Tj，Tk，Tl的面积比为1∶1∶1。
(6-5)实施例5
实施例5的COF基板100与实施例1的COF基板100(图9(a))的不同之处如下所示。
图9(c)是在实施例5中制作的COF基板100的平面图。在实施例5中，在安装相对区域T的外侧的金属层3的大区域Pa1，Pa3的部分中，以不分割大区域Pa1和Pa3的方式分别形成有狭缝31x。其中，设定大区域Pa1，Pa2，Pa3的面积比为1∶2∶1，设定小区域Qa1，Qa2，Qa3的面积比为1∶2∶1。
(6-6)实施例6
实施例6的COF基板100与实施例1的COF基板100(图9(a))的不同之处如下所示。
图10(a)是在实施例6中制作的COF基板100的平面图。在实施例6中，设定金属层3的面积为安装相对区域T的面积的2.5倍。此外，设定大区域Pa1，Pa2，Pa3的面积比为2∶3∶2，设定小区域Qa1，Qa2，Qa3的面积比为1∶2∶1。
(6-7)实施例7
实施例7的COF基板100与实施例1的COF基板100(图9(a))的不同之处如下所示。
图10(b)是在实施例7中制作的COF基板100的平面图。在实施例7中，在金属层3上，设置有从其一对短边向外侧延伸的突出部，设定金属层3的面积为安装相对区域T的5倍。此外，设定大区域Pa1，Pa2，Pa3的面积比为1∶1∶1，设定小区域Qa1，Qa2，Qa3的面积比为1∶1∶1。
(6-8)比较例1
图11(a)是在比较例1中制作的COF基板100的平面图。在比较例1中，制作了除在金属层3中不形成狭缝31这点外与实施例1相同的COF基板100(图9(a))。
(6-9)比较例2
比较例2的COF基板100与实施例1的COF基板100(图9(a))的不同之处如下所示。
图11(b)是在比较例2中制作的COF基板100的平面图。在比较例2中，设定大区域Pa1，Pa2，Pa3的面积比为2∶1∶2，设定小区域Qa1，Qa2，Qa3的面积比为1∶2∶1。在此情况下，大区域Pa1，Pa2，Pa3的面积相对于金属层3的整个面积的比率，相对于小区域Qa1，Qa2，Qa3的面积相对于安装相对区域T的整个面积的比率，不在±30(％)的误差范围内。
(6-10)比较例3
图11(c)是在比较例3中制作的COF基板100的平面图。在比较例3中，制作了除各狭缝31的一个端部位于点划线TL的内侧这点外与实施例4相同的COF基板100。
(6-11)评价
通过热压接将电子部件5安装在实施例1～7和比较例1～3的COF基板100上。其中，令安装时的工具温度为450℃，载物台温度为100℃，安装负重为30N。此处，工具温度是导体图案2的端子部21或电子部件5的突起5a的加热温度，载物台温度是在安装电子部件5时载置COF基板100的载物台的温度。
驱动所安装的电子部件5，调查散热性。此外，进行了安装有电子部件5的COF基板100的热循环试验。进行500次在加热到125℃后冷却到-40℃的循环，调查导体图案2的端子部21和电子部件5的突起5a的连接性。其结果表示在表1中。
[表1]
  散热性(％)   连接性(％)(200次循环)   连接性(％)(500次循环)
  实施例1   100   100   100
  实施例2   100   100   100
  实施例3   100   100   100
  实施例4   100   100   100
  实施例5   100   100   100
  实施例6   60   100   100
  实施例7   100   100   100
  比较例1   100   60   20
  比较例2   40   100   100
  比较例3   100   60   30
在表1中，所谓散热性，是在驱动电子部件5时未发生由发热引起的故障的比例。此外，所谓连接性，是在进行了200次或500次热循环试验的时刻，良好地维持导体图案2的端子部21和电子部件5的突起5a的连接的比例。
如表1所示，在实施例1～5，7的COF基板100中散热性为100(％)，即使在实施例6的COF基板100中散热性也高达60(％)。此外，在实施例1～7的COF基板100中，进行了200次热循环试验的时刻的连接性和进行了500次热循环试验的时刻的连接性均为100(％)。
另一方面，在比较例1的COF基板100中，进行了200次热循环试验的时刻的连接性和进行了500次热循环试验的时刻的连接性为60(％)和20(％)，均较低。在比较例2的COF基板100中，散热性为40(％)，较低。在比较例3的COF基板100中，进行了200次热循环试验的时刻的连接性和进行了500次热循环试验的时刻的连接性为60(％)和30(％)，均较低。
由此可知，通过以将金属层3分割成多个大区域(中区域)的方式形成狭缝31，将多个大区域(中区域)的面积比和包含在它们中的小区域的面积比设定为大致相等，能够在充分确保散热性的同时提高导体图案2的端子部21和电子部件5的突起5a的连接性。
(7)发明内容的各构成要素和实施方式的各要素的对应
以下，对发明内容的各构成要素和实施方式的各要素的对应的例子进行说明，但是本发明不限定于下述的例子。
在上述实施方式中，COF基板100是配线电路基板的例子，绝缘层1是基底绝缘层的例子，安装相对区域T是开口部相对区域的例子，点划线TL内的金属层3的区域是应力缓和区域的例子，大区域3a，3b，3c，3d，3e，3f，3g，3h，3i，Pa1，Pa2，Pa3，Pb1，Pb2，Pb3，Pb4，Pb5，Pb6，Pb7和中区域3j，3k，3l是大区域的例子，小区域Ta，Tb，Tc，Td，Te，Tf，Tg，Th，Ti，Tj，Tk，Tl，Qa1，Qa2，Qa3，Qb1，Qb2，Qb3，Qb4，Qb5，Qb6，Qb7是小区域的例子，狭缝31，31a是开口部的例子。
作为发明内容的各构成要素，也能够使用具有发明内容所记载的结构或功能的其它各种要素。
(8)其它实施方式
绝缘层1和盖绝缘层4的材料不限于聚酰亚胺，也可以使用聚对苯二甲酸乙二醇酯，聚醚睛，聚醚砜等其它绝缘材料。此外，导体图案2的材料不限于铜，也可以使用铜合金，金，铝等其它金属材料。
金属层3的材料不限于铜。但是，例如优选使用铜，金，银或铝等热传导率高的金属。
本发明能够应用于柔性配线电路基板、刚性配线电路基板等各种配线电路基板。此外，作为电子部件5，不限于LSI，也能够使用电容器等其它电子部件。

Claims (6)

1.一种配线电路基板，其安装有电子部件，该配线电路基板的特征在于，包括：
基底绝缘层；
在所述基底绝缘层的一面上形成的、具有将要与所述电子部件电连接的端子部的导体图案；
盖绝缘层，其具有露出所述导体图案的所述端子部的开口部，除所述开口部以外，以覆盖所述导体图案的方式形成在所述基底绝缘层的一面上；和
形成在所述基底绝缘层的另一面上的金属层，其中，
所述金属层包括：与所述盖绝缘层的所述开口部重合的开口部相对区域；和包含所述开口部相对区域且大于所述开口部相对区域的应力缓和区域，
以将所述开口部相对区域分割为多个小区域，并将所述应力缓和区域分割为分别包含所述小区域的多个大区域的方式在所述金属层中形成有一个或多个狭缝，
在令一个所述小区域的面积相对于所述开口部相对区域的整体面积的比率为A％的情况下，包含所述一个小区域的所述大区域的面积相对于所述应力缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下，且所述α为(A×0.3)以下。
2.如权利要求1所述的配线电路基板，其特征在于：
所述应力缓和区域的外周部位于与所述开口相对区域的外周部相距2mm以上的外侧。
3.如权利要求1所述的配线电路基板，其特征在于：
所述应力缓和区域的面积与所述金属层的面积相等。
4.如权利要求1所述的配线电路基板，其特征在于：
所述金属层的面积为所述开口相对区域的面积的3倍以上。
5.如权利要求1所述的配线电路基板，其特征在于：
所述开口相对区域具有矩形形状，
所述狭缝以沿所述开口相对区域的任一条边横穿所述开口相对区域的方式形成。
6.一种配线电路基板的制造方法，该配线电路基板安装有电子部件，该配线电路基板的制造方法的特征在于，包括：
在基底绝缘层的一面上形成具有将要与所述电子部件电连接的端子部的导体图案的工序；
在所述基底绝缘层的一面上形成盖绝缘层的工序，其中，该盖绝缘层具有露出所述导体图案的所述端子部的开口部，且除了所述开口部以外，覆盖所述导体图案；
在所述基底绝缘层的另一面上形成金属层的工序，其中，该金属层包括与所述盖绝缘层的所述开口部重合的开口部相对区域，和包含所述开口部相对区域且大于所述开口部相对区域的应力缓和区域；和
以将所述开口部相对区域分割为多个小区域，并将所述应力缓和区域分割为分别包含所述小区域的多个大区域的方式在所述金属层中形成一个或多个狭缝的工序，
在令一个所述小区域的面积相对于所述开口部相对区域的整体面积的比率为A％的情况下，包含所述一个小区域的所述大区域的面积相对于所述应力缓和区域的整体面积的比率被设定为(A-α)％以上(A+α)％以下，且所述α为(A×0.3)以下。
CN2009101404285A 2008-05-09 2009-05-08 配线电路基板及其制造方法 Expired - Fee Related CN101577264B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-123810 2008-05-09
JP2008123810A JP4981744B2 (ja) 2008-05-09 2008-05-09 配線回路基板およびその製造方法
JP2008123810 2008-05-09

Publications (2)

Publication Number Publication Date
CN101577264A true CN101577264A (zh) 2009-11-11
CN101577264B CN101577264B (zh) 2012-06-27

Family

ID=40809793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101404285A Expired - Fee Related CN101577264B (zh) 2008-05-09 2009-05-08 配线电路基板及其制造方法

Country Status (6)

Country Link
US (1) US8022306B2 (zh)
EP (1) EP2117044B1 (zh)
JP (1) JP4981744B2 (zh)
KR (1) KR101529324B1 (zh)
CN (1) CN101577264B (zh)
TW (1) TWI422303B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
JP6516212B2 (ja) * 2014-11-27 2019-05-22 パナソニックＩｐマネジメント株式会社 基板装置および電子機器
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
CN107680964A (zh) * 2017-11-07 2018-02-09 苏州科技大学 一种改善功率单元温度均匀性的微波功率放大器
EP4075495A1 (en) * 2021-04-14 2022-10-19 Hitachi Energy Switzerland AG Substrate for a power module, power module and method for manufacturing a power module

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH682280A5 (zh) * 1991-06-14 1993-08-13 Asea Brown Boveri
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
US5874776A (en) * 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
JPH10335866A (ja) * 1997-05-27 1998-12-18 Fujitsu Ten Ltd 回路基板の放熱構造
JP2000114676A (ja) * 1998-10-05 2000-04-21 Hitachi Media Electoronics Co Ltd 高周波モジュール
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP2003258147A (ja) * 2002-02-28 2003-09-12 Seiko Epson Corp 配線基板及びその製造方法、電子部品並びに電子機器
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
JP4014591B2 (ja) 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
KR20060126070A (ko) 2005-06-03 2006-12-07 삼성전자주식회사 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
EP2007180A4 (en) 2006-03-14 2011-03-23 Sharp Kk PCB, ELECTRONIC CIRCUIT ARRANGEMENT AND DISPLAY
KR100771890B1 (ko) 2006-07-20 2007-11-01 삼성전자주식회사 씨오에프(ｃｏｆ)형 반도체 패키지
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
US7915727B2 (en) * 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
JP4981744B2 (ja) 2012-07-25
CN101577264B (zh) 2012-06-27
EP2117044B1 (en) 2013-02-27
TW201006336A (en) 2010-02-01
US8022306B2 (en) 2011-09-20
KR101529324B1 (ko) 2015-06-16
TWI422303B (zh) 2014-01-01
KR20090117636A (ko) 2009-11-12
JP2009272559A (ja) 2009-11-19
EP2117044A1 (en) 2009-11-11
US20090277667A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
CN101577264B (zh) 配线电路基板及其制造方法
CN101499452B (zh) 配线电路基板及其制造方法
CN102918934A (zh) 柔性电路基板
JP2003133507A5 (zh)
CN101499454B (zh) 配线电路基板及其制造方法
JPS5953875B2 (ja) 感熱記録ヘツド
TW201703592A (zh) 印刷電路板及製造印刷電路板之方法
KR100779061B1 (ko) 인쇄회로기판 및 그 제조방법
JP5153706B2 (ja) Ｅｃｕ用混成集積回路装置
JP2001326429A (ja) プリント配線基板
US20090071683A1 (en) Electronic device mounting structure and method of making the same
US20060118457A1 (en) Film carrier tape for mounting electronic component
JPH04262590A (ja) フレキシブル配線板
US6153518A (en) Method of making chip size package substrate
TWM644980U (zh) 金屬板電阻器基板及其成品
JP2005072482A (ja) ランドパターン構造および電気部品搭載用基板
JPH03229486A (ja) 印刷配線板
KR20140115808A (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
JPS5849653Y2 (ja) プリント配線板
JPH04343286A (ja) フレキシブル印刷配線板
JP2001168508A (ja) プリント配線基板
JPH06125179A (ja) マルチワイヤー配線板の製造方法
JPH0535594B2 (zh)
JPH05335715A (ja) 半導体パッケージのプリント配線板への実装構造
JP2006310664A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20130508