WO2004042814A1

WO2004042814A1 - 電子部品実装用フィルムキャリアテープ

Info

Publication number: WO2004042814A1
Application number: PCT/JP2003/012972
Authority: WO
Inventors: Shuichi Kawasaki
Original assignee: Mitsui Mining & Smelting Co., Ltd.
Priority date: 2002-11-07
Filing date: 2003-10-09
Publication date: 2004-05-21
Also published as: US20060118457A1; JP3914135B2; JP2004158725A; TWI284106B; KR100713509B1; KR20050053790A; CN1708841A; TW200407248A; CN100377325C

Abstract

　本発明の電子備品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成されてなる電子部品実装用フィルムキャリアテープにおいて、該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割されていることを特徴としており、本発明によれば、CSP、COF、BGAのような幅方向に多数取りされる電子部品実装用フィルムキャリアテープにおいてそれぞれのフィルムキャリアに生ずる反り変形を低減することができる。

Description

糸田 » 電子部品実装用フィルムキヤリァテープ技術分野

本発明は、反り変形の低減された電子部品実装用フィルムキヤリァテ一プに関する。さらに詳しくは本発明は、 COF (Chip On Film)、 CSP (Chip Size Package)、BGA(Ball Grid Array)のようにフィルムキヤリァのサイズが実装する電子部品と概略同一であり、かつ長尺の絶縁フィルムからなるテープの幅方向に 2つ以上のフィルムキヤリァが並んで製造される電子部品実装用フィルムキヤリァテープであって、それぞれのフィルムキヤリァにおいて反り変形が著しく低減された電子部品実装用フィルムキヤリァテープに関する。背景技術

集積回路などの電子部品を電子機器に搭載するために電子部品実装用フィルムキヤリァテープが使用されている。この電子部品実装用フィルムキヤリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる配線パターンを形成し、このうち多くの電子部品実装用フィルムキヤリァテープは、この配線パターンの表面に、端子部分を残して、ソルダーレジスト層を形成することにより製造されている。このような電子部品実装用フィルムキャリアテープにおいてソルダーレジスト層を形成する樹脂としては、エポキシ樹脂などの熱硬化性樹脂が使用されている。

ソルダーレジスト層を形成しない電子部品実装用フィルムキヤリァテープにおいては大きな反り変形は見られないが、ソルダーレジスト層を形成する熱硬化性樹脂は、加熱して硬化させる際にわずかに硬化収縮するという特性を有しており、このようなソルダーレジスト層を形成する熱硬化性樹脂の硬化収縮に電子部品実装用フィルムキヤリァテープには幅方向、長手方向に反り変形が生ずる。

このような長尺のフィルムキャリアテープの幅方向、長手方向に生じた反り変形は、たとえば加熱下に多数のロール間をフィルムキヤリァを通過させる方法、発生したそり変形とは逆方向にフィルムキヤリァテープを反らせながら（逆反りを与えながら）加熱する方法などにより、是正することができる。このような反り取り方法は、絶縁フィルムからなるテープの幅方向に 1つの配線パターンが形成されたフィルムキヤリァテープの反り取り方法として特に有効である。

ところで最近の電子部品の実装技術においては、 COF (Chip On Film)、 CSP (Chip Size Package) あるいは BGA(Boll Grid Array)などのように実装する電子部品とフィルムキャリアとが略同一の面積であるフィルムキャリアが使用されることが多くなつてきている。このようなフィルムキャリアは、占有面積が小さいために、絶縁フィルムからなるテープの幅方向に複数個（例えば 2個あるいは 4個）並べて製造することができる。このような CSP、 COF、 BGA などでは、それぞれのフィルムキャリアにソルダーレジスト層が形成されるため、ソルダーレジスト層が形成されたそれぞれのフィルムキャリアが反っており幅方向に複数のフィルムキヤリァが形成されたテープに逆反りをかけたとしても、幅方向に隣接するフィルムキャリアの境界部分でテープが曲がってしまレ、、湾曲変形したフィルムキヤリァ部分にそれぞれ有効に逆反りをかけることができない。このため CSP、 BGAのようにテープの幅方向に複数のフィルムキャリアを形成する電子部品実装用フィルムキヤリァテープでは、それぞれのフィルムキヤリァに生じた反り変形を是正する有効な反り取り方法が存在しないのが実情である。

特許文献 1 特願 2001-249499号明細書発明の開示

本発明は、テープの幅方向に複数のフィルムキャリアが形成された電子部品実装用フィルムキヤリァテープにおけるそれぞれのフィルムキャリアの反り変形を低減した電子部品実装用フィルムキヤリァテープを提供することを目的としている。

本発明の電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パタ一ンが形成されてなる電子部品実装用フィルムキヤリァテープにおいて、

該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および Zまたは分面されていることを特徴としている。

また、本発明の電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パタ一ンが形成され、かつ該配線パターンが該長尺の絶縁フィルムの幅方向に少なくとも 2個併設されてなる電子部品実装用フィルムキャリアテープにおいて、

該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、カゝっそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および Zまたは分画されていることを特徴としている。本発明の電子部品実装用フィルムキヤリァテープでは、ソルダ一レジストを分割して塗布しており、分割されたそれぞれのソルダーレジスト層における硬化収縮による応力が小さいために、そのフィルムキャリアにおける変形を小さくすることができる。図面の簡単な説明

図 1は、本発明の電子部品実装用フィルムキヤリァテープの一例を示す平面図である。

図 2は、図 1における A-A'断面図である。

図 3は、本発明の電子部品実装用フィルムキヤリァテープを形成するひとつのフィルムキャリアを抜き出して説明する説明図である。

図 4は、本発明におレ、てフィルムキャリアの反り変形を測定する方法を示す図である。

図 5は、端子部を除く配線パターンの 2 0 %以上にソルダーレジスト層が形成された電子部品実装用フィルムキヤリァテープの例を示す図である。

図 6は、ソルダーレジスト層の区画部の断面の例を示す図である。発明を実施するための最良の形態

次に本努明の電子部品実装用フィルムキヤリァテープについて図面を参照しながら具体的に説明する。

図 1は、本発明の電子部品実装用フィルムキヤリァテープの一例を示す平面図であり、図 2は、図 1における A— A'断面図である。

図 1および図 2に示すように、本発明の電子部品実装用フィルムキヤリァテ —プ 1 0は、長尺の絶縁フィルム 1 1の表面に多数のフィルムキャリア 1 2力 S 形成されてなる。

この長尺の絶縁フィルム 1 1は、エッチングする際に酸などと接触すること力ら、こうした薬品に侵されない耐薬品性およびボンディングする際のカロ熱によっても変質しないような耐熱性を有している。この絶縁フィルム 1 1を形成する素材の例としては、ポリエステル、ポリアミドおよびポリイミドなどを挙げることができる。特に本発明では、ポリイミドからなるフィルムを用いることが好ましい。このようなポリイミドは、他の樹脂と比較して、卓越した耐熱性を有すると共に、耐薬品性にも優れている。

. このポリイミド樹脂の例としては、ピロメリット酸 2無水物と芳香族ジアミンとから合成される全芳香族ポリイミド、ビフエニルテトラカルボン酸 2無水物と芳香族ジァミンとから合成されるビフェニル骨格を有する全芳香族ポリィミドを挙げることができる。特に本発明ではビフエニル骨格を有する全芳香族ポリイミド（例；商品名：ユーピレックス S、宇部興産（株）製）が好ましく使用される。ビフエニル骨格を有する全芳香族ポリイミドは、他の全芳香族ポリイミドよりも吸水率が低 1/、。本発明で使用可能な絶縁フィルムの厚さに特に制限はな、が、厚さが 7 5 μ m以下の絶縁フィルムは自己形態保持力が低くなり、変形が生じやすいので、本発明は絶縁フィルムの厚さ（平均厚さ）が 7 5 m以下、好ましくは 5 0〜 1 2 . 5 i mの範囲内にある絶縁フィルムを用いた薄型のフィルムキャリアを製造する際に有用†生が高レ、。

このような長尺の絶縁フィルム 1 1の幅方向の縁部には、この絶縁フィルム 1 1を搬送し、また位置決めを行うためにスプロケットホーノレ 1 4が多数形成されている。また、この絶縁フィルム 1 1には、さらに位置決めホール、デバイスホール、外部端子となるハンダボールを配置するハンダボール穴、電子部品との接続を確保するためのスリットなどが形成されていてもよい。これらは、パンチング工程、レーザー光を用いた穿孔工程により形成することができる。このようにして必要な透穴を形成した絶縁フィルムに、配線パターン 1 5を形成する。この配線パターン 1 5は、たとえば、上記のような絶縁フィルム 1 1の表面に導電性金属箔を配置し、この導電性金属箔の表面に感光性樹脂を塗布し、こうして形成された感光性樹脂層に所望のパターンを用いて露光現像して感光性樹脂からなるパターンを形成し、このパターンをマスキング材として使用して導電性金属箔を選択的にェツチングすることにより形成することができる。ここで使用する導電性金属の例としては、アルミニウム箔および銅箔を挙げることができる。このような導電性金属箔としては、通常は 3〜 3 5 m, 好ましくは 9〜 2 5 μ πιの範囲内にある金属箔を使用することができる。また、導電性金属の核を絶縁フィルム表面に設けて、その核に導電性金属を析出させてもよい。

本発明で使用される導電性金属箔としては銅箔を使用することが好ましく、ここで使用可能な銅箔には、電解銅箔と圧延銅箔とがある力エッチング特性、操作性などを考慮すると電解銅箔を使用することが好ましレ、。

本発明の電子部品実装用フィルムキヤリァテープにぉレ、て、上記導電性金属から形成された配線パターンによって形成されるフィルムキヤリア 1 2は絶縁フィルムからなるテープの幅方向に複数個形成されており、図 1には、フィルムキヤリア 1 2がテープの幅方向に 2個併存された態様が示されている。

本発明の電子部品実装用フィルムキヤリァテープにおいては、上記のようなフィルムキヤリア 1 2は、テープの幅方向に、それぞれ独立して複数形成されている。たとえば、有効幅 3 5 mmの絶縁フィルム 1 1には 1辺が例えば 14mm のフィルムキャリアを 2個幅方向に並べて形成することができ、また、有効幅 7 O mmの絶縁フィルム 1 1には、 1辺がたとえば 14mmのフィルムキヤリ了を 4個幅方向に並べて形成することができる。

電子部品実装用フィルムキヤリァテープ 1 0に形成されてレ、るフィルムキヤリァが CSPあるいは BGAの場合には、絶縁フィルム 1 1の配線パターン 1 5 が形成されている面には、電子部品との接続を確保する端子部分 1 6を残して、形成された配線パターンの表面にソルダーレジストインクを塗布してソルダーレジスト層 2 0を形成をする。ここで塗布するソルダーレジスト層 2 0を形成する樹脂は、通常は熱硬ィ匕性樹脂を有機溶媒に溶解もしくは分散させた塗布液であり、このようなソルダーレジストインクを塗布した後、加熱することによりソルダーレジスト層 2 0を形成する。そして、このソルダーレジストインクが硬化してソルダーレジスト層 2 0を形成する際にはソルダーレジスト層を形成する樹脂は僅力に硬ィヒ収縮するため、このソルダーレジストインクが塗布された部分にはソルダーレジスト層 2 0を内側にして反り変形が生ずる。

なお、ソルダーレジスト層の形成が不要なタイプの電子部品実装用フィルムキヤリアテープもある。

このようにテープの幅方向にフィルムキャリア 1 2が複数並んで形成されている場合、このテープに逆反りをかけてもフィルムキャリア 1 2の間でテープが折れ曲がるだけで、反り変形が生じているフィルムキャリア 1 2の部分にはほとんど逆反りがかからない。したがって、個々のフィルムキャリア 1 2についてみると、ほとんど反り変形は是正されない。

したがって、上記のようなテープの幅方向に複数のフィルムキヤリア 1 2を並べて形成する場合には、それぞれのフィルムキヤリア 1 2自体に反り変形が発生しないようにするのが効率的である。

反り変形が生ずる原因は、絶縁フィルム、導電性金属などの材料の膨張係数の差や、前述のようにソルダーレジストの硬化収縮であり、この硬化収縮により生ずる内部応力が絶縁フィルムなどの自己形態保持性よりも恒常的に高くなつたときに、ソルダーレジスト層に内在する応力がフィルムキャリアの反り変形として表在化するのである。そして、ソルダーレジスト層 2 0の形成面積が大きくなると、大面積のソルダーレジスト層 2 0中における内部応力が相互に連帯して大きな内部応力となりやすい。しかしながら、このような大きな内部応力が発生しているソルダーレジスト層 2 0においても、部分的にみると、その内部応力はそれほど大きレ、ものではなレ、。

そこで、本発明では従来一体に塗布されて形成されて全体が一体化してレ、たソルダーレジスト層 2 0をいくつかに分割あるいは分画して塗布形成し、それぞれの分割あるいは分画された区画における応力のできるだけ小さくし、この区画されたソルダーレジスト層 2 0の部分にある絶縁フィルム 1 1の自己形態支持力と拮抗する程度以下に抑えて区画されたソルダーレジスト層 2 0形成部における反り変形を最小限に抑えてレ、るのである。

すなわち、本発明の電子部品実装用フィルムキャリアテープ 1 0では、図 1 〜 3に示すようにソルダーレジスト層 2 0を、 A区画 2 0 a、 B区画 2 0 b、 C 区画 2 0 c、 D区画 2 0 dのように複数の区画に分割して、ソルダーレジストインクを塗布して、形成する。

本発明においてソルダーレジスト層 2 0を形成する樹脂は、硬化性樹脂であり、例えば、エポキシ樹脂、ウレタン変性エポキシ樹脂、フエノール樹脂、ポリイミド樹脂前駆体などの f½5化性樹脂が好ましく使用される。このような熱硬ィ匕性樹脂は、溶媒中に溶解もしくは分散されており、スクリーンマスクを用いてスキージ一による塗布が可能なように、通常は 1 0〜4 OPa-s,好ましくは 2 0〜3 0 Pa's の範囲内の粘度に調整されている。

図 1〜 3においては、ソルダーレジスト層 2 0を形成する領域は、 A区画 2 0 a、 B区画 2 0 b、 C区画 2 0 c、 D区画 2 O dを併せた領域であるが、従来はこれらの領域を一体としてソルダーレジストを塗布していた。しかしながら、このように広範囲にソルダーレジストを塗布し、硬ィ匕させると、樹脂が硬化する際に硬化収縮し、個々のフィルムキャリア 1 2に、図 4に示すようにソルダ一レジスト層 2 0を内側にした反り変形が生ずる。

本発明の電子部品実装用フィルムキヤリァテープでは、上記のようなソルダ一レジストを塗布すべき領域を複数に分割して、ソルダーレジストを塗布する。すなわち、図 1および 3において、ソルダ一レジストを塗布すべき領域は、 A 区画 2 0 a、 B区画 2 0b、 C区画 2 O cおよび D区画 2 O dを併せた領域であるが、図 1および図 3に示す例では、この領域を 4分割してそれぞれの区画を隣接する区画から独立させてソルダーレジストを塗布し、硬化させて 4区画に分割されたソルダーレジスト層 2 0を形成している。なお、フィルムキヤリァの縦、横サイズが 5 mm未満の場合には問題となる程のそり変形は生じない場合が多いので、本発明はフィルムキャリアの縦 ·横サイズが 5 mm以上であるフィルムキャリアにおいてソルダーレジストを分割形成することが好ましレヽ。このようにソルダーレジスト層を分割することにより、それぞれの区画内にはソルダーレジス卜の硬ィ匕収縮による応力は発生するが、その応力は小さく、絶縁フィルムおよびその上に形成されてレ、る配線パターンなどに内在する応力と拮抗させることにより、そのフィルムキャリア内における変形を最小限に留めることができる。

このような効果は、幅方向に 1個のフィルムキャリア 1 2が形成されている場合であっても同様に奏される。

このようなソルダーレジスト層 2 0はフィルムキャリアのサイズ、絶縁フィルム、ソルダーレジスト、その他の材料の物性値にもよるが、 2〜： 1 6分割することが好ましく、さらに 2〜8分割することが特に好ましい。このようにソルダーレジスト層 2 0を分割することにより、それぞれの区画におけるソルダ一レジストの硬化による収縮応力が小さくなり、フィルムキヤリァ全体の変形も小さくなる。なお、分割後のソルダーレジストのサイズは、絶縁フィルム、ソルダーレジストなどの物性値が複雑に絡み合つているので、 1辺のサイズを必ずしも 5 mm未満にする必要はなレ、。

本発明の電子部品実装用フィルムキヤリァテープ 1 0においてはソノレダーレジスト層 2 0を分割および/または分画する各区画の形状おょぴ相対的な大きさに特に制限はないが、ソルダーレジストが塗布される領域をできるだけ均等に分割できるようにすることが好ましい。それぞれの区画に生ずる応力を均一化することにより、フィルムキャリア全体の変形がより小さくなる。すなわち、それぞれの区画の面積を均等にすること共に、それぞれの区画の形態は略同一とすることが好ましレ、。本発明の電子部品実装用フィルムキヤリァテープでは、区画されたソルダーレジストの各区画の一辺の長さを 2〜1 O mm程度、好ましくは 2. 5〜7. 5 mm程度にすることが望ましい。

本発明の電子部品実装用フィルムキヤリァテープにおいて、ソルダーレジスト層を分割およびンまたは分画して形成するフィルムキヤリァは、上述のような CSPあるレ、は BGAなどに限定されるものではなく一般的な TABテープにも適用できる。例えば、図 5 (a)および（b ) に示すように、形成された配線パターン（端子部分を除く）の 3 0 %以上の領域にソルダーレジスト層を形成する電子部品実装用フィルムキャリアテープに適用することができる。図 5 (a) にはデパイスホールのある絶縁フィルム 1 1の表面に形成された配線パターン 1 5にソルダーレジスト層を 1 2分割して形成した例が示されている。なお、図 5 (a)に記載された配線パターンは一例であり、本発明における配線パターンを限定するものではない。また、図 5 (b)には、ソルダーレジスト層 2 0を二分割した例が示されており、図 5 (b)において、絶縁フィルム 1 1の表面には配,線パターンが形成されている図 5 (b)では配線パターンは省略されている。例えば、図 5 (a),(b)に示すように、接続端子部分を除く配線パターン領域の 3 0 %以上にソルダーレジスト層を形成する電子部品実装用フィルムキヤリァテープにおいて有用である。

また、図 6 (a),(b)に示すように、上記のように分割された区画の間の距離 (W) は、隣接する区画内部に発生する応力が伝達されないように適宜設定することができる力通常は 2 0 ！〜 5 O mm、好ましくは 2 0 μ π！〜 3 mmの範囲内の値に設定する。上記のように区画間の距離を設定することにより、各区画内部の応力が隣接する区画に伝達することがなく、また各区画間にある配線パターンの保護にも特に問題は発生しない。また、それぞれの区画は、その形状が近似するように形成することが望ましい。区画の形状が近似することにより、それぞれの区画にぉレ、て発生する内部応力を均一化するために、フィルムキヤリァ全体の変形が小さくなる。

上記のように分割あるいは分画されたソルダーレジスト層の厚さ（h o) は、従来のソルダーレジスト層の厚さと同様であり、硬化後の平均厚さは配線パターンの上面にぉレ、て通常は 3〜 5 0 m、好ましくは 5〜4 0 μ mの範囲内にある。また、本宪明の電子部品実装用フィルムキャリアテープにおいて、ソルダーレジスト層 2 0は、図 6(a)に示すように分割あるいは分画されており、隣接する区画との間に上記のようなソルダーレジスト層が形成されていない部分を有する力それぞれの区画に生じた内部応力が隣接する区画に伝達しなければよく、例えば図 6 (b)に示すように区画されたソルダーレジスト層 2 0が少なくとも一部で隣接するソルダーレジスト層の区画と連結され分画されていてもよい。この場合、区画と区画との間のソルダーレジスト層の厚さ（h は、ソルダーレジスト層の通常の厚さ（h o) の 1/2以下であり、 h iは 0であってもよい。

こうした区画されたソルダーレジスト層 2 0を形成には、従来のスクリーンに区画に対応するようにマスキングを形成して樹脂を塗布すればよい。また、近時採用され始めている貼着タイプのソルダーレジストの場合には、間隙を形成してソルダーレジストを貼着すればよい。さらに、感光性樹脂を用いたソルダーレジストの場合には、樹脂を塗布した後、ソルダーレジスト層が分割および Zまたは分画されるように露光 ·現像すればよい。また、区画間の少なくとも一部が連結されるように分画されたソルダーレジスト層はソルダーレジスト塗布液を塗布する際に用いるスクリーンマスクの線幅を調整することにより形成することができる。

上記のようにしてソルダーレジスト層を形成した後、ソルダーレジスト層 2 0から露出した端子部分（リード、ボンディングパット、その他） 1 6の表面をメツキ処理する。メツキ処理には、錫メツキ、ニッケルメツキ、ニッケル- 金の多層メツキ、ニッケノレ-パラジウム-金の多層メツキ、ハンダメツキ、錫-ビスマスメツキなどがある。なお、分割されたソルダーレジスト層の間にある配線パターンの表面には上記のメッキ層が形成されている。

なお、このメツキ処理は、ソルダーレジスト層を形成する前に行ってもよい。上記のようにして製造された本発明の電子部品実装用フィルムキヤリァテープは通常の方法により使用することができる。例えば、分割して形成されたソルダーレジスト層上に接着剤などを用いて電子部品（図示なし）を配置し、この電子部品に形成されたバンプ電極と接続端子 1 6との間に電気的接続を形成することにより、電子部品を実装することができる。この電気的接続の形成には、例えば金線のような導電性金属線などを用いることができる。なお、本発明の電子部品実装用フィルムキヤリァテープにおいて、実装する電子部品とキャリァテープとは略同等の占有面積を有しているが、本発明はこのようなフィ ^^ムキャリアテープに限定されるものではない。

本発明の電子部品実装用フィルムキヤリァテープに形成されている接続端子 1 6は、配線パターン 1 5を介してハンダボールと接続している。

上記のように本発明の電子部品実装用フィルムキヤリァテープは、ソルダーレジスト層が分割あるいは分画されているので、ソルダーレジストの硬化の際の硬化収縮に起因するフィルムキャリアの反り変形を低減することができる。本発明の電子部品実装用フィルムキヤリァテープにおけるフィルムキヤリ了の変形は、次のようにして測定する。図 4 (a)に示すように、スプロケットホールを用いて移動させるフィルムキヤリァテープのスプロケットホールが形成されている部分を基準点として、製造されたフィルムキヤリァテープにおける、一つのフィルムキヤリァについて図 3に示す測定ボイント①〜⑤の基準点に対する高さを測定する。このような得られた値からこのフィルムキャリアテープが図 4に示されているように変形していることを考慮して、計算により測定しようとするフィルムキャリア（ユニット）の①' （⑤，）、 ②' （④，）の値を求める。 ①' =⑤' =((D+⑤)ノ2を求め、同様に②， =④' = (② +④) Z 2を求める。

そして、本発明におけるユニット反りは、 ①，一③または②' ー③の値のうち大きいほうが本発明における反り変形である。

上記のようにしてソルダーレジスト層を分割あるいは分画することにより、フィルムキャリアの反り変形は、分割あるいは分画されてレ、ないソルダーレジスト層を有するフィルムキャリアの反り変形の 5 0 %以下になる。上記のように本発明の電子部品実装用フィルムキヤリァテープでは、ソルダ一レジスト層を分割あるいは分画して形成することにより、フィルムキャリアの反り変形が低減され、信頼性の高い電子部品実装用フィルムキヤリァテープが得られる。産業上の利用可能性

本発明の電子部品実装用フィルムキャリアテープは、ソルダーレジスト層が複数に分割あるいは分画されているために、ソルダーレジストインクが硬化する際の収縮に伴う応力が分散される。このため本発明の電子部品実装用フィルムキャリアテープでは、ソルダーレジスト層の硬化収縮によるフィルムキヤリァの反り変形は著しく低減され、電子部品の実装精度が確実に向上する。

特に本発明の電子部品実装用フィルムキャリアテープは、 CSP、 COF、 BGA などとして特に有用' I"生が高い。

実施例

次に本発明の電子部品実装用フィルムキャリアテープについて、実施例を示して、反りの発生しやすい、接続端子以外の配線パターン全面にソルダーレジストを形成する場合と比較しつつ、説明するが、本発明はこれらによって限定されるものではない。実施例 1

平均厚さ 5 0 μ ηι、幅 4 8 mm のポリイミドフィルム（宇部興産（株）製、商品名：ユーピレックス S) にスプロケットホールおよびハンダボールを配置するためのハンダポール穴をパンチングにより穿設した。このポリイミドフィルムには、図 1に示すように、一辺が 1 7mmのフィルムキャリアが二列形成できるようにハンダボール穴を穿設した。

次いで、このポリイミドフィルムに平均厚さ 2 5 μ πιの電解銅箔を貼着し、この電解銅箔上に感光性樹脂を塗布し、露光'現像した。こうして現像された感光性樹脂からなるパターンをマスキング材として、電解銅箔を選択的にエッチングすることにより銅からなる配線パタ一ンを形成した。

このようにして形成された配線パターンの表面にソルダーレジストインクを塗布して加熱硬化させることによりソルダーレジスト層（硬化後の平均厚さ： 1 0 i m) を形成した。ここで形成されたソルダーレジスト層は、スクリーンにマスクを形成することにより、図 1に示すように、 4分害 ijされており、各区画の間には 2 0 0 μ πιの幅でソルダーレジストが塗布されていない部分（区画部分）が存在する。

こうして 4分割されたソルダーレジスト層を形成した後、ソルダーレジスト層により被覆されていない接続端子およびソルダーレジスト層の区画部をニッケルメツキ後、金メツキ処理し、さらにフィルムキヤリァテープ全体に常法に従って反り取りを行った。

得られた電子部品実装用フィルムキヤリァテープ長さ方向の中心部分に近い部分に形成されたフィルムキャリアを無作為に連続 6列 1 2個選択して、これらのフィルムキャリアにつレ、て反り変形を測定した。

結果を表 1に示す。なお、表 1において上段、下段と記載したのは、このフイルムキヤリァテープを図 1に示すように配置した際に上側になるフィルムキャリアと下側になるフィルムキャリアとを区別するためのものであり、本努明の電子部品実装用フィルムキヤリァテープの製造工程におけるテープの向きとは無関係である。表 1

比較例 1

実施例 1において、ソルダーレジスト層を分割しなかった以外は同様にして電子部品実装用フィルムキヤリァテープを製造した。

得られた電子部品実装用フィルムキヤリァテープについて、実施例と同様にして無作為に連続 6列 1 2個のフィルムキャリアを選択して、これらのフィルムキャリアの反り変形を測定した。

結果を表 2に記載する。表 2

上記表 1と表 2とを比較すると明らかなように、ソルダーレジスト層を 4分割する ςとにより、フィルムキャリアの反り変形量を平均値で半分以下に低減することができる。

Claims

言青求の範囲

1 . 長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成されてなる電子部品実装用フィルムキヤリァテープにおいて、該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソノレダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および Zまたは分画されていることを特徴とする電子部品実装用フィルムキヤリァテープ。

2. 長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成され、かつ該配線パターンが該長尺の絶縁フィルムの幅方向に少なくとも 2個併設されてなる電子部品実装用フィルムキヤリァテープにおいて、該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および Zまたは分画されていることを特徴とする電子部品実装用フィルムキャリアテープ。

3 . 前記それぞれの配線パターン表面に、ソルダーレジスト層が 2〜 1 6に分割および/または分画されて形成されていることを特徴とする請求項第 1項または第 2項記載の電子部品実装用フィルムキヤリァテープ。

4 . 上記一のフィルムキャリアにおいて、分割あるいは分画されたソルダーレジスト層と、該分割あるいは分画されたソルダーレジスト層の区画に隣接するソルダーレジスト層の区画との間隙が 2 0 μ ιη〜⁵ O mmの範囲内にあることを特徴とする請求項第 1項または第 2項記載の電子部品実装用フィルムープ。

5 . 前記長尺の絶縁フィルムの厚さが 7 5 μ m以下であることを特徴とする請求項第 1項または第 2項記載の電子部品実装用フィルムキヤリァテープ。

6 . 前記 1個のフィルムキャリアの占有面積と該フィルムキャリアテープに実装される電子部品との面積が略同一であることを特徴とする請求項第 1 項または第 2項記載の電子部品実装用フィルムキヤリァテープ。

7 . 前記フィルムキヤリァの電子部品を実装する配線パターンが形成された絶縁フィルム表面側とは反対の絶縁フィルム面に、該フィルムキヤリアの外部と電気的に接触するための金属球が配置可能に形成されていることを特徴とする請求項第 1項または第 2項記載の電子部品実装用フィルムキヤリァテープ。

8. 前記配線パタ一ンの表面に塗設されたソルダーレジスト層の硬化後の配線パターン上における区画部分以外の平均厚さが 3〜 5 0 μ mの範囲内に

'あることを特徴とする請求項第 1項または第 2項記載の電子部品実装用フィルムキャリアテープ。

9. 前記ソノレダーレジスト層が、接続端子部分を除レヽて配線パターン領域部の 2 0 %以上に形成されていることを特徴とする請求項第 1項または第 2 項記載の電子部品実装用フィルムキヤリァテープ。