JP2004158725A - 電子部品実装用フィルムキャリアテープ - Google Patents
電子部品実装用フィルムキャリアテープ Download PDFInfo
- Publication number
- JP2004158725A JP2004158725A JP2002324445A JP2002324445A JP2004158725A JP 2004158725 A JP2004158725 A JP 2004158725A JP 2002324445 A JP2002324445 A JP 2002324445A JP 2002324445 A JP2002324445 A JP 2002324445A JP 2004158725 A JP2004158725 A JP 2004158725A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- solder resist
- film
- resist layer
- carrier tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】本発明の電子備品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成されてなる電子部品実装用フィルムキャリアテープにおいて、該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割されていることを特徴としている。
【効果】本発明によれば、ＣＳＰ、ＣＯＦ、ＢＧＡのような幅方向に多数取りされる電子部品実装用フィルムキャリアテープにおいてそれぞれのフィルムキャリアに生ずる反り変形を低減することができる。
【選択図】 図１
【効果】本発明によれば、ＣＳＰ、ＣＯＦ、ＢＧＡのような幅方向に多数取りされる電子部品実装用フィルムキャリアテープにおいてそれぞれのフィルムキャリアに生ずる反り変形を低減することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、反り変形の低減された電子部品実装用フィルムキャリアテープに関する。さらに詳しくは本発明は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂｏｌｌ Ｇｒｉｄ Ａｒｒａｙ）のようにフィルムキャリアのサイズが実装する電子部品と概略同一であり、かつ長尺の絶縁フィルムからなるテープの幅方向に２つ以上のフィルムキャリアが並んで製造される電子部品実装用フィルムキャリアテープであって、それぞれのフィルムキャリアにおいて反り変形が著しく低減された電子部品実装用フィルムキャリアテープに関する。
【０００２】
【発明の技術的背景】
集積回路などの電子部品を電子機器に搭載するために電子部品実装用フィルムキャリアテープが使用されている。この電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる配線パターンを形成し、このうち多くの電子部品実装用フィルムキャリアテープは、この配線パターンの表面に、端子部分を残して、ソルダーレジスト層を形成することにより製造されている。このような電子部品実装用フィルムキャリアテープにおいてソルダーレジスト層を形成する樹脂としては、エポキシ樹脂などの熱硬化性樹脂が使用されている。
【０００３】
ソルダーレジスト層を形成しない電子部品実装用フィルムキャリアテープにおいては大きな反り変形は見られないが、ソルダーレジスト層を形成する熱硬化性樹脂は、加熱して硬化させる際にわずかに硬化収縮するという特性を有しており、このようなソルダーレジスト層を形成する熱硬化性樹脂の硬化収縮に電子部品実装用フィルムキャリアテープには幅方向、長手方向に反り変形が生ずる。
【０００４】
このような長尺のフィルムキャリアテープの幅方向、長手方向に生じた反り変形は、たとえば加熱下に多数のロール間をフィルムキャリアを通過させる方法、発生したそり変形とは逆方向にフィルムキャリアテープを反らせながら（逆反りを与えながら）加熱する方法などにより、是正することができる。このような反り取り方法は、絶縁フィルムからなるテープの幅方向に１つの配線パターンが形成されたフィルムキャリアテープの反り取り方法として特に有効である。
【０００５】
ところで最近の電子部品の実装技術においては、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）あるいはＢＧＡ（Ｂｏｌｌ Ｇｒｉｄ Ａｒｒａｙ）などのように実装する電子部品とフィルムキャリアとが略同一の面積であるフィルムキャリアが使用されることが多くなってきている。このようなフィルムキャリアは、占有面積が小さいために、絶縁フィルムからなるテープの幅方向に複数個（例えば２個あるいは４個）並べて製造することができる。このようなＣＳＰ、ＣＯＦ、ＢＧＡなどでは、それぞれのフィルムキャリアにソルダーレジスト層が形成されるため、ソルダーレジスト層が形成されたそれぞれのフィルムキャリアが反っており幅方向に複数のフィルムキャリアが形成されたテープに逆反りをかけたとしても、幅方向に隣接するフィルムキャリアの境界部分でテープが曲がってしまい、湾曲変形したフィルムキャリア部分にそれぞれ有効に逆反りをかけることができない。このためＣＳＰ、ＢＧＡのようにテープの幅方向に複数のフィルムキャリアを形成する電子部品実装用フィルムキャリアテープでは、それぞれのフィルムキャリアに生じた反り変形を是正する有効な反り取り方法が存在しないのが実情である。
【０００６】
【特許文献１】
特願２００１−２４９４９９号明細書
【０００７】
【発明の目的】
本発明は、テープの幅方向に複数のフィルムキャリアが形成された電子部品実装用フィルムキャリアテープにおけるそれぞれのフィルムキャリアの反り変形を低減した電子部品実装用フィルムキャリアテープを提供することを目的としている。
【０００８】
【発明の概要】
本発明の電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成されてなる電子部品実装用フィルムキャリアテープにおいて、
該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および／または分画されていることを特徴としている。
【０００９】
また、本発明の電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成され、かつ該配線パターンが該長尺の絶縁フィルムの幅方向に少なくとも２個併設されてなる電子部品実装用フィルムキャリアテープにおいて、
該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および／または分画されていることを特徴としている。
【００１０】
本発明の電子部品実装用フィルムキャリアテープでは、ソルダーレジストを分割して塗布しており、分割されたそれぞれのソルダーレジスト層における硬化収縮による応力が小さいために、そのフィルムキャリアにおける変形を小さくすることができる。
【００１１】
【発明の具体的説明】
次に本発明の電子部品実装用フィルムキャリアテープについて図面を参照しながら具体的に説明する。
図１は、本発明の電子部品実装用フィルムキャリアテープの一例を示す平面図であり、図２は、図１におけるＡ−Ａ’ 断面図である。
【００１２】
図１および図２に示すように、本発明の電子部品実装用フィルムキャリアテープ１０は、長尺の絶縁フィルム１１の表面に多数のフィルムキャリア１２が形成されてなる。
この長尺の絶縁フィルム１１は、エッチングする際に酸などと接触することから、こうした薬品に侵されない耐薬品性およびボンディングする際の加熱によっても変質しないような耐熱性を有している。この絶縁フィルム１１を形成する素材の例としては、ポリエステル、ポリアミドおよびポリイミドなどを挙げることができる。特に本発明では、ポリイミドからなるフィルムを用いることが好ましい。このようなポリイミドは、他の樹脂と比較して、卓越した耐熱性を有すると共に、耐薬品性にも優れている。
【００１３】
このポリイミド樹脂の例としては、ピロメリット酸２無水物と芳香族ジアミンとから合成される全芳香族ポリイミド、ビフェニルテトラカルボン酸２無水物と芳香族ジアミンとから合成されるビフェニル骨格を有する全芳香族ポリイミドを挙げることができる。特に本発明ではビフェニル骨格を有する全芳香族ポリイミド（例；商品名：ユーピレックスＳ、宇部興産（株）製）が好ましく使用される。ビフェニル骨格を有する全芳香族ポリイミドは、他の全芳香族ポリイミドよりも吸水率が低い。本発明で使用可能な絶縁フィルムの厚さに特に制限はないが、厚さが７５μｍ以下の絶縁フィルムは自己形態保持力が低くなり、変形が生じやすいので、本発明は絶縁フィルムの厚さ（平均厚さ）が７５μｍ以下、好ましくは５０〜１２．５μｍの範囲内にある絶縁フィルムを用いた薄型のフィルムキャリアを製造する際に有用性が高い。
【００１４】
このような長尺の絶縁フィルム１１の幅方向の縁部には、この絶縁フィルム１１を搬送し、また位置決めを行うためにスプロケットホール１４が多数形成されている。また、この絶縁フィルム１１には、さらに位置決めホール、デバイスホール、外部端子となるハンダボールを配置するハンダボール穴、電子部品との接続を確保するためのスリットなどが形成されていてもよい。これらは、パンチング工程、レーザー光を用いた穿孔工程により形成することができる。
【００１５】
このようにして必要な透穴を形成した絶縁フィルムに、配線パターン１５を形成する。この配線パターン１５は、たとえば、上記のような絶縁フィルム１１の表面に導電性金属箔を配置し、この導電性金属箔の表面に感光性樹脂を塗布し、こうして形成された感光性樹脂層に所望のパターンを用いて露光現像して感光性樹脂からなるパターンを形成し、このパターンをマスキング材として使用して導電性金属箔を選択的にエッチングすることにより形成することができる。ここで使用する導電性金属の例としては、アルミニウム箔および銅箔を挙げることができる。このような導電性金属箔としては、通常は３〜３５μｍ、好ましくは９〜２５μｍの範囲内にある金属箔を使用することができる。また、導電性金属の核を絶縁フィルム表面に設けて、その核に導電性金属を析出させてもよい。
本発明で使用される導電性金属箔としては銅箔を使用することが好ましく、ここで使用可能な銅箔には、電解銅箔と圧延銅箔とがあるが、エッチング特性、操作性などを考慮すると電解銅箔を使用することが好ましい。
【００１６】
本発明の電子部品実装用フィルムキャリアテープにおいて、上記導電性金属から形成された配線パターンによって形成されるフィルムキャリア１２は絶縁フィルムからなるテープの幅方向に複数個形成されており、図１には、フィルムキャリア１２がテープの幅方向に２個併存された態様が示されている。
本発明の電子部品実装用フィルムキャリアテープにおいては、上記のようなフィルムキャリア１２は、テープの幅方向に、それぞれ独立して複数形成されている。たとえば、有効幅３５ｍｍの絶縁フィルム１１には１辺が例えば１４ｍｍのフィルムキャリアを２個幅方向に並べて形成することができ、また、有効幅７０ｍｍの絶縁フィルム１１には、１辺がたとえば１４ｍｍのフィルムキャリアを４個幅方向に並べて形成することができる。
【００１７】
電子部品実装用フィルムキャリアテープ１０に形成されているフィルムキャリアがＣＳＰあるいはＢＧＡの場合には、絶縁フィルム１１の配線パターン１５が形成されている面には、電子部品との接続を確保する端子部分１６を残して、形成された配線パターンの表面にソルダーレジストインクを塗布してソルダーレジスト層２０を形成をする。ここで塗布するソルダーレジスト層２０を形成する樹脂は、通常は熱硬化性樹脂を有機溶媒に溶解もしくは分散させた塗布液であり、このようなソルダーレジストインクを塗布した後、加熱することによりソルダーレジスト層２０を形成する。そして、このソルダーレジストインクが硬化してソルダーレジスト層２０を形成する際にはソルダーレジスト層を形成する樹脂は僅かに硬化収縮するため、このソルダーレジストインクが塗布された部分はソルダーレジスト層２０を内側にして反り変形が生ずる。
【００１８】
なお、ソルダーレジスト層の形成が不要なタイプの電子部品実装用フィルムキャリアテープもある。
このようにテープの幅方向にフィルムキャリア１２が複数並んで形成されている場合、このテープに逆反りをかけてもフィルムキャリア１２の間でテープが折れ曲がるだけで、反り変形が生じているフィルムキャリア１２の部分にはほとんど逆反りがかからない。したがって、個々のフィルムキャリア１２についてみると、ほとんど反り変形は是正されない。
【００１９】
したがって、上記のようなテープの幅方向に複数のフィルムキャリア１２を並べて形成する場合には、それぞれのフィルムキャリア１２自体に反り変形が発生しないようにするのが効率的である。
反り変形が生ずる原因は、絶縁フィルム、導電性金属などの材料の膨張係数の差や、前述のようにソルダーレジストの硬化収縮であり、この硬化収縮により生ずる内部応力が絶縁フィルムなどの自己形態保持性よりも恒常的に高くなったときに、ソルダーレジスト層に内在する応力がフィルムキャリアの反り変形として表在化するのである。そして、ソルダーレジスト層２０の形成面積が大きくなると、大面積のソルダーレジスト層２０中における内部応力が相互に連帯して大きな内部応力となりやすい。しかしながら、このような大きな内部応力が発生しているソルダーレジスト層２０においても、部分的にみると、その内部応力はそれほど大きいものではない。
【００２０】
そこで、本発明では従来一体に塗布されて形成されて全体が一体化していたソルダーレジスト層２０をいくつかに分割あるいは分画して塗布形成し、それぞれの分割あるいは分画された区画における応力のできるだけ小さくし、この区画されたソルダーレジスト層２０の部分にある絶縁フィルム１１の自己形態支持力と拮抗する程度以下に抑えて区画されたソルダーレジスト層２０形成部における反り変形を最小限に抑えているのである。
【００２１】
すなわち、本発明の電子部品実装用フィルムキャリアテープ１０では、図１〜３に示すようにソルダーレジスト層２０を、Ａ区画２０ａ、Ｂ区画２０ｂ、Ｃ区画２０ｃ、Ｄ区画２０ｄのように複数の区画に分割してソルダーレジストを塗布・形成する。
本発明においてソルダーレジスト層２０を形成する樹脂は、硬化性樹脂であり、例えば、例えば、エポキシ樹脂、ウレタン変性エポキシ樹脂、フェノール樹脂、ポリイミド樹脂前駆体などの熱硬化性樹脂が好ましく使用される。このような熱硬化性樹脂は、溶媒中に溶解もしくは分散されており、スクリーンマスクを用いてスキージーによる塗布が可能なように、通常は１０〜４０Ｐａ・ｓ、好ましくは２０〜３０ Ｐａ・ｓ の範囲内の粘度に調整されている。
【００２２】
図１〜３においては、ソルダーレジスト層２０を形成する領域は、Ａ区画２０ａ、Ｂ区画２０ｂ、Ｃ区画２０ｃ、Ｄ区画２０ｄを併せた領域であるが、従来はこれらの領域を一体としてソルダーレジストを塗布していた。しかしながら、このように広範囲にソルダーレジストを塗布し、硬化させると、樹脂が硬化する際に硬化収縮し、個々のフィルムキャリア１２に、図４に示すようにソルダーレジスト層２０を内側にした反り変形が生ずる。
【００２３】
本発明の電子部品実装用フィルムキャリアテープでは、上記のようなソルダーレジストを塗布すべき領域を複数に分割して、ソルダーレジストを塗布する。すなわち、図１および３において、ソルダーレジストを塗布すべき領域は、Ａ区画２０ａ、Ｂ区画２０ｂ、Ｃ区画２０ｃおよびＤ区画２０ｄを併せた領域であるが、図１および図３に示す例では、この領域を４分割してそれぞれの区画を隣接する区画から独立させてソルダーレジストを塗布し、硬化させて４区画に分割されたソルダーレジスト層２０を形成している。なお、フィルムキャリアの縦、横サイズが５ｍｍ未満の場合には問題となる程のそり変形は生じない場合が多いので、本発明はフィルムキャリアの縦・横サイズが５ｍｍ以上であるフィルムキャリアにおいてソルダーレジストを分割形成することが好ましい。
このようにソルダーレジスト層を分割することにより、それぞれの区画内にはソルダーレジストの硬化収縮による応力は発生するが、その応力は小さく、絶縁フィルムおよびその上に形成されている配線パターンなどに内在する応力と拮抗させることにより、そのフィルムキャリア内における変形を最小限に留めることができる。
【００２４】
このような効果は、幅方向に１個のフィルムキャリア１２が形成されている場合であっても同様に奏される。
このようなソルダーレジスト層２０はフィルムキャリアのサイズ、絶縁フィルム、ソルダーレジスト、その他の材料の物性値にもよるが、２〜１６分割することが好ましく、さらに２〜８分割することが特に好ましい。このようにソルダーレジスト層２０を分割することにより、それぞれの区画におけるソルダーレジストの硬化による収縮応力が小さくなり、フィルムキャリア全体の変形も小さくなる。なお、分割後のソルダーレジストのサイズは、絶縁フィルム、ソルダーレジストなどの物性値が複雑に絡み合っているので、１辺のサイズを必ずしも５ｍｍ未満にする必要はない。
【００２５】
本発明の電子部品実装用フィルムキャリアテープ１０においてはソルダーレジスト層２０を分割および／または分画する各区画の形状および相対的な大きさに特に制限はないが、ソルダーレジストが塗布される領域をできるだけ均等に分割できるようにすることが好ましい。それぞれの区画に生ずる応力を均一化することにより、フィルムキャリア全体の変形がより小さくなる。すなわち、それぞれの区画の面積を均等にすること共に、それぞれの区画の形態は略同一とすることが好ましい。本発明の電子部品実装用フィルムキャリアテープでは、区画されたソルダーレジストの各区画の一辺の長さを２〜２０ｍｍ程度、好ましくは２．５〜７．５ｍｍ程度にすることが望ましい。
本発明の電子部品実装用フィルムキャリアテープにおいて、ソルダーレジスト層を分割および／または分画して形成するフィルムキャリアは、上述のようなＣＳＰあるいはＢＧＡなどに限定されるものではなく一般的なＴＡＢテープにも適用できる。例えば、図５（ａ）および（ｂ）に示すように、形成された配線パターン（端子部分を除く）の３０％以上の領域にソルダーレジスト層を形成する電子部品実装用フィルムキャリアテープに適用することができる。図５（ａ）にはデバイスホールのある絶縁フィルム１１の表面に形成された配線パターン１５にソルダーレジスト層を１２分割して形成した例が示されている。なお、図５（ａ）に記載された配線パターンは一例であり、本発明における配線パターンを限定するものではない。また、図５（ｂ）には、ソルダーレジスト層２０を二分割した例が示されており、図５（ｂ）において、絶縁フィルム１１の表面には配線パターンが形成されている図５（ｂ）では配線パターンは省略されている。例えば、図５（ａ），（ｂ）に示すように、接続端子部分を除く配線パターン領域の３０％以上にソルダーレジスト層を形成する電子部品実装用フィルムキャリアテープにおいて有用である。
【００２６】
また、図６（ａ），（ｂ）に示すように、上記のように分割された区画の間の距離（Ｗ）は、隣接する区画内部に発生する応力が伝達されないように適宜設定することができるが、通常は２０μｍ〜５０ｍｍ、好ましくは２０μｍ〜３ｍｍの範囲内の値に設定する。上記のように区画間の距離を設定することにより、各区画内部の応力が隣接する区画に伝達することがなく、また各区画間にある配線パターンの保護にも特に問題は発生しない。また、それぞれの区画は、その形状が近似するように形成することが望ましい。区画の形状が近似することにより、それぞれの区画において発生する内部応力を均一化するために、フィルムキャリア全体の変形が小さくなる。
【００２７】
上記のように分割および／または分画されたソルダーレジスト層の厚さ（ｈ０）は、従来のソルダーレジスト層の厚さと同様であり、硬化後の平均厚さは配線パターンの上面において通常は３〜５０μｍ、好ましくは５〜４０μｍの範囲内にある。また、本発明の電子部品実装用フィルムキャリアテープにおいて、ソルダーレジスト層２０は、図６（ａ）に示すように分割されており、隣接する区画との間に上記のようなソルダーレジスト層が形成されていない部分を有するが、それぞれの区画に生じた内部応力が隣接する区画に伝達しなければよく、例えば図６（ｂ）に示すように区画されたソルダーレジスト層２０が少なくとも一部で隣接するソルダーレジスト層の区画と連結され分画されていてもよい。この場合、区画と区画との間のソルダーレジスト層の厚さ（ｈ１）は、ソルダーレジスト層の通常の厚さ（ｈ０）の１／２以下であり、ｈ１は０であってもよい。
【００２８】
こうした区画されたソルダーレジスト層２０を形成には、従来のスクリーンに区画に対応するようにマスキングを形成して樹脂を塗布すればよい。また、近時採用され始めている貼着タイプのソルダーレジストの場合には、間隙を形成してソルダーレジストを貼着すればよい。さらに、感光性樹脂を用いたソルダーレジストの場合には、樹脂を塗布した後、ソルダーレジスト層が分割および／または分画されるように露光・現像すればよい。また、区画間の少なくとも一部が連結されるように分画されたソルダーレジスト層はソルダーレジスト塗布液の塗布の際に用いるスクリーンマスクの線幅を調整することにより形成することができる。
【００２９】
上記のようにしてソルダーレジスト層を形成した後、ソルダーレジスト層２０から露出した端子部分（リード、ボンディングパット、その他）１６の表面をメッキ処理する。メッキ処理には、錫メッキ、ニッケルメッキ、ニッケル−金の多層メッキ、ニッケル−パラジウム−金の多層メッキ、ハンダメッキ、錫−ビスマスメッキなどがある。なお、分割されたソルダーレジスト層の間にある配線パターンの表面には上記のメッキ層が形成されている。
【００３０】
なお、このメッキ処理は、ソルダーレジスト層を形成する前に行ってもよい。上記のようにして製造された本発明の電子部品実装用フィルムキャリアテープは通常の方法により使用することができる。例えば、分割して形成されたソルダーレジスト層上に接着剤などを用いて電子部品（図示なし）を配置し、この電子部品に形成されたバンプ電極と接続端子１６との間に電気的接続を形成することにより、電子部品を実装することができる。この電気的接続の形成には、例えば金線のような導電性金属線などを用いることができる。なお、本発明の電子部品実装用フィルムキャリアテープにおいて、実装する電子部品とキャリアテープとは略同等の占有面積を有しているが、本発明はこのようなフィルムキャリアテープに限定されるものではない。
【００３１】
本発明の電子部品実装用フィルムキャリアテープに形成されている接続端子１６は、配線パターン１５を介してハンダボールと接続している。
上記のように本発明の電子部品実装用フィルムキャリアテープは、ソルダーレジスト層が分割されているので、ソルダーレジストの硬化の際の硬化収縮に起因するフィルムキャリアの反り変形を低減することができる。
【００３２】
本発明の電子部品実装用フィルムキャリアテープにおけるフィルムキャリアの変形は、次のようにして測定する。図４（ａ）に示すように、スプロケットホールを用いて移動させるフィルムキャリアテープのスプロケットホールが形成されている部分を基準点として、製造されたフィルムキャリアテープにおける、一つのフィルムキャリアについて図３に示す測定ポイント▲１▼〜▲５▼の基準点に対する高さを測定する。このような得られた値からこのフィルムキャリアテープが図４に示されているように変形していることを考慮して、計算により測定しようとするフィルムキャリア（ユニット）の▲１▼’（▲５▼’）、▲２▼’（▲４▼’）の値を求める。▲１▼’＝▲５▼’＝（▲１▼＋▲５▼）／２を求め、同様に▲２▼’＝▲４▼’＝（▲２▼＋▲４▼）／２を求める。
そして、本発明におけるユニット反りは、▲１▼’−▲３▼または▲２▼’−▲３▼の値のうち大きいほうが本発明における反り変形である。
【００３３】
上記のようにしてソルダーレジスト層を分割あるいは分画することにより、フィルムキャリアの反り変形は、分割しないソルダーレジスト層を有するフィルムキャリアの反り変形の５０％以下になる。
上記のように本発明の電子部品実装用フィルムキャリアテープでは、ソルダーレジスト層を分割あるいは分画して形成することにより、フィルムキャリアの反り変形が低減され、信頼性の高い電子部品実装用フィルムキャリアテープが得られる。
【００３４】
【発明の効果】
本発明の電子部品実装用フィルムキャリアテープは、ソルダーレジスト層が複数に分割あるいは分画されているために、ソルダーレジストインクが硬化する際の収縮に伴う応力が分散される。このため本発明の電子部品実装用フィルムキャリアテープでは、ソルダーレジスト層の硬化収縮によるフィルムキャリアの反り変形は著しく低減され、電子部品の実装精度が確実に向上する。
【００３５】
特に本発明の電子部品実装用フィルムキャリアテープは、ＣＳＰ、ＣＯＦ、ＢＧＡなどとして特に有用性が高い。
【００３６】
【実施例】
次に本発明の電子部品実装用フィルムキャリアテープについて、反りの発生しやすい、接続端子以外の配線パターン全面にソルダーレジストを形成する場合に対しての実施例を示して説明するが、本発明はこれらによって限定されるものではない。
【００３７】
【実施例１】
平均厚さ５０μｍ、幅４８ｍｍのポリイミドフィルム（宇部興産（株）製、商品名：ユーピレックスＳ）にスプロケットホールおよびハンダボールを配置するためのハンダボール穴をパンチングにより穿設した。このポリイミドフィルムには、図１に示すように、一辺が１７ｍｍのフィルムキャリアが二列形成できるようにハンダボール穴を穿設した。
【００３８】
次いで、このポリイミドフィルムに平均厚さ２５μｍの電解銅箔を貼着し、この電解銅箔上に感光性樹脂を塗布し、露光・現像した。こうして現像された感光性樹脂からなるパターンをマスキング材として、電解銅箔をエッチングすることにより銅からなる配線パターンを形成した。
このようにして形成された配線パターンの表面にソルダーレジストインクを塗布して加熱硬化させることによりソルダーレジスト層（硬化後の平均厚さ：１０μｍ）を形成した。ここで形成されたソルダーレジスト層は、スクリーンにマスクと形成することにより、図１に示すように、４分割されており、各区画の間には２００μｍの幅でソルダーレジストが塗布されていない部分（区画部分）が存在する。
【００３９】
こうして４分割されたソルダーレジスト層を形成した後、ソルダーレジスト層により被覆されていない接続端子およびソルダーレジスト層の区画部をニッケルメッキ後、金メッキ処理し、さらにフィルムキャリアテープ全体に常法に従って反り取りを行った。
得られた電子部品実装用フィルムキャリアテープ長さ方向の中心部分に近い部分に形成されたフィルムキャリアを無作為に連続６列１２個選択して、これらのフィルムキャリアについて反り変形を測定した。
【００４０】
結果を表１に示す。なお、表１において上段、下段と記載したのは、このフィルムキャリアテープを図１に示すように配置した際に上側になるフィルムキャリアと下側になるフィルムキャリアとを区別するためのものであり、本発明の電子部品実装用フィルムキャリアテープの製造工程におけるテープの向きとは無関係である。
【００４１】
【表１】
【００４２】
【比較例１】
実施例１において、ソルダーレジスト層を分割しなかった以外は同様にして電子部品実装用フィルムキャリアテープを製造した。
得られた電子部品実装用フィルムキャリアテープについて、実施例と同様にして無作為に連続６列１２個のフィルムキャリアを選択して、これらのフィルムキャリアの反り変形を測定した。
【００４３】
結果を表２に記載する。
【００４４】
【表２】
【００４５】
上記表１と表２とを比較すると明らかなように、ソルダーレジスト層を４分割することにより、フィルムキャリアの反り変形量を平均値で半分以下に低減することができる。
【図面の簡単な説明】
【図１】図１は、本発明の電子部品実装用フィルムキャリアテープの一例を示す平面図である。
【図２】図２は、図１におけるＡ−Ａ’断面図である。
【図３】図３は、本発明の電子部品実装用フィルムキャリアテープを形成するひとつのフィルムキャリアを抜き出して説明する説明図である。
【図４】図４は、本発明においてフィルムキャリアの反り変形を測定する方法を示す図である。
【図５】図５は、端子部を除く配線パターンの２０％以上にソルダーレジスト層が形成された電子部品実装用フィルムキャリアテープの例を示す図である。
【図６】図６は、ソルダーレジスト層の区画部の断面の例を示す図である。
【符号の説明】
１０・・・電子部品実装用フィルムキャリアテープ
１１・・・絶縁フィルム
１２・・・フィルムキャリア
１４・・・スプロケットホール
１５・・・配線パターン
１６・・・接続端子
１７・・・ハンダボール
２０・・・ソルダーレジスト層
２０ａ・・・Ａ区画
２０ｂ・・・Ｂ区画
２０ｃ・・・Ｃ区画
２０ｄ・・・Ｄ区画
▲１▼、▲２▼、▲３▼、▲４▼、▲５▼・・・測定点
【発明の属する技術分野】
本発明は、反り変形の低減された電子部品実装用フィルムキャリアテープに関する。さらに詳しくは本発明は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂｏｌｌ Ｇｒｉｄ Ａｒｒａｙ）のようにフィルムキャリアのサイズが実装する電子部品と概略同一であり、かつ長尺の絶縁フィルムからなるテープの幅方向に２つ以上のフィルムキャリアが並んで製造される電子部品実装用フィルムキャリアテープであって、それぞれのフィルムキャリアにおいて反り変形が著しく低減された電子部品実装用フィルムキャリアテープに関する。
【０００２】
【発明の技術的背景】
集積回路などの電子部品を電子機器に搭載するために電子部品実装用フィルムキャリアテープが使用されている。この電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる配線パターンを形成し、このうち多くの電子部品実装用フィルムキャリアテープは、この配線パターンの表面に、端子部分を残して、ソルダーレジスト層を形成することにより製造されている。このような電子部品実装用フィルムキャリアテープにおいてソルダーレジスト層を形成する樹脂としては、エポキシ樹脂などの熱硬化性樹脂が使用されている。
【０００３】
ソルダーレジスト層を形成しない電子部品実装用フィルムキャリアテープにおいては大きな反り変形は見られないが、ソルダーレジスト層を形成する熱硬化性樹脂は、加熱して硬化させる際にわずかに硬化収縮するという特性を有しており、このようなソルダーレジスト層を形成する熱硬化性樹脂の硬化収縮に電子部品実装用フィルムキャリアテープには幅方向、長手方向に反り変形が生ずる。
【０００４】
このような長尺のフィルムキャリアテープの幅方向、長手方向に生じた反り変形は、たとえば加熱下に多数のロール間をフィルムキャリアを通過させる方法、発生したそり変形とは逆方向にフィルムキャリアテープを反らせながら（逆反りを与えながら）加熱する方法などにより、是正することができる。このような反り取り方法は、絶縁フィルムからなるテープの幅方向に１つの配線パターンが形成されたフィルムキャリアテープの反り取り方法として特に有効である。
【０００５】
ところで最近の電子部品の実装技術においては、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）あるいはＢＧＡ（Ｂｏｌｌ Ｇｒｉｄ Ａｒｒａｙ）などのように実装する電子部品とフィルムキャリアとが略同一の面積であるフィルムキャリアが使用されることが多くなってきている。このようなフィルムキャリアは、占有面積が小さいために、絶縁フィルムからなるテープの幅方向に複数個（例えば２個あるいは４個）並べて製造することができる。このようなＣＳＰ、ＣＯＦ、ＢＧＡなどでは、それぞれのフィルムキャリアにソルダーレジスト層が形成されるため、ソルダーレジスト層が形成されたそれぞれのフィルムキャリアが反っており幅方向に複数のフィルムキャリアが形成されたテープに逆反りをかけたとしても、幅方向に隣接するフィルムキャリアの境界部分でテープが曲がってしまい、湾曲変形したフィルムキャリア部分にそれぞれ有効に逆反りをかけることができない。このためＣＳＰ、ＢＧＡのようにテープの幅方向に複数のフィルムキャリアを形成する電子部品実装用フィルムキャリアテープでは、それぞれのフィルムキャリアに生じた反り変形を是正する有効な反り取り方法が存在しないのが実情である。
【０００６】
【特許文献１】
特願２００１−２４９４９９号明細書
【０００７】
【発明の目的】
本発明は、テープの幅方向に複数のフィルムキャリアが形成された電子部品実装用フィルムキャリアテープにおけるそれぞれのフィルムキャリアの反り変形を低減した電子部品実装用フィルムキャリアテープを提供することを目的としている。
【０００８】
【発明の概要】
本発明の電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成されてなる電子部品実装用フィルムキャリアテープにおいて、
該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および／または分画されていることを特徴としている。
【０００９】
また、本発明の電子部品実装用フィルムキャリアテープは、長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成され、かつ該配線パターンが該長尺の絶縁フィルムの幅方向に少なくとも２個併設されてなる電子部品実装用フィルムキャリアテープにおいて、
該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および／または分画されていることを特徴としている。
【００１０】
本発明の電子部品実装用フィルムキャリアテープでは、ソルダーレジストを分割して塗布しており、分割されたそれぞれのソルダーレジスト層における硬化収縮による応力が小さいために、そのフィルムキャリアにおける変形を小さくすることができる。
【００１１】
【発明の具体的説明】
次に本発明の電子部品実装用フィルムキャリアテープについて図面を参照しながら具体的に説明する。
図１は、本発明の電子部品実装用フィルムキャリアテープの一例を示す平面図であり、図２は、図１におけるＡ−Ａ’ 断面図である。
【００１２】
図１および図２に示すように、本発明の電子部品実装用フィルムキャリアテープ１０は、長尺の絶縁フィルム１１の表面に多数のフィルムキャリア１２が形成されてなる。
この長尺の絶縁フィルム１１は、エッチングする際に酸などと接触することから、こうした薬品に侵されない耐薬品性およびボンディングする際の加熱によっても変質しないような耐熱性を有している。この絶縁フィルム１１を形成する素材の例としては、ポリエステル、ポリアミドおよびポリイミドなどを挙げることができる。特に本発明では、ポリイミドからなるフィルムを用いることが好ましい。このようなポリイミドは、他の樹脂と比較して、卓越した耐熱性を有すると共に、耐薬品性にも優れている。
【００１３】
このポリイミド樹脂の例としては、ピロメリット酸２無水物と芳香族ジアミンとから合成される全芳香族ポリイミド、ビフェニルテトラカルボン酸２無水物と芳香族ジアミンとから合成されるビフェニル骨格を有する全芳香族ポリイミドを挙げることができる。特に本発明ではビフェニル骨格を有する全芳香族ポリイミド（例；商品名：ユーピレックスＳ、宇部興産（株）製）が好ましく使用される。ビフェニル骨格を有する全芳香族ポリイミドは、他の全芳香族ポリイミドよりも吸水率が低い。本発明で使用可能な絶縁フィルムの厚さに特に制限はないが、厚さが７５μｍ以下の絶縁フィルムは自己形態保持力が低くなり、変形が生じやすいので、本発明は絶縁フィルムの厚さ（平均厚さ）が７５μｍ以下、好ましくは５０〜１２．５μｍの範囲内にある絶縁フィルムを用いた薄型のフィルムキャリアを製造する際に有用性が高い。
【００１４】
このような長尺の絶縁フィルム１１の幅方向の縁部には、この絶縁フィルム１１を搬送し、また位置決めを行うためにスプロケットホール１４が多数形成されている。また、この絶縁フィルム１１には、さらに位置決めホール、デバイスホール、外部端子となるハンダボールを配置するハンダボール穴、電子部品との接続を確保するためのスリットなどが形成されていてもよい。これらは、パンチング工程、レーザー光を用いた穿孔工程により形成することができる。
【００１５】
このようにして必要な透穴を形成した絶縁フィルムに、配線パターン１５を形成する。この配線パターン１５は、たとえば、上記のような絶縁フィルム１１の表面に導電性金属箔を配置し、この導電性金属箔の表面に感光性樹脂を塗布し、こうして形成された感光性樹脂層に所望のパターンを用いて露光現像して感光性樹脂からなるパターンを形成し、このパターンをマスキング材として使用して導電性金属箔を選択的にエッチングすることにより形成することができる。ここで使用する導電性金属の例としては、アルミニウム箔および銅箔を挙げることができる。このような導電性金属箔としては、通常は３〜３５μｍ、好ましくは９〜２５μｍの範囲内にある金属箔を使用することができる。また、導電性金属の核を絶縁フィルム表面に設けて、その核に導電性金属を析出させてもよい。
本発明で使用される導電性金属箔としては銅箔を使用することが好ましく、ここで使用可能な銅箔には、電解銅箔と圧延銅箔とがあるが、エッチング特性、操作性などを考慮すると電解銅箔を使用することが好ましい。
【００１６】
本発明の電子部品実装用フィルムキャリアテープにおいて、上記導電性金属から形成された配線パターンによって形成されるフィルムキャリア１２は絶縁フィルムからなるテープの幅方向に複数個形成されており、図１には、フィルムキャリア１２がテープの幅方向に２個併存された態様が示されている。
本発明の電子部品実装用フィルムキャリアテープにおいては、上記のようなフィルムキャリア１２は、テープの幅方向に、それぞれ独立して複数形成されている。たとえば、有効幅３５ｍｍの絶縁フィルム１１には１辺が例えば１４ｍｍのフィルムキャリアを２個幅方向に並べて形成することができ、また、有効幅７０ｍｍの絶縁フィルム１１には、１辺がたとえば１４ｍｍのフィルムキャリアを４個幅方向に並べて形成することができる。
【００１７】
電子部品実装用フィルムキャリアテープ１０に形成されているフィルムキャリアがＣＳＰあるいはＢＧＡの場合には、絶縁フィルム１１の配線パターン１５が形成されている面には、電子部品との接続を確保する端子部分１６を残して、形成された配線パターンの表面にソルダーレジストインクを塗布してソルダーレジスト層２０を形成をする。ここで塗布するソルダーレジスト層２０を形成する樹脂は、通常は熱硬化性樹脂を有機溶媒に溶解もしくは分散させた塗布液であり、このようなソルダーレジストインクを塗布した後、加熱することによりソルダーレジスト層２０を形成する。そして、このソルダーレジストインクが硬化してソルダーレジスト層２０を形成する際にはソルダーレジスト層を形成する樹脂は僅かに硬化収縮するため、このソルダーレジストインクが塗布された部分はソルダーレジスト層２０を内側にして反り変形が生ずる。
【００１８】
なお、ソルダーレジスト層の形成が不要なタイプの電子部品実装用フィルムキャリアテープもある。
このようにテープの幅方向にフィルムキャリア１２が複数並んで形成されている場合、このテープに逆反りをかけてもフィルムキャリア１２の間でテープが折れ曲がるだけで、反り変形が生じているフィルムキャリア１２の部分にはほとんど逆反りがかからない。したがって、個々のフィルムキャリア１２についてみると、ほとんど反り変形は是正されない。
【００１９】
したがって、上記のようなテープの幅方向に複数のフィルムキャリア１２を並べて形成する場合には、それぞれのフィルムキャリア１２自体に反り変形が発生しないようにするのが効率的である。
反り変形が生ずる原因は、絶縁フィルム、導電性金属などの材料の膨張係数の差や、前述のようにソルダーレジストの硬化収縮であり、この硬化収縮により生ずる内部応力が絶縁フィルムなどの自己形態保持性よりも恒常的に高くなったときに、ソルダーレジスト層に内在する応力がフィルムキャリアの反り変形として表在化するのである。そして、ソルダーレジスト層２０の形成面積が大きくなると、大面積のソルダーレジスト層２０中における内部応力が相互に連帯して大きな内部応力となりやすい。しかしながら、このような大きな内部応力が発生しているソルダーレジスト層２０においても、部分的にみると、その内部応力はそれほど大きいものではない。
【００２０】
そこで、本発明では従来一体に塗布されて形成されて全体が一体化していたソルダーレジスト層２０をいくつかに分割あるいは分画して塗布形成し、それぞれの分割あるいは分画された区画における応力のできるだけ小さくし、この区画されたソルダーレジスト層２０の部分にある絶縁フィルム１１の自己形態支持力と拮抗する程度以下に抑えて区画されたソルダーレジスト層２０形成部における反り変形を最小限に抑えているのである。
【００２１】
すなわち、本発明の電子部品実装用フィルムキャリアテープ１０では、図１〜３に示すようにソルダーレジスト層２０を、Ａ区画２０ａ、Ｂ区画２０ｂ、Ｃ区画２０ｃ、Ｄ区画２０ｄのように複数の区画に分割してソルダーレジストを塗布・形成する。
本発明においてソルダーレジスト層２０を形成する樹脂は、硬化性樹脂であり、例えば、例えば、エポキシ樹脂、ウレタン変性エポキシ樹脂、フェノール樹脂、ポリイミド樹脂前駆体などの熱硬化性樹脂が好ましく使用される。このような熱硬化性樹脂は、溶媒中に溶解もしくは分散されており、スクリーンマスクを用いてスキージーによる塗布が可能なように、通常は１０〜４０Ｐａ・ｓ、好ましくは２０〜３０ Ｐａ・ｓ の範囲内の粘度に調整されている。
【００２２】
図１〜３においては、ソルダーレジスト層２０を形成する領域は、Ａ区画２０ａ、Ｂ区画２０ｂ、Ｃ区画２０ｃ、Ｄ区画２０ｄを併せた領域であるが、従来はこれらの領域を一体としてソルダーレジストを塗布していた。しかしながら、このように広範囲にソルダーレジストを塗布し、硬化させると、樹脂が硬化する際に硬化収縮し、個々のフィルムキャリア１２に、図４に示すようにソルダーレジスト層２０を内側にした反り変形が生ずる。
【００２３】
本発明の電子部品実装用フィルムキャリアテープでは、上記のようなソルダーレジストを塗布すべき領域を複数に分割して、ソルダーレジストを塗布する。すなわち、図１および３において、ソルダーレジストを塗布すべき領域は、Ａ区画２０ａ、Ｂ区画２０ｂ、Ｃ区画２０ｃおよびＤ区画２０ｄを併せた領域であるが、図１および図３に示す例では、この領域を４分割してそれぞれの区画を隣接する区画から独立させてソルダーレジストを塗布し、硬化させて４区画に分割されたソルダーレジスト層２０を形成している。なお、フィルムキャリアの縦、横サイズが５ｍｍ未満の場合には問題となる程のそり変形は生じない場合が多いので、本発明はフィルムキャリアの縦・横サイズが５ｍｍ以上であるフィルムキャリアにおいてソルダーレジストを分割形成することが好ましい。
このようにソルダーレジスト層を分割することにより、それぞれの区画内にはソルダーレジストの硬化収縮による応力は発生するが、その応力は小さく、絶縁フィルムおよびその上に形成されている配線パターンなどに内在する応力と拮抗させることにより、そのフィルムキャリア内における変形を最小限に留めることができる。
【００２４】
このような効果は、幅方向に１個のフィルムキャリア１２が形成されている場合であっても同様に奏される。
このようなソルダーレジスト層２０はフィルムキャリアのサイズ、絶縁フィルム、ソルダーレジスト、その他の材料の物性値にもよるが、２〜１６分割することが好ましく、さらに２〜８分割することが特に好ましい。このようにソルダーレジスト層２０を分割することにより、それぞれの区画におけるソルダーレジストの硬化による収縮応力が小さくなり、フィルムキャリア全体の変形も小さくなる。なお、分割後のソルダーレジストのサイズは、絶縁フィルム、ソルダーレジストなどの物性値が複雑に絡み合っているので、１辺のサイズを必ずしも５ｍｍ未満にする必要はない。
【００２５】
本発明の電子部品実装用フィルムキャリアテープ１０においてはソルダーレジスト層２０を分割および／または分画する各区画の形状および相対的な大きさに特に制限はないが、ソルダーレジストが塗布される領域をできるだけ均等に分割できるようにすることが好ましい。それぞれの区画に生ずる応力を均一化することにより、フィルムキャリア全体の変形がより小さくなる。すなわち、それぞれの区画の面積を均等にすること共に、それぞれの区画の形態は略同一とすることが好ましい。本発明の電子部品実装用フィルムキャリアテープでは、区画されたソルダーレジストの各区画の一辺の長さを２〜２０ｍｍ程度、好ましくは２．５〜７．５ｍｍ程度にすることが望ましい。
本発明の電子部品実装用フィルムキャリアテープにおいて、ソルダーレジスト層を分割および／または分画して形成するフィルムキャリアは、上述のようなＣＳＰあるいはＢＧＡなどに限定されるものではなく一般的なＴＡＢテープにも適用できる。例えば、図５（ａ）および（ｂ）に示すように、形成された配線パターン（端子部分を除く）の３０％以上の領域にソルダーレジスト層を形成する電子部品実装用フィルムキャリアテープに適用することができる。図５（ａ）にはデバイスホールのある絶縁フィルム１１の表面に形成された配線パターン１５にソルダーレジスト層を１２分割して形成した例が示されている。なお、図５（ａ）に記載された配線パターンは一例であり、本発明における配線パターンを限定するものではない。また、図５（ｂ）には、ソルダーレジスト層２０を二分割した例が示されており、図５（ｂ）において、絶縁フィルム１１の表面には配線パターンが形成されている図５（ｂ）では配線パターンは省略されている。例えば、図５（ａ），（ｂ）に示すように、接続端子部分を除く配線パターン領域の３０％以上にソルダーレジスト層を形成する電子部品実装用フィルムキャリアテープにおいて有用である。
【００２６】
また、図６（ａ），（ｂ）に示すように、上記のように分割された区画の間の距離（Ｗ）は、隣接する区画内部に発生する応力が伝達されないように適宜設定することができるが、通常は２０μｍ〜５０ｍｍ、好ましくは２０μｍ〜３ｍｍの範囲内の値に設定する。上記のように区画間の距離を設定することにより、各区画内部の応力が隣接する区画に伝達することがなく、また各区画間にある配線パターンの保護にも特に問題は発生しない。また、それぞれの区画は、その形状が近似するように形成することが望ましい。区画の形状が近似することにより、それぞれの区画において発生する内部応力を均一化するために、フィルムキャリア全体の変形が小さくなる。
【００２７】
上記のように分割および／または分画されたソルダーレジスト層の厚さ（ｈ０）は、従来のソルダーレジスト層の厚さと同様であり、硬化後の平均厚さは配線パターンの上面において通常は３〜５０μｍ、好ましくは５〜４０μｍの範囲内にある。また、本発明の電子部品実装用フィルムキャリアテープにおいて、ソルダーレジスト層２０は、図６（ａ）に示すように分割されており、隣接する区画との間に上記のようなソルダーレジスト層が形成されていない部分を有するが、それぞれの区画に生じた内部応力が隣接する区画に伝達しなければよく、例えば図６（ｂ）に示すように区画されたソルダーレジスト層２０が少なくとも一部で隣接するソルダーレジスト層の区画と連結され分画されていてもよい。この場合、区画と区画との間のソルダーレジスト層の厚さ（ｈ１）は、ソルダーレジスト層の通常の厚さ（ｈ０）の１／２以下であり、ｈ１は０であってもよい。
【００２８】
こうした区画されたソルダーレジスト層２０を形成には、従来のスクリーンに区画に対応するようにマスキングを形成して樹脂を塗布すればよい。また、近時採用され始めている貼着タイプのソルダーレジストの場合には、間隙を形成してソルダーレジストを貼着すればよい。さらに、感光性樹脂を用いたソルダーレジストの場合には、樹脂を塗布した後、ソルダーレジスト層が分割および／または分画されるように露光・現像すればよい。また、区画間の少なくとも一部が連結されるように分画されたソルダーレジスト層はソルダーレジスト塗布液の塗布の際に用いるスクリーンマスクの線幅を調整することにより形成することができる。
【００２９】
上記のようにしてソルダーレジスト層を形成した後、ソルダーレジスト層２０から露出した端子部分（リード、ボンディングパット、その他）１６の表面をメッキ処理する。メッキ処理には、錫メッキ、ニッケルメッキ、ニッケル−金の多層メッキ、ニッケル−パラジウム−金の多層メッキ、ハンダメッキ、錫−ビスマスメッキなどがある。なお、分割されたソルダーレジスト層の間にある配線パターンの表面には上記のメッキ層が形成されている。
【００３０】
なお、このメッキ処理は、ソルダーレジスト層を形成する前に行ってもよい。上記のようにして製造された本発明の電子部品実装用フィルムキャリアテープは通常の方法により使用することができる。例えば、分割して形成されたソルダーレジスト層上に接着剤などを用いて電子部品（図示なし）を配置し、この電子部品に形成されたバンプ電極と接続端子１６との間に電気的接続を形成することにより、電子部品を実装することができる。この電気的接続の形成には、例えば金線のような導電性金属線などを用いることができる。なお、本発明の電子部品実装用フィルムキャリアテープにおいて、実装する電子部品とキャリアテープとは略同等の占有面積を有しているが、本発明はこのようなフィルムキャリアテープに限定されるものではない。
【００３１】
本発明の電子部品実装用フィルムキャリアテープに形成されている接続端子１６は、配線パターン１５を介してハンダボールと接続している。
上記のように本発明の電子部品実装用フィルムキャリアテープは、ソルダーレジスト層が分割されているので、ソルダーレジストの硬化の際の硬化収縮に起因するフィルムキャリアの反り変形を低減することができる。
【００３２】
本発明の電子部品実装用フィルムキャリアテープにおけるフィルムキャリアの変形は、次のようにして測定する。図４（ａ）に示すように、スプロケットホールを用いて移動させるフィルムキャリアテープのスプロケットホールが形成されている部分を基準点として、製造されたフィルムキャリアテープにおける、一つのフィルムキャリアについて図３に示す測定ポイント▲１▼〜▲５▼の基準点に対する高さを測定する。このような得られた値からこのフィルムキャリアテープが図４に示されているように変形していることを考慮して、計算により測定しようとするフィルムキャリア（ユニット）の▲１▼’（▲５▼’）、▲２▼’（▲４▼’）の値を求める。▲１▼’＝▲５▼’＝（▲１▼＋▲５▼）／２を求め、同様に▲２▼’＝▲４▼’＝（▲２▼＋▲４▼）／２を求める。
そして、本発明におけるユニット反りは、▲１▼’−▲３▼または▲２▼’−▲３▼の値のうち大きいほうが本発明における反り変形である。
【００３３】
上記のようにしてソルダーレジスト層を分割あるいは分画することにより、フィルムキャリアの反り変形は、分割しないソルダーレジスト層を有するフィルムキャリアの反り変形の５０％以下になる。
上記のように本発明の電子部品実装用フィルムキャリアテープでは、ソルダーレジスト層を分割あるいは分画して形成することにより、フィルムキャリアの反り変形が低減され、信頼性の高い電子部品実装用フィルムキャリアテープが得られる。
【００３４】
【発明の効果】
本発明の電子部品実装用フィルムキャリアテープは、ソルダーレジスト層が複数に分割あるいは分画されているために、ソルダーレジストインクが硬化する際の収縮に伴う応力が分散される。このため本発明の電子部品実装用フィルムキャリアテープでは、ソルダーレジスト層の硬化収縮によるフィルムキャリアの反り変形は著しく低減され、電子部品の実装精度が確実に向上する。
【００３５】
特に本発明の電子部品実装用フィルムキャリアテープは、ＣＳＰ、ＣＯＦ、ＢＧＡなどとして特に有用性が高い。
【００３６】
【実施例】
次に本発明の電子部品実装用フィルムキャリアテープについて、反りの発生しやすい、接続端子以外の配線パターン全面にソルダーレジストを形成する場合に対しての実施例を示して説明するが、本発明はこれらによって限定されるものではない。
【００３７】
【実施例１】
平均厚さ５０μｍ、幅４８ｍｍのポリイミドフィルム（宇部興産（株）製、商品名：ユーピレックスＳ）にスプロケットホールおよびハンダボールを配置するためのハンダボール穴をパンチングにより穿設した。このポリイミドフィルムには、図１に示すように、一辺が１７ｍｍのフィルムキャリアが二列形成できるようにハンダボール穴を穿設した。
【００３８】
次いで、このポリイミドフィルムに平均厚さ２５μｍの電解銅箔を貼着し、この電解銅箔上に感光性樹脂を塗布し、露光・現像した。こうして現像された感光性樹脂からなるパターンをマスキング材として、電解銅箔をエッチングすることにより銅からなる配線パターンを形成した。
このようにして形成された配線パターンの表面にソルダーレジストインクを塗布して加熱硬化させることによりソルダーレジスト層（硬化後の平均厚さ：１０μｍ）を形成した。ここで形成されたソルダーレジスト層は、スクリーンにマスクと形成することにより、図１に示すように、４分割されており、各区画の間には２００μｍの幅でソルダーレジストが塗布されていない部分（区画部分）が存在する。
【００３９】
こうして４分割されたソルダーレジスト層を形成した後、ソルダーレジスト層により被覆されていない接続端子およびソルダーレジスト層の区画部をニッケルメッキ後、金メッキ処理し、さらにフィルムキャリアテープ全体に常法に従って反り取りを行った。
得られた電子部品実装用フィルムキャリアテープ長さ方向の中心部分に近い部分に形成されたフィルムキャリアを無作為に連続６列１２個選択して、これらのフィルムキャリアについて反り変形を測定した。
【００４０】
結果を表１に示す。なお、表１において上段、下段と記載したのは、このフィルムキャリアテープを図１に示すように配置した際に上側になるフィルムキャリアと下側になるフィルムキャリアとを区別するためのものであり、本発明の電子部品実装用フィルムキャリアテープの製造工程におけるテープの向きとは無関係である。
【００４１】
【表１】
【比較例１】
実施例１において、ソルダーレジスト層を分割しなかった以外は同様にして電子部品実装用フィルムキャリアテープを製造した。
得られた電子部品実装用フィルムキャリアテープについて、実施例と同様にして無作為に連続６列１２個のフィルムキャリアを選択して、これらのフィルムキャリアの反り変形を測定した。
【００４３】
結果を表２に記載する。
【００４４】
【表２】
上記表１と表２とを比較すると明らかなように、ソルダーレジスト層を４分割することにより、フィルムキャリアの反り変形量を平均値で半分以下に低減することができる。
【図面の簡単な説明】
【図１】図１は、本発明の電子部品実装用フィルムキャリアテープの一例を示す平面図である。
【図２】図２は、図１におけるＡ−Ａ’断面図である。
【図３】図３は、本発明の電子部品実装用フィルムキャリアテープを形成するひとつのフィルムキャリアを抜き出して説明する説明図である。
【図４】図４は、本発明においてフィルムキャリアの反り変形を測定する方法を示す図である。
【図５】図５は、端子部を除く配線パターンの２０％以上にソルダーレジスト層が形成された電子部品実装用フィルムキャリアテープの例を示す図である。
【図６】図６は、ソルダーレジスト層の区画部の断面の例を示す図である。
【符号の説明】
１０・・・電子部品実装用フィルムキャリアテープ
１１・・・絶縁フィルム
１２・・・フィルムキャリア
１４・・・スプロケットホール
１５・・・配線パターン
１６・・・接続端子
１７・・・ハンダボール
２０・・・ソルダーレジスト層
２０ａ・・・Ａ区画
２０ｂ・・・Ｂ区画
２０ｃ・・・Ｃ区画
２０ｄ・・・Ｄ区画
▲１▼、▲２▼、▲３▼、▲４▼、▲５▼・・・測定点
Claims (9)
- 長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成されてなる電子部品実装用フィルムキャリアテープにおいて、
該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および／または分画されていることを特徴とする電子部品実装用フィルムキャリアテープ。 - 長尺の絶縁フィルムの表面に導電性金属からなる多数の配線パターンが形成され、かつ該配線パターンが該長尺の絶縁フィルムの幅方向に少なくとも２個併設されてなる電子部品実装用フィルムキャリアテープにおいて、
該それぞれの配線パターンが、接続端子部分を除いて、それぞれ独立に、ソルダーレジスト層により被覆されており、かつそれぞれの配線パターン表面に形成されたソルダーレジスト層が、複数個に分割および／または分画されていることを特徴とする電子部品実装用フィルムキャリアテープ。 - 前記それぞれの配線パターン表面に、ソルダーレジスト層が２〜１６に分割および／または分画されて形成されていることを特徴とする請求項第１項または第２項記載の電子部品実装用フィルムキャリアテープ。
- 上記一のフィルムキャリアにおいて、分割あるいは分画されたソルダーレジスト層と、該分割あるいは分画されたソルダーレジスト層の区画に隣接するソルダーレジスト層の区画との間隙が２０μｍ〜５０ｍｍの範囲内にあることを特徴とする請求項第１項または第２項記載の電子部品実装用フィルムキャリアテープ。
- 前記長尺の絶縁フィルムの厚さが７５μｍ以下であることを特徴とする請求項第１項または第２項記載の電子部品実装用フィルムキャリアテープ。
- 前記１個のフィルムキャリアの占有面積と該フィルムキャリアテープに実装される電子部品との面積が略同一であることを特徴とする請求項第１項または第２項記載の電子部品実装用フィルムキャリアテープ。
- 前記フィルムキャリアの電子部品が実装される側と反対の表面に外部と電気的に接触するための金属球を配置可能に形成されていることを特徴とする請求項第１項または第２項記載の電子部品実装用フィルムキャリアテープ。
- 前記配線パターンの表面に塗設されたソルダーレジスト層の硬化後の配線パターン上における区画部分以外の平均厚さが３〜５０μｍの範囲内にあることを特徴とする請求項第１項または第２項記載の電子部品実装用フィルムキャリアテープ。
- 前記ソルダーレジスト層が、接続端子部分を除いて配線パターン領域部の２０％以上に形成されていることを特徴とする請求項第１項または第２項記載の電子部品実装用フィルムキャリアテープ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324445A JP3914135B2 (ja) | 2002-11-07 | 2002-11-07 | 電子部品実装用フィルムキャリアテープ |
| KR1020057007338A KR100713509B1 (ko) | 2002-11-07 | 2003-10-09 | 전자부품 실장용 필름 캐리어 테이프 |
| US10/534,190 US20060118457A1 (en) | 2002-11-07 | 2003-10-09 | Film carrier tape for mounting electronic component |
| CNB2003801026102A CN100377325C (zh) | 2002-11-07 | 2003-10-09 | 安装电子元件的薄膜载带 |
| PCT/JP2003/012972 WO2004042814A1 (ja) | 2002-11-07 | 2003-10-09 | 電子部品実装用フィルムキャリアテープ |
| TW092131060A TWI284106B (en) | 2002-11-07 | 2003-11-06 | Film carrier tape for mounting electronic parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324445A JP3914135B2 (ja) | 2002-11-07 | 2002-11-07 | 電子部品実装用フィルムキャリアテープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158725A true JP2004158725A (ja) | 2004-06-03 |
| JP3914135B2 JP3914135B2 (ja) | 2007-05-16 |
Family
ID=32310448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324445A Expired - Fee Related JP3914135B2 (ja) | 2002-11-07 | 2002-11-07 | 電子部品実装用フィルムキャリアテープ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060118457A1 (ja) |
| JP (1) | JP3914135B2 (ja) |
| KR (1) | KR100713509B1 (ja) |
| CN (1) | CN100377325C (ja) |
| TW (1) | TWI284106B (ja) |
| WO (1) | WO2004042814A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9048272B2 (en) * | 2008-09-25 | 2015-06-02 | Illinois Tool Works Inc. | Devices and method for handling microelectronics assemblies |
| TWI412818B (zh) * | 2009-09-15 | 2013-10-21 | Chunghwa Picture Tubes Ltd | 液晶顯示面板及其走線結構 |
| CN102543765B (zh) * | 2012-01-13 | 2014-12-10 | 迈普通信技术股份有限公司 | 一种贴片元器件焊盘设计方法、焊盘结构及印刷电路板 |
| CN105451458B (zh) * | 2014-08-19 | 2018-10-30 | 宁波舜宇光电信息有限公司 | 一种控制软硬结合板微量变形的方法及pcb基板半成品 |
| CN105552048A (zh) * | 2016-01-28 | 2016-05-04 | 珠海格力节能环保制冷技术研究中心有限公司 | 导热焊盘及具有其的qfp芯片的封装结构 |
| CN105611722A (zh) * | 2016-03-21 | 2016-05-25 | 安捷利电子科技（苏州）有限公司 | 一种mems产品的印制电路板 |
| CN109714896B (zh) * | 2018-11-23 | 2021-03-19 | 广州广合科技股份有限公司 | 一种改善多层印制电路大拼板内套板局部形变的方法 |
| CN110351959A (zh) * | 2019-07-17 | 2019-10-18 | 高德(苏州)电子有限公司 | 改善不对称压合线路板板翘的方法以及控制结构 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60216573A (ja) * | 1984-04-12 | 1985-10-30 | Seiko Epson Corp | フレキシブル印刷配線板の製造方法 |
| JPH0529395A (ja) * | 1991-07-22 | 1993-02-05 | Mitsui Mining & Smelting Co Ltd | Ｔａｂテープの製造方法 |
| JP2737545B2 (ja) * | 1992-06-17 | 1998-04-08 | 日立電線株式会社 | 半導体装置用フィルムキャリアテープ及びその製造方法 |
| JP3339387B2 (ja) * | 1997-11-07 | 2002-10-28 | 日立電線株式会社 | Ｔａｂ用テープの製造方法 |
| US6914196B2 (en) * | 1998-01-09 | 2005-07-05 | Samsung Electronics Co., Ltd. | Reel-deployed printed circuit board |
| JPH11307594A (ja) * | 1998-04-23 | 1999-11-05 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用フィルムキャリアテープおよび半導体素子 |
| KR100556240B1 (ko) * | 1998-07-28 | 2006-03-03 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 제조방법 |
| JP3457547B2 (ja) * | 1998-09-09 | 2003-10-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法ならびにフィルムキャリア |
| US6320135B1 (en) * | 1999-02-03 | 2001-11-20 | Casio Computer Co., Ltd. | Flexible wiring substrate and its manufacturing method |
| JP3827497B2 (ja) * | 1999-11-29 | 2006-09-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2002190674A (ja) * | 2000-12-21 | 2002-07-05 | Sony Chem Corp | 多層フレキシブル配線板の製造方法 |
| JP4701563B2 (ja) * | 2001-08-23 | 2011-06-15 | 日本テキサス・インスツルメンツ株式会社 | 半導体チップ搭載基板及びそれを用いた半導体装置 |
-
2002
- 2002-11-07 JP JP2002324445A patent/JP3914135B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-09 US US10/534,190 patent/US20060118457A1/en not_active Abandoned
- 2003-10-09 KR KR1020057007338A patent/KR100713509B1/ko not_active IP Right Cessation
- 2003-10-09 WO PCT/JP2003/012972 patent/WO2004042814A1/ja active Application Filing
- 2003-10-09 CN CNB2003801026102A patent/CN100377325C/zh not_active Expired - Fee Related
- 2003-11-06 TW TW092131060A patent/TWI284106B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050053790A (ko) | 2005-06-08 |
| JP3914135B2 (ja) | 2007-05-16 |
| CN100377325C (zh) | 2008-03-26 |
| TW200407248A (en) | 2004-05-16 |
| TWI284106B (en) | 2007-07-21 |
| US20060118457A1 (en) | 2006-06-08 |
| KR100713509B1 (ko) | 2007-04-30 |
| CN1708841A (zh) | 2005-12-14 |
| WO2004042814A1 (ja) | 2004-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7203075B2 (en) | Screen mask | |
| KR100614864B1 (ko) | 프린트 배선판 및 반도체 장치 | |
| US20060220242A1 (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
| US6992372B2 (en) | Film carrier tape for mounting electronic devices thereon | |
| JP3914135B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
| US7795722B2 (en) | Substrate strip and substrate structure and method for manufacturing the same | |
| US20060054349A1 (en) | Cof film carrier tape and its manufacturing method | |
| US6939745B2 (en) | Method of producing tab tape carrier | |
| US20080180928A1 (en) | Printed circuit board and manufacturing method thereof | |
| JP2000340617A (ja) | Ｔａｂテープキャリアおよびその製造方法 | |
| JP3444787B2 (ja) | 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法 | |
| JP3220693B2 (ja) | 反り変形が低減された電子部品実装用フィルムキャリアテープの製造方法 | |
| JP3273939B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法および反り除去方法 | |
| JP3687669B2 (ja) | 電子部品実装用フィルムキャリアテープおよびソルダーレジスト塗布用スクリーンマスク | |
| JP2833315B2 (ja) | Ｔａｂ用テープキャリア | |
| JP2002319603A (ja) | 電子部品実装用基板の反り低減方法 | |
| JP2002231769A (ja) | テープキャリア及びその製造方法 | |
| JPH05218642A (ja) | 回路基板の製造方法 | |
| JP2002093862A (ja) | 電子部品実装用フィルムキャリアテープおよびその製造方法 | |
| KR20000037763A (ko) | 플렉스 인터포저의 윈도우 형성방법 | |
| JP2006210770A (ja) | 半導体装置搭載用基板、および半導体素子用ｂｇａパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |