KR101368043B1

KR101368043B1 - 양면연성회로기판의 구조

Info

Publication number: KR101368043B1
Application number: KR1020120095561A
Authority: KR
Inventors: 남대우; 반재진
Original assignee: (주)인터플렉스
Priority date: 2012-08-30
Filing date: 2012-08-30
Publication date: 2014-02-27

Abstract

본 발명은 양면연성회로기판에 관한 것으로, 더욱 상세하게는 회로기판의 상부에 위치하고, 복수의 도전층이 구성된 상측 멀티동박레이어와, 회로기판의 하부에 위치하고, 복수의 도전층이 구성된 하측 멀티동박레이어와, 상기 상측 멀티동박레이어와 하측 멀티동박레이어의 사이에 위치되고, 상기 상측 멀티동박레이어와 하측 멀티동박레이어를 일체의 양면연성회로기판을 이루도록 접합하는 고무 6~8%, 에폭시 92~94%로 혼합된 본딩시트층이 포함되어, 연성회로기판에 커버레이시트 대신 본딩시트를 사용함으로써 낮은 반발력을 제공할 수 있고, 커버레이시트를 접합하는 공정이 제외됨으로, 핫(HOT)프레스 공정의 단축 및 공정 리드(lead) 타임이 감소되어 제조공정의 단순화가 이루어지며, 그에 따른 제조비용이 절감되는 양면연성회로기판의 구조를 제공한다.

Description

양면연성회로기판의 구조{Structure of double-sided flexible printed circuit board}

본 발명은 양면연성회로기판에 관한 것으로, 더욱 상세하게는 고무 6~8%, 에폭시 92~94%로 혼합된 본딩시트층에 의해 복수의 도전층이 구비된 양면연성회로기판로 구성되어, 종래의 양면연성회로기판보다 두께가 대폭 얇아지고, 성형가공 시 버(burr)의 발생이나, 찢김이 발생하지 않으며, 제조공정이 간소화되는 양면연성회로기판의 구조에 관한 것이다.

일반적으로 전자기기가 복잡해짐에 따라 배선의 많은 부분이 전선에서 인쇄회로기판(Printed Circuit Board)으로 대체되었으며, 이로 인하여 제품의 내부공간, 무게, 조립에 따른 노동력을 절감할 수 있고, 전선에 비해 신뢰성이 높은 것으로 알려져 있다.

이러한 인쇄회로기판은 모든 전자장비에서 거의 대부분이 사용되고 있는 기본적인 부품중의 하나이며, 근래에 생산되는 전자기기는 정밀하고 경박단소(輕薄短小)형으로 제작되면서 기존의 인쇄회로기판에서 연성회로기판(Flexible Printed Circuit Board)으로 많이 대체되었다.

최근에는 전자제품의 경박단소(輕薄短小) 추세 및 전자기기의 소형화, 고수준화에 따라, 굴곡수명의 향상, 유연성, 고밀도 실장이 보다 한층 요구되고 있고, 최근 기기의 메모리 용량의 증가에 따라 배선의 협피치화, 고밀도 실장화가 진행되어, 적층판에 대한 기계적 물성의 요구 수준도 보다 높아지고 있다.

일 예로 종래의 연성회로기판을 살펴보면 먼저 등록특허 제10-0950680호(2010.03.25)에서는 폴리이미드기판과; 상기 폴리이미드 기판의 적어도 일면상에 형성되는 동박판과; 상기 동박판상에 형성되는 커버 레이어층과; 상기 커버 레이어층상에 형성되고, 순차적으로 형성된 제 1 니켈층, 은나노층, 제 2 니켈층, 절연층을 포함하는 연성인쇄회로기판을 제공하였고, 등록특허 제10-0514610호(2005.09.06)에서는 1겹의 동박(COPPER) 원자재가 투입되어 회로를 형성하는 양면노출 타입(DOUBLE ACCESS TYPE)의 회로형성공정에 있어서, 상기 원자재를 필요한 정도 크기의 시트 상태로 재단하는 단계와, 상기 재단된 동박 원자재 일면에 캐리어(CARRIER)를 밀착 또는 열압착하는 단계와, 상기 캐리어가 부착된 원자재의 동박 상면에 드라이 필름 또는 액상 잉크를 밀착시키는 단계와, 상기 드라이 필름을 부착한 후 회로 패턴에 따라 노광/현상하는 단계와, 상기 노광/현상 단계를 거친 후 부식/박리/건조하여 캐리어 상면의 동박에 회로 패턴을 형성하는 단계와, 상기 회로 패턴이 형성된 동박 상면에 노출 부위가 형성된 커버레이를 가접합한 후 열압착하는 단계 및 상기 캐리어를 뜯어 내고 동박 하면에 노출 부위가 형성된 커버레이를 가접합한 후 열압착하는 단계로 제조된 양면 노출형 연성회로기판이 제공되었다.

하지만 종래의 연성회로기판에는 도전층을 보호할 목적으로, 커버레이층이 구성되는 상기한 커버레이층에 의해 회로기판의 두께를 줄이지 못하는 문제점이 있었고, 그에 따른 제조공정의 복잡화 및 제조비용이 증가되는 문제점이 발생하였다.

따라서 근래의 추세인 전자기기의 경박단소(輕薄短小)에 따라 더욱 얇은 연성회로기판이 필요한 실정이다.

본 발명은 고무 6~8%, 에폭시 92~94%로 혼합된 본딩시트층에 의해 복수의 도전층이 구비된 양면연성회로기판으로 구성되어, 종래의 양면연성회로기판보다 두께가 대폭 줄어들고, 성형가공 시 버(burr)의 발생이나, 찢김이 발생하지 않으며, 제조공정이 간소화되어 제조비용이 적게 소요되는 양면연성회로기판의 구조를 제공한다.

본 발명에 따른 회로기판은 상측 제1도전층을 이루는 상측제1동박층과, 상기 상측제1동박층의 상면에 접합되어, 도전층 간에 절연층을 이루는 상측베이스필름층과, 상기 상측베이스필름층의 상면에 접합되어, 상측 제2도전층을 이루는 상측제2동박층과, 상기 상측제2동박층의 상면에 도금되어, 상기 상측제2동박층의 표면을 개선하는 상측동도금층과, 상기 상측동도금층의 상면에 접합되어, 회로기판의 상측 최외각층을 이루는 상측PSR(Printed Solder Resist)층을 포함하는 상측 멀티동박레이어와, 하측 제1도전층을 이루는 하측제1동박층과, 상기 하측제1동박층의 저면에 접합되어, 도전층 간에 절연층을 이루는 하측베이스필름층과, 상기 하측베이스필름층의 저면에 접합되어, 하측 제2도전층을 이루는 하측제2동박층과, 상기 하측제2동박층의 저면에 도금되어, 상기 하측제2동박층의 표면을 개선하는 하측동도금층과, 상기 하측동도금층의 저면에 접합되어, 회로기판의 하측 최외각층을 이루는 하측PSR(Printed Solder Resist)층을 포함하는 하측 멀티동박레이어와, 상기 상측 멀티동박레이어와 하측 멀티동박레이어의 사이에 위치되고, 상기 상측 멀티동박레이어와 하측 멀티동박레이어를 일체의 양면연성회로기판을 이루도록 접합하는 본딩시트층을 포함하는데, 상기 본딩시트층은 고무 6~8%, 에폭시 92~94%로 혼합되어 이루어진다.

삭제

본 발명에 따른 양면연성회로기판의 구조는 다음과 같은 효과를 가진다.

첫째, 연성회로기판에 커버레이시트층 대신 본딩시트층을 사용함으로써 낮은 반발력을 제공할 수 있고, 커버레이시트층을 접합하는 공정이 제외됨으로, 핫(HOT)프레스 공정의 단축 및 공정 리드(lead) 타임이 감소되어 제조공정의 단순화가 이루어지며, 그에 따른 제조비용이 절감된다.

둘째, 상기 본딩시트를 이용하여 부착할 수 있기 때문에, 상기 멀티동박레이어를 접합하기 위한 별도의 접착제가 불필요하여, 제조공정이 단순화되고, 제조비용이 절감된다.

셋째, 본 발명에 따라 연성회로기판에서 커버레이시트층이 제외됨에 따라 두께가 대폭 얇아지는 효과를 가진 것이다.

도 1은 본 발명에 따른 양면연성회로기판의 구조를 보인 단면도이다.
도 2는 본 발명에 따른 양면연성회로기판의 본딩시트층에 대한 Tan D에 따른 Tg를 보인 그래프이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 균등한 변형 예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.

도 1은 본 발명에 따른 양면연성회로기판의 구조를 보인 단면도이고, 도 2는 본 발명에 따른 양면연성회로기판의 본딩시트층에 대한 Tan D에 따른 Tg를 보인 그래프이다.

본 발명은 양면연성회로기판의 구조에 관한 것으로, 그 구성을 도면을 참조하여 보다 상세하게 살펴보면 다음과 같다.

도 1을 참조하면 본 발명에 따른 양면연성회로기판은 회로기판의 상부에는 상측 멀티동박레이어(10)가 위치되는데, 상기 상측 멀티동박레이어(10)는 복수의 도전층이 구성된다.

그리고 상기 회로기판의 하부에는 하측 멀티동박레이어(20)가 위치되는데, 상기 하측 멀티동박레이어(20)도 역시 복수의 도전층이 구성된다.

또한 상기 상측 멀티동박레이어(10)와 하측 멀티동박레이어(20)의 사이에는 본딩시트층(30)이 위치되어, 상기 상측 멀티동박레이어(10)와 하측 멀티동박레이어(20)를 접합해, 일체의 양면연성회로기판을 이루도록 한다.

이때 상기 본딩시트층(30)는 고무 6~8%와 에폭시 92~94%로 혼합된 것이다.

본 발명에서 상기 본딩시트층(30)의 고무 6~8%와 에폭시 92~94%로 혼합된 고분자물질로 한정한 이유는 다음과 같다.

도 2는 본 발명에 따른 본딩시트층(30)에 대한 Tan D에 따른 Tg를 보인 그래프이다.

이때 Tan D는 지속적으로 동일한 인장력으로 반복하여 주었을 때 변화하는 변화량이고, 그래프곡선의 피크가 Tg(유리전이온도)가 된다.

다시 도 2를 참조하여, 통상적으로 제조되는 본딩시트는 고무가 15%이고, 에폭시가 85%(이하 노멀-Normal로 칭함.)로 혼합된 것이고, 본 발명에 따른 본딩시트층(30)은 고무 6~8%와 에폭시 92~94%(이하 하이-High로 칭함.)로 혼합된 것으로, 이 둘을 Tan D에 따른 Tg의 변화를 살펴보면 다음과 같다.

본 발명에 따른 하이는 그 Tg가 130~140℃인 반면, 종래의 노멀은 그 Tg가 70~80℃이므로, 고무가 15%이고, 에폭시가 85%인 종래의 노멀이 본 발명에 따른 하이보다 상대적으로 내열성이 많이 떨어지는 것을 확인할 수 있다.

따라서 본 발명은 고온 및 습도의 영향에 강한 안티-마이그레이션(Anti-Migration)과 높은 Tg를 갖고, 또한 절연층과 동박층의 밀착력이 향상되었다.

더불어 본딩시트층의 Tg를 더욱 높이기 위해 고무의 함유량을 6%이하로 줄이게 되면, 추후 연성회로기판을 성형하기 위해 타발을 실시할 시 본딩시트층(30)이 깨지는 문제점이 발생하고, 또한 상측 멀티동박레이어(10)와 하측 멀티동박레이어(20)를 접합할 시 열을 가해 접합하게 되데, 이때 고무의 함유량을 6%이하로 줄이면 접합온도를 올려주어야 하는 문제점이 있다.

그리고 상기 본딩시트층(30)에 고무의 함유량을 8%이상으로 늘리면 Tg가 110℃이하로 낮아져 설치환경에서 문제가 발생하였다.

다시 도 1을 참조하여 복수의 도전층이 구성된 상기 상측 멀티동박레이어(10)을 보다 상세하게 살펴보면, 먼저 상기 본딩시트층(30)의 상면과 접합되는 상측제1동박층(11)이 구성되어 상측 제1도전층을 이룬다.

그리고 상기 상측제1동박층(11)의 상면에는 상측베이스필름층(12)이 접합되어 상기 상측제1동박층(11)을 절연하도록 하고, 상기 상측베이스필름층(12)의 상면에는 상측제2동박층(13)이 접합되어 상측 제2도전층을 이룬다.

따라서 상기 상측베이스필름층(12)은 상기 상측제1동박층(11)과 상측제2동박층(13) 사이에 접합되어, 상기 도전층 간에 전기적 영향을 주지 못하도록 절연층을 이루는 것이 바람직하다.

그리고 상기 상측제2동박층(13)의 상면에는 상측동도금층(14)이 도금되어, 상기 상측제2동박층(13)의 표면을 개선하고, 상기 상측동도금층(14)의 상면에는 상측PSR(Printed Solder Resist)층(15)이 접합되어, 회로기판의 상측 최외각층을 이룬다.

또한 복수의 도전층이 구성된 상기 하측 멀티동박레이어(20)을 보다 상세하게 살펴보면, 먼저 상기 본딩시트층(30)의 저면에는 하측제1동박층(21)이 접합되어 하측 제1도전층을 이룬다.

그리고 상기 하측제1동박층(21)의 저면에는 하측베이스필름층(22)이 접합되어, 상기 하측제1동박층(21)을 절연하도록 하고, 상기 하측베이스필름층(22)의 저면에는 하측제2동박층(23)이 접합되어, 하측 제2도전층을 이룬다.

따라서 상기 하측베이스필름층(22)은 상기 하측제1동박층(21)과 하측제2동박층(23) 사이에 접합되어, 상기 도전층 간에 전기적 영향을 주지 못하도록 절연층을 이루는 것이 바람직하다.

그리고 상기 하측제2동박층(23)의 저면에는 하측동도금층(24)이 도금되어, 상기 하측제2동박층(23)의 표면을 개선하고, 상기 하측동도금층(24)의 저면에는 하측PSR(Printed Solder Resist)층(25)이 접합되어, 회로기판의 하측 최외각층을 이룬다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

10: 상측 멀티동박레이어 11: 상측제1동박층
12: 상측베이스필름층 13: 상측제2동박층
14: 상측동도금층 15: 상측PSR층
20: 하측 멀티동박레이어 21: 하측제1동박층
22: 하측베이스필름층 23: 하측제2동박층
24: 하측동도금층 25: 하측PSR층
30: 본딩시트층

Claims

상측 제1도전층을 이루는 상측제1동박층과, 상기 상측제1동박층의 상면에 접합되어, 도전층 간에 절연층을 이루는 상측베이스필름층과, 상기 상측베이스필름층의 상면에 접합되어, 상측 제2도전층을 이루는 상측제2동박층과, 상기 상측제2동박층의 상면에 도금되어, 상기 상측제2동박층의 표면을 개선하는 상측동도금층과, 상기 상측동도금층의 상면에 접합되어, 회로기판의 상측 최외각층을 이루는 상측PSR(Printed Solder Resist)층을 포함하는 상측 멀티동박레이어;
하측 제1도전층을 이루는 하측제1동박층과, 상기 하측제1동박층의 저면에 접합되어, 도전층 간에 절연층을 이루는 하측베이스필름층과, 상기 하측베이스필름층의 저면에 접합되어, 하측 제2도전층을 이루는 하측제2동박층과, 상기 하측제2동박층의 저면에 도금되어, 상기 하측제2동박층의 표면을 개선하는 하측동도금층과, 상기 하측동도금층의 저면에 접합되어, 회로기판의 하측 최외각층을 이루는 하측PSR(Printed Solder Resist)층을 포함하는 하측 멀티동박레이어;
상기 상측 멀티동박레이어와 하측 멀티동박레이어의 사이에 위치되고, 상기 상측 멀티동박레이어와 하측 멀티동박레이어를 일체의 양면연성회로기판을 이루도록 접합하는 본딩시트층을 포함하되,
상기 본딩시트층은 고무 6~8%, 에폭시 92~94%로 혼합되어 이루어진 것을 특징으로 하는 양면연성회로기판의 구조.
삭제
삭제